KR20070000239A - Ips mode liquid crystal display device and method of manufacturing the same - Google Patents

Ips mode liquid crystal display device and method of manufacturing the same Download PDF

Info

Publication number
KR20070000239A
KR20070000239A KR1020050055809A KR20050055809A KR20070000239A KR 20070000239 A KR20070000239 A KR 20070000239A KR 1020050055809 A KR1020050055809 A KR 1020050055809A KR 20050055809 A KR20050055809 A KR 20050055809A KR 20070000239 A KR20070000239 A KR 20070000239A
Authority
KR
South Korea
Prior art keywords
insulating layer
liquid crystal
layer
electrode
substrate
Prior art date
Application number
KR1020050055809A
Other languages
Korean (ko)
Other versions
KR20060136209A (en
KR100685937B1 (en
Inventor
조흥렬
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050055809A priority Critical patent/KR100685937B1/en
Publication of KR20060136209A publication Critical patent/KR20060136209A/en
Publication of KR20070000239A publication Critical patent/KR20070000239A/en
Application granted granted Critical
Publication of KR100685937B1 publication Critical patent/KR100685937B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133512Light shielding layers, e.g. black matrix
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1335Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509Filters, e.g. light shielding masks
    • G02F1/133514Colour filters

Abstract

An IPS(In-Plane Switching) mode LCD and a method for manufacturing the same are provided to greatly decrease the widths of a common electrode and a pixel electrode, by surrounding a patterned insulating layer with an electrode layer and then etching an upper portion of the electrode layer. A first insulating layer(110) having a predetermined pattern is formed on a substrate(100). An electrode layer is formed to surround the first insulting layer. A second insulating layer is formed on the resultant substrate including the electrode layer. The second insulating layer is ashed to expose an upper surface of the electrode layer. The exposed electrode layer is etched to form common electrodes(200a) and pixel electrodes(200b) in parallel with one another. The common and pixel electrodes are disposed between the first insulating layer and the second insulating layer.

Description

IPS모드 액정표시소자 및 그 제조방법{IPS mode Liquid Crystal Display Device and method of manufacturing the same}IPS mode liquid crystal display device and method of manufacturing the same

본 발명은 액정표시소자에 관한 것으로, 보다 구체적으로는 IPS 모드 액정표시소자에 관한 것이다. The present invention relates to a liquid crystal display device, and more particularly to an IPS mode liquid crystal display device.

표시화면의 두께가 수 센치미터에 불과한 초박형의 평판표시소자, 그 중에서도 액정표시소자(Liquid Crystal Display Device)는 주로 노트 북 컴퓨터, 모니터, 항공기 등에 이르기까지 응용분야가 넓고 다양하다.Ultra-thin flat panel display devices having a thickness of only a few centimeters of the display screen, and liquid crystal display devices (Liquid Crystal Display Device) mainly have a wide range of applications, such as notebook computers, monitors, aircraft.

이러한 액정표시소자는 하부기판, 상부기판 및 양 기판 사이에 형성된 액정층을 포함하여 이루어지는 것으로서, 전압인가에 따라 액정층의 배열이 변경되고 그에 따라 광의 투과도가 조절되어 화상이 표시되는 평판표시소자이다. The liquid crystal display device includes a liquid crystal layer formed between the lower substrate, the upper substrate, and both substrates. The liquid crystal display device is a flat panel display device in which an arrangement of the liquid crystal layers is changed according to voltage application, and accordingly, light transmittance is adjusted to display an image. .

이하, 도면을 참조로 종래의 액정표시소자에 대해서 설명하기로 한다. Hereinafter, a conventional liquid crystal display device will be described with reference to the drawings.

도 1은 종래 액정표시소자의 개략적인 사시도로서, 소위 TN(Twisted Nematic)모드 액정표시소자에 해당하는 것이다. 도 1a는 전압이 인가되지 않은 상태를 나타내고, 도 1b는 전압이 인가된 상태를 나타낸다. 1 is a schematic perspective view of a conventional liquid crystal display device, which corresponds to a so-called twisted nematic (TN) mode liquid crystal display device. 1A shows a state where no voltage is applied, and FIG. 1B shows a state where a voltage is applied.

우선, 종래 TN모드 액정표시소자의 구조를 간단히 설명한 후, 그 구동원리에 대해서 설명한다. First, the structure of the conventional TN mode liquid crystal display device will be briefly described, and then the driving principle thereof will be described.

종래 TN모드 액정표시소자는 제1기판(1), 제2기판(3), 및 양 기판(1, 3) 사이에 액정층(5)을 포함하여 구성된다. The conventional TN mode liquid crystal display device includes a liquid crystal layer 5 between the first substrate 1, the second substrate 3, and both substrates 1, 3.

상기 제1기판(1)의 외면에는 소정 방향의 투과축을 갖는 제1편광판(7)이 형성되어 있고, 상기 제2기판(3)의 외면에는 상기 제1편광판과 반대 방향의 투과축을 갖는 제2편광판(9)이 형성되어 있다. A first polarizing plate 7 having a transmission axis in a predetermined direction is formed on an outer surface of the first substrate 1, and a second transmission plate having a transmission axis in a direction opposite to the first polarizing plate is formed on an outer surface of the second substrate 3. The polarizing plate 9 is formed.

또한, 도시하지는 않았지만, 상기 제1기판(1)에는 화소전극이 형성되어 있고, 상기 제2기판(3)에는 공통전극이 형성되어 있어, 화소전극과 공통전극 사이에서 수직의 전계가 형성되게 된다. Although not shown, a pixel electrode is formed on the first substrate 1, and a common electrode is formed on the second substrate 3, so that a vertical electric field is formed between the pixel electrode and the common electrode. .

도 1a에서와 같이 전압이 인가되지 않은 상태에서는, 액정층(5)은 제1기판(1)과 제2기판(3) 사이에서 90도 비틀린 형태로 배열되어 있다. 여기서, 광(10)이 제2편광판(9)을 통해 입사되면 액정층(5)을 투과하게 되고, 이때 90도 비틀린 액정분자들과 마찬가지로 광도 90도 비틀려 투과하게 되어 제1편광판(7)을 통과하게 된다. 따라서, 화상은 화이트 상태가 된다. In the state where no voltage is applied as in FIG. 1A, the liquid crystal layer 5 is arranged in a twisted 90 degree state between the first substrate 1 and the second substrate 3. Herein, when light 10 is incident through the second polarizing plate 9, the light is transmitted through the liquid crystal layer 5. At this time, the liquid crystal molecules are twisted and transmitted 90 degrees in the same manner as the liquid crystal molecules that are twisted by 90 degrees. Will pass through. Thus, the image is in a white state.

도 1b에서와 같이 전압이 인가된 상태에서는, 액정층(5)을 이루는 액정분자들이 화소전극과 공통전극 사이의 수직 전계에 의해 양 기판(1, 3) 사이에서 수직으로 배열된다. 여기서, 광(10)이 제2편광판(9)을 통해 입사되면 액정층(5)을 투과하게 되는데, 이때 광의 편광방향의 회전이 이루어지지 않게 되어 제1편광판(7)을 통과하지 못한다. 따라서, 화상은 블랙 상태가 된다. In the state where a voltage is applied as shown in FIG. 1B, the liquid crystal molecules forming the liquid crystal layer 5 are vertically arranged between the substrates 1 and 3 by a vertical electric field between the pixel electrode and the common electrode. Herein, when the light 10 is incident through the second polarizing plate 9, the light 10 is transmitted through the liquid crystal layer 5. In this case, rotation of the polarization direction of the light is not performed, and thus the light 10 may not pass through the first polarizing plate 7. Thus, the image is in a black state.

그러나, 이와 같은 TN모드 액정표시소자는 시야각이 좁다는 큰 결점이 있다.However, such a TN mode liquid crystal display device has a big disadvantage that the viewing angle is narrow.

도 2는 TN모드 액정표시소자의 시야각 문제점을 보여주기 위한 도면이다. 2 is a diagram illustrating a viewing angle problem of a TN mode liquid crystal display device.

도 2a는 전압을 인가하지 않은 화이트 표시 상태이고, 도 2b는 풀 전압을 인가한 블랙 표시 상태이고, 도 2c는 중간전압을 인가한 중간 표시 상태이다. 2A is a white display state without a voltage, FIG. 2B is a black display state with a full voltage applied, and FIG. 2C is an intermediate display state with an intermediate voltage applied thereto.

도 2a와 같이, 전압이 인가되지 않은 상태에서는 액정분자(5)들이 동일한 방향으로 미세한 경사각으로 비틀려 있고, 입사한 광(화살표로 도시됨)은 어느 방향에서도 화이트를 표시한다. As shown in FIG. 2A, in the state where no voltage is applied, the liquid crystal molecules 5 are twisted at a fine inclination angle in the same direction, and the incident light (shown by the arrow) displays white in any direction.

도 2b와 같이, 풀 전압이 인가된 상태에서는 액정분자(5)들이 전기장의 영향으로 수직방향으로 배향되고, 입사한 광은 비틀리지 않고 블랙을 표시한다. As shown in FIG. 2B, in the state where the full voltage is applied, the liquid crystal molecules 5 are oriented vertically under the influence of the electric field, and the incident light does not twist and displays black.

도 2c와 같이, 중간 전압이 인가된 상태에서는 액정분자(5)들이 비스듬한 방향으로 배향되어, 입사하는 광의 방향에 따라 표시상태가 상이하게 된다. 즉, 우하로부터 좌상으로 입사하는 광은 광의 편광방향이 변경되지 않게 되어 블랙을 표시하는 반면, 좌하로부터 우상으로 입사하는 광은 광의 편광방향이 비틀리어 화이트를 표시하게 된다. As shown in FIG. 2C, the liquid crystal molecules 5 are oriented in an oblique direction in a state where an intermediate voltage is applied, and thus the display state is different according to the direction of incident light. That is, the light incident from the lower right to the upper left does not change the polarization direction of the light, and thus displays black, whereas the light incident from the lower left to the upper right shows the polarized direction of the light at a twisted white.

이와 같이, TN모드 액정표시소자는 표시상태가 광의 입사 방향에 따라 상이하게 되어 시야각이 좁다는 단점이 있다. As described above, the TN mode liquid crystal display device has a disadvantage in that the display state is different according to the incident direction of light and thus the viewing angle is narrow.

따라서, 시야각을 넓히기 위한 연구가 활발히 진행되었고, 그 일환으로 다양한 방법들이 제안되었다. 일 예로, 수평방향의 전계를 이용하는 소위 IPS(In Plane Switching)모드, 수직배향막을 이용하는 소외 VA(Vertical Alignment)모드, ECB(Electrically Controlled Birefringence)모드 등이 제안되었고, 그 이외에도 도메인을 분할하여 액정분자 배열의 평균값을 이용하는 멀티도메인 방법, 그리고 위상차 필름을 이용하여 시야각의 변화에 따라 위상차의 변화를 주는 위상보상 방법 등이 제안되었다. Accordingly, researches to broaden the viewing angle have been actively conducted, and various methods have been proposed as part of the research. For example, a so-called IPS (In Plane Switching) mode using a horizontal electric field, an alienated VA (Vertical Alignment) mode using a vertical alignment film, an electrically controlled Birefringence (ECB) mode, etc. have been proposed. A multidomain method using an average value of an array and a phase compensation method of changing a phase difference according to a change in a viewing angle using a phase difference film have been proposed.

본 발명은 이와 같은 시야각을 넓히기 위한 다양한 방법 중 IPS모드 액정표시소자에 관한 것으로서, 이하 종래 IPS모드 액정표시소자에 대해서 보다 구체적으로 설명하기로 한다. The present invention relates to an IPS mode liquid crystal display device among various methods for widening the viewing angle as described above. Hereinafter, the conventional IPS mode liquid crystal display device will be described in more detail.

도 3은 종래 IPS모드 액정표시소자에 관한 것으로서, 도 3a 및 도 3b는 각각 전압을 인가하지 않은 상태의 단면도 및 평면도이고, 도 3c 및 도 3d는 각각 전압을 인가한 상태의 단면도 및 평면도이다. 3 is a view of a conventional IPS mode liquid crystal display device, and FIGS. 3A and 3B are cross-sectional views and a plan view, respectively, without a voltage applied, and FIGS. 3C and 3D are cross-sectional views and a plan view, respectively, with a voltage applied thereto.

우선, 종래 IPS모드 액정표시소자의 구조를 간단히 설명한 후, 그 구동원리에 대해서 설명한다. First, the structure of the conventional IPS mode liquid crystal display device will be briefly described, and then the driving principle thereof will be described.

종래 IPS모드 액정표시소자는 제1기판(1), 제2기판(3), 및 양 기판(1, 3) 사이에 액정층(5)을 포함하여 구성된다. The conventional IPS mode liquid crystal display device includes a liquid crystal layer 5 between the first substrate 1, the second substrate 3, and both substrates 1, 3.

상기 제1기판(1)의 외면에는 소정 방향의 투과축을 갖는 제1편광판(7)이 형성되어 있고, 상기 제2기판(3)의 외면에는 상기 제1편광판과 반대 방향의 투과축을 갖는 제2편광판(9)이 형성되어 있다. A first polarizing plate 7 having a transmission axis in a predetermined direction is formed on an outer surface of the first substrate 1, and a second transmission plate having a transmission axis in a direction opposite to the first polarizing plate is formed on an outer surface of the second substrate 3. The polarizing plate 9 is formed.

또한, 상기 제1기판(1)에는 서로 평행하게 화소전극(2)과 공통전극(4)이 형성되어 있어, 화소전극(2)과 공통전극(4) 사이에 수평전계가 형성된다.Further, the pixel electrode 2 and the common electrode 4 are formed in parallel with each other on the first substrate 1, so that a horizontal electric field is formed between the pixel electrode 2 and the common electrode 4.

도 3a 및 도 3b에서와 같이 전압이 인가되지 않은 상태에서는, 액정층(5)은 제1기판(1)과 제2기판(3) 사이에서 전극(2, 4)의 길이방향에 대해 거의 수평으로 배열되어 있다. 여기서, 광(10)이 제1편광판(7)을 통해 입사되면 액정층(5)을 투과하게 되는데, 이때 광의 편광방향의 회전이 이루어지지 않게 되어 투과축이 제1편광판(7)과 반대인 제2편광판(9)을 통과하지 못한다. 따라서, 화상은 블랙 상태가 된다. In the state where no voltage is applied as shown in FIGS. 3A and 3B, the liquid crystal layer 5 is substantially horizontal with respect to the longitudinal direction of the electrodes 2 and 4 between the first substrate 1 and the second substrate 3. Are arranged. In this case, when the light 10 is incident through the first polarizing plate 7, the light is transmitted through the liquid crystal layer 5, in which the rotation of the polarization direction of the light is not performed so that the transmission axis is opposite to the first polarizing plate 7. It cannot pass through the second polarizing plate 9. Thus, the image is in a black state.

도 3c 및 도 3d에서와 같이 전압이 인가된 상태에서는, 액정층(5)은 제1기판(1) 부근과 제2기판(3) 부근에서 상이하게 배열된다. 즉, 제1기판(1) 부근에서는 화소전극(2)과 공통전극(4)사이의 수평 전계에 의해 전극(2,4)의 길이방향에 대해 수직방향으로 배열되게 되고, 제2기판(3) 부근에서는 전계의 영향이 적어 전압무인가시와 동일하게 전극(2, 4)의 길이방향에 대해 수평방향으로 배열된다. In the state where a voltage is applied as shown in FIGS. 3C and 3D, the liquid crystal layer 5 is arranged differently in the vicinity of the first substrate 1 and in the vicinity of the second substrate 3. That is, in the vicinity of the first substrate 1, the second substrate 3 is arranged in a direction perpendicular to the longitudinal direction of the electrodes 2 and 4 by a horizontal electric field between the pixel electrode 2 and the common electrode 4. ), The electric field is less affected, and is arranged in the horizontal direction with respect to the longitudinal direction of the electrodes 2 and 4 as in the case of no voltage application.

따라서, 광(10)이 제1편광판(7)을 통해 입사되면 액정층(5)을 투과하게 되고, 이때 비틀린 액정분자들과 마찬가지로 광도 비틀려 투과하게 되어 투과축이 제1편광판(7)과 반대인 제2편광판(9)을 통과하게 된다. 따라서, 화상은 화이트 상태가 된다. Accordingly, when the light 10 is incident through the first polarizing plate 7, the light is transmitted through the liquid crystal layer 5, and the light is twisted and transmitted like the twisted liquid crystal molecules. Passes through the second polarizing plate (9) opposite. Thus, the image is in a white state.

이와 같이, IPS모드 액정표시소자는 액정분자들을 수직으로 세우지 않고 수평으로 스위칭하기 때문에 중간전압이 인가되는 경우에도 광의 입사방향에 따라 시야각 특성이 변하지 않게 되는 것이다. As described above, since the IPS mode liquid crystal display device switches horizontally without vertically aligning the liquid crystal molecules, the viewing angle characteristic does not change according to the incident direction of light even when an intermediate voltage is applied.

그러나, 이와 같은 IPS모드 액정표시소자는 제1기판(1) 상에 화소전극(2)과 공통전극(4)을 형성함으로써 투과율이 작은 문제점이 있다. However, the IPS mode liquid crystal display device has a problem in that transmittance is small by forming the pixel electrode 2 and the common electrode 4 on the first substrate 1.

투과율이 작은 이유는 상기 화소전극(2)과 공통전극(4)의 폭만큼 개구율이 저하되기 때문이다. 현재 화소전극(2)과 공통전극(4)의 폭은 약 4㎛ 정도인데, 이는 포토리소그래피공정으로 형성할 수 있는 최소한의 두께로서, 포토리소그라피공정을 이용할 경우에는 공정 특성상 화소전극(2)과 공통전극(4)의 폭을 줄이는데 한계가 있다. The reason why the transmittance is small is that the aperture ratio decreases by the width of the pixel electrode 2 and the common electrode 4. Currently, the width of the pixel electrode 2 and the common electrode 4 is about 4 μm, which is the minimum thickness that can be formed by the photolithography process. In the case of using the photolithography process, the pixel electrode 2 and the There is a limit in reducing the width of the common electrode 4.

본 발명은 상기 문제점을 해결하기 위해 고안된 것으로서, 본 발명의 제1목적은 새로운 방식의 공정을 적용함으로써 화소전극과 공통전극의 폭을 대폭 줄여 개구율을 향상시킬 수 있는 IPS모드 액정표시소자 제조방법을 제공하는 것이다. The present invention was devised to solve the above problems, and a first object of the present invention is to provide a method of manufacturing an IPS mode liquid crystal display device which can improve aperture ratio by significantly reducing the width of a pixel electrode and a common electrode by applying a new process. To provide.

본 발명의 제2목적은 화소전극과 공통전극의 폭이 대폭 줄어들어 개구율이 향상된 IPS모드 액정표시소자를 제공하는 것이다. A second object of the present invention is to provide an IPS mode liquid crystal display device having an improved aperture ratio by significantly reducing the width of the pixel electrode and the common electrode.

본 발명은 상기 제1목적을 달성하기 위해서, 기판 상에 소정 형상으로 제1절연층을 패턴 형성하는 제1공정; 상기 제1절연층을 둘러싸도록 공통전극 및 화소전극용 전극층을 패턴 형성하는 제2공정; 상기 기판 전면에 제2절연층을 형성하는 제3공정; 상기 제2절연층을 애쉬처리하여 상기 제1절연층 상부의 전극층을 노출시키는 제4공정; 상기 노출된 전극층을 식각하여 상기 제1절연층 및 제2절연층의 사이에 수직으로 형성되며 서로 평행하게 배열되는 공통전극 및 화소전극을 형성하는 제5공정을 포함하여 이루어진 IPS모드 액정표시소자의 제조방법을 제공한다. The present invention is a first step of patterning a first insulating layer in a predetermined shape on a substrate in order to achieve the first object; A second step of patterning the electrode layers for the common electrode and the pixel electrode to surround the first insulating layer; Forming a second insulating layer on the entire surface of the substrate; A fourth process of ashing the second insulating layer to expose the electrode layer on the first insulating layer; And a fifth process of etching the exposed electrode layer to form a common electrode and a pixel electrode which are vertically formed between the first insulating layer and the second insulating layer and arranged in parallel with each other. It provides a manufacturing method.

본 발명자는 IPS모드 액정표시소자에서 개구율을 향상시키기 위해서 화소전극과 공통전극의 폭을 대폭 줄일 수 있는 방법에 대해서 연구하던 중, 패턴형성된 절연층을 둘러싸도록 전극층을 형성한 후 절연층 상부의 전극층을 식각하여 절연층 측면에만 전극층이 남게 할 경우 그 잔존하는 전극층의 폭이 매우 작게 되는 모습으로부터 본 발명을 착안하여, 상기 절연층 측면에 잔존하는 전극층을 공통전극 및 화소전극으로 적용한 것이다. The present inventors studied a method of greatly reducing the width of the pixel electrode and the common electrode in order to improve the aperture ratio in the IPS mode liquid crystal display device, and after forming the electrode layer to surround the patterned insulating layer, the electrode layer on the upper insulating layer In the present invention, the electrode layer remaining on the side of the insulating layer is applied as a common electrode and a pixel electrode when the electrode layer remains only on the side of the insulating layer by etching.

여기서, 상기 제2공정은 상기 제1절연층을 둘러쌈과 동시에 상기 기판 면에 소정 거리만큼 연장되도록 공통전극 및 화소전극용 전극층을 패턴 형성할 수 있다.The second process may include patterning the electrode layers for the common electrode and the pixel electrode so as to surround the first insulating layer and extend a predetermined distance to the surface of the substrate.

또한, 상기 제4공정은 상기 제2절연층을 애쉬처리하여 상기 제1절연층의 상부 및 소정 측면의 전극층을 노출시키는 것도 가능하다. In the fourth step, the second insulating layer may be ashed to expose the upper and predetermined electrode layers of the first insulating layer.

본 발명은 상기 제2목적을 달성하기 위해서, 서로 대향하며 화소영역이 구비된 제1기판과 제2기판; 상기 양 기판 사이에 형성된 액정층; 상기 제1기판 상의 화소영역 내에 교대로 형성된 제1절연층 및 제2절연층; 상기 제1절연층 및 제2절연층의 사이에 수직으로 형성되며 서로 평행하게 배열되는 공통전극 및 화소전극을 포함하여 이루어진 IPS모드 액정표시소자를 제공한다.The present invention provides a first substrate and a second substrate facing each other and provided with a pixel region in order to achieve the second object; A liquid crystal layer formed between the substrates; First and second insulating layers alternately formed in the pixel area on the first substrate; The present invention provides an IPS mode liquid crystal display device including a common electrode and a pixel electrode formed vertically between the first insulating layer and the second insulating layer and arranged in parallel with each other.

여기서, 상기 공통전극과 화소전극의 높이, 상기 제1절연층의 높이, 및 상기 제2절연층의 높이는 다양하게 변경형성될 수 있다. The height of the common electrode and the pixel electrode, the height of the first insulating layer, and the height of the second insulating layer may be variously changed.

이하, 도면을 참조로 본 발명의 바람직한 실시예를 설명하기로 한다. Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.

1. IPS모드 액정표시소자의 제조방법1. Manufacturing method of IPS mode liquid crystal display device

제1실시예First embodiment

도 4a 내지 도 4e는 본 발명의 제1실시예에 따른 IPS모드 액정표시소자의 제조공정을 도시한 단면도로서, 이는 IPS모드 액정표시소자의 단위 화소 영역 내에서 화소전극과 공통전극이 형성되는 모습만을 도시한 것이다. 그 외의 부분은 당업계에 공지된 다양한 방법으로 변경 적용될 수 있을 것이다. 4A to 4E are cross-sectional views illustrating a manufacturing process of an IPS mode liquid crystal display device according to a first embodiment of the present invention, in which a pixel electrode and a common electrode are formed in a unit pixel region of an IPS mode liquid crystal display device. It shows the bay. Other portions may be modified in various ways known in the art.

우선, 도 4a와 같이, 기판(100) 상에 소정 형상으로 제1절연층(110)을 패턴 형성한다. First, as shown in FIG. 4A, the first insulating layer 110 is patterned on a substrate 100 in a predetermined shape.

상기 제1절연층(110)은 SiOx, SiNx 등의 무기절연물질로 이루어질 수도 있고, BCB(benzocyclobutene), 폴리비닐알콜(Polyvinylalcohol) 등의 유기절연물질로 이루어질 수도 있으며, 무기절연물질과 유기절연물질의 이중층으로 이루어질 수도 있다. The first insulating layer 110 may be made of an inorganic insulating material such as SiOx, SiNx, or may be made of an organic insulating material such as benzocyclobutene (BCB) or polyvinyl alcohol (Polyvinylalcohol), and an inorganic insulating material and an organic insulating material. It may be made of a double layer of.

그 후, 도 4b와 같이, 상기 제1절연층(110)을 둘러싸도록 공통전극 및 화소전극용 전극층(200)을 패턴 형성한다. Thereafter, as shown in FIG. 4B, the common electrode and the pixel electrode electrode layer 200 are patterned to surround the first insulating layer 110.

상기 전극층(200)의 재료는 ITO 등과 같은 투명금속일 수도 있고, Mo 또는 Ti등과 같은 불투명금속일 수도 있다. The material of the electrode layer 200 may be a transparent metal such as ITO or an opaque metal such as Mo or Ti.

상기 전극층(200)의 패턴 형성은 포토리소그래피공정을 이용하여 수행할 수 있으나, 반드시 이에 한정되는 것은 아니다. Pattern formation of the electrode layer 200 may be performed using a photolithography process, but is not necessarily limited thereto.

그 후, 도 4c와 같이, 상기 기판 전면에 제2절연층(130)을 형성한다. Thereafter, as shown in FIG. 4C, a second insulating layer 130 is formed on the entire surface of the substrate.

상기 제2절연층(130)은 기판 전면에 평탄하게 형성되어야 하므로, BCB(benzocyclobutene), 폴리비닐알콜(Polyvinylalcohol) 등의 유기절연물질이 바람직하다. Since the second insulating layer 130 should be formed flat on the entire surface of the substrate, an organic insulating material such as benzocyclobutene (BCB) and polyvinyl alcohol (polyvinyl alcohol) is preferable.

그 후, 도 4d와 같이, 상기 제2절연층(130)을 애쉬처리하여 상기 제1절연층(110) 상부의 전극층(200)을 노출시킨다. 애쉬처리된 제2절연층은 도면부호 130a를 부여하였다. Thereafter, as illustrated in FIG. 4D, the second insulating layer 130 is ashed to expose the electrode layer 200 on the first insulating layer 110. The ashed second insulating layer is denoted by reference numeral 130a.

상기 애쉬처리는 산소 플라즈마를 이용하여 수행할 수 있다. The ash treatment may be performed using an oxygen plasma.

한편, 상기 제2절연층(130)을 애쉬처리함에 있어서, 기준점 h1까지 애쉬처리함으로써 상기 제1절연층(110) 상부의 전극층(200)만을 노출시키는 것도 가능하지만, 기준점 h2까지 애쉬처리함으로써 상기 제1절연층(110)의 상부 및 소정 측면의 전극층(200)까지 노출시키는 것도 가능하다. On the other hand, in the ash processing of the second insulating layer 130, it is possible to expose only the electrode layer 200 on the first insulating layer 110 by ashing to the reference point h1, but by ashing to the reference point h2 It is also possible to expose the electrode layer 200 on the upper side and the predetermined side of the first insulating layer 110.

그 후, 도 4e와 같이, 상기 노출된 전극층(200)을 식각한다. 그리하면, 상기 제1절연층(110) 및 애쉬처리된 제2절연층(130a)의 사이에 공통전극(200a) 및 화소전극(200b)이 형성된다. Thereafter, as illustrated in FIG. 4E, the exposed electrode layer 200 is etched. Then, the common electrode 200a and the pixel electrode 200b are formed between the first insulating layer 110 and the ashed second insulating layer 130a.

상기 공통전극(200a) 및 화소전극(200b)은 그 단면이 각각 절연층(110, 130a) 측면에 수직하며, 평면상으로 보면 양자가 서로 평행하게 배열되어 있다. The cross-sections of the common electrode 200a and the pixel electrode 200b are perpendicular to the side surfaces of the insulating layers 110 and 130a, respectively, and are arranged in parallel with each other when viewed in plan view.

상기 식각공정은 식각가스를 이용한 건식식각공정 또는 식각액을 이용한 습식식각공정을 통해 수행될 수 있다. The etching process may be performed through a dry etching process using an etching gas or a wet etching process using an etching solution.

한편, 도 4e에는 노출된 전극층(200)만이 식각되는 모습을 도시하였지만, 식각각스 또는 식각액의 침투로 인하여 전극층(200)이 추가적으로 식각될 수도 있다. 즉, 추가적인 식각으로 인해, 형성되는 공통전극(200a) 및 화소전극(200b)의 높이가 제1절연층(110) 및 제2절연층(130a)의 높이보다 작을 수 있다. 비록 높이가 작아진다 하더라도 공통전극(200a) 및 화소전극(200b)사이에 유도되는 수평전계에는 아무런 영향이 없으므로 결국 액정표시소자의 구동에는 아무런 영향이 없다. Meanwhile, although only the exposed electrode layer 200 is etched in FIG. 4E, the electrode layer 200 may be additionally etched due to the penetration of the etching solution or the etching solution. That is, due to the additional etching, the heights of the common electrode 200a and the pixel electrode 200b may be smaller than the height of the first insulating layer 110 and the second insulating layer 130a. Although the height is small, there is no influence on the horizontal electric field induced between the common electrode 200a and the pixel electrode 200b, so that there is no influence on the driving of the liquid crystal display device.

이와 같이 도 4a 내지 도 4e와 같은 공정에 의할 때 공통전극(200a) 및 화소전극(200b)의 폭(도 4e에서 길이 X)은 도 4b에서 형성되는 전극층(200)의 두께와 동일하게 형성될 수 있게 되어, 결국 0.03 내지 0.1㎛ 범위로 형성이 가능하다. 따라서, 개구율이 대폭 향상되게 된다. As described above, according to the process of FIGS. 4A to 4E, the width (length X in FIG. 4E) of the common electrode 200a and the pixel electrode 200b is the same as the thickness of the electrode layer 200 formed in FIG. 4B. It is possible to form, eventually forming in the range of 0.03 to 0.1㎛. Therefore, the aperture ratio is greatly improved.

한편, 전술한 바와 같이 도 4a 내지 도 4e에는 단위 화소 영역 내에서 화소전극과 공통전극이 형성되는 모습만을 도시한 것으로서, 단위 화소 영역 내에는 서로 교차되는 게이트라인과 데이터라인, 그리고 상기 게이트라인과 데이터라인의 교차영역에 박막트랜지스터가 형성된다. Meanwhile, as described above, only the pixel electrode and the common electrode are formed in the unit pixel region in FIGS. 4A to 4E. In the unit pixel region, the gate line and the data line intersecting each other, and the gate line and The thin film transistor is formed at the intersection of the data lines.

상기 게이트라인과 데이터라인, 및 박막트랜지스터의 구체적인 형성방법은 당업계에 공지된 다양한 방법에 의해 수행 가능하다. Specific methods of forming the gate line, the data line, and the thin film transistor may be performed by various methods known in the art.

또한, 도 4a 내지 도 4e에는 화소전극과 공통전극이 형성되는 기판의 형성공정만을 도시하였는데, IPS액정표시소자는 액정층을 사이에 두고 상기 기판 및 상기 기판과 대향되는 대향기판이 합착되어 형성되게 된다. 4A to 4E illustrate only a process of forming a substrate on which a pixel electrode and a common electrode are formed. In the IPS liquid crystal display device, the substrate and the opposing substrate facing the substrate are bonded to each other with a liquid crystal layer interposed therebetween. do.

이때, 상기 대향기판은 광의 누설을 방직하기 위한 차광층, 및 적색, 청색, 녹색의 컬러필터층을 순차로 형성하여 제조된다. In this case, the counter substrate is manufactured by sequentially forming a light shielding layer for weaving light leakage, and a color filter layer of red, blue, and green.

또한, 상기 양 기판 중 하나의 기판 상에는 액정표시소자의 셀갭 유지를 위해 스페이서를 추가로 형성할 수 있다. In addition, a spacer may be further formed on one of the above substrates to maintain a cell gap of the liquid crystal display device.

또한, 상기 양 기판 중 적어도 하나의 기판 상에는 액정의 초기배향을 위해서 배향막을 추가로 형성할 수 있다. 상기 배향막은 폴리아미드(polyamide) 또는 폴리이미드(polyimide)계 화합물, PVA(polyvinylalcohol), 폴리아믹산(polyamic acid)등의 물질을 이용하여 러빙 배향 처리하여 형성할 수도 있고, PVCN(polyvinylcinnamate), PSCN(polysiloxanecinnamate), 또는 CelCN(cellulosecinnamate)계 화합물과 같은 광반응성 물질을 이용하여 광 배향 처리하여 형성할 수도 있다. In addition, an alignment layer may be further formed on at least one of the above substrates for the initial alignment of liquid crystals. The alignment layer may be formed by rubbing alignment treatment using a polyamide or polyimide compound, PVA (polyvinylalcohol), polyamic acid, or the like, or PVCN (polyvinylcinnamate) or PSCN (polyvinylcinnamate). It may be formed by photo-alignment treatment using a photoreactive material such as polysiloxanecinnamate) or CelCN (cellulosecinnamate) compound.

한편, 상기 양 기판 사이에 액정층을 형성하는 방법으로는 진공주입법과 액정적하법이 있다. On the other hand, there are a vacuum injection method and a liquid crystal dropping method as a method of forming a liquid crystal layer between both substrates.

진공주입법은 양 기판을 합착한 후에 소정의 주입구를 통해 액정을 주입하는 방법이고, 액정적하법은 양 기판 중 어느 하나의 기판 상에 액정을 적하한 후 양 기판을 합착하는 방법이다. 기판의 사이즈가 커질 경우 상기 진공주입법은 액정을 주입하는데 시간이 오래 걸려 생산성이 떨어지므로 상기 액정적하법이 바람직하다. The vacuum injection method is a method of injecting the liquid crystal through a predetermined injection hole after the two substrates are bonded, the liquid crystal dropping method is a method of bonding both substrates after dropping the liquid crystal on any one of the two substrates. Since the vacuum injection method takes a long time to inject the liquid crystal when the size of the substrate is large, the productivity is decreased, so the liquid crystal dropping method is preferable.

제2실시예Second embodiment

도 5a 내지 도 5e는 본 발명의 제2실시예에 따른 IPS모드 액정표시소자의 제조공정을 도시한 단면도로서, 이 또한 IPS모드 액정표시소자의 단위 화소 영역 내에서 화소전극과 공통전극이 형성되는 모습만을 도시한 것으로, 그 외의 부분은 당업계에 공지된 다양한 방법으로 변경 적용될 수 있을 것이다. 5A to 5E are cross-sectional views illustrating a manufacturing process of an IPS mode liquid crystal display device according to a second exemplary embodiment of the present invention, in which a pixel electrode and a common electrode are formed in a unit pixel region of the IPS mode liquid crystal display device. Only the appearance is shown, other parts may be modified in various ways known in the art.

본 발명의 제2실시예에 따른 IPS모드 액정표시소자의 제조방법은 도 5b공정에서 공통전극 및 화소전극용 전극층(200)을 패턴 형성함에 있어서, 전극층(200)이 제1절연층(110)을 둘러쌈과 동시에 상기 기판(100) 면에 소정 거리만큼 연장되도록 패턴 형성한 것을 제외하고, 전술한 제1실시예에 따른 방법과 동일하다. 따라서, 동일한 부분에 대해서 동일한 도면부호를 부여하였다. 이하 설명한다. In the method of manufacturing the IPS mode liquid crystal display device according to the second embodiment of the present invention, in forming the electrode layer 200 for the common electrode and the pixel electrode in the process of FIG. 5B, the electrode layer 200 is formed of the first insulating layer 110. It is the same as the method according to the first embodiment described above, except that the pattern is formed to extend at a predetermined distance on the surface of the substrate 100 at the same time. Therefore, like reference numerals refer to like parts. It demonstrates below.

우선, 도 5a와 같이, 기판(100) 상에 소정 형상으로 제1절연층(110)을 패턴 형성한다. First, as shown in FIG. 5A, the first insulating layer 110 is patterned on a substrate 100 in a predetermined shape.

그 후, 도 5b와 같이, 상기 제1절연층(110)을 둘러쌈과 동시에 상기 기판(100)면에 소정 거리만큼 연장되도록 공통전극 및 화소전극용 전극층(200)을 패턴 형성한다. Thereafter, as shown in FIG. 5B, the common electrode and the pixel electrode electrode layer 200 are patterned so as to surround the first insulating layer 110 and extend a predetermined distance to the surface of the substrate 100.

그 후, 도 5c와 같이, 상기 기판 전면에 제2절연층(130)을 형성한다. Thereafter, as shown in FIG. 5C, a second insulating layer 130 is formed on the entire surface of the substrate.

그 후, 도 5d와 같이, 상기 제2절연층(130)을 애쉬처리하여 상기 제1절연층(110) 상부의 전극층(200)을 노출시킨다. Thereafter, as illustrated in FIG. 5D, the second insulating layer 130 is ashed to expose the electrode layer 200 on the first insulating layer 110.

한편, 상기 제2절연층(130)을 애쉬처리함에 있어서, 기준점 h1까지 애쉬처리함으로써 상기 제1절연층(110) 상부의 전극층(200)만을 노출시키는 것도 가능하지만, 기준점 h2까지 애쉬처리함으로써 상기 제1절연층(110)의 상부 및 소정 측면의 전극층(200)까지 노출시키는 것도 가능함은 전술한 제1실시예와 동일하다. On the other hand, in the ash processing of the second insulating layer 130, it is possible to expose only the electrode layer 200 on the first insulating layer 110 by ashing to the reference point h1, but by ashing to the reference point h2 It is also possible to expose the electrode layer 200 on the upper side and the predetermined side surface of the first insulating layer 110 as in the first embodiment described above.

그 후, 도 5e와 같이, 상기 노출된 전극층(200)을 식각한다. 그리하면, 상기 제1절연층(110) 및 애쉬처리된 제2절연층(130a)의 사이에 공통전극(200a) 및 화소전극(200b)이 형성된다. Thereafter, as illustrated in FIG. 5E, the exposed electrode layer 200 is etched. Then, the common electrode 200a and the pixel electrode 200b are formed between the first insulating layer 110 and the ashed second insulating layer 130a.

상기 공통전극(200a) 및 화소전극(200b)은 그 단면이 각각 절연층(110, 130a) 측면에 수직하며 기판(100)면에 소정거리만큼 연장된 구조이며, 평면상으로 보면 양자가 서로 평행하게 배열되어 있다. The cross-sections of the common electrode 200a and the pixel electrode 200b are perpendicular to the side surfaces of the insulating layers 110 and 130a and extend a predetermined distance to the surface of the substrate 100, respectively. Are arranged.

한편, 도 5e에는 노출된 전극층(200)만이 식각되는 모습을 도시하였지만, 식각각스 또는 식각액의 침투로 인하여 전극층(200)이 추가적으로 식각될 수도 있음은 전술한 제1실시예와 동일하다. Meanwhile, although only the exposed electrode layer 200 is etched in FIG. 5E, the electrode layer 200 may be additionally etched due to the penetration of an etching solution or an etching solution, which is the same as the first embodiment described above.

이와 같이 도 5a 내지 도 5e와 같은 공정에 의할 때 공통전극(200a) 및 화소전극(200b)의 폭(도 5e에서 길이 X)은 0.1 내지 2 ㎛ 이하로 형성이 가능하다. 따라서, 개구율이 대폭 향상되게 된다. As described above, the width (length X in FIG. 5E) of the common electrode 200a and the pixel electrode 200b may be formed to be 0.1 to 2 μm or less according to the process of FIGS. 5A to 5E. Therefore, the aperture ratio is greatly improved.

상기 각각의 공정에 대한 구체적인 내용, 및 그 밖의 공정에 대한 내용은 전술한 제1실시예와 동일하므로 생략하기로 한다. Details of each process, and the details of the other processes are the same as the first embodiment described above will be omitted.

2. IPS모드 액정표시소자2. IPS mode liquid crystal display device

제3실시예Third embodiment

도 6a 내지 도 6d는 본 발명의 제3실시예에 따른 IPS모드 액정표시소자의 단면도이다. 도 6a 내지 도 6d는 IPS모드 액정표시소자의 단위 화소 영역 내에서 화소전극과 공통전극이 형성되는 모습만을 도시한 것으로서, 이는 전술한 제1실시예에 따른 IPS모드 액정표시소자의 제조방법에 의해 제조되는 액정표시소자의 다양한 형태를 도시한 것이다. 6A through 6D are cross-sectional views of an IPS mode liquid crystal display device according to a third embodiment of the present invention. 6A to 6D illustrate only the formation of the pixel electrode and the common electrode in the unit pixel area of the IPS mode liquid crystal display device, which is manufactured by the method of manufacturing the IPS mode liquid crystal display device according to the first embodiment described above. The various forms of the liquid crystal display device manufactured are shown.

도 6a 내지 도 6d에서 알 수 있듯이, 본 발명에 따른 IPS모드 액정표시소자는 서로 대향하는 제1기판(100)과 제2기판(300), 그리고 상기 양 기판(100, 300) 사이에 형성된 액정층(400)을 포함하여 이루어진다. As can be seen in Figures 6a to 6d, the IPS mode liquid crystal display device according to the present invention is a liquid crystal formed between the first substrate 100 and the second substrate 300 facing each other, and the two substrates (100, 300) Layer 400.

상기 제1기판(100)에는 제1절연층(110) 및 제2절연층(130a)이 교대로 형성되어 있다. The first insulating layer 110 and the second insulating layer 130a are alternately formed on the first substrate 100.

그리고, 상기 제1절연층(110) 및 제2절연층(130a)의 사이에는 공통전극(200a) 및 화소전극(200b)이 배열되어 있다. 상기 공통전극(200a) 및 화소전극(200b)은 그 단면이 각각 절연층(110, 130a) 측면에 수직하며, 평면상으로 보면 양자가 서로 평행하게 배열되어 있다. The common electrode 200a and the pixel electrode 200b are arranged between the first insulating layer 110 and the second insulating layer 130a. The cross-sections of the common electrode 200a and the pixel electrode 200b are perpendicular to the side surfaces of the insulating layers 110 and 130a, respectively, and are arranged in parallel with each other when viewed in plan view.

이때, 상기 공통전극(200a)과 화소전극(200b), 상기 제1절연층(110) 및 상기 제2절연층(130a)의 높이는 도 6a 내지 도 6d와 같이 다양하게 변경되어 형성될 수 있다. In this case, the heights of the common electrode 200a, the pixel electrode 200b, the first insulating layer 110, and the second insulating layer 130a may be variously changed as shown in FIGS. 6A to 6D.

도 6a와 같이, 상기 공통전극(200a)과 화소전극(200b)의 높이가 상기 제1절연층(110) 및 상기 제2절연층(130a)의 높이와 동일하게 형성될 수 있다. 도 6a와 같은 구조는 전술한 도 4d에서 기준점 h1까지 제2절연층(130)을 애쉬처리함으로써 제1절연층(110) 상부의 전극층(200)만을 노출시키는 경우에 얻어진다. As shown in FIG. 6A, the heights of the common electrode 200a and the pixel electrode 200b may be the same as the heights of the first insulating layer 110 and the second insulating layer 130a. The structure as shown in FIG. 6A is obtained by exposing only the electrode layer 200 on the first insulating layer 110 by ashing the second insulating layer 130 to the reference point h1 in FIG. 4D.

도 6b와 같이, 상기 공통전극(200a)과 화소전극(200b)의 높이가 상기 제2절연층(130a)의 높이와는 동일하고, 상기 제1절연층(110)의 높이와는 상이하게 형성될 수 있다. 도 6b와 같은 구조는 전술한 도 4d에서 기준점 h2까지 제2절연층(130)을 애쉬처리함으로써 제1절연층(110) 상부 및 소정 측면의 전극층(200)까지 노출시키는 경우에 얻어진다. As shown in FIG. 6B, the heights of the common electrode 200a and the pixel electrode 200b are the same as the height of the second insulating layer 130a and are different from the height of the first insulating layer 110. Can be. The structure shown in FIG. 6B is obtained when the second insulating layer 130 is ashed to the reference point h2 in FIG. 4D described above to expose the upper portion of the first insulating layer 110 and the electrode layer 200 on the predetermined side surface.

도 6c와 같이, 상기 공통전극(200a)과 화소전극(200b)의 높이는 상기 제1절연층(110) 및 상기 제2절연층(130a)의 높이와 상이하고, 상기 제1절연층(100)과 상기 제2절연층(130a)의 높이는 동일하게 형성될 수 있다. 도 6c와 같은 구조는 전술한 도 4d에서 기준점 h1까지 제2절연층(130)을 애쉬처리한 후 도 4e에서 식각각스 또는 식각액의 침투로 인하여 전극층(200)이 추가적으로 식각된 경우에 얻어진다. As shown in FIG. 6C, the heights of the common electrode 200a and the pixel electrode 200b are different from the heights of the first insulating layer 110 and the second insulating layer 130a and the first insulating layer 100. The height of the second insulating layer 130a may be the same. 6C is obtained when the electrode layer 200 is additionally etched due to the penetration of an etchant or an etchant in FIG. 4E after the ashing of the second insulating layer 130 to the reference point h1 in FIG. 4D. .

도 6d와 같이, 상기 공통전극(200a)과 화소전극(200b)의 높이, 상기 제1절연층(100a)의 높이, 및 상기 제2절연층(130a)의 높이가 서로 상이하게 형성될 수 있다. 도 6d와 같은 구조는 전술한 도 4d에서 기준점 h2까지 제2절연층(130)을 애쉬처리한 후 도 4e에서 식각각스 또는 식각액의 침투로 인하여 전극층(200)이 추가적으로 식각된 경우에 얻어진다. As shown in FIG. 6D, the heights of the common electrode 200a and the pixel electrode 200b, the height of the first insulating layer 100a, and the height of the second insulating layer 130a may be different from each other. . 6D is obtained when the electrode layer 200 is additionally etched due to the penetration of an etchant or an etchant in FIG. 4E after the ashing of the second insulating layer 130 to the reference point h2 in FIG. 4D. .

이때, 상기 공통전극(200a)과 화소전극(200b)의 재료는 ITO 등과 같은 투명금속일 수도 있고, Mo 또는 Ti등과 같은 불투명금속일 수도 있다. In this case, the material of the common electrode 200a and the pixel electrode 200b may be a transparent metal such as ITO or an opaque metal such as Mo or Ti.

또한, 상기 공통전극(200a)과 화소전극(200b)의 폭(X)은 0.03 내지 0.1㎛범위이다. In addition, the width X of the common electrode 200a and the pixel electrode 200b is in a range of 0.03 to 0.1 μm.

그리고, 도시하지는 않았지만, 상기 제1기판(100) 상에는 서로 교차되어 화소영역을 정의하는 게이트라인 및 데이터라인이 형성되어 있고, 상기 게이트라인 및 데이터라인의 교차영역에 박막트랜지스터가 형성되어 있다. Although not shown, a gate line and a data line are formed on the first substrate 100 to cross each other to define a pixel region, and a thin film transistor is formed at an intersection of the gate line and the data line.

상기 제2기판(300) 상에는 광의 누설을 방지하기 위한 차광층(310)이 형성되어 있고, 그 위에 적색, 녹색, 및 청색의 컬러필터층(320)이 형성되어 있다. A light blocking layer 310 is formed on the second substrate 300 to prevent leakage of light, and red, green, and blue color filter layers 320 are formed thereon.

또한, 도시하지는 않았지만, 상기 양 기판(100, 300)은 씨일재에 의해 밀봉되어 있으며, 상기 양 기판(100, 300) 사이에는 액정표시소자의 셀갭을 유지하기 위해서 스페이서가 형성되어 있다. 상기 스페이서는 볼 형상의 볼 스페이서 또는 기둥 형상의 컬럼 스페이서일 수 있다. Although not shown, the two substrates 100 and 300 are sealed by a sealing material, and spacers are formed between the substrates 100 and 300 in order to maintain a cell gap of the liquid crystal display device. The spacer may be a ball-shaped ball spacer or a columnar column spacer.

또한, 상기 양 기판(100, 300) 중 적어도 하나의 기판 상에는 액정의 초기배향을 위한 배향막이 형성되어 있다. In addition, an alignment layer for initial alignment of liquid crystals is formed on at least one of the substrates 100 and 300.

그 외에, 구체적으로 설명하지는 않았지만, 본 발명의 핵심이 되는 공통전극(200a) 및 화소전극(200b) 이외의 다양한 구성요소에 대해서는 당업자에게 공지된 다양한 방법에 의해 변경될 수 있다. In addition, although not specifically described, various components other than the common electrode 200a and the pixel electrode 200b which are the core of the present invention may be changed by various methods known to those skilled in the art.

제4실시예Fourth embodiment

도 7a 내지 도 7d는 본 발명의 제4실시예에 따른 IPS모드 액정표시소자의 단면도이다. 도 7a 내지 도 7d는 전술한 제2실시예에 따른 IPS모드 액정표시소자의 제조방법에 의해 제조되는 액정표시소자의 다양한 형태를 도시한 것이다. 7A to 7D are cross-sectional views of an IPS mode liquid crystal display device according to a fourth embodiment of the present invention. 7A to 7D illustrate various forms of liquid crystal display devices manufactured by the method of manufacturing the IPS mode liquid crystal display device according to the second embodiment described above.

도 7a 내지 도 7d에서 알 수 있듯이, 본 발명에 따른 IPS모드 액정표시소자는 서로 대향하는 제1기판(100)과 제2기판(300), 그리고 상기 양 기판(100, 300) 사이에 형성된 액정층(400)을 포함하여 이루어진다. As shown in FIGS. 7A to 7D, the IPS mode liquid crystal display device according to the present invention includes a liquid crystal formed between the first substrate 100 and the second substrate 300 facing each other, and the substrates 100 and 300. Layer 400.

상기 제1기판(100)에는 제1절연층(110) 및 제2절연층(130a)이 교대로 형성되어 있다. The first insulating layer 110 and the second insulating layer 130a are alternately formed on the first substrate 100.

그리고, 상기 제1절연층(110) 및 제2절연층(130a)의 사이에는 공통전극(200a) 및 화소전극(200b)이 배열되어 있다. 상기 공통전극(200a) 및 화소전극(200b)은 그 단면이 각각 절연층(110, 130a) 측면에 수직하며 기판(100)면에 소정거리만큼 연장된 구조이며, 평면상으로 보면 양자가 서로 평행하게 배열되어 있다. The common electrode 200a and the pixel electrode 200b are arranged between the first insulating layer 110 and the second insulating layer 130a. The cross-sections of the common electrode 200a and the pixel electrode 200b are perpendicular to the side surfaces of the insulating layers 110 and 130a and extend a predetermined distance to the surface of the substrate 100, respectively. Are arranged.

이때, 상기 공통전극(200a)과 화소전극(200b), 상기 제1절연층(110) 및 상기 제2절연층(130a)의 높이는 도 7a 내지 도 7d와 같이 다양하게 변경되어 형성될 수 있다. In this case, the heights of the common electrode 200a, the pixel electrode 200b, the first insulating layer 110, and the second insulating layer 130a may be variously changed as shown in FIGS. 7A to 7D.

도 7a와 같이, 상기 공통전극(200a)과 화소전극(200b)의 높이가 상기 제1절연층(110) 및 상기 제2절연층(130a)의 높이와 동일하게 형성될 수 있다. 도 7a와 같은 구조는 전술한 도 5d에서 기준점 h1까지 제2절연층(130)을 애쉬처리함으로써 제1절연층(110) 상부의 전극층(200)만을 노출시키는 경우에 얻어진다. As shown in FIG. 7A, the heights of the common electrode 200a and the pixel electrode 200b may be the same as the heights of the first insulating layer 110 and the second insulating layer 130a. The structure shown in FIG. 7A is obtained when only the electrode layer 200 on the first insulating layer 110 is exposed by ashing the second insulating layer 130 to the reference point h1 in FIG. 5D.

도 7b와 같이, 상기 공통전극(200a)과 화소전극(200b)의 높이가 상기 제2절연층(120a)의 높이와는 동일하고, 상기 제1절연층(110)의 높이와는 상이하게 형성될 수 있다. 도 7b와 같은 구조는 전술한 도 5d에서 기준점 h2까지 제2절연층(130)을 애쉬처리함으로써 제1절연층(110) 상부 및 소정 측면의 전극층(200)까지 노출시키는 경우에 얻어진다. As shown in FIG. 7B, the heights of the common electrode 200a and the pixel electrode 200b are the same as the height of the second insulating layer 120a and are different from the height of the first insulating layer 110. Can be. The structure shown in FIG. 7B is obtained when the second insulating layer 130 is ashed to the reference point h2 in FIG. 5D described above to expose the upper portion of the first insulating layer 110 and the electrode layer 200 on the predetermined side surface.

도 7c와 같이, 상기 공통전극(200a)과 화소전극(200b)의 높이는 상기 제1절연층(110) 및 상기 제2절연층(130a)의 높이와 상이하고, 상기 제1절연층(100)과 상기 제2절연층(130a)의 높이는 동일하게 형성될 수 있다. 도7c와 같은 구조는 전술한 도 5d에서 기준점 h1까지 제2절연층(130)을 애쉬처리한 후 도 5e에서 식각각스 또는 식각액의 침투로 인하여 전극층(200)이 추가적으로 식각된 경우에 얻어진다. As shown in FIG. 7C, the heights of the common electrode 200a and the pixel electrode 200b are different from the heights of the first insulating layer 110 and the second insulating layer 130a and the first insulating layer 100. The height of the second insulating layer 130a may be the same. The structure shown in FIG. 7C is obtained when the electrode layer 200 is additionally etched due to the penetration of an etchant or an etchant in FIG. 5E after the ashing of the second insulating layer 130 to the reference point h1 in FIG. 5D. .

도 7d와 같이, 상기 공통전극(200a)과 화소전극(200b)의 높이, 상기 제1절연층(100a)의 높이, 및 상기 제2절연층(130a)의 높이가 서로 상이하게 형성될 수 있다. 도 7d와 같은 구조는 전술한 도 5d에서 기준점 h2까지 제2절연층(130)을 애쉬처리한 후 도 5e에서 식각각스 또는 식각액의 침투로 인하여 전극층(200)이 추가적으로 식각된 경우에 얻어진다. As shown in FIG. 7D, the heights of the common electrode 200a and the pixel electrode 200b, the height of the first insulating layer 100a, and the height of the second insulating layer 130a may be different from each other. . 7D is obtained when the electrode layer 200 is additionally etched due to the penetration of an etchant or an etchant in FIG. 5E after ashing the second insulating layer 130 to the reference point h2 in FIG. 5D. .

그 외는 전술한 제3실시예와 동일하므로 구체적인 설명은 생략하기로 한다. Other details are the same as the above-described third embodiment, so a detailed description thereof will be omitted.

상기 구성에 의한 본 발명에 따르면, 공통전극 및 화소전극을 0.03 내지 0.1 ㎛이하, 또는 0.1 내지 2 ㎛이하로 형성할 수 있어, 종래에 비하여 개구율이 대폭 향상되어 투과율이 향상된다. According to the present invention having the above-described configuration, the common electrode and the pixel electrode can be formed in the range of 0.03 to 0.1 µm or less, or 0.1 to 2 µm or less, and the aperture ratio is greatly improved as compared with the prior art, thereby improving the transmittance.

도 1a 및 도 1b는 각각 종래 TN(Twisted Nematic)모드 액정표시소자에서 전압이 인가되지 않은 상태 및 전압이 인가된 상태를 개략적으로 도시한 도면이다. 1A and 1B are diagrams schematically illustrating a state in which no voltage is applied and a state in which a voltage is applied in a conventional twisted nematic (TN) mode liquid crystal display device, respectively.

도 2는 종래 TN모드 액정표시소자에서 시야각이 좁게 형성되는 문제점을 도시한 것으로서, 도 2a는 전압을 인가하지 않은 화이트 표시 상태, 도 2b는 풀 전압을 인가한 블랙 표시 상태, 도 2c는 중간전압을 인가한 중간 표시 상태를 나타내는 도면이다. FIG. 2 illustrates a problem in that a narrow viewing angle is formed in a conventional TN mode liquid crystal display device. FIG. 2A illustrates a white display state without a voltage, FIG. 2B shows a black display state with a full voltage applied, and FIG. 2C shows an intermediate voltage. It is a figure which shows the intermediate display state which applied.

도 3은 종래 IPS모드 액정표시소자에 관한 것으로서, 도 3a 및 도 3b는 각각 전압을 인가하지 않은 상태의 단면도 및 평면도이고, 도 3c 및 도 3d는 각각 전압을 인가한 상태의 단면도 및 평면도이다. 3 is a view of a conventional IPS mode liquid crystal display device, and FIGS. 3A and 3B are cross-sectional views and a plan view, respectively, without a voltage applied, and FIGS. 3C and 3D are cross-sectional views and a plan view, respectively, with a voltage applied thereto.

도 4a 내지 도 4e는 본 발명의 제1실시예에 따른 IPS모드 액정표시소자의 제조공정을 도시한 단면도이다.4A to 4E are cross-sectional views illustrating a manufacturing process of an IPS mode liquid crystal display device according to a first embodiment of the present invention.

도 5a 내지 도 5e는 본 발명의 제2실시예에 따른 IPS모드 액정표시소자의 제조공정을 도시한 단면도이다.5A to 5E are cross-sectional views illustrating a manufacturing process of an IPS mode liquid crystal display device according to a second embodiment of the present invention.

도 6a 내지 도 6d는 본 발명의 제3실시예에 따른 IPS모드 액정표시소자의 단면도이다.6A through 6D are cross-sectional views of an IPS mode liquid crystal display device according to a third embodiment of the present invention.

도 7a 내지 도 7d는 본 발명의 제4실시예에 따른 IPS모드 액정표시소자의 단면도이다.7A to 7D are cross-sectional views of an IPS mode liquid crystal display device according to a fourth embodiment of the present invention.

<도면의 주요부의 부호에 대한 설명><Description of Signs of Major Parts of Drawing>

100: 기판 110: 제1절연층100: substrate 110: first insulating layer

130, 130a: 제2절연층 200: 전극층 130 and 130a: second insulating layer 200: electrode layer

200a, 200b: 공통전극, 화소전극200a and 200b: common electrode and pixel electrode

Claims (19)

기판 상에 소정 형상으로 제1절연층을 패턴 형성하는 제1공정;A first step of forming a pattern of a first insulating layer on a substrate in a predetermined shape; 상기 제1절연층을 둘러싸도록 공통전극 및 화소전극용 전극층을 패턴 형성하는 제2공정;A second step of patterning the electrode layers for the common electrode and the pixel electrode to surround the first insulating layer; 상기 기판 전면에 제2절연층을 형성하는 제3공정;Forming a second insulating layer on the entire surface of the substrate; 상기 제2절연층을 애쉬처리하여 상기 제1절연층 상부의 전극층을 노출시키는 제4공정;A fourth process of ashing the second insulating layer to expose the electrode layer on the first insulating layer; 상기 노출된 전극층을 식각하여 상기 제1절연층 및 제2절연층의 사이에 수직으로 형성되며 서로 평행하게 배열되는 공통전극 및 화소전극을 형성하는 제5공정을 포함하여 이루어진 IPS모드 액정표시소자의 제조방법. And a fifth process of etching the exposed electrode layer to form a common electrode and a pixel electrode which are formed vertically between the first insulating layer and the second insulating layer and arranged in parallel with each other. Manufacturing method. 제1항에 있어서,The method of claim 1, 상기 제2공정은 상기 제1절연층을 둘러쌈과 동시에 상기 기판 면에 소정 거리만큼 연장되도록 공통전극 및 화소전극용 전극층을 패턴 형성하는 것을 특징으로 하는 IPS모드 액정표시소자의 제조방법. The second process is a method of manufacturing an IPS mode liquid crystal display device, characterized in that the electrode layer for the common electrode and the pixel electrode is patterned so as to surround the first insulating layer and extend a predetermined distance to the surface of the substrate. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 제4공정은 상기 제2절연층을 애쉬처리하여 상기 제1절연층의 상부 및 소정 측면의 전극층을 노출시키는 것을 특징으로 하는 IPS모드 액정표시소자의 제조방법. And in the fourth process, ashing the second insulating layer to expose the electrode layers on the upper side and the predetermined side surface of the first insulating layer. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 제4공정은 산소 플라즈마를 이용하여 수행하는 것을 특징으로 하는 IPS모드 액정표시소자의 제조방법. The fourth process is a method of manufacturing an IPS mode liquid crystal display device, characterized in that performed using oxygen plasma. 제1항에 있어서, The method of claim 1, 상기 기판 상에 서로 교차되도록 게이트라인 및 데이터라인을 형성하는 공정; 및 Forming a gate line and a data line on the substrate to cross each other; And 상기 게이트라인 및 데이터라인의 교차영역에 박막트랜지스터를 형성하는 공정을 추가로 포함하는 것을 특징으로 하는 IPS모드 액정표시소자의 제조방법. And forming a thin film transistor in an intersection region of the gate line and the data line. 제5항에 있어서, The method of claim 5, 상기 기판에 대향하며, 그 위에 차광층 및 컬러필터층이 구비된 대향기판을 준비하는 공정; 및Preparing an opposing substrate facing the substrate and having a light shielding layer and a color filter layer thereon; And 상기 양 기판 사이에 액정층을 형성하는 공정을 추가로 포함하는 것을 특징으로 하는 IPS모드 액정표시소자의 제조방법. A method of manufacturing an IPS mode liquid crystal display device, further comprising the step of forming a liquid crystal layer between the both substrates. 제6항에 있어서, The method of claim 6, 상기 양 기판 사이에 액정층을 형성하는 공정은 Forming a liquid crystal layer between the both substrates 상기 양 기판 중 어느 하나의 기판 상에 액정층을 적하하는 공정; 및Dropping a liquid crystal layer onto any one of the above substrates; And 상기 양 기판을 합착하는 공정으로 이루어진 것을 특징으로 하는 IPS모드 액정표시소자의 제조방법. A method of manufacturing an IPS mode liquid crystal display device, characterized in that the step of bonding both the substrates. 서로 대향하며 화소영역이 구비된 제1기판과 제2기판;A first substrate and a second substrate facing each other and provided with pixel regions; 상기 양 기판 사이에 형성된 액정층; A liquid crystal layer formed between the substrates; 상기 제1기판 상의 화소영역 내에 교대로 형성된 제1절연층 및 제2절연층;First and second insulating layers alternately formed in the pixel area on the first substrate; 상기 제1절연층 및 제2절연층의 사이에 수직으로 형성되며 서로 평행하게 배열되는 공통전극 및 화소전극을 포함하여 이루어진 IPS모드 액정표시소자.An IPS mode liquid crystal display device including a common electrode and a pixel electrode formed vertically between the first insulating layer and the second insulating layer and arranged in parallel with each other. 제8항에 있어서,The method of claim 8, 상기 공통전극 및 화소전극은 상기 제1기판 면에 소정 거리만큼 추가로 연장형성된 것을 특징으로 하는 IPS모드 액정표시소자. And the common electrode and the pixel electrode are further formed on the surface of the first substrate by a predetermined distance. 제8항 또는 제9항에 있어서,The method according to claim 8 or 9, 상기 공통전극과 화소전극의 높이는 상기 제1절연층 및 상기 제2절연층의 높이와 동일한 것을 특징으로 하는 IPS모드 액정표시소자. The height of the common electrode and the pixel electrode is the same as the height of the first insulating layer and the second insulating layer liquid crystal display device. 제8항 또는 제9항에 있어서,The method according to claim 8 or 9, 상기 공통전극과 화소전극의 높이는 상기 제2절연층의 높이와는 동일하고, 상기 제1절연층의 높이와는 상이한 것을 특징으로 하는 IPS모드 액정표시소자. The height of the common electrode and the pixel electrode is the same as the height of the second insulating layer, and different from the height of the first insulating layer. 제8항 또는 제9항에 있어서,The method according to claim 8 or 9, 상기 공통전극과 화소전극의 높이는 상기 제1절연층 및 상기 제2절연층의 높이와 상이하고, 상기 제1절연층과 상기 제2절연층의 높이는 동일한 것을 특징으로 하는 IPS모드 액정표시소자. The height of the common electrode and the pixel electrode is different from the height of the first insulating layer and the second insulating layer, the height of the first insulating layer and the second insulating layer is the IPS mode liquid crystal display device. 제8항 또는 제9항에 있어서,The method according to claim 8 or 9, 상기 공통전극과 화소전극의 높이, 상기 제1절연층의 높이, 및 상기 제2절연층의 높이는 서로 상이한 것을 특징으로 하는 IPS모드 액정표시소자. The height of the common electrode and the pixel electrode, the height of the first insulating layer, and the height of the second insulating layer are different from each other. 제8항에 있어서,The method of claim 8, 상기 공통전극과 화소전극의 폭은 0.03 내지 0.1 ㎛이하인 것을 특징으로 하는 IPS모드 액정표시소자. The width of the common electrode and the pixel electrode is 0.03 to 0.1 ㎛ or less characterized in that the IPS mode liquid crystal display device. 제9항에 있어서,The method of claim 9, 상기 공통전극과 화소전극의 폭은 0.1 내지 2 ㎛이하인 것을 특징으로 하는 IPS모드 액정표시소자. The width of the common electrode and the pixel electrode is less than 0.1 to 2 ㎛ IPS mode liquid crystal display device. 제8항 또는 제9항에 있어서,The method according to claim 8 or 9, 상기 공통전극과 화소전극은 투명금속 또는 불투명금속으로 이루어진 것을 특징으로 하는 IPS모드 액정표시소자. And the common electrode and the pixel electrode are made of a transparent metal or an opaque metal. 제8항 또는 제9항에 있어서,The method according to claim 8 or 9, 상기 제1기판 상에는 서로 교차되도록 형성된 게이트라인 및 데이터라인; 및 A gate line and a data line formed on the first substrate to cross each other; And 상기 게이트라인 및 데이터라인의 교차영역에 박막트랜지스터가 형성된 것을 특징으로 하는 IPS모드 액정표시소자. And a thin film transistor formed at an intersection of the gate line and the data line. 제8항 또는 제9항에 있어서, The method according to claim 8 or 9, 상기 제2기판 상에는 차광층 및 컬러필터층이 형성된 것을 특징으로 하는 IPS모드 액정표시소자. And a light blocking layer and a color filter layer formed on the second substrate. 제8항 또는 제9항에 있어서, The method according to claim 8 or 9, 상기 제1기판 및 제2기판 사이에는 셀갭유지를 위한 스페이서가 추가로 형성된 것을 특징으로 하는 IPS모드 액정표시소자. And a spacer for maintaining a cell gap between the first substrate and the second substrate.
KR1020050055809A 2005-06-27 2005-06-27 IPS mode Liquid Crystal Display Device and method of manufacturing the same KR100685937B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050055809A KR100685937B1 (en) 2005-06-27 2005-06-27 IPS mode Liquid Crystal Display Device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050055809A KR100685937B1 (en) 2005-06-27 2005-06-27 IPS mode Liquid Crystal Display Device and method of manufacturing the same

Publications (3)

Publication Number Publication Date
KR20060136209A KR20060136209A (en) 2007-01-02
KR20070000239A true KR20070000239A (en) 2007-01-02
KR100685937B1 KR100685937B1 (en) 2007-02-22

Family

ID=37868223

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050055809A KR100685937B1 (en) 2005-06-27 2005-06-27 IPS mode Liquid Crystal Display Device and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR100685937B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101407635B1 (en) * 2007-11-07 2014-06-13 엘지디스플레이 주식회사 Array substrate for In-Plane switching mode LCD and the method for fabricating the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9679920B2 (en) 2014-06-20 2017-06-13 Samsung Display Co., Ltd. Liquid crystal display

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100934825B1 (en) * 2002-11-13 2009-12-31 엘지디스플레이 주식회사 A transverse electric field mode liquid crystal display element with improved brightness

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101407635B1 (en) * 2007-11-07 2014-06-13 엘지디스플레이 주식회사 Array substrate for In-Plane switching mode LCD and the method for fabricating the same

Also Published As

Publication number Publication date
KR100685937B1 (en) 2007-02-22

Similar Documents

Publication Publication Date Title
KR100685936B1 (en) IPS mode Liquid Crystal Display Device and method of manufacturing the same
KR20060136163A (en) IPS mode Liquid Crystal Display Device and method of manufacturing the same
US9389464B2 (en) Liquid crystal display device
US20020067448A1 (en) Liquid crystal display device
KR19990086581A (en) LCD Display
JP2001242466A (en) Multi-domain liquid crystal display device
KR100218697B1 (en) Liquid crystal display elements
US20100259469A1 (en) Liquid crystal display panel and liquid crystal display device
JP4156342B2 (en) Liquid crystal display
KR100685938B1 (en) IPS mode Liquid Crystal Display Device and method of manufacturing the same
JP3356273B2 (en) Liquid crystal display
JP3549177B2 (en) Liquid crystal display
KR20070056407A (en) Liquid crystal display panel and method of fabricating the same
KR100685937B1 (en) IPS mode Liquid Crystal Display Device and method of manufacturing the same
JP2002214613A (en) Liquid crystal display
KR20050000572A (en) The method for fabricating retardation film and the method for fabricating liquid crystal display device using the same
KR100685935B1 (en) IPS mode Liquid Crystal Display Device and method of manufacturing the same
KR100244537B1 (en) A liquid crystal display device
KR20060136209A (en) IPS mode Liquid Crystal Display Device and method of manufacturing the same
JP5311310B2 (en) Liquid crystal display
US20040263738A1 (en) Multi-domain liquid crystal display device and method for fabricating the same
JP2002244145A (en) Liquid crystal display device of fringe field drive mode
KR20060136161A (en) IPS mode Liquid Crystal Display Device and method of manufacturing the same
KR100958036B1 (en) Mask device for exposure of alignment film for multi domain photo alignment
KR101362162B1 (en) Liquid Crystal Display Panel And Manufacturing Method Thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200116

Year of fee payment: 14