KR20060132337A - A chip package and manufacturing method thereof - Google Patents

A chip package and manufacturing method thereof Download PDF

Info

Publication number
KR20060132337A
KR20060132337A KR1020050052628A KR20050052628A KR20060132337A KR 20060132337 A KR20060132337 A KR 20060132337A KR 1020050052628 A KR1020050052628 A KR 1020050052628A KR 20050052628 A KR20050052628 A KR 20050052628A KR 20060132337 A KR20060132337 A KR 20060132337A
Authority
KR
South Korea
Prior art keywords
chip
package
package body
via hole
mounting space
Prior art date
Application number
KR1020050052628A
Other languages
Korean (ko)
Other versions
KR100711255B1 (en
Inventor
박성열
장병규
홍기표
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050052628A priority Critical patent/KR100711255B1/en
Publication of KR20060132337A publication Critical patent/KR20060132337A/en
Application granted granted Critical
Publication of KR100711255B1 publication Critical patent/KR100711255B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/045—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads having an insulating passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector

Abstract

A chip package and its manufacturing method are provided to dissipate swiftly the heat of a chip to the outside by using a package body made of metal and to prevent an electrical short of the chip by using an insulating layer capable of enclosing a via. A chip package includes a package body, at least one or more vias, and an insulating layer. The package body(205) has a predetermined space for mounting a chip. The package body is made of a metallic material. The vias(210) are formed at predetermined portions of the package body. The insulating layer(215) is used for enclosing an outer surface of the via.

Description

칩 패키지 및 그 제조방법{A chip package and manufacturing method thereof}Chip package and manufacturing method

도 1a 내지 도 1d는 종래의 LED칩이 실장된 방열구조의 패키지의 제조방법을 설명하기 위한 공정단면도1A through 1D are cross-sectional views illustrating a method of manufacturing a package having a heat dissipation structure in which a conventional LED chip is mounted.

도 2a 및 도 2b는 본 발명의 실시예에 의한 칩패키지의 단면도2A and 2B are cross-sectional views of a chip package according to an embodiment of the present invention.

도 3a 및 도 3b는 상기 칩패키지의 실장공간에 LED칩이 실장된 것을 나타낸 단면도3A and 3B are cross-sectional views illustrating that an LED chip is mounted in a mounting space of the chip package.

도 4a 및 도 4b는 상기 실시예의 변형예에 의한 칩패키지의 단면도4A and 4B are cross-sectional views of the chip package according to a modification of the above embodiment.

도 5a 내지 도 5g는 본 발명의 실시예에 의한 칩패키지의 제조방법을 설명하기 위한 공정단면도5A to 5G are cross-sectional views illustrating a method of manufacturing a chip package according to an embodiment of the present invention.

도 5h는 본 발명의 실시예에 의한 칩패키지에 LED칩을 다이본딩 방법으로 실장한 후, 상기 LED칩과 상기 비아를 와이어본딩 한 것을 나타낸 단면도5H is a cross-sectional view showing wire bonding of the LED chip and the via after mounting the LED chip in the chip package according to an embodiment of the present invention by a die bonding method.

도 6a는 LED칩을 플립칩본딩하기 위한 비아를 패키지 몸체의 소정 부분에 형성한 것을 나타낸 단면도6A is a cross-sectional view illustrating a via formed in a predetermined portion of a package body for flip chip bonding an LED chip;

도 6b는 LED칩이 비아에 플립칩본딩되어 실장된 것을 나타낸 단면도6B is a cross-sectional view of an LED chip mounted by flip chip bonding to a via.

도 7a 내지 도 7d는 상기 실시예의 변형예에 의한 칩패키지의 제조방법을 설명하기 위한 공정단면도7A to 7D are cross-sectional views illustrating a method of manufacturing a chip package according to a modification of the embodiment.

< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>

205, 405, 505, 705: 패키지 몸체 210, 410, 525, 725: 비아205, 405, 505, 705: Package Body 210, 410, 525, 725: Via

215, 425, 520b, 720: 절연막 305, 530: LED칩215, 425, 520b, 720: insulating film 305, 530: LED chip

510, 710: 비아홀 515, 715: 마스크 패턴510, 710: via hole 515, 715: mask pattern

520a: 절연물질 520a: insulating material

본 발명은 칩(Chip)패키지 및 그 제조방법에 관한 것으로, 더욱 상세하게는 칩을 동작시키는 경우에 상기 칩에서 발생되는 열을 외부로 신속히 방출시킬 수 있는 칩패키지 및 그 제조방법에 관한 것이다.The present invention relates to a chip package and a method for manufacturing the same, and more particularly, to a chip package and a method for manufacturing the chip that can quickly release the heat generated from the chip when the chip is operated.

일반적으로 칩패키지라 함은 칩을 기판에 전기적으로 연결해주고, 이를 마더보드에 안정적으로 실장할 수 있게 한 것을 말한다.In general, the chip package is to electrically connect the chip to the substrate, and to be able to mount it stably on the motherboard.

특히, 상기 칩으로서 LED칩을 사용한 LED패키지의 경우, 고 전력용 LED를 구동시키기 위한 LED패키지가 필요하며, 고 전력을 가하기 위해서는 상기 LED패키지의 방열(放熱)이 가장 중요한 특성 중의 하나이다.In particular, in the case of an LED package using an LED chip as the chip, an LED package for driving a high power LED is required, and in order to apply high power, heat dissipation of the LED package is one of the most important characteristics.

그런데, 상기 칩 특히, LED칩의 동작에 따른 열 발생을 완전히 방지할 수는 없으며, 이러한 열로 인하여 열화 또는 패일(fail) 현상이 발생한다. 따라서, 이러한 열화 또는 패일 현상을 방지하기 위하여 효과적인 방열 구조를 지닌 패키지에 상기 칩(LED칩 포함)을 실장할 필요성이 요구된다. However, heat generation due to the operation of the chip, in particular the LED chip, may not be completely prevented, and deterioration or fail may occur due to such heat. Therefore, there is a need for mounting the chip (including the LED chip) in a package having an effective heat dissipation structure in order to prevent such degradation or failure.

도 1a 내지 도 1d는 종래의 LED칩이 실장된 방열구조의 패키지(100)의 제조방법을 설명하기 위한 공정단면도이다.1A to 1D are cross-sectional views illustrating a method of manufacturing a package 100 having a heat dissipation structure in which a conventional LED chip is mounted.

이하, 도 1a 내지 도 1d를 참조하여 종래의 LED칩이 실장된 방열구조의 패키지(100)의 제조방법에 대하여 설명하기로 한다.Hereinafter, a method of manufacturing a package 100 having a heat dissipation structure in which a conventional LED chip is mounted will be described with reference to FIGS. 1A to 1D.

먼저, 도 1a에 도시한 바와 같이, 세라믹 패키지 몸체(105)의 LED칩이 실장되는 부분에 복수개의 비아홀(110)을 형성한다.First, as shown in FIG. 1A, a plurality of via holes 110 are formed in a portion where the LED chip of the ceramic package body 105 is mounted.

그 다음, 도 1b에 도시한 바와 같이,상기 복수개의 비아홀(110)에 금속을 채워 복수개의 비아(115)를 형성한다.Next, as illustrated in FIG. 1B, a plurality of vias 115 are formed by filling metals in the plurality of via holes 110.

그 다음, 도 1c에 도시한 바와 같이, 상기 복수개의 비아(115) 상면에 LED칩(120)을 실장하는데, 이 경우 에폭시(125)를 사용하여 다이 본딩(Die Bonding) 방법으로 실장한다.Then, as shown in Figure 1c, the LED chip 120 is mounted on the plurality of vias 115, in this case, it is mounted by a die bonding method using the epoxy (125).

마지막으로, 도 1d에 도시한 바와 같이, 상기 LED칩(120)은 와이어를 통해 상기 세라믹 패키지 몸체(105)에 형성된 양극 리드(130a)와 음극 리드(130b)에 각각 와이어본딩(Wire Bonding)된다.Lastly, as shown in FIG. 1D, the LED chip 120 is wire bonded to the positive lead 130a and the negative lead 130b formed in the ceramic package body 105 through wires, respectively. .

이렇게 제조된 종래의 LED칩이 실장된 방열구조의 패키지(100)에 있어서, 상기 LED칩(120)에서 발생된 열은 상기 에폭시(125)를 통해 상기 복수개의 비아(115)로 전달된 후, 상기 복수개의 비아(115)를 통해 외부로 방출되었다.In the heat dissipation package 100 in which the conventional LED chip manufactured as described above is mounted, heat generated from the LED chip 120 is transferred to the plurality of vias 115 through the epoxy 125, It was discharged to the outside through the plurality of vias 115.

그러나, 상기 종래의 LED칩이 실장된 방열구조의 패키지(100)는, 상기 에폭시(125)의 열전달 특성이 좋지 않고 또한, 상기 LED칩(120)에서 발생한 열이 주로 상기 복수개의 비아(115)를 통해서만 외부로 방출되고 상기 세라믹 패키지 몸체 (105)를 통해서는 외부로 방출되지 못함으로써, 패키지를 통한 방열 특성에 한계가 있는 문제점이 있었다.However, in the heat dissipation package 100 in which the conventional LED chip is mounted, heat transfer characteristics of the epoxy 125 are not good, and heat generated from the LED chip 120 is mainly generated by the plurality of vias 115. Since it is only released through the outside and not to the outside through the ceramic package body 105, there was a problem in the heat dissipation characteristics through the package is limited.

따라서 본 발명은, 상기 문제점을 해결하기 위해 이루어진 것으로, 본 발명의 목적은 칩에서 발생한 열을 패키지 몸체를 통해 외부로 효과적으로 방출시키면서, 상기 칩의 전기적 쇼트(short)를 방지할 수 있는 구조의 칩패키지 및 그 제조방법을 제공하는데 있다.Accordingly, the present invention has been made to solve the above problems, and an object of the present invention is to effectively discharge the heat generated from the chip to the outside through the package body, the chip of the structure that can prevent the electrical short (short) of the chip It is to provide a package and a method of manufacturing the same.

상기한 목적을 달성하기 위한 본 발명에 의한 칩패키지는, 칩이 실장되는 실장공간을 갖고 금속으로 형성된 패키지 몸체; 상기 패키지 몸체의 소정 부분에 형성된 적어도 하나의 비아(via); 및 상기 비아의 외면을 둘러싸는 절연막을 포함하는 것을 특징으로 한다.Chip package according to the present invention for achieving the above object, the package body is formed of a metal having a mounting space in which the chip is mounted; At least one via formed in a predetermined portion of the package body; And an insulating film surrounding the outer surface of the via.

여기서, 상기 비아는, 상기 칩과 와이어본딩되어 상기 칩과 전기적신호를 송수신하거나 또는 상기 칩과 플립칩본딩되어 상기 칩과 전기적신호를 송수신하는 시그널비아(signal via)인 것을 특징으로 한다.The via may be a signal via wire-bonded with the chip to transmit / receive an electrical signal with the chip, or flip-chip bonded with the chip to transmit / receive an electrical signal with the chip.

그리고, 상기 실장공간은, 상기 실장공간에 실장되는 상기 칩을 외부로부터 보호하기 위해 상기 패키지 몸체의 상측부에 오목한 형상으로 형성된 것을 특징으로 한다.In addition, the mounting space is formed in a concave shape on the upper side of the package body in order to protect the chip mounted in the mounting space from the outside.

또한, 상기 절연막은, 상기 비아의 외면을 둘러싸면서, 상기 비아의 상측부 및 하측부로부터 외측으로 소정 정도 더 연장되어 형성된 것을 특징으로 한다.The insulating layer may be formed to extend outwardly from the upper portion and the lower portion of the via to the outside while surrounding the outer surface of the via.

한편, 상기한 목적을 달성하기 위한 본 발명에 의한 칩패키지의 제조방법은, 칩이 실장되는 실장공간을 갖고 금속으로 형성된 패키지 몸체를 제공하는 단계; 상기 패키지 몸체의 소정 부분에 적어도 하나의 비아홀을 형성하는 단계; 상기 비아홀의 내벽에 절연막을 형성하는 단계; 및 상기 절연막이 형성된 비아홀을 도전성 물질로 채워 비아를 형성하는 단계를 포함하는 것을 특징으로 한다.On the other hand, the method for manufacturing a chip package according to the present invention for achieving the above object comprises the steps of providing a package body formed of a metal having a mounting space in which the chip is mounted; Forming at least one via hole in a predetermined portion of the package body; Forming an insulating film on an inner wall of the via hole; And forming a via by filling a via hole in which the insulating layer is formed with a conductive material.

여기서, 상기 비아는, 상기 칩과 와이어본딩되어 상기 칩과 전기적신호를 송수신하거나 또는 상기 칩과 플립칩본딩되어 상기 칩과 전기적신호를 송수신하는 시그널비아(signal via)로 형성하는 것을 특징으로 한다.The via may be formed as a signal via which is wire-bonded with the chip to transmit and receive an electrical signal with the chip or flip-chip bonded with the chip to transmit and receive an electrical signal with the chip.

그리고, 상기 실장공간은, 상기 실장공간에 실장되는 상기 칩을 외부로부터 보호하기 위해 상기 패키지 몸체의 상측부에 오목한 형상으로 형성하는 것을 특징으로 한다.The mounting space may be formed in a concave shape in an upper portion of the package body to protect the chip mounted in the mounting space from the outside.

또한, 상기 절연막을 형성하는 방법은, 상기 비아홀에 점성을 갖는 절연물질을 채우는 단계; 및 상기 비아홀의 내벽에 상기 절연물질이 도포될 수 있을 정도의 흡입력으로 상기 절연물질을 진공 흡착하는 단계를 포함하는 것을 특징으로 한다.The method of forming the insulating layer may further include filling an insulating material having a viscosity in the via hole; And vacuum-adsorbing the insulating material with a suction force enough to apply the insulating material to the inner wall of the via hole.

또한, 상기 칩패키지의 제조방법은, 상기 비아홀에 상기 절연물질을 채우기 전에, 상기 비아홀을 형성하고 있는 영역외의 상기 패키지 몸체의 상면에 마스크 패턴을 형성하는 단계; 및 상기 절연물질을 진공 흡착한 후, 상기 마스크 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 한다.The chip package manufacturing method may further include forming a mask pattern on an upper surface of the package body other than a region in which the via hole is formed, before filling the insulating material in the via hole; And removing the mask pattern after vacuum adsorbing the insulating material.

이하에서는 본 발명에 의한 실시예에 대하여 첨부한 도면을 참조하여 보다 상세히 설명하되, 중복되는 부분에 대한 설명은 생략하도록 한다.Hereinafter, embodiments of the present invention will be described in more detail with reference to the accompanying drawings, and a description of overlapping portions will be omitted.

칩 패키지에 대한 실시예 Example for a chip package

도 2a 및 도 2b는 본 발명의 실시예에 의한 칩패키지의 단면도이다.2A and 2B are cross-sectional views of a chip package according to an embodiment of the present invention.

본 실시예 등의 칩패키지에는 동작시에 열이 발생하는 일반적인 칩이 실장될 수 있으나, 설명의 편의상 상기 칩으로서 LED칩을 예로 하여 설명하기로 한다.In the chip package according to the present embodiment, a general chip that generates heat during operation may be mounted, but for convenience of description, an LED chip will be described as an example.

도 2a에 도시한 바와 같이 본 발명의 실시예에 의한 칩패키지(200a)는, 몸체 전체가 금속으로 형성되고 상기 LED칩(미도시)을 실장할 수 있는 실장공간이 형성된 패키지 몸체(205)와, 상기 패키지 몸체(205)의 소정 부분에 형성되어 상기 LED칩과 와이어본딩되는 적어도 하나의 도전성 비아(210: via)와, 상기 비아(210)의 외면을 둘러싸는 절연막(215)을 포함하여 구성되거나 또는, 도 2b에 도시한 바와 같이 본 발명의 실시예에 의한 칩패키지(200b)는, 몸체 전체가 금속으로 형성되고 상기 LED칩을 실장할 수 있는 실장공간이 형성된 패키지 몸체(205)와, 상기 패키지 몸체(205)의 소정 부분에 형성되어 상기 LED칩과 플립칩본딩되는 적어도 하나의 도전성 비아(210: via)와, 상기 비아(210)의 외면을 둘러싸는 절연막(215)을 포함하여 구성된다.As shown in FIG. 2A, the chip package 200a according to an embodiment of the present invention includes a package body 205 having a whole body formed of a metal and having a mounting space for mounting the LED chip (not shown). And at least one conductive via 210 formed on a predetermined portion of the package body 205 and wire-bonded with the LED chip, and an insulating layer 215 surrounding the outer surface of the via 210. Alternatively, as shown in FIG. 2B, the chip package 200b according to the embodiment of the present invention includes a package body 205 having a whole body formed of a metal and having a mounting space for mounting the LED chip; And at least one conductive via 210 formed on a predetermined portion of the package body 205 and flip chip bonded to the LED chip, and an insulating layer 215 surrounding the outer surface of the via 210. do.

특히, 상기 비아(210)는 상기 패키지 몸체(205)의 실장공간에 실장되는 LED칩과 전기적 신호를 송수신하는 시그널 비아(signal via)로서 주로 작용한다.In particular, the via 210 mainly serves as a signal via for transmitting and receiving an electrical signal with the LED chip mounted in the mounting space of the package body 205.

이때, 상기 절연막(215)은, 상기 비아(210)와 상기 금속으로 형성된 패키지 몸체(205)간의 전기적 쇼트를 방지하는 작용을 한다.In this case, the insulating layer 215 serves to prevent electrical short between the via 210 and the package body 205 formed of the metal.

그리고, 상기 패키지 몸체(205)에 형성된 실장공간은, 상기 LED칩을 외부로부터 보호하기 위해 상기 패키지 몸체(205)의 상측부에 오목한 형상으로 형성된다.In addition, the mounting space formed in the package body 205 is formed in a concave shape on the upper side of the package body 205 to protect the LED chip from the outside.

도 3a 및 도 3b는 상기 칩패키지(200a, 200b)의 실장공간에 상기 LED칩(305)이 실장된 것을 나타낸 단면도이다.3A and 3B are cross-sectional views illustrating that the LED chip 305 is mounted in mounting spaces of the chip packages 200a and 200b.

도 3a에 도시한 바와 같이, 상기 LED칩(305)은 상기 비아(210)와 와이어본딩되어 전기적신호를 주고받을 수 있으며, 이 경우 상기 LED칩(305)은 상기 패키지 몸체(205)의 오목한 실장공간에 다이 본딩(예를 들어, 에폭시 본딩)되어 실장된다.As shown in FIG. 3A, the LED chip 305 may be wire-bonded with the via 210 to exchange electrical signals. In this case, the LED chip 305 may be concave mounted to the package body 205. It is mounted by die bonding (eg epoxy bonding) in space.

이때, 상기 LED칩(305)의 동작시에 발생한 열,은 상기 패키지 몸체(205)가 금속으로 되어있기 때문에 상기 패키지 몸체(205) 전체로 확산되어 신속히 외부로 방출되게 된다.At this time, the heat generated during the operation of the LED chip 305, because the package body 205 is made of metal is diffused to the entire package body 205 is quickly released to the outside.

또한, 도 3b에 도시한 바와 같이, 상기 LED칩(305)은 상기 비아(210)와 플립칩본딩될 수 있고, 이 경우 상기 LED칩(305)은 상기 비아(210)를 통해 전기적 신호를 주고받으며, 상기 LED칩(305)의 동작시에 발생한 열은 상기 비아(210)를 거쳐 상기 금속으로 형성된 패키지 몸체(205) 전체로 확산되어 신속히 외부로 방출되게 된다.In addition, as illustrated in FIG. 3B, the LED chip 305 may be flip chip bonded to the via 210, in which case the LED chip 305 may provide an electrical signal through the via 210. The heat generated during the operation of the LED chip 305 is diffused through the via 210 to the entire package body 205 formed of the metal and quickly discharged to the outside.

칩 패키지에 대한 실시예의 변형예 Of the embodiment for the chip package Variant

도 4a 및 도 4b는 상술한 실시예의 변형예에 의한 칩패키지의 단면도이다.4A and 4B are sectional views of the chip package according to the modification of the above-described embodiment.

도 4a 및 도 4b에 도시한 바와 같이, 본 변형예에 의한 칩패키지는, 절연막 (415)이 비아(410)의 외면을 둘러싸면서, 상기 절연막(415)이 상기 비아(410)의 상측부 및 하측부로부터 외측으로 소정 정도 더 연장되어 형성된다.As shown in Figs. 4A and 4B, the chip package according to the present modification includes the insulating film 415 surrounding the outer surface of the via 410, the insulating film 415 being the upper portion of the via 410 and It is formed extending from the lower side to the outside by a predetermined degree.

이때, 상기 절연막(415)이 상기 비아(410)의 상측부로부터 외측으로 소정 정도 더 연장되어 형성된 부분(참조부호 "a")은, 상기 비아(410)와 와이어본딩 또는 플립칩본딩되는 LED칩(미도시)과 상기 금속으로 형성된 패키지 몸체(405)간의 전기적 쇼트를 더욱 안정적으로 방지하는 작용을 한다.In this case, the portion of the insulating layer 415 extending further from the upper portion of the via 410 to the outside by a predetermined degree (reference numeral “a”) is an LED chip wire-bonded or flip chip-bonded with the via 410. (Not shown) serves to more stably prevent electrical short between the package body 405 formed of the metal.

그리고, 상기 절연막(415)이 상기 비아(310)의 하측부로부터 외측으로 소정 정도 더 연장되어 형성된 부분(참조부호 "b")은, 상기 금속으로 형성된 패키지 몸체(405)와 상기 패키지 몸체(405)가 장착되는 기판(미도시)간의 전기적 쇼트를 더욱 안정적으로 방지하는 작용을 한다.In addition, a portion (reference numeral “b”) formed by extending the insulating layer 415 outward from the lower portion of the via 310 by a predetermined degree may include a package body 405 and the package body 405 formed of the metal. ) Serves to more stably prevent electrical short between the substrate (not shown) on which is mounted.

한편, 상기 절연막(415)의 형성을 제외한 다른 구성은 상술한 실시예와 동일하다.On the other hand, the configuration other than the formation of the insulating film 415 is the same as the above-described embodiment.

칩 패키지의 제조방법에 대한 실시예 Embodiment of the manufacturing method of the chip package

도 5a 내지 도 5g는 본 발명의 실시예에 의한 칩패키지의 제조방법을 설명하기 위한 공정단면도이다.5A to 5G are cross-sectional views illustrating a method of manufacturing a chip package according to an embodiment of the present invention.

먼저, 도 5a에 도시한 바와 같이, 상측부에 LED칩(미도시)을 실장할 수 있는 오목한 실장공간이 형성되고 전체가 금속으로 형성된 패키지 몸체(505)를 제공한다.First, as shown in FIG. 5A, a concave mounting space in which an LED chip (not shown) can be mounted is formed on an upper side thereof, and a package body 505 formed of a metal is provided in its entirety.

그 다음, 도 5b에 도시한 바와 같이, 상기 패키지 몸체(505)의 소정 부분에 비아홀(510)을 형성한다. 여기서, 상기 비아홀(510)은 마이크로 니들을 사용하여 형성할 수 있다.Next, as shown in FIG. 5B, a via hole 510 is formed in a predetermined portion of the package body 505. Here, the via hole 510 may be formed using microneedles.

그 다음, 도 5c에 도시한 바와 같이, 상기 비아홀(510)의 상측 입구 주변에 마스크 패턴(515)을 형성한다. 여기서, 상기 마스크 패턴(515)은 일반적인 마스킹 테이프를 사용하여 형성할 수 있다.Next, as shown in FIG. 5C, a mask pattern 515 is formed around the upper inlet of the via hole 510. The mask pattern 515 may be formed using a general masking tape.

그 다음, 도 5d에 도시한 바와 같이, 상기 비아홀(510)에 점성을 갖는 절연물질(520a)을 채운다. 이때, 상기 마스크 패턴(515)상에도 상기 절연물질이 잔존할 수 있다. 그리고, 상기 절연물질(520a)로는 일반적인 세라믹 페이스트(ceramic paste)가 사용될 수 있다.Next, as shown in FIG. 5D, the via hole 510 is filled with an insulating material 520a having a viscosity. In this case, the insulating material may remain on the mask pattern 515. In addition, a general ceramic paste may be used as the insulating material 520a.

그 다음, 도 5e에 도시한 바와 같이, 상기 비아홀(510)에 채워진 상기 절연물질(520a)을 진공 흡착한다. 이 경우, 상기 절연물질(520a)을 진공 흡착하는 진공펌프(미도시)의 흡입력을 조절함으로써 상기 비아홀(510)의 내벽에만 상기 절연물질(520a)이 잔존하고 나머지 절연물질(520a)은 상기 진공펌프로 모두 흡착되도록 한다. 여기서, 상기 비아홀(510)의 내벽에 잔존하여 상기 비아홀(510)의 내벽을 도포하게 되는 절연물질(520a)을 절연막(520b)으로 정의하기로 한다.Next, as shown in FIG. 5E, the insulating material 520a filled in the via hole 510 is vacuum-adsorbed. In this case, the insulating material 520a remains only on the inner wall of the via hole 510 by adjusting the suction force of a vacuum pump (not shown) which vacuum-adsorbs the insulating material 520a and the remaining insulating material 520a is vacuumed. Allow all pumps to adsorb. Here, the insulating material 520a remaining on the inner wall of the via hole 510 and coating the inner wall of the via hole 510 will be defined as an insulating film 520b.

그 다음, 상기 절연막(520b)을 경화시킨다.Then, the insulating film 520b is cured.

그 다음, 도 5f에 도시한 바와 같이, 상기 마스크 패턴(515)을 제거한다. 이때, 상기 마스크 패턴(515)상에 형성되어있는 절연물질도 상기 마스크 패턴(515)과 함께 제거된다. 다만, 본 실시예에서의 상기 마스크 패턴(515)의 형성 및 제거 공정은 선택적인 사항이다.Next, as shown in FIG. 5F, the mask pattern 515 is removed. In this case, the insulating material formed on the mask pattern 515 is also removed along with the mask pattern 515. However, the process of forming and removing the mask pattern 515 in this embodiment is optional.

마지막으로, 도 5g에 도시한 바와 같이, 내벽에 상기 절연막(520b)이 형성되어 있는 상기 비아홀(510)에 금속 등의 도전성 재료를 채운 후 경화시켜 비아(525)를 형성함으로써, 본 실시예에 의한 칩패키지의 제조를 완성한다.Finally, as shown in FIG. 5G, the via hole 510 in which the insulating film 520b is formed on the inner wall is filled with a conductive material such as metal, and then cured to form the via 525. The chip package is completed.

도 5h는 상기 칩패키지에 LED칩(530)을 다이본딩 방법으로 실장한 후, 상기 LED칩(530)과 상기 비아(525)를 와이어본딩 한 것을 나타낸 단면도로서, 상기 비아(525)는 상술한 바와 같이, 상기 LED칩(530)과 전기적신호를 주고받는 시그널 비아로서 작용하고, 상기 LED칩(530)의 동작시에 발생한 열은 상기 패키지 몸체(505)가 금속으로 되어있기 때문에 상기 패키지 몸체(505) 전체로 확산되어 신속히 외부로 방출되게 된다.5H is a cross-sectional view illustrating wire bonding of the LED chip 530 and the via 525 after the LED chip 530 is mounted in the chip package by a die bonding method, and the via 525 is described above. As described above, the package body 505 acts as a signal via to exchange electrical signals with the LED chip 530, and the heat generated during the operation of the LED chip 530 is made of the metal. 505) it is diffused throughout and quickly released to the outside.

한편, 상술한 실시예에서는 상기 LED칩(530)을 와이어본딩하기 위한 비아(525)를 형성하였으나, 경우에 따라서는 도 6a에 도시한 바와 같이 상기 LED칩(530)을 플립칩본딩하기 위한 비아(525)를 상기 패키지 몸체(505)의 소정 부분에 형성할 수도 있다. 이 경우, 상기 비아(525)의 형성 위치 및 갯수를 제외하고는 상술한 실시예의 제조공정과 동일한 공정을 행한다.Meanwhile, in the above-described embodiment, the via 525 for wire bonding the LED chip 530 is formed, but in some cases, the via for flip chip bonding the LED chip 530 as shown in FIG. 6A. 525 may be formed on a predetermined portion of the package body 505. In this case, except for the formation position and the number of the vias 525, the same process as in the above-described manufacturing process is performed.

도 6b는 상기 LED칩(530)이 상기 비아(525)에 플립칩본딩되어 실장된 것을 나타낸 단면도로서, 이 경우, 상술한 바와 같이 상기 LED칩(530)은 상기 비아(525)를 통해 전기적 신호를 주고받으며, 상기 LED칩(530)의 동작시에 발생한 열은 상기 비아(525)를 거쳐 상기 금속으로 형성된 패키지 몸체(505) 전체로 확산되어 신속히 외부로 방출되게 된다. FIG. 6B is a cross-sectional view illustrating that the LED chip 530 is flip chip bonded to the via 525 and mounted. In this case, as described above, the LED chip 530 is electrically connected to the via 525. The heat generated during the operation of the LED chip 530 is diffused through the via 525 to the entire package body 505 formed of the metal and quickly discharged to the outside.

칩 패키지의 제조방법에 대한 실시예의 변형예 Example of the manufacturing method of the chip package Variant

도 7a 내지 도 7d는 상술한 실시예의 변형예에 의한 칩패키지의 제조방법을 설명하기 위한 공정단면도이다. 7A to 7D are cross-sectional views illustrating a method of manufacturing a chip package according to a modification of the above-described embodiment.

먼저, 도 7a에 도시한 바와 같이, 상측부에 LED칩(미도시)을 실장할 수 있는 오목한 실장공간이 형성되고 전체가 금속으로 형성된 패키지 몸체(705)의 소정 부분에 비아홀(710)을 형성한다.First, as shown in FIG. 7A, a concave mounting space in which an LED chip (not shown) can be mounted is formed on the upper side, and a via hole 710 is formed in a predetermined portion of the package body 705 formed entirely of metal. do.

그 다음, 도 7b에 도시한 바와 같이, 상기 비아홀(710)의 상측 입구 주변에 마스크 패턴(715)을 형성한다. 다만, 본 변형예에서는 상술한 실시예와 달리 상기 비아홀(710)의 상측 입구의 근접 영역(참조부호 "c")을 제외하고 그 근접 영역 외의 부분에 상기 마스크 패턴(715)을 형성한다.Next, as shown in FIG. 7B, a mask pattern 715 is formed around the upper inlet of the via hole 710. However, in the present modified example, the mask pattern 715 is formed in a portion other than the proximal region except for the proximal region (reference numeral “c”) of the upper inlet of the via hole 710.

그 다음, 도 7c에 도시한 바와 같이, 상술한 실시예와 마찬가지의 방법으로 절연막(720)을 형성하는데, 이때 상기 절연막(720)은 상술한 실시예와 달리 상기 근접영역(참조부호 "c")에도 형성된다. 그리고, 상기 절연막(720) 형성 공정시에 진공 펌프(미도시)의 흡입력을 조절함으로써, 도 7c에 도시한 바와 같이 상기 절연막(720)이 상기 비아의 하측부로부터 외측으로 소정 정도 더 연장되어 형성되게 할 수 있다.Next, as shown in FIG. 7C, the insulating film 720 is formed in the same manner as in the above-described embodiment, wherein the insulating film 720 is different from the above-described embodiment (reference numeral “c”). Is also formed. Then, by adjusting the suction force of the vacuum pump (not shown) during the insulating film 720 forming process, as shown in FIG. 7C, the insulating film 720 is further extended from the lower portion of the via to the outside by a predetermined degree. It can be done.

그 다음의 공정으로서, 상술한 실시예와 마찬가지로 비아(725) 형성 공정 및 상기 마스크 패턴(715) 제거 공정을 행함으로써, 도 7d에 도시한 바와 같이 본 변형예에 의한 칩패키지를 완성한다. As a subsequent step, the chip package according to this modification is completed as shown in Fig. 7D by performing the via 725 forming step and the mask pattern 715 removing step as in the above-described embodiment.

이와 같이, 본 변형예에 의해 제조된 상기 칩패키지는 상술한 실시예와 달리, 상기 절연막(720)이 상기 비아(725)의 외면을 둘러싸면서, 상기 비아(725)의 상측부 및 하측부로부터 외측으로 소정 정도 더 연장되어 형성되게 할 수 있다.As described above, the chip package manufactured according to the present modified example differs from the upper and lower portions of the via 725 while the insulating film 720 surrounds the outer surface of the via 725. It may be formed to extend further to the outside by a predetermined degree.

여기서, 상술한 바와 같이, 상기 절연막(720)이 상기 비아(725)의 상측부로부터 외측으로 소정 정도 더 연장되어 형성된 부분(참조부호 "a")은, 상기 비아(725)와 와이어본딩 또는 플립칩본딩되는 LED칩(미도시)과 상기 금속으로 형성된 패키지 몸체(705)간의 전기적 쇼트를 더욱 안정적으로 방지하는 작용을 한다.Here, as described above, a portion (reference numeral “a”) in which the insulating layer 720 extends outward from the upper portion of the via 725 by a predetermined degree is referred to as wire bonding or flipping with the via 725. It serves to more stably prevent the electrical short between the chip bonded LED chip (not shown) and the package body 705 formed of the metal.

그리고, 상기 절연막(715)이 상기 비아(710)의 하측부로부터 외측으로 소정 정도 더 연장되어 형성된 부분(참조부호 "b")은, 상기 금속으로 형성된 패키지 몸체(705)와 상기 패키지 몸체(705)가 장착되는 기판(미도시)간의 전기적 쇼트를 더욱 안정적으로 방지하는 작용을 한다.In addition, a portion (reference numeral “b”) in which the insulating layer 715 extends outward from the lower portion of the via 710 by a predetermined degree (reference numeral “b”) may include a package body 705 and the package body 705 formed of the metal. ) Serves to more stably prevent electrical short between the substrate (not shown) on which is mounted.

이상의 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 특허청구범위에서 정의되는 본 발명의 취지와 범위에 포함되는 것으로 보아야 할 것이다.The present invention is not limited to the above-described embodiments, but can be variously modified and changed by those skilled in the art, which should be regarded as included in the spirit and scope of the present invention as defined in the appended claims. something to do.

이상에서 상세히 설명한 바와 같이 본 발명에 의한 칩패키지 및 그 제조방법에 의하면, 칩에서 발생한 열이 금속으로 형성된 패키지 몸체를 통해 외부로 신속히 방출하게 되고, 비아를 감싸는 절연막을 통해 상기 칩의 전기적 쇼트를 방지할 수 있는 이점이 있다.As described in detail above, according to the chip package and the method of manufacturing the same, the heat generated from the chip is quickly released to the outside through the package body formed of metal, and the electrical short of the chip through the insulating film surrounding the via There is an advantage that can be prevented.

또한, 일반적인 칩패키지와 달리 패키지 몸체 전체가 하나의 금속으로 형성된 일체형의 패키지이기 때문에 견고한 구조를 갖는 이점이 있고, 상기 일체형의 패키지에 상기 칩이 실장됨으로써, 상기 칩칩이 외부의 환경에 대해 영향을 적게 받는 효과가 있다.In addition, unlike the general chip package, since the whole package body is an integrated package formed of one metal, there is an advantage of having a rigid structure, and the chip is mounted on the integrated package, so that the chip chip affects the external environment. It is less effective.

Claims (11)

칩이 실장되는 실장공간을 갖고 금속으로 형성된 패키지 몸체;A package body formed of metal having a mounting space in which a chip is mounted; 상기 패키지 몸체의 소정 부분에 형성된 적어도 하나의 비아(via); 및At least one via formed in a predetermined portion of the package body; And 상기 비아의 외면을 둘러싸는 절연막을 포함하는 칩패키지.A chip package comprising an insulating film surrounding the outer surface of the via. 제1항에 있어서,The method of claim 1, 상기 비아는,The vias, 상기 칩과 와이어본딩되어 상기 칩과 전기적신호를 송수신하는 시그널 비아(signal via)인 것을 특징으로 하는 칩패키지.And a signal via wire-bonded with the chip to transmit and receive electrical signals with the chip. 제1항에 있어서,The method of claim 1, 상기 비아는,The vias, 상기 칩과 플립칩본딩되어 상기 칩과 전기적신호를 송수신하는 시그널비아인 것을 특징으로 하는 칩패키지.And a chip via flip chip bonded to the chip to transmit and receive an electrical signal with the chip. 제1항에 있어서,The method of claim 1, 상기 실장공간은,The mounting space is, 상기 실장공간에 실장되는 상기 칩을 외부로부터 보호하기 위해 상기 패키지 몸체의 상측부에 오목한 형상으로 형성된 것을 특징으로 하는 칩패키지.Chip package, characterized in that formed in the concave shape on the upper side of the package body to protect the chip mounted in the mounting space from the outside. 제1항에 있어서,The method of claim 1, 상기 절연막은,The insulating film, 상기 비아의 외면을 둘러싸면서, 상기 비아의 상측부 및 하측부로부터 외측으로 소정 정도 더 연장되어 형성된 것을 특징으로 하는 칩패키지.A chip package surrounding the outer surface of the via, wherein the chip package further extends outward from the upper and lower portions of the via. 칩이 실장되는 실장공간을 갖고 금속으로 형성된 패키지 몸체를 제공하는 단계;Providing a package body formed of metal having a mounting space in which a chip is mounted; 상기 패키지 몸체의 소정 부분에 적어도 하나의 비아홀을 형성하는 단계;Forming at least one via hole in a predetermined portion of the package body; 상기 비아홀의 내벽에 절연막을 형성하는 단계; 및Forming an insulating film on an inner wall of the via hole; And 상기 절연막이 형성된 비아홀을 도전성 물질로 채워 비아를 형성하는 단계를 포함하는 칩패키지 제조방법.And forming a via by filling a via hole in which the insulating layer is formed with a conductive material. 제6항에 있어서,The method of claim 6, 상기 비아는,The vias, 상기 칩과 와이어본딩되어 상기 칩과 전기적신호를 송수신하는 시그널 비아로 형성하는 것을 특징으로 하는 칩패키지 제조방법.The chip package manufacturing method characterized in that it is wire-bonded with the chip to form a signal via for transmitting and receiving an electrical signal with the chip. 제6항에 있어서,The method of claim 6, 상기 비아는,The vias, 상기 칩과 플립칩본딩되어 상기 칩과 전기적신호를 송수신하는 시그널비아로 형성하는 것을 특징으로 하는 칩패키지 제조방법.The chip package manufacturing method, characterized in that the chip is flip chip bonded to form a signal via which transmits and receives an electrical signal with the chip. 제6항에 있어서,The method of claim 6, 상기 실장공간은,The mounting space is, 상기 실장공간에 실장되는 상기 칩을 외부로부터 보호하기 위해 상기 패키지 몸체의 상측부에 오목한 형상으로 형성하는 것을 특징으로 하는 칩패키지 제조방법.Chip package manufacturing method characterized in that it is formed in a concave shape on the upper side of the package body to protect the chip mounted in the mounting space from the outside. 제6항에 있어서,The method of claim 6, 상기 절연막을 형성하는 방법은,The method of forming the insulating film, 상기 비아홀에 점성을 갖는 절연물질을 채우는 단계; 및Filling the via hole with a viscous insulating material; And 상기 비아홀의 내벽에 상기 절연물질이 도포될 수 있을 정도의 흡입력으로 상기 절연물질을 진공 흡착하는 단계를 포함하는 것을 특징으로 하는 칩패키지 제조방법.And vacuum adsorbing the insulating material with a suction force such that the insulating material can be applied to the inner wall of the via hole. 제10항에 있어서,The method of claim 10, 상기 비아홀에 상기 절연물질을 채우기 전에, 상기 비아홀을 형성하고 있는 영역외의 상기 패키지 몸체의 상면에 마스크 패턴을 형성하는 단계; 및Before filling the via hole with the insulating material, forming a mask pattern on an upper surface of the package body other than an area in which the via hole is formed; And 상기 절연물질을 진공 흡착한 후, 상기 마스크 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 칩패키지 제조방법.And vacuum removing the insulating material, and then removing the mask pattern.
KR1020050052628A 2005-06-17 2005-06-17 A chip package and manufacturing method thereof KR100711255B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050052628A KR100711255B1 (en) 2005-06-17 2005-06-17 A chip package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050052628A KR100711255B1 (en) 2005-06-17 2005-06-17 A chip package and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20060132337A true KR20060132337A (en) 2006-12-21
KR100711255B1 KR100711255B1 (en) 2007-04-25

Family

ID=37811923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050052628A KR100711255B1 (en) 2005-06-17 2005-06-17 A chip package and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100711255B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101128261B1 (en) * 2011-11-29 2012-03-22 박진성 Fully wafer level processed light emitting diode package and methods for manufacturing a light emitting diode package
CN116190534A (en) * 2022-12-28 2023-05-30 江苏暖阳半导体科技有限公司 LED chip packaging equipment and packaging method

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100203932B1 (en) * 1996-10-05 1999-07-01 윤종용 BGA package having thermal emissive substrate attached to chip
JP3757766B2 (en) * 2000-07-07 2006-03-22 セイコーエプソン株式会社 SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND ELECTRONIC DEVICE
KR100708041B1 (en) * 2001-07-28 2007-04-16 앰코 테크놀로지 코리아 주식회사 semiconductor package and its manufacturing method
US20040004277A1 (en) * 2002-07-03 2004-01-08 Chung-Che Tsai Semiconductor package with reinforced substrate and fabrication method of the substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101128261B1 (en) * 2011-11-29 2012-03-22 박진성 Fully wafer level processed light emitting diode package and methods for manufacturing a light emitting diode package
CN116190534A (en) * 2022-12-28 2023-05-30 江苏暖阳半导体科技有限公司 LED chip packaging equipment and packaging method

Also Published As

Publication number Publication date
KR100711255B1 (en) 2007-04-25

Similar Documents

Publication Publication Date Title
US10332862B2 (en) Semiconductor package structure and method for manufacturing the same
US7679172B2 (en) Semiconductor package without chip carrier and fabrication method thereof
US7656015B2 (en) Packaging substrate having heat-dissipating structure
US8531019B2 (en) Heat dissipation methods and structures for semiconductor device
US8354598B2 (en) Packaging substrate and fabrication method thereof
US7973398B2 (en) Embedded chip package structure with chip support protruding section
US8884429B2 (en) Package structure having embedded electronic component and fabrication method thereof
KR100632459B1 (en) Heat-dissipating semiconductor package and manufacturing method
US10424526B2 (en) Chip package structure and manufacturing method thereof
JP6008582B2 (en) Semiconductor package, heat sink and manufacturing method thereof
US8188379B2 (en) Package substrate structure
JP2005197633A (en) High-power light-emitting-diode package and method of manufacturing the same
JP2000077563A (en) Semiconductor device and its manufacture
WO2013097581A1 (en) Semiconductor package in package system structure and manufacturing method
US10699988B2 (en) Chip packaging method and package structure
US6940161B2 (en) Semiconductor device and process for producing the same
JP6280710B2 (en) WIRING BOARD, LIGHT EMITTING DEVICE AND WIRING BOARD MANUFACTURING METHOD
US7614888B2 (en) Flip chip package process
JP2007242813A (en) Semiconductor device and its manufacturing method
KR20100069007A (en) Semiconductor package and fabricating method thereof
TWI380419B (en) Integrated circuit package and the method for fabricating thereof
US20080290514A1 (en) Semiconductor device package and method of fabricating the same
KR20060132337A (en) A chip package and manufacturing method thereof
JP2009071004A (en) Semiconductor device and manufacturing method thereof
JP2003142632A (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 13