KR20060129744A - Apparatus for processing image - Google Patents

Apparatus for processing image Download PDF

Info

Publication number
KR20060129744A
KR20060129744A KR1020050050377A KR20050050377A KR20060129744A KR 20060129744 A KR20060129744 A KR 20060129744A KR 1020050050377 A KR1020050050377 A KR 1020050050377A KR 20050050377 A KR20050050377 A KR 20050050377A KR 20060129744 A KR20060129744 A KR 20060129744A
Authority
KR
South Korea
Prior art keywords
pixel data
subscaler
output
average value
multiplexer
Prior art date
Application number
KR1020050050377A
Other languages
Korean (ko)
Other versions
KR100727626B1 (en
Inventor
황재순
정헌준
Original Assignee
엠텍비젼 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠텍비젼 주식회사 filed Critical 엠텍비젼 주식회사
Priority to KR1020050050377A priority Critical patent/KR100727626B1/en
Publication of KR20060129744A publication Critical patent/KR20060129744A/en
Application granted granted Critical
Publication of KR100727626B1 publication Critical patent/KR100727626B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
    • H04N3/1562—Control of the image-sensor operation, e.g. image processing within the image-sensor for selective scanning, e.g. windowing, zooming

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Vision & Pattern Recognition (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Editing Of Facsimile Originals (AREA)
  • Image Processing (AREA)

Abstract

An image processor is provided to improve the quality of the represented image and to effectively perform the down-scaling of a moving picture as well as a still image. A pixel data storage member(100) stores pixel data corresponding to the input image and includes a row decoder and column decoder. Pixel data of the same kind are extracted from the stored pixel data through the row decoder and column decoder. A down scaler(200) classifies the plural pixel data of the same kind extracted from the pixel data storage member into one or more groups, and calculates the average value of the groups. The calculated average value of groups is synchronized with a clock and outputted. The number of pixel data of the same kind included into a group is at least two or more.

Description

이미지 처리 장치{Apparatus for processing image}Image processing unit {Apparatus for processing image}

도 1은 종래 다운 스케일링 방식을 도시한 예시도. 1 is an exemplary diagram showing a conventional down scaling method.

도 2는 본 발명에 따른 이미지 처리 장치를 도시한 구성도.2 is a block diagram showing an image processing apparatus according to the present invention.

도 3은 인접한 2 개의 동종 화소 데이터를 하나의 화소 데이터로 다운 스케일링하는 동작을 설명하기 위한 예시도.FIG. 3 is an exemplary diagram for explaining an operation of downscaling two adjacent homogeneous pixel data into one pixel data; FIG.

도 4는 인접한 4개의 동종 화소 데이터를 하나의 화소 데이터로 다운 스케일링하는 동작을 설명하기 위한 예시도.4 is an exemplary diagram for explaining an operation of downscaling adjacent four homogeneous pixel data into one pixel data.

도 5는 인접한 8개의 동종 화소 데이터를 하나의 화소 데이터로 다운 스케일링하는 동작을 설명하기 위한 예시도.5 is an exemplary diagram for describing an operation of downscaling adjacent eight homogeneous pixel data into one pixel data.

도 6은 본 발명에 따른 이미지 처리 장치의 일실시예를 도시한 구성도.Figure 6 is a block diagram showing an embodiment of an image processing apparatus according to the present invention.

도 7은 본 발명에 따른 이미지 처리 장치의 다른 실시예를 도시한 구성도.7 is a block diagram showing another embodiment of the image processing apparatus according to the present invention;

도 8은 본 발명에 따른 이미지 처리 장치의 또 다른 실시예를 도시한 구성도.8 is a block diagram showing another embodiment of the image processing apparatus according to the present invention.

도 9는 도 8의 서브 스케일러를 도시한 구성도.FIG. 9 is a diagram illustrating the subscaler of FIG. 8; FIG.

도 10은 본 발명에 따른 이미지 처리 장치의 또 다른 실시예를 도시한 구성도.10 is a block diagram showing another embodiment of the image processing apparatus according to the present invention.

본 발명은 이미지 처리 장치에 관한 것으로서 좀 더 상세하게는 입력 이미지를 일정 비율로 다운 스케일링하는 장치에 관한 것이다.The present invention relates to an image processing apparatus, and more particularly, to an apparatus for downscaling an input image at a predetermined ratio.

도 1은 종래 다운 스케일링 방식을 도시한 예시도이다. CCD 센서와 같은 종래의 이미지 센서는 이미지 스케일링 동작시 일정한 비율로 데이터를 추출하여 이를 재구성하는 방법을 이용한다. 도 1에 도시된 다운 스케일링 방식은 베이어 패턴의 원 화소 데이터를 2:1로 다운 스케일링하는 방식을 도시하고 있다. 이에 따르면, 인접한 한 쌍의 동종 화소 데이터(D0, D2) 중 시간적으로 앞선 화소 데이터(D0)는 무시되며 시간적으로 나중에 위치한 화소 데이터(D2)만 출력된다. 따라서, 추출된 화소 데이터만 실제 영상 재구성에 사용되고 나머지 화소 데이터는 버려지게 된다. 이와 같은 방식은 스케일링 비율을 조절하여도 동일하게 적용된다. 따라서, 원 화소 데이터를 4:1로 다운 스케일링하는 경우, 인접한 4개의 동종 화소 데이터 중 3개의 동종 화소 데이터는 버려지며 하나의 화소 데이터만 실제 영상 재구성에 사용된다.1 is an exemplary diagram illustrating a conventional down scaling method. A conventional image sensor such as a CCD sensor uses a method of extracting data at a constant rate and reconstructing it during an image scaling operation. The downscaling method illustrated in FIG. 1 illustrates a method of downscaling original pixel data of a Bayer pattern to 2: 1. Accordingly, the temporally preceding pixel data D0 of the adjacent pair of homogeneous pixel data D0 and D2 is ignored and only the pixel data D2 positioned later in time is output. Therefore, only the extracted pixel data is used for actual image reconstruction and the remaining pixel data is discarded. The same applies to adjusting the scaling ratio. Therefore, when the original pixel data is downscaled to 4: 1, three homogeneous pixel data among four adjacent homogeneous pixel data are discarded and only one pixel data is used for actual image reconstruction.

상술한 종래 다운 스케일링 방식은 일정 수의 동종 화소 데이터로 구성된 그룹에서 1 이상의 동종 화소 데이터를 선택하고 나머지를 무시함으로써, 무시된 화소 데이터에 의해 재현된 영상의 화질 저하를 초래하는 문제점이 있다.The conventional down scaling method described above has a problem of degrading the image quality of the image reproduced by the ignored pixel data by selecting one or more homogeneous pixel data from a group consisting of a certain number of homogeneous pixel data and ignoring the rest.

본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 재현된 영상의 화질을 개선하기 위한 다운 스케일링 동작을 수행하는 이미지 처리 장치를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problem, and an object of the present invention is to provide an image processing apparatus that performs a downscaling operation to improve the image quality of a reproduced image.

본 발명의 다른 목적은 정지 영상뿐 아니라 동영상의 다운 스케일링을 효과적으로 수행하는 이미지 센서를 포함하는 이미지 처리 장치를 제공하는 것이다.Another object of the present invention is to provide an image processing apparatus including an image sensor that effectively performs down scaling of moving images as well as still images.

상술한 목적을 달성하기 위해 본 발명의 바람직한 일측면에 따르면,According to one preferred aspect of the present invention to achieve the above object,

본 발명의 다른 측면에 따르면, 원 화소 데이터를 다운 스케일링하는 이미지 처리 장치에 있어서, 베이어 패턴의 원 화소 데이터를 저장하는 화소 데이터 저장부 및 상기 원 화소 데이터에 포함된 복수의 동종 화소 데이터를 적어도 하나의 그룹으로 분류하여 그룹 평균값을 산출하고, 상기 원 화소 데이터에 동기되어 상기 그룹 평균값을 출력하는 다운 스케일러를 포함하는 이미지 처리 장치가 제공된다. 여기서, 상기 그룹에 속한 동종 화소 데이터의 개수는 2의 멱승인 것이 바람직하다. 상기 다운 스케일러는 상기 그룹 평균값으로 상기 그룹에서 샘플링된 동종 화소 데이터들의 평균값을 출력하며, 상기 그룹에 속한 마지막 원 화소 데이터의 출력 주기에 상기 그룹 평균값을 출력할 수 있다.According to another aspect of the invention, in the image processing apparatus for down-scaling the original pixel data, at least one of a pixel data storage unit for storing the original pixel data of the Bayer pattern and a plurality of homogeneous pixel data included in the original pixel data An image processing apparatus is provided that includes a down scaler that classifies into groups to calculate a group average value and outputs the group average value in synchronization with the original pixel data. Here, the number of homogeneous pixel data belonging to the group is a power of two. The downscaler may output an average value of the homogeneous pixel data sampled in the group as the group average value, and output the group average value in an output period of the last original pixel data belonging to the group.

본 발명의 다른 측면에 따르면, 원 화소 데이터를 다운 스케일링 하는 이미 지 처리 장치에 있어서, 순차적으로 입력된 베이어 패턴의 원 화소 데이터를 저장하는 화소 레지스터, 상기 원 화소 데이터 중 2개의 동종 화소 데이터의 평균값을 산출하는 제1 서브 스케일러, 상기 원 화소 데이터 중 4개의 동종 화소 데이터의 평균값을 산출하는 제2 서브 스케일러 및 상기 원 화소 데이터 중 인접한 8개의 동종 화소 데이터의 평균값을 산출하는 제3 서브 스케일러를 포함하는 이미지 처리 장치가 제공된다.According to another aspect of the invention, in the image processing apparatus for down-scaling the original pixel data, the pixel register for storing the original pixel data of the Bayer pattern sequentially input, the average value of two homogeneous pixel data of the original pixel data A first subscaler for calculating a second subscaler for calculating an average value of four homogeneous pixel data among the original pixel data, and a third subscaler for calculating an average value of eight adjacent homogeneous pixel data among the original pixel data. An image processing apparatus is provided.

여기서, 상기 이미지 처리 장치는 상기 제1 서브 스케일러의 출력값, 상기 제2 서브 스케일러의 출력값 및 상기 제3 서브 스케일러의 출력값 중 어느 하나를 선택하여 출력하는 멀티플렉서를 더 포함할 수 있다.The image processing apparatus may further include a multiplexer for selecting and outputting any one of an output value of the first sub-scaler, an output value of the second sub-scaler, and an output value of the third sub-scaler.

또한, 상기 이미지 처리 장치는 상기 제1 서브 스케일러로 입력될 2개의 동종 화소 데이터를 선택하는 제1 및 제2 멀티플렉서, 상기 제2 서브 스케일러로 입력될 4개의 동종 화소 데이터 중 2개를 선택하는 제3 및 제4 멀티플렉서 및 미리 설정된 샘플링 파라미터에 따라 상기 제1 서브 스케일러 및 상기 제2 서브 스케일러 중 어느 하나로 입력될 동종 화소 데이터를 선택하기 위해 상기 제1 내지 제4 멀티플렉서를 제어하는 샘플링 컨트롤러를 더 포함할 수 있다.The image processing apparatus may further include a first and second multiplexers for selecting two homogeneous pixel data to be input to the first subscaler, and a second one to select two of four homogeneous pixel data to be input to the second subscaler. And a sampling controller for controlling the first to fourth multiplexers to select homogeneous pixel data to be input to either the first subscaler or the second subscaler according to a third and fourth multiplexer and a preset sampling parameter. can do.

본 발명의 또 다른 측면에 따르면, 원 화소 데이터를 다운 스케일링 하는 이미지 처리 장치에 있어서, 순차적으로 입력된 베이어 패턴의 원 화소 데이터를 저장하는 화소 레지스터, 상기 원 화소 데이터 중 인접한 한 쌍의 동종 화소 데이터의 평균값을 산출하는 복수의 제1 서브 스케일러 및 상기 한 쌍의 제1 서브 스케일러의 출력값의 평균값을 산출하는 적어도 하나의 제2 서브 스케일러를 포함하는 이 미지 처리 장치가 제공된다. According to another aspect of the present invention, an image processing apparatus for downscaling original pixel data, comprising: a pixel register for storing original pixel data of a sequentially input Bayer pattern and a pair of adjacent homogeneous pixel data among the original pixel data There is provided an image processing apparatus comprising a plurality of first subscalers for calculating an average value of and at least one second subscaler for calculating an average value of output values of the pair of first subscalers.

여기서, 상기 이미지 처리 장치는 상기 제1 서브 스케일러의 출력값 및 상기 제2 서브 스케일러의 출력값 중 어느 하나를 선택하여 출력하는 제1 멀티플렉서를 더 포함할 수 있다.The image processing apparatus may further include a first multiplexer configured to select and output any one of an output value of the first subscaler and an output value of the second subscaler.

또한, 상기 이미지 처리 장치는 상기 한 쌍의 제2 서브 스케일러의 출력값의 평균값을 산출하는 적어도 하나의 제3 서브 스케일러 및 상기 제1 멀티플렉서의 출력값 및 상기 제3 서브 스케일러의 출력값 중 어느 하나를 선택하여 출력하는 제2 멀티플렉서를 더 포함할 수 있다.The image processing apparatus may further select one of at least one third subscaler and an output value of the first multiplexer and an output value of the third subscaler to calculate an average value of output values of the pair of second subscalers. The apparatus may further include a second multiplexer for outputting.

여기서, 상기 제1 서브 스케일러 및 상기 제2 서브 스케일러는 한 쌍의 입력값을 합산하는 가산기 및 상기 가산기의 출력값을 오른쪽 자리 이동하는 쉬프터를 포함한다. 또한, 상기 제1 서브 스케일러 및 상기 제2 서브 스케일러는 상기 한 쌍의 입력값 중 어느 하나를 선택하는 제1 멀티플렉서 및 상기 쉬프터의 출력값 및 상기 제2 멀티플렉서의 출력값 중 어느 하나를 선택하는 제3 멀티플렉서를 더 포함할 수 있다.Here, the first sub-scaler and the second sub-scaler include an adder for summing a pair of input values and a shifter for shifting the output value of the adder to the right. The first subscaler and the second subscaler may include a first multiplexer for selecting any one of the pair of input values and a third multiplexer for selecting any one of an output value of the shifter and an output value of the second multiplexer. It may further include.

상기 이미지 처리 장치는 미리 설정된 샘플링 파라미터에 따라 상기 제1 서브 스케일러 및 상기 제2 서브 스케일러 중 어느 하나의 출력값을 변경하기 위해 상기 제1 멀티플렉서 및 상기 제2 멀티플렉서를 제어하는 샘플링 컨트롤러를 더 포함할 수 있다. The image processing apparatus may further include a sampling controller configured to control the first multiplexer and the second multiplexer to change an output value of any one of the first subscaler and the second subscaler according to a preset sampling parameter. have.

또한, 상기 이미지 처리 장치는 미리 설정된 샘플링 파라미터에 따라 상기 화소 레지스터와 상기 복수의 제1 서브 스케일러간 경로를 변경하기 위해 상기 제1 서브 스케일러로 입력될 동종 화소 데이터를 선택하는 컬럼 디코더를 더 포함할 수 있다.The image processing apparatus may further include a column decoder configured to select homogeneous pixel data to be input to the first sub-scaler to change a path between the pixel register and the plurality of first sub-scalers according to a preset sampling parameter. Can be.

이하에서는 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 이하에서는 정지 영상을 처리하는 이미지 처리 장치를 중심으로 설명하나, 본 발명의 기술적 사상은 동영상을 처리하는 이미지 처리 장치에도 아무런 제한없이 적용될 수 있음은 자명하다. 아울러, 본 발명의 이미지 처리 장치는 이미지 센서뿐만 아니라 이미지 센서로부터 입력된 신호를 처리하는 이미지 신호 프로세서를 포함한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described. Hereinafter, a description will be given of an image processing apparatus for processing a still image, but it is obvious that the technical idea of the present invention can be applied to the image processing apparatus for processing a video without any limitation. In addition, the image processing apparatus of the present invention includes an image signal processor that processes a signal input from the image sensor as well as the image sensor.

도 2는 본 발명에 따른 이미지 처리 장치를 도시한 구성도이다. 화소 데이터 저장부(100)는 입력 이미지에 대응하는 화소 데이터를 저장하는 장치로서, 이미지 센서(CCD, CMOS 이미지 센서), 이미지 신호 처리 장치(Image Signal Processor), 레지스터, 메모리 중 어느 하나이다. 화소 데이터 저장부(100)는 행 디코더(row decoder) 및 열 디코더(column decoder)를 포함할 수 있으며, 이를 통해 저장된 화소 데이터 중에서 동종 화소 데이터를 선택적으로 추출할 수 있다. 다만, 화소 데이터 저장부(100)를 복수개의 플립 플롭으로 구성할 경우 추출할 화소 데이터가 결선에 의해 고정되므로 열 디코더나 행 디코더는 포함되지 않는다.2 is a block diagram illustrating an image processing apparatus according to the present invention. The pixel data storage unit 100 stores pixel data corresponding to an input image and is any one of an image sensor (CCD, CMOS image sensor), an image signal processor, a register, and a memory. The pixel data storage unit 100 may include a row decoder and a column decoder, and may selectively extract homogeneous pixel data from the stored pixel data. However, when the pixel data storage unit 100 includes a plurality of flip flops, the column data or the row decoder is not included because the pixel data to be extracted is fixed by wiring.

다운 스케일러(200)는 화소 데이터 저장부(100)에서 추출된 복수의 동종 화소 데이터를 하나 이상의 그룹으로 분류하여 그룹 평균값을 산출한다. 산출된 그룹 평균값은 클럭에 동기되어 출력된다. 하나의 그룹에 포함된 동종 화소 데이터의 수 는 적어도 2 이상이며, 2의 멱승(power)개인 것이 바람직하다. 화소 데이터를 순차적으로 읽어들이는 경우 다운 스케일러(200)는 동종 화소 데이터를 하나의 그룹으로만 분류한다. 그러나 동시에 복수개(예를 들어, 4)의 화소 데이터를 추출할 수 있는 경우(즉 병렬 처리) 동종 화소 데이터는 둘 이상의 그룹으로 분류될 수 있으며, 각 그룹의 평균값이 산출된다. 동일한 그룹에 속한 화소 데이터들은 모두 평균값 산출에 이용되며, 무시되는 화소 데이터는 없는 것이 바람직하다. 그러나, 동일 그룹에 속한 화소 데이터들 중 일부만을 추출(샘플링)하여 추출된 화소 데이터들만의 평균값을 산출할 수도 있다. 산출된 그룹 평균값은 해당 그룹에 속한 마지막 화소 데이터의 출력 주기에 동기되어 출력되는 것이 바람직하다. 물론, 일정한 지연은 허용될 수 있다.The down scaler 200 classifies the plurality of homogeneous pixel data extracted from the pixel data storage unit 100 into one or more groups to calculate a group average value. The calculated group average value is output in synchronization with the clock. The number of homogeneous pixel data included in one group is at least two and preferably powers of two. When the pixel data is sequentially read, the down scaler 200 classifies the same pixel data into only one group. However, when a plurality of pixel data (for example, 4) can be extracted at the same time (ie, parallel processing), the same pixel data can be classified into two or more groups, and an average value of each group is calculated. All pixel data belonging to the same group is used for calculating the average value, and it is preferable that no pixel data be ignored. However, only some of the pixel data belonging to the same group may be extracted (sampled) to calculate an average value of only the extracted pixel data. The calculated group average value is preferably output in synchronization with the output period of the last pixel data belonging to the group. Of course, a constant delay can be tolerated.

이하에서는 이미지 처리 장치의 동작을 도 3 내지 도 5를 참조하여 상세히 설명한다. 도 3은 인접한 2 개의 동종 화소 데이터를 하나의 화소 데이터로 다운 스케일링하는 동작을 설명하기 위한 예시도이고, 도 4는 인접한 4개의 동종 화소 데이터를 하나의 화소 데이터로 다운 스케일링하는 동작을 설명하기 위한 예시도이며, 도 5는 인접한 8개의 동종 화소 데이터를 하나의 화소 데이터로 다운 스케일링하는 동작을 설명하기 위한 예시도이다. 이하에서는 라인 단위로 처리될 수 있는 베이어 패턴의 화소 데이터를 예를 들어 설명한다. 그러나, 본 발명이 반드시 베이어 패턴을 갖는 화소 데이터를 라인 단위로 처리하는 방식에 한정되는 것이 아니며, 다양한 변형이 가능하다.Hereinafter, the operation of the image processing apparatus will be described in detail with reference to FIGS. 3 to 5. FIG. 3 is an exemplary diagram for describing an operation of downscaling two adjacent homogeneous pixel data into one pixel data, and FIG. 4 is a diagram for describing an operation of downscaling four adjacent homogeneous pixel data into one pixel data. FIG. 5 is an exemplary diagram for describing an operation of downscaling adjacent eight homogeneous pixel data into one pixel data. Hereinafter, the pixel data of the Bayer pattern that can be processed in units of lines will be described as an example. However, the present invention is not necessarily limited to the method of processing pixel data having a Bayer pattern on a line basis, and various modifications are possible.

입력 이미지를 2:1 비율로 다운 스케일링하기 위해 인접한 2 개의 동종 화소 데이터를 하나의 화소 데이터로 변환하는 과정이 도 3에 도시되어 있다. 베이어 패턴의 경우 동종 화소 데이터 사이에는 이종 화소 데이터가 위치한다. 즉, D0, D2, D4, …D2n과 D1, D3, D5, …D2n+1이 각각 동종 화소 데이터들이다. 다운 스케일러(200)는 최초 라인(line0)에 위치한 원 화소 데이터에서 추출된 적색(R)의 이전 화소 데이터 D0,와 현재 화소 데이터 D2의 평균값을 산출하여 현재 화소 데이터 D2가 출력될 클럭 주기에 산출된 평균값을 출력한다. 물론, 평균값 산출과 이의 출력에 소요되는 일정한 지연은 허용될 수 있으며, 동종 화소 데이터의 평균값의 출력 시각간의 간격이 동일하다면 반드시 현재 동종 화소 데이터 D2가 출력될 클럭 주기에 동기화되어 출력될 필요는 없다. 따라서, D0과 D2의 평균값은 D3의 출력 주기 또는 그 이후 화소 데이터의 출력 주기에도 출력될 수 있다. 최초 라인(line0)에 포함된 녹색(B) 화소 데이터도 같은 방식으로 인접한 녹색 화소 데이터 그룹별로 평균값이 산출되며, 산출된 평균값은 현재 화소 데이터의 출력 주기에 출력된다. A process of converting two adjacent homogeneous pixel data into one pixel data to downscale the input image at a 2: 1 ratio is shown in FIG. 3. In the case of a Bayer pattern, heterogeneous pixel data is positioned between homogeneous pixel data. That is, D 0 , D 2 , D 4 ,... D 2n and D 1 , D 3 , D 5 ,. D 2n + 1 is homogeneous pixel data, respectively. The down scaler 200 calculates an average value of the previous pixel data D 0 of the red R extracted from the original pixel data located at the first line line0, and the current pixel data D 2 , so that the current pixel data D 2 is outputted. Output the average value calculated in the cycle. Of course, a constant delay required for calculating the average value and its output may be allowed, and if the intervals between the output times of the average value of the homogeneous pixel data are the same, it is not necessary to output the same pixel data D 2 in synchronization with the clock period to be output. none. Therefore, the average value of D 0 and D 2 may be output also in the output period of D 3 or later in the output period of pixel data. In the same manner, the green (B) pixel data included in the first line line0 is also calculated for each adjacent green pixel data group, and the average value is output in the output period of the current pixel data.

상세히 설명하면, 다운 스케일러(200)는 최초 라인의 화소 데이터 D0와 D1을 각각 저장한 후 D2 입력시 저장된 이전 화소 데이터 D0와 입력된 현재 화소 데이터 D2의 평균값을 산출하고, D3 입력시 저장된 이전 화소 데이터 D1와 입력된 현재 화소 데이터 D3의 평균값을 산출한다. 2 개의 동종 화소 데이터 그룹(적색 화소 데이터 그룹 및 녹색 화소 데이터 그룹)에 대한 2 개의 평균값 산출이 완료되면 다음의 연속한 2개의 동종 화소 데이터 그룹에 대한 평균값 산출이 진행된다. 최초 라인에 대한 다운 스케일링이 종료되면, 다음 라인(line0)에 대한 다운 스케일링이 수행된다. In detail, the down scaler 200 stores the pixel data D 0 and D 1 of the first line, respectively, and calculates an average value of the stored previous pixel data D 0 and the input current pixel data D 2 when D 2 is input. 3 An average value of the stored previous pixel data D 1 and the inputted current pixel data D 3 is calculated. When the two average value calculations for the two homogeneous pixel data groups (red pixel data group and the green pixel data group) are completed, the average value calculation for the next two consecutive homogeneous pixel data groups is performed. When downscaling for the first line ends, downscaling for the next line line0 is performed.

입력 이미지를 4:1 비율로 다운 스케일링 하기 위해 인접한 4 개의 동종 화소 데이터를 하나의 화소 데이터로 변환하는 과정이 도 4에 도시되어 있다(line0). 또한, 연산량 감소 또는 회로 구현을 용이하게 하기 위해 4 개의 동종 화소 데이터 중 일부만의 평균값을 산출하는 과정(샘플링 과정)이 도 4에 도시되어 있다(line1). 여기서, 스케일링 비율 또는 샘플링 비율은 하나의 입력 이미지에 포함된 모든 라인에 동일하게 적용되어야 하는 것은 아니며, 라인별로 달리 적용될 수 있다. 또한, 동일한 라인 상에서도 서로 다른 스케일링 비율 또는 샘플링 비율이 적용될 수 있다. 예를 들어, 주변은 단색의 변화가 작고 중심은 변화가 입력 이미지의 경우 동일한 라인이더라도 스케일링 비율 또는 샘플링 비율을 달리 적용할 수 있다.A process of converting four adjacent homogeneous pixel data into one pixel data to downscale the input image by 4: 1 ratio is shown in FIG. 4 (line0). In addition, a process (sampling process) of calculating only an average value of a portion of the four homogeneous pixel data is shown in FIG. 4 to reduce the amount of computation or facilitate circuit implementation (line1). Here, the scaling ratio or the sampling ratio does not have to be equally applied to all lines included in one input image, and may be applied differently for each line. In addition, different scaling ratios or sampling rates may be applied on the same line. For example, the scaling ratio or the sampling ratio may be differently applied even if the change in the monochromatic area is small and the change in the center is the same line in the case of the input image.

다운 스케일러(200)는 최초 라인(line0)에 위치한 원 화소 데이터에서 추출된 현재 적색 화소 데이터 D6의 출력 주기에 이전 적색 화소 데이터들 D0, D2, D4, D6의 평균값을 산출하여 출력한다. 최초 라인(line0)에 포함된 녹색 화소 데이터들도 같은 방식으로 4 개의 인접 화소 데이터의 평균값이 산출되며, 산출된 평균값은 현재 녹색 화소 데이터의 출력 주기에 출력된다. 다운 스케일러(200)는 화소 데이터 D0, D1, D2, D3, D4, D5 입력되면 동종 화소별로 분리하여 D0, D2, D4와 D1, D3, D5 를 저장하며 D6 입력시 D0, D2, D4, D6의 평균값을, D7 입력시 D1, D3, D5, D7의 평균값을 각각 산출한다. 인접한 두 개의 동종 화소 데이터 그룹(4개의 R 화소 데이터 및 4개의 G 화소 데이터)에 대한 2 개의 평균값 산출이 완료되면 다음의 연속한 2개의 동종 화소 데이터 그룹에 대한 평균값 산출이 진행된다. 최초 라인에 대한 다운 스케일링이 종료되면, 다음 라인(line0)에 대한 다운 스케일링이 수행된다.The down scaler 200 calculates an average value of the previous red pixel data D 0 , D 2 , D 4 , and D 6 in the output period of the current red pixel data D 6 extracted from the original pixel data located at the first line line0. Output Green pixel data included in the first line line0 is calculated in the same manner as an average value of four adjacent pixel data, and the calculated average value is output in an output period of the current green pixel data. When the downscaler 200 receives pixel data D 0 , D 1 , D 2 , D 3 , D 4 , and D 5 , the down scaler 200 separates D 0 , D 2 , D 4 and D 1 , D 3 , and D 5 by the same pixel. When D 6 is input, the average value of D 0 , D 2 , D 4 , D 6 is calculated, and when D 7 is input, the average value of D 1 , D 3 , D 5 , D 7 is calculated. When the calculation of two average values for two adjacent homogeneous pixel data groups (four R pixel data and four G pixel data) is completed, the average value calculation for the next two consecutive homogeneous pixel data groups is performed. When downscaling for the first line ends, downscaling for the next line line0 is performed.

다운 스케일러(200)는 다음 라인(line1)을 4:1 다운 스케일링하면서 인접한 4개의 동종 화소 데이터 중 D2와 D6만을 선택하여 이들의 평균값을 D6의 출력 주기에 출력한다. 동일 그룹에 속한 화소 데이터 중 그룹 평균값 산출에 이용할 화소 데이터의 수는 샘플링 비율에 의해 동적으로 변경 가능한 것이 바람직하다. 그러나, 시스템 복잡도를 낮추기 위해, 스케일링 비율에 상관없이 항상 일정하게 고정될 수도 있다. 즉, 4:1 또는 그 이상의 스케일링 비율을 적용하더라도 항상 동일 그룹에 속한 2 개의 동종 화소 데이터들의 평균값을 산출하도록 구현될 수 있다. 다운 스케일러(200)는 녹색 화소 데이터 D0, D2, D4를 모두 저장한 후 D6가 입력되면, 저장된 이전 녹색 화소 데이터 D2와 입력된 현재 녹색 화소 데이터 D6의 평균값을 산출한다. 또한, 다운 스케일러는 D0, D4는 무시하고 D2만을 저장할 수도 있다. 녹색 화소 데이터와 같은 방식으로 청색 화소 데이터에 대한 다운 스케일링이 수행된다.The down scaler 200 selects only D 2 and D 6 out of four adjacent pixel data of the same line, and outputs the average value thereof to the output period of D 6 while 4: 4 down scaling the next line line1. It is preferable that the number of pixel data used for calculating the group average value among the pixel data belonging to the same group can be dynamically changed by the sampling rate. However, to reduce system complexity, it may always be fixed constantly regardless of scaling ratio. That is, even when a scaling ratio of 4: 1 or more is applied, it may be implemented to always calculate an average value of two homogeneous pixel data belonging to the same group. The down scaler 200 stores all the green pixel data D 0 , D 2 , and D 4 , and when D 6 is input, calculates an average value of the stored previous green pixel data D 2 and the input current green pixel data D 6 . In addition, the downscaler may store D 2 ignoring D 0 and D 4 . Downscaling is performed on blue pixel data in the same manner as green pixel data.

입력 이미지를 8:1 비율로 다운 스케일링 하기 위해 인접한 8 개의 동종 화 소 데이터를 하나의 화소 데이터로 변환하는 과정이 도 5에 도시되어 있다(line0). 또한, 연산량 감소 또는 회로 구현을 용이하게 하기 위해 8 개의 동종 화소 데이터 중 일부만의 평균값을 산출하는 과정(샘플링 과정)이 도 5에 도시되어 있다(line1 및 line2).A process of converting eight adjacent homogeneous pixel data into one pixel data to downscale the input image at an 8: 1 ratio is shown in FIG. 5 (line0). In addition, a process (sampling process) of calculating only an average value of a part of the eight homogeneous pixel data is illustrated in FIG. 5 to reduce the amount of computation or facilitate circuit implementation (line1 and line2).

다운 스케일러(200)는 최초 라인(line0)에 위치한 원 화소 데이터에서 추출된 현재 적색 화소 데이터 D14의 출력 주기에 이전 적색 화소 데이터들 D0, D2, D4, D6, D8, D10, D12, D14의 평균값을 산출하여 출력한다. 최초 라인(line0)에 포함된 녹색 화소 데이터들도 같은 방식으로 8 개의 인접한 녹색 화소 데이터(D1, D3, D5, D7, D9, D11, D13, D15)의 평균값이 산출되며, 산출된 평균값은 현재 녹색 화소 데이터의 출력 주기에 출력된다. The down scaler 200 outputs the previous red pixel data D 0 , D 2 , D 4 , D 6 , D 8 , D in the output period of the current red pixel data D 14 extracted from the original pixel data located at the first line line0. The average value of 10 , D 12 , and D 14 is calculated and output. In the same way, the green pixel data included in the first line (line0) has an average value of eight adjacent green pixel data (D 1 , D 3 , D 5 , D 7 , D 9 , D 11 , D 13 , and D 15 ). The average value is calculated and output in the output period of the current green pixel data.

또한, 다운 스케일러(200)는 다음 라인(line1, line2)을 8:1 다운 스케일링하면서 인접한 8개의 동종 화소 데이터 중 2개 또는 4개의 화소 데이터를 선택하여 이들의 평균값을 D15의 출력 주기에 출력한다. 녹색 화소 데이터와 같은 방식으로 청색 화소 데이터에 대한 다운 스케일링이 수행된다.Further, the down scaler 200 selects two or four pixel data among the eight adjacent homogeneous pixel data while scaling down the next line (line1, line2) by 8: 1 and outputs the average value thereof in an output period of D 15 . do. Downscaling is performed on blue pixel data in the same manner as green pixel data.

도 6은 본 발명에 따른 이미지 처리 장치의 일실시예를 도시한 구성도이다. 6 is a block diagram showing an embodiment of an image processing apparatus according to the present invention.

화소 데이터 저장부(100)는 직렬로 연결되며 순차적으로 입력된 원 화소 데이터를 저장하는 복수의 레지스터(100a 내지 100p)를 포함한다. 레지스터에 저장된 원 화소 데이터는 동종 화소 데이터별로 다운 스케일러(200)에 입력된다. The pixel data storage unit 100 includes a plurality of registers 100a to 100p connected in series and storing sequentially input original pixel data. The original pixel data stored in the register is input to the down scaler 200 for the same pixel data.

다운 스케일러(200)는 2개의 화소 데이터로 구성된 그룹의 평균값을 산출하는 2:1 서브 스케일러(210), 4개의 화소 데이터로 구성된 그룹의 평균값을 산출하는 4:1 서브 스케일러(211), 8개의 화소 데이터로 구성된 그룹의 평균값을 산출하는 8:1 서브 스케일러(212)를 포함한다. 서브 스케일러(210, 211, 212)는 동일 화소 데이터를 레지스터(100a 내지 100p)로부터 입력받기 위해 홀수번째 레지스터의 출력단에 연결된다. 즉, 2:1 서브 스케일러(210)는 제1 레지스터(100a) 및 제3 레지스터(100c)의 출력단에 각각 연결되어 제1 레지스터(100a) 및 제3 레지스터(100c)에 저장된 원 화소 데이터를 입력 받는다. 4:1 서브 스케일러(211)는 제1, 제3, 제5, 제7 레지스터(100a, 100c, 100e, 100g)의 출력단에 각각 연결되어 제1, 제3, 제5, 제7 레지스터(100a, 100c, 100e, 100g)에 저장된 원 화소 데이터를 입력 받는다. 8:1 서브 스케일러(212)는 제1, 제3, 제5, 제7, 제9, 제11, 제13, 제15 레지스터(100a, 100c, 100e, 100g, 100i, 100k, 100m, 100o)의 출력단에 각각 연결되어 제1, 제3, 제5, 제7, 제9, 제11, 제13, 제15 레지스터(100a, 100c, 100e, 100g, 100i, 100k, 100m, 100o)에 저장된 원 화소 데이터를 입력 받는다. 도 6에 도시된 레지스터(100a 내지 100p)와 서브 스케일러(210, 211, 212)간의 연결 관계는 단지 예시이며 당업자가 용이하게 변경할 수 있음은 물론이다.The down scaler 200 includes a 2: 1 subscaler 210 that calculates an average value of a group consisting of two pixel data, a 4: 1 subscaler 211 that calculates an average value of a group consisting of four pixel data, and eight And an 8: 1 subscaler 212 that calculates an average value of the group of pixel data. The subscalers 210, 211, and 212 are connected to output terminals of odd-numbered registers to receive the same pixel data from the registers 100a to 100p. That is, the 2: 1 subscaler 210 is connected to the output terminals of the first register 100a and the third register 100c, respectively, and inputs original pixel data stored in the first register 100a and the third register 100c. Receive. The 4: 1 subscaler 211 is connected to the output terminals of the first, third, fifth, and seventh registers 100a, 100c, 100e, and 100g, respectively, so that the first, third, fifth, and seventh registers 100a are provided. , 100c, 100e, and 100g) receive original pixel data. The 8: 1 subscaler 212 includes first, third, fifth, seventh, ninth, eleventh, thirteenth, and fifteenth registers 100a, 100c, 100e, 100g, 100i, 100k, 100m, and 100o. Circles stored in the first, third, fifth, seventh, ninth, eleventh, thirteenth, and fifteenth registers 100a, 100c, 100e, 100g, 100i, 100k, 100m, and 100o, respectively, Receive pixel data. The connection relationship between the registers 100a to 100p and the subscalers 210, 211, and 212 shown in FIG. 6 is merely an example and can be easily changed by those skilled in the art.

이미지 처리 장치는 2:1 스케일된 화소 데이터, 4:1 스케일된 화소 데이터 및 8:1 스케일된 화소 데이터를 출력한다. 2:1 서브 스케일러(210), 4:1 서브 스케일러(211), 8:1 서브 스케일러(212)의 출력단에 멀티플렉서(미도시)를 연결하면 이 미지 처리 장치는 2:1 내지 8:1 스케일된 화소 데이터 중 어느 하나를 선택하여 출력할 수 있다.The image processing apparatus outputs 2: 1 scaled pixel data, 4: 1 scaled pixel data, and 8: 1 scaled pixel data. When a multiplexer (not shown) is connected to the output terminals of the 2: 1 subscaler 210, the 4: 1 subscaler 211, and the 8: 1 subscaler 212, the image processing apparatus may have a 2: 1 to 8: 1 scale. Any one of the pixel data may be selected and output.

도 7은 본 발명에 따른 이미지 처리 장치의 다른 실시예를 도시한 구성도이다. 도 6과 비교하면, 도 7에 도시된 이미지 처리 장치는 샘플링 비율을 조절할 수 있는 샘플링 컨트롤러(220)와 멀티플렉서(221, 222, 223, 224)를 더 포함하고 있다. 샘플링 컨트롤러(220)는 입력된 샘플링 파라미터 sa에 의해 2:1 서브 스케일러(210)와 4:1 서브 스케일러(211)에 입력되는 동종 화소 데이터를 변경하기 위한 샘플링 선택 신호를 생성한다. 샘플링 선택 신호에 의해 2:1 서브 스케일러(210)와 4:1 서브 스케일러(211)의 입력단에 연결된 멀티플렉서(221, 222, 223, 224)는 입력된 2개의 원 화소 데이터 중 어느 하나를 서브 스케일러(210, 211)에 인가한다. 7 is a configuration diagram showing another embodiment of the image processing apparatus according to the present invention. In comparison with FIG. 6, the image processing apparatus illustrated in FIG. 7 further includes a sampling controller 220 and multiplexers 221, 222, 223, and 224 that can adjust a sampling rate. The sampling controller 220 generates a sampling select signal for changing homogeneous pixel data input to the 2: 1 subscaler 210 and the 4: 1 subscaler 211 by the input sampling parameter sa. The multiplexers 221, 222, 223, and 224 connected to the input terminals of the 2: 1 subscaler 210 and the 4: 1 subscaler 211 by the sampling select signal are used to subscale one of the two input pixel data. (210, 211).

2개의 화소 데이터를 포함하는 그룹의 평균값을 산출하는 경우로는 (1) 스케일링 비율이 2:1(샘플링 비율 없음)(도 3), (2) 스케일링 비율이 4:1이고 샘플링 비율이 2:1(도 4의 line1), 그리고 (3) 스케일링 비율이 8:1이고 샘플링 비율이 4:1(도 5의 line2)인 경우이다. 경우 (1)에서는 제1 레지스터(100a) 및 제3 레지스터(100c), 경우 (2)에서는 제3 레지스터(100c) 및 제7 레지스터(100g), 경우 (3)에서는 제7 레지스터(100g)와 제15 레지스터(100o)의 출력값들이 2:1 서브 스케일러(210)에 입력되어야 한다. 이중에서, 제1 레지스터(100a)의 출력과 제7 레지스터(100g)의 출력이 동시에 입력되는 경우가 발생하지 않으므로, 제1 멀티플렉서(221)의 입력단에는 제1 레지스터(100a)의 출력단과 제7 레지스터(100g)의 출력 단이 각각 연결된다. 마찬가지로, 제2 멀티플렉서(222)의 출력단에는 제3 레지스터(100c)의 출력단과 제15 레지스터(100o)의 출력단이 각각 연결된다. 따라서, 샘플링 컨트롤러(220)는 제1 멀티플렉서(221)와 제2 멀티플렉서(222)를 제어하여 상기 (1) 내지 (3) 의 경우에 해당하는 원 화소 데이터가 2:1 서브 스케일러(210)에 인가되도록 한다.In the case of calculating an average value of a group including two pixel data, (1) the scaling ratio is 2: 1 (no sampling ratio) (FIG. 3), (2) the scaling ratio is 4: 1 and the sampling ratio is 2: 1 (line1 in FIG. 4) and (3) the scaling ratio is 8: 1 and the sampling ratio is 4: 1 (line2 in FIG. 5). In case (1), the first register 100a and the third register 100c, in case (2), the third register 100c and the seventh register 100g, and in case (3), the seventh register 100g Output values of the fifteenth register 100o should be input to the 2: 1 subscaler 210. In this case, since the output of the first register 100a and the output of the seventh register 100g do not occur at the same time, the output terminal of the first register 100a and the seventh terminal are input to the input terminal of the first multiplexer 221. The output stages of the resistors 100g are connected respectively. Similarly, the output terminal of the second multiplexer 222 is connected to the output terminal of the third register 100c and the output terminal of the fifteenth register 100o. Accordingly, the sampling controller 220 controls the first multiplexer 221 and the second multiplexer 222 so that the original pixel data corresponding to the case of (1) to (3) is transferred to the 2: 1 subscaler 210. To be authorized.

4개의 화소 데이터를 포함하는 그룹의 평균값을 산출하는 경우로는 (1) 스케일링 비율이 4:1(샘플링 비율 없음)(도 4의 line0), (2) 스케일링 비율이 8:1이고 샘플링 비율이 2:1인 경우이다(도 5의 line1). 경우 (1)에서는 제1 레지스터(100a), 제3 레지스터(100c), 제5 레지스터(100e), 제7 레지스터(100g), 경우 (2)에서는 제3 레지스터(100c), 제7 레지스터(100g), 제11 레지스터(100k), 제15 레지스터(100o)의 출력값들이 4:1 서브 스케일러(211)에 입력되어야 한다. 이중에서, 제3 레지스터(100c)와 제7 레지스터(100g)의 출력값은 공통적으로 이용되며, 제1 레지스터(100a)과 제5 레지스터(100e)의 출력은 제11 레지스터(100k)과 제15 레지스터(100o)의 출력과 동시에 입력되는 경우가 발생하지 않으므로, 제3 멀티플렉서(223)의 입력단에는 제5 레지스터(100e)의 출력단과 제15 레지스터(100o)의 출력단이 각각 연결된다. 마찬가지로, 제4 멀티플렉서(224)의 출력단에는 제1 레지스터(100a)의 출력단과 제11 레지스터(100k)의 출력단이 각각 연결된다. 제3 멀티플렉서(223)에는 제1 레지스터(100a)와 제15 레지스터(100o)가 연결되고, 제4 멀티플렉서(224)에는 제3 레지스터(100c)와 제11 레지스터(100k)가 연결될 수도 있다. 따라서, 샘플링 컨트롤러(220)는 제3 멀티플렉서(223)와 제4 멀티플렉서(224) 를 제어하여 상기 (1) 내지 (2) 의 경우에 해당하는 원 화소 데이터가 4:1 서브 스케일러(211)에 인가되도록 한다.In the case of calculating the average value of a group including four pixel data, (1) the scaling ratio is 4: 1 (no sampling ratio) (line0 in FIG. 4), (2) the scaling ratio is 8: 1, and the sampling ratio is 2: 1 (line 1 of FIG. 5). In case (1), the first register 100a, the third register 100c, the fifth register 100e, the seventh register 100g, and in the case (2), the third register 100c, the seventh register 100g. ), The output values of the eleventh register 100k and the fifteenth register 100o should be input to the 4: 1 subscaler 211. Among them, the output values of the third register 100c and the seventh register 100g are commonly used, and the outputs of the first register 100a and the fifth register 100e are the eleventh register 100k and the fifteenth register. Since the case of inputting simultaneously with the output of 100o does not occur, an output terminal of the fifth register 100e and an output terminal of the fifteenth register 100o are respectively connected to an input terminal of the third multiplexer 223. Similarly, the output terminal of the fourth multiplexer 224 is connected to the output terminal of the first register 100a and the output terminal of the eleventh register 100k, respectively. The first register 100a and the fifteenth register 100o may be connected to the third multiplexer 223, and the third register 100c and the eleventh register 100k may be connected to the fourth multiplexer 224. Accordingly, the sampling controller 220 controls the third multiplexer 223 and the fourth multiplexer 224 so that the original pixel data corresponding to the case of (1) to (2) is transferred to the 4: 1 subscaler 211. To be authorized.

도 8은 본 발명에 따른 이미지 처리 장치의 또 다른 실시예를 도시한 구성도이고, 도 9는 도 8의 서브 스케일러를 도시한 구성도이다. 도 8을 참조하면, 이미지 처리 장치는 화소 데이터 저장부(100)와 다운 스케일러(200)를 포함하며, 다운 스케일러(200)는 복수의 서브 스케일러(231 내지 237)를 포함한다. 다운 스케일러(200)는 샘플링 컨트롤러(240)과 멀티플렉서(300)를 더 포함할 수 있다.FIG. 8 is a block diagram showing another embodiment of the image processing apparatus according to the present invention, and FIG. 9 is a block diagram showing the subscaler of FIG. Referring to FIG. 8, the image processing apparatus includes a pixel data storage unit 100 and a down scaler 200, and the down scaler 200 includes a plurality of sub-scalers 231 to 237. The down scaler 200 may further include a sampling controller 240 and a multiplexer 300.

화소 데이터 저장부(100)는 직렬로 연결되며 순차적으로 입력된 원 화소 데이터를 저장하는 복수의 레지스터(100a 내지 100p)를 포함한다. 레지스터에 저장된 원 화소 데이터는 동종 화소 데이터별로 다운 스케일러(200)에 입력된다. The pixel data storage unit 100 includes a plurality of registers 100a to 100p connected in series and storing sequentially input original pixel data. The original pixel data stored in the register is input to the down scaler 200 for the same pixel data.

다운 스케일러(200)는 2개의 화소 데이터로 구성된 그룹의 평균값을 산출하는 7개의 서브 스케일러(231 내지 237)를 포함한다. 제1단 서브 스케일러들(231, 232, 234, 235)은 레지스터의 출력값들에 대한 평균값을 산출하여 출력하며, 제2단 서브 스케일러들(233, 236)는 제1단 서브 스케일러들(231, 232, 234, 235)의 출력값에 대한 평균값을 산출하여 출력하며, 제3단 서브 스케일러(237)는 제2단 서브 스케일러들(233, 236)의 출력값에 대한 평균값을 산출하여 출력한다. The down scaler 200 includes seven subscalers 231 to 237 that calculate an average value of a group consisting of two pixel data. The first stage sub-scalers 231, 232, 234, and 235 calculate and output an average value of the output values of the register, and the second stage sub-scalers 233 and 236 output the first stage sub-scalers 231,. The average value of the output values of the second stage sub-scalers 233 and 236 is calculated and output. The average value of the output values of the second stage sub-scalers 233 and 236 is calculated and output.

서브 스케일러(231 내지 237)는 한 쌍의 입력값을 합산하는 가산기와 입력값들의 평균을 산출하기 위해 가산기의 출력값을 오른쪽 자리 이동하는 쉬프터를 포함한다. 상술한 구성을 갖는 서브 스케일러들(231 내지 237)로 구성된 다운 스케일 러(200)는 2개의 동종 화소 데이터를 1개의 화소 데이터, 4개를 1개로, 8개를 1개로 다운 스케일링을 수행할 수 있다. 4개 이상의 화소 데이터에 대해 샘플링을 수행하기 위해서는 도 9에 도시된 바와 같이 한 쌍의 입력값 중 어느 하나를 선택하여 바이패스 하기 위해 2 개의 멀티플렉서가 필요하다. 샘플링 컨트롤러(240)는 서브 스케일러들(231 내지 237)에 포함된 제1 멀티플렉서(252) 및 제2 멀티플렉서(253)가 입력값 중 어느 하나를 선택하도록 제어하는 제1 샘플링 선택 신호 및 제2 샘플링 선택 신호를 생성한다. 샘플링을 위한 서브 스케일러는 입력단에 연결된 가산기/쉬프터(251), 입력단에 연결된 제1 멀티플렉서(252) 그리고 가산기/쉬프터(251)와 제1 멀티플렉서(252)에 연결된 제2 멀티플렉서(253)를 포함한다. 이하에서는 상술한 구성의 서브 스케일러를 이용한 샘플링 동작을 설명한다.The subscalers 231 to 237 include an adder for summing a pair of input values and a shifter for shifting the output value of the adder to the right to calculate an average of the input values. The down scaler 200 including the sub-scalers 231 to 237 having the above-described configuration may perform downscaling two homogeneous pixel data into one pixel data, four into one, and eight into one. have. In order to perform sampling on four or more pixel data, two multiplexers are required to select and bypass any one of a pair of input values as shown in FIG. 9. The sampling controller 240 controls the first sampling select signal and the second sampling to control the first multiplexer 252 and the second multiplexer 253 included in the subscalers 231 to 237 to select one of input values. Generate a selection signal. The subscaler for sampling includes an adder / shifter 251 connected to the input terminal, a first multiplexer 252 connected to the input terminal, and a second multiplexer 253 connected to the adder / shifter 251 and the first multiplexer 252. . Hereinafter, a sampling operation using the subscaler having the above-described configuration will be described.

스케일링 비율이 4:1이고 샘플링 비율이 2:1(도 4의 line1)인 경우에 제1단 서브 스케일러(235)는 제3 레지스터(100c)의 출력값을 바이패스하며 제1단 서브 스케일러(234)는 제7 레지스터(100g)의 출력값을 바이패스하면, 제2단 서브 스케일러(236)는 제3 레지스터의 출력값과 제7레지스터의 출력값의 평균값을 산출하여 출력한다. 이를 위해, 샘플링 컨트롤러(240)는 제1단 서브 스케일러(235)의 제1 멀티플렉서가 제3 레지스터(100c)의 출력값을 선택하도록 하며, 제2 멀티플렉서가 제1 멀티플렉서의 출력값을 선택하도록 한다. 아울러 샘플링 컨트롤러(240)는 제1단 서브 스케일러(234)의 제1 멀티플렉서가 제7 레지스터(100g)의 출력값을 선택하도록 하며, 제2 멀티플렉서가 제1 멀티플렉서의 출력값을 선택하도록 한다.When the scaling ratio is 4: 1 and the sampling ratio is 2: 1 (line1 in FIG. 4), the first stage subscaler 235 bypasses the output value of the third register 100c and the first stage subscaler 234. ) Bypasses the output value of the seventh register 100g, the second stage sub-scaler 236 calculates and outputs an average value of the output value of the third register and the output value of the seventh register. To this end, the sampling controller 240 causes the first multiplexer of the first stage subscaler 235 to select the output value of the third register 100c and the second multiplexer to select the output value of the first multiplexer. In addition, the sampling controller 240 allows the first multiplexer of the first stage subscaler 234 to select the output value of the seventh register 100g and the second multiplexer to select the output value of the first multiplexer.

스케일링 비율이 8:1이고 샘플링 비율이 4:1(도 5의 line2)인 경우에 제1단 서브 스케일러들(234, 231)은 각각 제7 레지스터(100g), 제15 레지스터(100o)의 출력값들을 바이패스하며 제2단 서브 스케일러(236, 233)는 제1단 서브 스케일러들(234, 231)의 출력값을 바이패스하여 제3단 서브 스케일러(237)가 제7 레지스터(100g), 제15 레지스터(100o)의 출력값들의 평균값을 산출하여 출력한다.When the scaling ratio is 8: 1 and the sampling ratio is 4: 1 (line2 of FIG. 5), the first stage sub-scalers 234 and 231 are output values of the seventh register 100g and the fifteenth register 100o, respectively. The second stage sub-scalers 236 and 233 bypass the output values of the first stage sub-scalers 234 and 231 so that the third stage sub-scaler 237 performs the seventh register 100g and the fifteenth stage. The average value of the output values of the register 100o is calculated and output.

스케일링 비율이 8:1이고 샘플링 비율이 2:1(도 5의 line1)인 경우에 제1단 서브 스케일러들(235, 234, 232, 231)이 각각 제3 레지스터(100c), 제7 레지스터(100g), 제11 레지스터(100k), 제15 레지스터(100o)의 출력값들을 바이패스하면, 이하의 서브 스케일러들(233, 236, 237)은 입력값들의 평균값을 산출하여 출력한다.When the scaling ratio is 8: 1 and the sampling ratio is 2: 1 (line1 in FIG. 5), the first stage sub-scalers 235, 234, 232, and 231 are respectively the third register 100c and the seventh register ( 100g), when the output values of the eleventh register 100k and the fifteenth register 100o are bypassed, the following sub-scalers 233, 236, and 237 calculate and output an average value of the input values.

도 10은 본 발명에 따른 이미지 처리 장치의 또 다른 실시예를 도시한 구성도이다. 도 9와 비교하면, 컬럼 디코더(270)는 화소 데이터 저장부(100)와 제1단 서브 스케일러(261, 262, 264, 265) 사이에 위치하며, 샘플링 비율에 따라 원 화소 데이터가 인가될 서브 스케일러를 결정한다. 즉, 상술한 실시예들과 달리 화소 데이터 저장부(100)와 제1단 서브 스케일러들간의 연결 경로는 가변적이다. 아울러, 서브 스케일러들(261 내지 267)은 가산기와 쉬프터로만 구성되어 있다. 이하에서는 상술한 구성의 컬럼 디코더를 이용한 스케일링 동작 및 샘플링 동작을 설명한다.10 is a configuration diagram showing still another embodiment of the image processing apparatus according to the present invention. 9, the column decoder 270 is positioned between the pixel data storage unit 100 and the first stage sub-scalers 261, 262, 264, and 265, and the sub-pixel to which the original pixel data is to be applied according to the sampling rate. Determine the scaler. That is, unlike the above-described embodiments, the connection path between the pixel data storage unit 100 and the first sub-scalers is variable. In addition, the subscalers 261 to 267 consist only of an adder and a shifter. Hereinafter, a scaling operation and a sampling operation using the column decoder having the above-described configuration will be described.

스케일링 비율이 2:1인 경우에 제1단 서브 스케일러(265)에는 인접한 한 쌍의 동종 화소 데이터가 입력되며, 나머지 제1단 서브 스케일러들(261, 262, 264)에는 화소 데이터가 입력되지 않거나 입력되더라도 그 결과값은 무시된다. 컬럼 디코 더(270)는 제1, 제3, 제5, 제7, 제9, 제11, 제13, 제15 레지스터(100a, 100c, 100e, 100g, 100i, 100k, 100m, 100o)의 출력값 중 인접한 두 레지스터의 출력값을 선택한다. 스케일링 비율이 4:1(샘플링 비율 2:1)인 경우에 컬럼 디코더(270)는 제3 레지스터(100c)와 제7 레지스터(100g)의 출력값을 선택한다. 스케일링 비율이 8:1(샘플링 비율 4:1)인 경우에 컬럼 디코더(270)는 제7 레지스터(100g)와 제15 레지스터(100o)의 출력값을 선택한다. 이상의 경우에서 선택된 출력값은 2개이므로, 이 출력값들은 제1단 서브 스케일러(265)에 인가된다.When the scaling ratio is 2: 1, a pair of adjacent homogeneous pixel data is input to the first stage sub-scaler 265, and no pixel data is input to the remaining first stage sub-scalers 261, 262, and 264. Even if entered, the result is ignored. The column decoder 270 outputs the first, third, fifth, seventh, ninth, eleventh, thirteenth, and fifteenth registers 100a, 100c, 100e, 100g, 100i, 100k, 100m, and 100o. Select the output value of two adjacent registers. When the scaling ratio is 4: 1 (sampling ratio 2: 1), the column decoder 270 selects output values of the third register 100c and the seventh register 100g. When the scaling ratio is 8: 1 (sampling ratio 4: 1), the column decoder 270 selects output values of the seventh register 100g and the fifteenth register 100o. In the above case, since the selected output value is two, these output values are applied to the first stage subscaler 265.

스케일링 비율이 4:1인 경우에 제1단 서브 스케일러들(265, 264)에는 인접한 4개의 동종 화소 데이터가 입력되며, 제1단 서브 스케일러들(265, 264)의 출력값에 대한 평균값은 제2단 서브 스케일러(266)에 의해 산출된다. 컬럼 디코더(270)는 제1, 제3, 제5 및 제7 레지스터(100a, 100c, 100e, 100g)의 출력값들을 선택한다. 스케일링 비율이 8:1(샘플링 비율이 2:1)인 경우에 컬럼 디코더(270)는 제3, 제7, 제11 및 제15 레지스터(100c, 100g, 100k, 100o)의 출력값을 선택한다. 이상의 경우에서 선택된 출력값은 4개이므로, 이 출력값들은 제1단 서브 스케일러(264, 265)에 각각 인가된다.When the scaling ratio is 4: 1, four adjacent pixel data are input to the first stage sub-scalers 265 and 264, and an average value of the output values of the first stage sub-scalers 265 and 264 is the second value. However, it is calculated by the subscaler 266. The column decoder 270 selects output values of the first, third, fifth, and seventh registers 100a, 100c, 100e, and 100g. When the scaling ratio is 8: 1 (sampling ratio is 2: 1), the column decoder 270 selects output values of the third, seventh, eleventh, and fifteenth registers 100c, 100g, 100k, and 100o. In the above case, since the selected output values are four, these output values are applied to the first stage subscalers 264 and 265, respectively.

상술한 바와 같이 본 발명에 따른 이미지 처리 장치는 다운 스케일링에 의한 화질 저하를 방지할 수 있으므로, 재현된 영상의 잡음 저하 및 화질이 개선된 이미지 스케일링이 가능해졌다.As described above, since the image processing apparatus according to the present invention can prevent the deterioration of image quality due to downscaling, it is possible to reduce the noise of the reproduced image and improve image scaling with improved image quality.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art to which the present invention pertains without departing from the spirit and scope of the present invention as set forth in the claims below It will be appreciated that modifications and variations can be made.

Claims (14)

원 화소 데이터를 다운 스케일링하는 이미지 처리 장치에 있어서,An image processing apparatus for downscaling original pixel data, 베이어 패턴의 원 화소 데이터를 저장하는 화소 데이터 저장부; 및A pixel data storage for storing original pixel data of a Bayer pattern; And 상기 원 화소 데이터에 포함된 복수의 동종 화소 데이터를 적어도 하나의 그룹으로 분류하여 그룹 평균값을 산출하고, 상기 원 화소 데이터에 동기되어 상기 그룹 평균값을 출력하는 다운 스케일러를 포함하는 이미지 처리 장치.And a down scaler configured to classify a plurality of homogeneous pixel data included in the original pixel data into at least one group, calculate a group average value, and output the group average value in synchronization with the original pixel data. 제1항에 있어서, 상기 그룹에 속한 동종 화소 데이터의 개수는 2의 멱승인 이미지 처리 장치.The image processing apparatus of claim 1, wherein the number of homogeneous pixel data belonging to the group is a power of two. 제1항에 있어서, 상기 다운 스케일러는 상기 그룹 평균값으로 상기 그룹에서 샘플링된 동종 화소 데이터들의 평균값을 출력하는 이미지 처리 장치.The image processing apparatus of claim 1, wherein the down scaler outputs an average value of homogeneous pixel data sampled in the group as the group average value. 제1항에 있어서, 상기 다운 스케일러는 상기 그룹에 속한 마지막 원 화소 데이터의 출력 주기에 상기 그룹 평균값을 출력하는 이미지 처리 장치.The image processing apparatus of claim 1, wherein the down scaler outputs the group average value in an output period of the last original pixel data belonging to the group. 원 화소 데이터를 다운 스케일링 하는 이미지 처리 장치에 있어서,An image processing apparatus for downscaling original pixel data, 순차적으로 입력된 베이어 패턴의 원 화소 데이터를 저장하는 화소 레지스터;A pixel register for storing original pixel data of a Bayer pattern sequentially input; 상기 원 화소 데이터 중 2개의 동종 화소 데이터의 평균값을 산출하는 제1 서브 스케일러;A first subscaler for calculating an average value of two homogeneous pixel data among the original pixel data; 상기 원 화소 데이터 중 4개의 동종 화소 데이터의 평균값을 산출하는 제2 서브 스케일러; 및A second sub-scaler for calculating an average value of four homogeneous pixel data among the original pixel data; And 상기 원 화소 데이터 중 인접한 8개의 동종 화소 데이터의 평균값을 산출하는 제3 서브 스케일러를 포함하는 이미지 처리 장치.And a third subscaler for calculating an average value of eight adjacent homogeneous pixel data among the original pixel data. 제5항에 있어서, 상기 제1 서브 스케일러의 출력값, 상기 제2 서브 스케일러의 출력값 및 상기 제3 서브 스케일러의 출력값 중 어느 하나를 선택하여 출력하는 멀티플렉서를 더 포함하는 이미지 처리 장치.The image processing apparatus of claim 5, further comprising a multiplexer configured to select and output any one of an output value of the first subscaler, an output value of the second subscaler, and an output value of the third subscaler. 제5항에 있어서, The method of claim 5, 상기 제1 서브 스케일러로 입력될 2개의 동종 화소 데이터를 선택하는 제1 및 제2 멀티플렉서;First and second multiplexers for selecting two homogeneous pixel data to be input to the first subscaler; 상기 제2 서브 스케일러로 입력될 4개의 동종 화소 데이터 중 2개를 선택하는 제3 및 제4 멀티플렉서; 및Third and fourth multiplexers for selecting two of four homogeneous pixel data to be input to the second sub-scaler; And 미리 설정된 샘플링 파라미터에 따라 상기 제1 서브 스케일러 및 상기 제2 서브 스케일러 중 어느 하나로 입력될 동종 화소 데이터를 선택하기 위해 상기 제1 내지 제4 멀티플렉서를 제어하는 샘플링 컨트롤러를 더 포함하는 이미지 처리 장치.And a sampling controller configured to control the first to fourth multiplexers to select homogeneous pixel data to be input to any one of the first subscaler and the second subscaler according to a preset sampling parameter. 원 화소 데이터를 다운 스케일링 하는 이미지 처리 장치에 있어서,An image processing apparatus for downscaling original pixel data, 순차적으로 입력된 베이어 패턴의 원 화소 데이터를 저장하는 화소 레지스터;A pixel register for storing original pixel data of a Bayer pattern sequentially input; 상기 원 화소 데이터 중 인접한 한 쌍의 동종 화소 데이터의 평균값을 산출하는 복수의 제1 서브 스케일러; 및A plurality of first subscalers for calculating an average value of a pair of adjacent pixel data among the original pixel data; And 상기 한 쌍의 제1 서브 스케일러의 출력값의 평균값을 산출하는 적어도 하나의 제2 서브 스케일러를 포함하는 이미지 처리 장치.And at least one second subscaler for calculating an average value of output values of the pair of first subscalers. 제8항에 있어서, 상기 제1 서브 스케일러의 출력값 및 상기 제2 서브 스케일러의 출력값 중 어느 하나를 선택하여 출력하는 제1 멀티플렉서를 더 포함하는 이미지 처리 장치.The image processing apparatus of claim 8, further comprising a first multiplexer configured to select and output any one of an output value of the first subscaler and an output value of the second subscaler. 제9항에 있어서, 상기 한 쌍의 제2 서브 스케일러의 출력값의 평균값을 산출하는 적어도 하나의 제3 서브 스케일러; 및10. The apparatus of claim 9, further comprising: at least one third subscaler for calculating an average value of output values of the pair of second subscalers; And 상기 제1 멀티플렉서의 출력값 및 상기 제3 서브 스케일러의 출력값 중 어느 하나를 선택하여 출력하는 제2 멀티플렉서를 더 포함하는 이미지 처리 장치.And a second multiplexer configured to select and output any one of an output value of the first multiplexer and an output value of the third subscaler. 제8항에 있어서, 상기 제1 서브 스케일러 및 상기 제2 서브 스케일러는 The method of claim 8, wherein the first sub-scaler and the second sub-scaler 한 쌍의 입력값을 합산하는 가산기; 및 An adder for summing a pair of input values; And 상기 가산기의 출력값을 오른쪽 자리 이동하는 쉬프터를 포함하는 이미지 처리 장치.And a shifter for shifting the output value of the adder to the right. 제11항에 있어서, 상기 제1 서브 스케일러 및 상기 제2 서브 스케일러는The method of claim 11, wherein the first sub-scaler and the second sub-scaler 상기 한 쌍의 입력값 중 어느 하나를 선택하는 제1 멀티플렉서; 및A first multiplexer for selecting any one of the pair of input values; And 상기 쉬프터의 출력값 및 상기 제2 멀티플렉서의 출력값 중 어느 하나를 선택하는 제3 멀티플렉서를 더 포함하는 이미지 처리 장치.And a third multiplexer for selecting any one of an output value of the shifter and an output value of the second multiplexer. 제11항에 있어서, The method of claim 11, 미리 설정된 샘플링 파라미터에 따라 상기 제1 서브 스케일러 및 상기 제2 서브 스케일러 중 어느 하나의 출력값을 변경하기 위해 상기 제1 멀티플렉서 및 상기 제2 멀티플렉서를 제어하는 샘플링 컨트롤러를 더 포함하는 이미지 처리 장치.And a sampling controller configured to control the first multiplexer and the second multiplexer to change an output value of any one of the first subscaler and the second subscaler according to a preset sampling parameter. 제8항에 있어서, The method of claim 8, 미리 설정된 샘플링 파라미터에 따라 상기 화소 레지스터와 상기 복수의 제1 서브 스케일러간 경로를 변경하기 위해 상기 제1 서브 스케일러로 입력될 동종 화소 데이터를 선택하는 컬럼 디코더를 더 포함하는 이미지 처리 장치.And a column decoder for selecting homogeneous pixel data to be input to the first sub-scaler to change a path between the pixel register and the plurality of first sub-scalers according to a preset sampling parameter.
KR1020050050377A 2005-06-13 2005-06-13 Apparatus for processing image KR100727626B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050050377A KR100727626B1 (en) 2005-06-13 2005-06-13 Apparatus for processing image

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050050377A KR100727626B1 (en) 2005-06-13 2005-06-13 Apparatus for processing image

Publications (2)

Publication Number Publication Date
KR20060129744A true KR20060129744A (en) 2006-12-18
KR100727626B1 KR100727626B1 (en) 2007-06-13

Family

ID=37810517

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050050377A KR100727626B1 (en) 2005-06-13 2005-06-13 Apparatus for processing image

Country Status (1)

Country Link
KR (1) KR100727626B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8675732B2 (en) 2007-08-06 2014-03-18 Samsung Electronics Co., Ltd. Method and apparatus of compressing image data

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110767159A (en) 2019-04-04 2020-02-07 昆山国显光电有限公司 Display panel driving method and device and display equipment

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002320235A (en) * 2001-04-19 2002-10-31 Fujitsu Ltd Cmos image sensor for generating reduced image signal by suppressing decrease in space resolution

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8675732B2 (en) 2007-08-06 2014-03-18 Samsung Electronics Co., Ltd. Method and apparatus of compressing image data

Also Published As

Publication number Publication date
KR100727626B1 (en) 2007-06-13

Similar Documents

Publication Publication Date Title
US7116358B1 (en) Image processing circuit of image input device
KR100657145B1 (en) Image sensor having scaler and image scaling method of image sensor
KR100855025B1 (en) Method and apparatus for downscaling a digital colour matrix image
US20120212673A1 (en) Method and System for Processing Video Data in a Multipixel Memory to Memory Compositor
US5659364A (en) Motion vector detection circuit
JP4317619B2 (en) Image processing device
JP4361991B2 (en) Image processing device
JP4136255B2 (en) Image processing apparatus and method
KR100727626B1 (en) Apparatus for processing image
US5307167A (en) Digital zooming system utilizing image buffers and employing an approximated bilinear interpolation method
US20060177148A1 (en) Image processing device, image processing program, and program-recording medium
EP2262254B1 (en) Repetitive object detecting device and method
US7149364B2 (en) Mean filter device and filtering method
US7196729B2 (en) AF evaluation value calculating device
JP2010256955A (en) Apparatus and method for detection of motion vector
JP2010283588A (en) High-definition video signal processor
US20020163594A1 (en) Simultaneous vertical spatial filtering and chroma conversion in video images
US6741294B2 (en) Digital signal processor and digital signal processing method
JP2004153848A (en) Image processing circuit for image input apparatus
JP3748446B2 (en) Image processing circuit of image input device
JPH1117931A (en) Pixel density converter
JP4424097B2 (en) Electronic zoom device
JP2005057529A (en) Method and apparatus for image processing, and program
KR100710688B1 (en) Image sensor
JP4438107B2 (en) Image signal processing device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140528

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150526

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180528

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190527

Year of fee payment: 13