KR20060127594A - 멀티 플라즈마 디스플레이 패널 - Google Patents
멀티 플라즈마 디스플레이 패널 Download PDFInfo
- Publication number
- KR20060127594A KR20060127594A KR1020050048783A KR20050048783A KR20060127594A KR 20060127594 A KR20060127594 A KR 20060127594A KR 1020050048783 A KR1020050048783 A KR 1020050048783A KR 20050048783 A KR20050048783 A KR 20050048783A KR 20060127594 A KR20060127594 A KR 20060127594A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- plasma display
- display panel
- substrate
- sustain
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims description 61
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 14
- 238000005192 partition Methods 0.000 claims description 11
- 239000011521 glass Substances 0.000 claims description 6
- 230000001681 protective effect Effects 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 3
- 238000000638 solvent extraction Methods 0.000 claims description 2
- 238000000034 method Methods 0.000 claims 8
- 230000000903 blocking effect Effects 0.000 abstract description 5
- 230000000694 effects Effects 0.000 description 3
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 229910052724 xenon Inorganic materials 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/46—Connecting or feeding means, e.g. leading-in conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/24—Sustain electrodes or scan electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
- H01J11/16—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided inside or on the side face of the spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/34—Vessels, containers or parts thereof, e.g. substrates
- H01J11/38—Dielectric or insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/34—Vessels, containers or parts thereof, e.g. substrates
- H01J11/40—Layers for protecting or enhancing the electron emission, e.g. MgO layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/22—Electrodes
- H01J2211/225—Material of electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Gas-Filled Discharge Tubes (AREA)
Abstract
본 발명의 멀티 플라즈마 디스플레이 패널은, 상호 접합되는 플라즈마 디스플레이 패널들 사이에서 전극단자들의 중첩을 방지하여 사이 간격을 저감시키고 블록킹 라인을 제거하는 것이다.
본 발명의 멀티 플라즈마 디스플레이 패널은, 제1 전극과 제2 전극으로 어드레스 방전 후 유지 방전으로 화상을 구현하고 직사각형의 4변을 가지며 복수로 구비되는 플라즈마 디스플레이 패널들을 포함한다. 이때, 각 플라즈마 디스플레이 패널의 1변으로 상기 제1 전극의 전극단자들이 인출된다. 상기 제1 전극의 전극단자들이 인출되는 인접 변으로 상기 제2 전극의 전극단자들이 인출된다. 상기 제1 전극의 전극단자들이 인출되는 반대측 변들끼리 상호 접합된다. 상기 제2 전극의 전극단자들이 인출되는 반대측 변들끼리 상호 접합된다.
플라즈마, 디스플레이, 멀티, 전극단자, 접합
Description
도1은 본 발명의 제1 실시예에 따른 멀티 플라즈마 디스플레이 패널의 사시도이다.
도2는 도1의 평면도이다.
도3은 도2의 Ⅲ-Ⅲ 선을 따라 절단한 단면도이다.
도4는 도3의 Ⅳ-Ⅳ 선을 따라 절단한 단면도이다.
도5는 전극의 배치 구조를 도시한 사시도이다.
도6은 본 발명의 제2 실시예에 따른 멀티 플라즈마 디스플레이 패널의 사시도이다.
본 발명은 멀티 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 상호 접합되는 플라즈마 디스플레이 패널(PDP: Plasma Display Panel)들 사이에서 전극단자들의 중첩을 방지하는 멀티 플라즈마 디스플레이 패널에 관한 것이다.
일반적으로 디스플레이 장치는 대형화되는 추세에 있다. 플라즈마 디스플레이 패널도 예외는 아니다. 하나의 글라스로 플라즈마 디스플레이 패널의 크기를 키 우는 데에는 한계가 있다. 따라서 일정 크기의 플라즈마 디스플레이 패널들을 연속적으로 접합하는 멀티 플라즈마 디스플레이 패널이 등장하고 있다.
플라즈마 디스플레이 패널은 3전극 구조로 이루어져 있다. 즉 이 플라즈마 디스플레이 패널은 어드레스전극과 유지전극 및 주사전극을 가진다. 플라즈마 디스플레이 패널의 4변에서, 어드레스전극이 1변으로 인출되고, 유지전극이 다른 1변으로 인출되며, 주사전극이 또 다른 1변으로 인출된다.
플라즈마 디스플레이 패널 4개를 사방으로 연속 접합하여 멀티 플라즈마 디스플레이 패널을 형성할 때, 플라즈마 디스플레이 패널에서 전극단자가 인출되는 변들이 상호 중첩된다.
이 전극단자들의 중첩은 플라즈마 디스플레이 패널들의 연결 간격을 증대시키고, 이로 인하여 블록킹 라인(blocking line)을 발생시킨다.
본 발명의 목적은 상호 접합되는 플라즈마 디스플레이 패널들 사이에서 전극단자들의 중첩을 방지하여 사이 간격을 저감시키고 블록킹 라인을 제거하는 멀티 플라즈마 디스플레이 패널을 제공하는 것이다.
본 발명에 따른 멀티 플라즈마 디스플레이 패널은, 제1 전극과 제2 전극으로 어드레스 방전 후 유지 방전으로 화상을 구현하고 직사각형의 4변을 가지며 복수로 구비되는 플라즈마 디스플레이 패널들을 포함한다. 이때, 각 플라즈마 디스플레이 패널의 1변으로 상기 제1 전극의 전극단자들이 인출된다. 상기 제1 전극의 전극단 자들이 인출되는 인접 변으로 상기 제2 전극의 전극단자들이 인출된다. 상기 제1 전극의 전극단자들이 인출되는 반대측 변들끼리 상호 접합된다. 상기 제2 전극의 전극단자들이 인출되는 반대측 변들끼리 상호 접합된다.
상기 제1 전극은, 유지 방전시 유지 펄스를 인가시키고, 어드레스 방전시 어드레스 펄스를 인가시키는 유지/어드레스 전극으로 형성된다.
상기 제2 전극은, 유지 방전시 유지 펄스를 인가시키고, 어드레스 방전시 스캔 펄스를 인가시키는 유지/주사 전극으로 형성된다.
상기 멀티 플라즈마 디스플레이 패널은, 4매의 플라즈마 디스플레이 패널을 포함하며, 상기 4매의 플라즈마 디스플레이 패널은, 사방으로 배치된다.
또한, 본 발명에 따른 멀티 플라즈마 디스플레이 패널은, 대향 배치되는 제1 기판 및 제2 기판, 상기 제1 기판과 제2 기판 사이에 방전공간을 구획하는 격벽층, 상기 격벽층의 방전공간 내에 형성되는 형광체층, 상기 제1 기판과 제2 기판 사이에서, 상기 방전공간의 일측을 둘러싸는 제1 전극, 및 상기 제1 전극과 양 기판의 수직 방향으로 이격 배치되고, 상기 방전공간의 다른 일측을 둘러싸는 제2 전극을 포함하고, 직사각형의 4변을 가지며 복수로 구비되는 플라즈마 디스플레이 패널들을 포함한다. 이때, 상기 제1 전극에 연결되는 전극단자들이 플라즈마 디스플레이 패널의 1변으로 인출된다. 상기 제1 전극단자들이 인출되는 인접 변으로 상기 제2 전극에 연결되는 전극단자들이 인출된다. 상기 제1 전극단자들이 인출되는 반대측 변들끼리 상호 접합된다. 상기 제2 전극단자들이 인출되는 반대측 변들끼리 상호 접합된다.
상기 제1 전극 및 제2 전극 각각은 상기 방전공간을 둘러싸는 원형으로 형성될 수 있다.
상기 방전공간은 가시광이 투과되는 제2 기판에 형성될 수 있다.
상기 제1 전극 및 제2 전극은 금속 전극으로 형성될 수 있다.
상기 제1 전극과 제2 전극은 유전층으로 매립될 수 있다.
상기 유전층은 상기 방전공간 내측면에 보호막으로 덮여질 수 있다.
상기 형광체층은 상기 제2 기판 측에 구비되는 방전공간의 내측에 투과형 형광체로 형성된다.
상기 제1 기판 및 제2 기판 중 적어도 어느 하나는 1장의 글라스로 형성될 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 붙였다.
도1은 본 발명의 제1 실시예에 따른 멀티 플라즈마 디스플레이 패널의 사시도이고, 도2는 도1의 평면도이다.
이 도면들을 참조하여 설명하면, 멀티 플라즈마 디스플레이 패널은 기본적으로 2매 이상의 플라즈마 디스플레이 패널들(110, 120, 130, 140)로 이루어진다. 본 실시예는 4매의 제1, 제2, 제3, 제4 플라즈마 디스플레이 패널들(110, 120, 130, 140)을 접합하여 형성된 멀티 플라즈마 디스플레이 패널을 예시한다.
이 제1, 제2, 제3, 제4 플라즈마 디스플레이 패널들(110, 120, 130, 140) 각각은 이웃하는 다른 플라즈마 디스플레이 패널들(110, 120, 130, 140)과 독립적으로 구동되어 화상을 구현한다.
이 제1, 제2, 제3, 제4 플라즈마 디스플레이 패널들(110, 120, 130, 140) 각각은 제1 전극(이하, "유지/어드레스전극"이라 한다)(131, 231, 331, 431)과 제2 전극(이하, "유지/주사전극"이라 한다)(132, 232, 332, 432)을 구비하여, 어드레스 방전으로 커질 방전공간(17)을 선택하고, 이후, 유지 방전으로 선택된 방전공간(17)에 화상을 구현한다.
이를 위하여, 유지/어드레스전극(131, 231, 331, 431)은 유지 방전시 유지 펄스를 인가시키고, 어드레스 방전시 어드레스 펄스를 인가시킨다. 유지/주사전극(132, 232, 332, 432)은 유지 방전시 유지 펄스를 인가시키고, 어드레스 방전시 스캔 펄스를 인가시킨다.
또한, 제1, 제2, 제3, 제4 플라즈마 디스플레이 패널(110, 120, 130, 140)들은 각각 장변과 단변을 가지는 직사각형의 4변을 가진다.
멀티 플라즈마 디스플레이 패널은 상기와 같이 형성되는 제1, 제2, 제3, 제4 플라즈마 디스플레이 패널들(110, 120, 130, 140)을 효과적으로 접합할 필요가 있다.
유지/어드레스전극들(131, 231, 331, 431)은 제1, 제2, 제3, 제4 플라즈마 디스플레이 패널(110, 210, 310, 410)의 단변과 나란한 방향(y 축 방향)으로 신장 형성되고, 장변 방향(x 축 방향)을 따라 각 방전공간(17)에 대응하여 배치된다.
이 유지/어드레스전극들(131, 231, 331, 431)을 인출하는 제1 전극단자들(131a, 231a, 331a, 431a)은 제1, 제2, 제3, 제4 플라즈마 디스플레이 패널(110, 120, 130, 140)의 1변으로 인출된다. 이 제1 전극단자들(131a, 231a, 331a, 431a)은 각각의 유연회로(131b, 231b, 331b, 431b)를 통하여 각각의 회로보드 어셈블리(미도시)에 연결된다.
유지/주사전극들(132, 232, 332, 432)을 인출하는 제2 전극단자들(132a, 232a, 332a, 432a)은 제1 전극단자들(131a, 231a, 331a, 431a)이 인출되는 인접 변으로 인출된다. 제1 전극단자들(131a, 231a, 331a, 431a)과 제2 전극단자들(132a, 232a, 332a, 432a)은 서로 인접하는 변으로, 즉 직각 방향으로 인출된다. 이 제2 전극단자들(132a, 232a, 332a, 432a)들은 각각의 유연회로(132b, 232b, 332b, 432b)를 통하여 각각의 회로보드 어셈블리에 연결된다.
즉, 제1 플라즈마 디스플레이 패널(110)은 제1 전극단자들(131a)을 +y 축 방향으로 인출하고, 제2 전극단자들(132a)을 +x 축 방향으로 인출한다. 제2 플라즈마 디스플레이 패널(120)은 제1 전극단자들(231a)을 +y 축 방향으로 인출하고, 제2 전극단자들(232a)을 -x 축 방향으로 인출한다. 제3 플라즈마 디스플레이 패널(130)은 제1 전극단자들(331a)을 -y 축 방향으로 인출하고, 제2 전극단자들(332a)을 +x 축 방향으로 인출한다. 제4 플라즈마 디스플레이 패널(140)은 제1 전극단자들(431a)을 -y 축 방향으로 인출하고, 제2 전극단자들(432a)을 -x 축 방향으로 인출한다.
제1, 제2, 제3, 제4 플라즈마 디스플레이 패널들(110, 210, 310, 410)은 제1 전극단자들(131a, 231a, 331a, 431a)이 인출되는 반대측 변들끼리 상호 접합되고, 제2 전극단자들(132a, 232a, 332a, 432a)이 인출되는 반대측 변들끼리 상호 접합된다. 제1 전극단자들(131a, 231a, 331a, 431a)과 제2 전극단자들(132a, 232a, 332a, 432a)은 각각 도시하지 않고 편의상 영역으로 표시한다(도2 참조).
즉, 제1 플라즈마 디스플레이 패널(110)은 제1 전극단자들(131a)이 인출되는 반대측 변으로 제3 플라즈마 디스플레이 패널(310)의 제1 전극단자들(331a)이 인출되는 반대측 변에 접합되고, 제2 전극단자들(132a)이 인출되는 반대측 변으로 제2 플라즈마 디스플레이 패널(210)의 제2 전극단자들(232a)이 인출되는 반대측 변에 접합된다.
제2 플라즈마 디스플레이 패널(210)은 제1 전극단자들(231a)이 인출되는 반대측 변으로 제4 플라즈마 디스플레이 패널(410)의 제1 전극단자들(431a)이 인출되는 반대측 변에 접합되고, 제2 전극단자들(232a)이 인출되는 반대측 변으로 제1 플라즈마 디스플레이 패널(110)의 제2 전극단자들(132a)이 인출되는 반대측 변에 접합된다.
제3 플라즈마 디스플레이 패널(310)은 제1 전극단자들(331a)이 인출되는 반대측 변으로 제1 플라즈마 디스플레이 패널(110)의 제1 전극단자들(131a)이 인출되는 반대측 변에 접합되고, 제2 전극단자들(332a)이 인출되는 반대측 변으로 제4 플라즈마 디스플레이 패널(410)의 제2 전극단자들(432a)이 인출되는 반대측 변에 접합된다.
제4 플라즈마 디스플레이 패널(410)은 제1 전극단자들(431a)이 인출되는 반대측 변으로 제2 플라즈마 디스플레이 패널(210)의 제1 전극단자들(231a)이 인출되는 반대측 변에 접합되고, 제2 전극단자들(432a)이 인출되는 반대측 변으로 제3 플라즈마 디스플레이 패널(310)의 제2 전극단자들(332a)이 인출되는 반대측 변에 접합된다.
이로 인하여, 4매의 제1, 제2, 제3, 제4 플라즈마 디스플레이 패널들(110, 210, 310, 410)은 사방으로 배치되어 접합된다.
이때, 제1, 제2, 제3, 제4 플라즈마 디스플레이 패널들(110, 210, 310, 410)의 접합부에는 전극들이 중첩되지 않는다. 즉 제1 전극단자들(131a, 231a, 331a, 431a)과 제2 전극단자들132a, 232a, 332a, 432a)은 멀티 플라즈마 디스플레이 패널의 4변으로 인출된다.
이로 인하여, 접합되는 제1, 제2, 제3, 제4 플라즈마 디스플레이 패널들(110, 210, 310, 410) 사이에 간격이 저감되고, 블로킹 라인이 방지된다.
상기와 같이 구성되는 제1, 제2, 제3, 제4 플라즈마 디스플레이 패널들(110, 210, 310, 410)은 제1 전극단자(131a, 231a, 331a, 431a)와 제2 전극단자(132a, 232a, 332a, 432a)의 인출 방향이 서로 다르고 그 내부 구조는 동일하다. 이하에서는 제1 플라즈마 디스플레이 패널(110)을 기준으로 설명하고, 플라즈마 디스플레이 패널(110)이라 한다.
도3은 도2의 Ⅲ-Ⅲ 선을 따라 절단한 단면도이다.
이 도면을 참조하면, 플라즈마 디스플레이 패널(110)은 소정의 간격으로 대 향 배치되는 제1 기판(10, 이하 "배면기판"이라 한다)과 제2 기판(20, 이하 "전면기판"이라 한다), 및 이 배면기판(10)과 전면기판(20) 사이에 구비되는 격벽층(16)을 포함한다.
이 격벽층(16)은 배면기판(10)과 전면기판(20) 사이에 다수의 방전공간(17)을 구획한다. 이 격벽층(16)은 본 실시예에서와 같이 전면기판(20)에 형성될 수 있고, 배면기판(10)에 형성될 수 있으며, 양 기판에 각각 분리 또는 일체로 형성될 수 있다.
또한, 방전공간(17)은 격벽층(16)을 구비하여 형성될 수 있고, 전면기판(20) 또는 배면기판(10)을 식각하여 형성될 수 있다. 도3은 전면기판(20)에 격벽층(16)을 구비하여 방전공간(17)을 형성하는 구성을 예시한다.
이 격벽층(16)은 방전공간(17)을 사각형 또는 육각형과 같이 다양한 형상으로 형성 가능하며, 본 실시예는 원통으로 형성되는 방전공간(17)을 예시하고 있다. 이 원통형 방전공간(17)은 이의 내주면에서 중심에 이르는 거리를 일정하게 한다.
이 방전공간(17)은 진공자외선을 흡수하여 가시광을 방출하는 형광체층(19)을 구비한다. 또한 방전공간(17)은 플라즈마 방전으로 진공자외선을 발생시킬 수 있도록 방전가스(일례로 네온(Ne)과 제논(Xe) 등을 포함하는 혼합가스)를 충전하고 있다.
이 형광체층(19)은 격벽층(16)에 의하여 형성되는 방전공간(17) 내면과 이 방전공간(17)을 형성하는 전면기판(20)에 형성된다. 이 형광체층(19)은 방전공간(17) 내부에서 진공자외선을 흡수하여 전면기판(20) 쪽으로 가시광을 투과시키는 투과형 형광체로 형성된다.
형광체층(19)은 또한 배면기판(10)에 형성되거나 양 기판에 모두 형성될 수 있다. 배면기판(10)에 형성되는 형광체층(미도시)은 내부에서 진공자외선을 흡수하여 전면기판(10) 쪽으로 가시광을 반사시키는 반사형 형광체로 형성되는 것이 바람직하다.
이 형광체층(19)에 충돌될 진공자외선을 플라즈마 방전으로 생성하여 화상을 구현하기 위하여, 각 방전공간(17)에 대응하는 유지/어드레스전극(131) 및 유지/주사전극(132)은 배면기판(10)과 전면기판(20) 사이에 구비된다.
이 유지/어드레스전극(131) 및 유지/주사전극(132)은 별도의 전극층(30)을 형성하여 양 기판(10, 20) 사이에 구비된다. 전극층(30)은 배면기판(10) 측에 구비되고, 격벽층(16)은 전면기판(20) 측에 구비된다.
도4는 도3의 Ⅳ-Ⅳ 선을 따라 절단한 단면도이고, 도5는 전극의 배치 구조를 도시한 사시도이다.
유지/어드레스전극(131)은 도시된 바와 같이 일 방향(y 축 방향)으로 이어지면서 y 축 방향으로 인접하는 방전공간(17)에 연속적으로 대응한다. 그리고, 다수의 유지/어드레스전극(131)들은 x 축 방향을 따라 x 축 방향으로 인접하는 방전공간(17)에 각각 대응하여 일정한 간격을 유지하면서 서로 나란히 배치된다.
또한, 유지/어드레스전극(131)은 배면기판(10) 측에서 방전공간(17)을 감싸고, 유지/주사전극(132)은 전면기판(10) 측에서의 방전공간(17)을 감싸는 구조로 형성된다.
이 유지/어드레스전극들(131)은 이에 인가되는 어드레스 펄스와 유지/주사전극(132)에 인가되는 스캔 펄스에 의하여, 하나의 방전공간(17)을 어드레싱 하도록 유지/주사전극(132)과 교차하는 방향으로 연속적으로 형성된다.
이 유지/주사전극(132)은 어드레스 방전으로 선택된 방전공간(17)에서 유지/어드레스전극(131) 각각에 교호적으로 인가되는 유지 펄스에 의하여 유지방전을 일으켜 화상을 구현한다. 이를 위하여 유지/어드레스전극(131)과 유지/주사전극(132)은 또한 전극층(30) 내에서 양 기판(10, 20)의 수직 방향(z 축 방향)으로 상호 이격 배치되어 상호 대칭 구조로 형성된다.
한편, 유지/어드레스전극(131) 및 유지/주사전극(132)은 이들에 인가되는 신호 전압에 따라 그 역할을 달리 수행할 수 있으므로 상기 전극과 전압 신호의 관계는 상기 전극에 상기 전압 신호가 인가되는 관계에 한정되지 않는다.
유지/어드레스전극(131)과 유지/주사전극(132)은 별도의 전극층(30)을 구비하여 방전공간(17)의 측방에 구비되므로 가시광을 차단하지 않기 때문에, 통전성이 우수한 금속 전극으로 형성될 수 있다.
이 유지/어드레스전극(131)과 유지/주사전극(132)은 유전층(34)으로 매립되어 상호 절연 구조를 형성한다. 이 유지/어드레스전극(131)과 유지/주사전극(132)을 매립하는 유전층(34)이 전극층(30)을 형성한다. 이 유전층(34)은 방전시 벽전하를 축적하기도 하지만, 각 전극들의 절연 구조를 형성한다. 유지/어드레스전극(131)과 유지/주사전극(132)의 외면에 형성되는 유전층(34)은 격벽층(16)의 구조에 대응하는 원통으로 방전공간(17)을 형성하는 것이 바람직하다.
이 유전층(34)이 격벽층(16)과 함께 방전공간(17)을 형성하므로 유전층(34)은 방전공간(17) 내측면에 보호막(36)으로 덮여지는 것이 바람직하다. 특히 보호막(36)은 방전공간(17)에서 일어나는 플라즈마 방전에 노출되는 부분에 형성될 수 있다. 이 보호막(36)은 유전층(34)을 보호하고 높은 이차전자 방출계수를 요구하지만, 가시광의 투과성을 가질 필요는 없다. 즉 유지/어드레스전극(131)과 유지/주사전극(132)이 전면기판(20) 및 배면기판(10)에 형성되는 것이 아니고 양 기판(10, 20) 사이에 구비되므로 이들 유지/어드레스전극(131)과 유지/주사전극(132)을 덮고 있는 유전층(34)에 도포되는 보호막(36)은 가시광 비투과성의 특성을 갖는 물질로 이루어질 수 있다. 이 보호막(36)의 일례로써, 가시광 비투과성 MgO는 가시광 투과성 MgO에 비하여 훨씬 높은 이차전자 방출계수(secondary electron emission coefficient) 값을 가지며, 따라서 방전개시전압을 더욱 낮출 수 있다.
도6은 본 발명의 제2 실시예에 따른 멀티 플라즈마 디스플레이 패널의 사시도이다.
이 멀티 플라즈마 디스플레이 패널은 전면기판(20)을 1장의 글라스로 형성한다. 전극층(30)이 별도로 형성되므로, 이 멀티 플라즈마 디스플레이 패널은 배면기판(10)에 전극층(30)을 부착하고, 이 전극층(30)에 전면기판(20)을 부착하는 공정을 통하여 제조될 수 있다.
또한, 이 멀티 플라즈마 디스플레이 패널은 배면기판(10)을 1장의 글라스로 형성할 수도 있고, 양 기판(10, 20) 모두를 1장의 글라스로 각각 형성할 수 있다.
이들 중 어떠한 경우라도, 제1, 제2, 제3, 제4 플라즈마 디스플레이 패널 (110, 210, 310, 410)들은 각각 독립적으로 구동된다.
이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형 또는 변경하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
이상 설명한 바와 같이 본 발명에 따른 멀티 플라즈마 디스플레이 패널은, 배면기판과 전면기판 사이에서 유지/어드레스전극과 유지/주사전극을 방전공간의 측 방에 대응하여 양 기판의 수직 방향으로 배치하여 2개의 전극으로 화상을 구현하는 플라즈마 디스플레이 패널들을 사용하고, 이 플라즈마 디스플레이 패널들을 전극단자들이 인출되지 않는 측 변으로 상호 접합함으로써, 플라즈마 디스플레이 패널들의 접합부에서 전극단자들이 중첩되는 것을 방지하는 효과가 있고, 이로 인하여 접합되는 사이 간격을 저감시키는 효과가 있으며, 블로킹 라인을 방지하는 효과가 있다.
Claims (13)
- 제1 전극과 제2 전극으로 어드레스 방전 후 유지 방전으로 화상을 구현하고 직사각형의 4변을 가지며 복수로 구비되는 플라즈마 디스플레이 패널들,상기 각 플라즈마 디스플레이 패널의 1변으로 상기 제1 전극의 전극단자들이 인출되고,상기 제1 전극의 전극단자들이 인출되는 인접 변으로 상기 제2 전극의 전극단자들이 인출되며,상기 제1 전극의 전극단자들이 인출되는 반대측 변들끼리 상호 접합되고,상기 제2 전극의 전극단자들이 인출되는 반대측 변들끼리 상호 접합되는 멀티 플라즈마 디스플레이 패널.
- 제1 항에 있어서,상기 제1 전극은,유지 방전시 유지 펄스를 인가시키고,어드레스 방전시 어드레스 펄스를 인가시키는유지/어드레스 전극으로 형성되는 멀티 플라즈마 디스플레이 패널.
- 제1 항에 있어서,상기 제2 전극은,유지 방전시 유지 펄스를 인가시키고,어드레스 방전시 스캔 펄스를 인가시키는유지/주사 전극으로 형성되는 멀티 플라즈마 디스플레이 패널.
- 제1 항에 있어서,상기 플라즈마 디스플레이 패널들은,4매의 플라즈마 디스플레이 패널을 포함하며,상기 4매의 플라즈마 디스플레이 패널은,사방으로 배치되는 멀티 플라즈마 디스플레이 패널.
- 대향 배치되는 제1 기판 및 제2 기판;상기 제1 기판과 제2 기판 사이에 방전공간을 구획하는 격벽층;상기 격벽층의 방전공간 내에 형성되는 형광체층;상기 제1 기판과 제2 기판 사이에서, 상기 방전공간의 일측을 둘러싸는 제1 전극; 및상기 제1 전극과 양 기판의 수직 방향으로 이격 배치되고, 상기 방전공간의 다른 일측을 둘러싸는 제2 전극을 포함하고,직사각형의 4변을 가지며 복수로 구비되는플라즈마 디스플레이 패널들과,상기 제1 전극에 연결되는 전극단자들이 플라즈마 디스플레이 패널의 1변으 로 인출되고,상기 제1 전극단자들이 인출되는 인접 변으로 상기 제2 전극에 연결되는 전극단자들이 인출되며,상기 제1 전극단자들이 인출되는 반대측 변들끼리 상호 접합되고,상기 제2 전극단자들이 인출되는 반대측 변들끼리 상호 접합되는 멀티 플라즈마 디스플레이 패널.
- 제5 항에 있어서,상기 플라즈마 디스플레이 패널들은 4매로 구성되어, 사방으로 접합되는 멀티 플라즈마 디스플레이 패널.
- 제5 항에 있어서,상기 제1 전극 및 제2 전극 각각은 상기 방전공간을 둘러싸는 원형으로 형성되는 멀티 플라즈마 디스플레이 패널.
- 제5 항에 있어서,상기 방전공간은 가시광이 투과되는 제2 기판에 형성되는 멀티 플라즈마 디스플레이 패널.
- 제5 항에 있어서,상기 제1 전극 및 제2 전극은 금속 전극으로 형성되는 멀티 플라즈마 디스플레이 패널.
- 제5 항에 있어서,상기 제1 전극과 제2 전극은 유전층으로 매립되는 멀티 플라즈마 디스플레이 패널.
- 제10 항에 있어서,상기 유전층은 상기 방전공간 내측면에 보호막으로 덮여지는 멀티 플라즈마 디스플레이 패널.
- 제5 항에 있어서,상기 형광체층은 상기 제2 기판 측에 구비되는 방전공간의 내측에 투과형 형광체로 형성되는 멀티 플라즈마 디스플레이 패널.
- 제5 항에 있어서,상기 제1 기판 및 제2 기판 중 적어도 하나는,1장의 글라스로 형성되는 멀티 플라즈마 디스플레이 패널.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050048783A KR100684843B1 (ko) | 2005-06-08 | 2005-06-08 | 멀티 플라즈마 디스플레이 패널 |
| CNB2006101513429A CN100538780C (zh) | 2005-06-08 | 2006-06-08 | 等离子体显示装置及显示图像的方法 |
| US11/449,081 US20060290596A1 (en) | 2005-06-08 | 2006-06-08 | Plasma display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050048783A KR100684843B1 (ko) | 2005-06-08 | 2005-06-08 | 멀티 플라즈마 디스플레이 패널 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060127594A true KR20060127594A (ko) | 2006-12-13 |
| KR100684843B1 KR100684843B1 (ko) | 2007-02-20 |
Family
ID=37566701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050048783A KR100684843B1 (ko) | 2005-06-08 | 2005-06-08 | 멀티 플라즈마 디스플레이 패널 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20060290596A1 (ko) |
| KR (1) | KR100684843B1 (ko) |
| CN (1) | CN100538780C (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110083920A (ko) * | 2010-01-15 | 2011-07-21 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 및 멀티 플라즈마 디스플레이 패널 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100863914B1 (ko) * | 2007-09-06 | 2008-10-17 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 장치 |
| EP2110801A3 (en) | 2008-04-15 | 2010-01-06 | Element Labs, Inc. | Isolating alignment and structural strength in LED display systems |
| US9400212B2 (en) | 2008-06-13 | 2016-07-26 | Barco Inc. | Smart pixel addressing |
| US8136277B2 (en) | 2008-06-13 | 2012-03-20 | Barco, Inc. | Alignment angle method and apparatus for a display |
| US8471468B2 (en) * | 2010-01-11 | 2013-06-25 | Lg Electronics Inc. | Plasma display panel and multi plasma display panel |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002241379A (ja) * | 1997-03-21 | 2002-08-28 | Dainippon Pharmaceut Co Ltd | ３−オキサジアゾリルキノキサリン誘導体 |
| US6188374B1 (en) * | 1997-03-28 | 2001-02-13 | Lg Electronics, Inc. | Plasma display panel and driving apparatus therefor |
| JP2000047636A (ja) * | 1998-07-30 | 2000-02-18 | Matsushita Electric Ind Co Ltd | Ａｃ型プラズマディスプレイ装置 |
| US6426595B1 (en) * | 1999-02-08 | 2002-07-30 | Sony Corporation | Flat display apparatus |
| US20020008678A1 (en) * | 2000-07-19 | 2002-01-24 | Rutherford James C. | Block driver circuit for plasma display panel |
| US7067979B2 (en) | 2001-10-02 | 2006-06-27 | Noritake Co., Limited | Gas-discharge display device and its manufacturing method |
| KR100482320B1 (ko) * | 2001-11-29 | 2005-04-13 | 엘지전자 주식회사 | 멀티패널을 이용한 플라즈마 디스플레이 장치 및 그제조방법 |
| KR100589243B1 (ko) * | 2003-08-27 | 2006-06-15 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 및 그의 모듈 |
-
2005
- 2005-06-08 KR KR1020050048783A patent/KR100684843B1/ko not_active IP Right Cessation
-
2006
- 2006-06-08 US US11/449,081 patent/US20060290596A1/en not_active Abandoned
- 2006-06-08 CN CNB2006101513429A patent/CN100538780C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110083920A (ko) * | 2010-01-15 | 2011-07-21 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 및 멀티 플라즈마 디스플레이 패널 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1901005A (zh) | 2007-01-24 |
| KR100684843B1 (ko) | 2007-02-20 |
| CN100538780C (zh) | 2009-09-09 |
| US20060290596A1 (en) | 2006-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1684322A1 (en) | Plasma display panel | |
| KR100684843B1 (ko) | 멀티 플라즈마 디스플레이 패널 | |
| JP4382707B2 (ja) | プラズマディスプレイパネル | |
| KR100627371B1 (ko) | 플라즈마 디스플레이 패널 | |
| US20060082307A1 (en) | Plasma display panel | |
| US20060076877A1 (en) | Plasma display panel and plasma display apparatus comprising electrode | |
| KR20070020886A (ko) | 플라즈마 디스플레이 패널 | |
| US20060164012A1 (en) | Plasma display panel (PDP) and flat panel display including the PDP | |
| KR100795808B1 (ko) | 플라즈마 디스플레이 패널 | |
| JP4368870B2 (ja) | プラズマディスプレイパネル | |
| JP2006147533A (ja) | プラズマディスプレイパネル | |
| US7453209B2 (en) | Plasma display panel having pairs of address electrodes between scan and sustain electrodes | |
| KR100751371B1 (ko) | 플라즈마 디스플레이 패널 | |
| KR20050029565A (ko) | 멀티 플라즈마 디스플레이 장치 | |
| JP2006216533A (ja) | プラズマディスプレイパネル | |
| JP2004311274A (ja) | プラズマディスプレイパネル | |
| KR100658750B1 (ko) | 플라즈마 디스플레이 패널 | |
| KR100696630B1 (ko) | 플라즈마 디스플레이 패널 | |
| US20060208639A1 (en) | Plasma display panel | |
| KR100728111B1 (ko) | 플라즈마 디스플레이 패널 및 그 구동방법 | |
| KR100739038B1 (ko) | 플라즈마 디스플레이 패널 | |
| US20070018578A1 (en) | Plasma display panel | |
| KR100733300B1 (ko) | 플라즈마 디스플레이 장치 | |
| KR100739593B1 (ko) | 플라즈마 디스플레이 패널 및 그 제조방법 | |
| KR100684782B1 (ko) | 플라즈마 디스플레이 패널 및 그 구동 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120127 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130122 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |