KR20060126272A - Plasma display apparatus - Google Patents

Plasma display apparatus Download PDF

Info

Publication number
KR20060126272A
KR20060126272A KR1020050048035A KR20050048035A KR20060126272A KR 20060126272 A KR20060126272 A KR 20060126272A KR 1020050048035 A KR1020050048035 A KR 1020050048035A KR 20050048035 A KR20050048035 A KR 20050048035A KR 20060126272 A KR20060126272 A KR 20060126272A
Authority
KR
South Korea
Prior art keywords
data
drive integrated
plasma display
integrated circuit
data drive
Prior art date
Application number
KR1020050048035A
Other languages
Korean (ko)
Inventor
강성호
한정관
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050048035A priority Critical patent/KR20060126272A/en
Publication of KR20060126272A publication Critical patent/KR20060126272A/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202Addressing of scan or signal lines
    • G09G2310/0216Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines

Abstract

A plasma display device is provided to restrict electric damage of a data drive IC(Integrated Circuit) by regulating the arrangement of data supplied to an address electrode corresponding to the data drive IC according to the magnitude of displacement current. A plasma display device includes a plasma display panel(600) having a plurality of address electrodes(X1~Xm); a data driving unit(601) having a plurality of data drive ICs(607a,607b,607c) for supplying data to the address electrodes; and a data control unit(606) for controlling the data supplied to the address electrode corresponding to the data drive ICs according to the displacement current of the data provided to the address electrodes corresponding to the data drive ICs, by controlling the data driving unit.

Description

플라즈마 디스플레이 장치{Plasma Display Apparatus}Plasma Display Apparatus {Plasma Display Apparatus}

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 도시한 도.1 is a diagram showing the structure of a typical plasma display panel.

도 2는 일반적인 플라즈마 디스플레이 패널에서 전극들의 배열 구조를 설명하기 위한 도.2 is a view for explaining an arrangement structure of electrodes in a typical plasma display panel.

도 3은 종래의 플라즈마 디스플레이 장치에서 데이터 드라이브 집적회로를 보다 상세히 설명하기 위한 도.3 is a view for explaining a data drive integrated circuit in a conventional plasma display device in more detail.

도 4는 어드레스 전극으로 데이터가 공급되는 경우에 발생하는 변위 전류를 개념적으로 설명하기 위한 도.4 is a diagram for conceptually explaining a displacement current generated when data is supplied to an address electrode.

도 5는 어드레스 전극(X)으로 공급되는 데이터의 패턴에 따라 결정되는 등가 캐패시턴스와 이에 따른 변위 전류(id)의 크기를 설명하기 위한 도.FIG. 5 is a diagram for explaining an equivalent capacitance determined according to a pattern of data supplied to the address electrode X, and the magnitude of the displacement current id accordingly.

도 6은 본 발명의 플라즈마 디스플레이 장치의 구조를 설명하기 위한 도.6 is a diagram for explaining the structure of a plasma display device of the present invention;

도 7은 복수의 데이터 드라이브 집적회로가 플라즈마 디스플레이 패널의 어드레스 전극과 전기적으로 접속되는 구조의 일례를 설명하기 위한 도.7 is a view for explaining an example of a structure in which a plurality of data drive integrated circuits are electrically connected to an address electrode of a plasma display panel.

도 8a 내지 도 8c는 하나의 데이터 드라이브 집적회로로부터 공급되는 데이터를 조절하는 방법을 설명하기 위한 도.8A to 8C are diagrams for explaining a method of adjusting data supplied from one data drive integrated circuit.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

600 : 플라즈마 디스플레이 패널 601 : 데이터 구동부600: plasma display panel 601: data driver

602 : 스캔 구동부 603 : 서스테인 구동부602: scan driver 603: sustain driver

604 : 데이터 정렬부 605 : 변위 전류 연산부604: data alignment unit 605: displacement current calculation unit

606 : 데이터 제어부606: data controller

607a, 607b, 607c : 데이터 드라이브 집적회로607a, 607b, 607c: Data Drive Integrated Circuits

본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel)에 관한 것으로, 어드레스 전극(X)으로 데이터를 공급하기 위한 데이터 구동부의 데이터 드라이브 집적회로로 공급되는 데이터의 변위 전류에 따라 데이터를 조절하여 데이터 드라이브 집적회로의 전기적 손상을 방지하는 플라즈마 디스플레이 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, wherein a data drive integrated circuit is controlled by adjusting data according to a displacement current of data supplied to a data drive integrated circuit of a data driver for supplying data to an address electrode (X). The present invention relates to a plasma display device that prevents electrical damage.

일반적으로 플라즈마 디스플레이 패널은 전면 패널과 후면 패널 사이에 형성된 격벽이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne), 헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시장치로서 각광받고 있다.In general, a plasma display panel is a partition wall formed between a front panel and a rear panel to form one unit cell, and each cell includes neon (Ne), helium (He), or a mixture of neon and helium (Ne + He) and An inert gas containing the same main discharge gas and a small amount of xenon is filled. When discharged by a high frequency voltage, the inert gas generates vacuum ultraviolet rays and emits phosphors formed between the partition walls to realize an image. Such a plasma display panel has a spotlight as a next generation display device because of its thin and light configuration.

도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 나타낸 도이다.1 illustrates a structure of a general plasma display panel.

도 1에 도시된 바와 같이, 플라즈마 디스플레이 패널은 화상이 디스플레이 되는 표시면인 전면 글라스(101)에 스캔 전극(102)과 서스테인 전극(103)이 쌍을 이뤄 형성된 복수의 유지전극쌍이 배열된 전면 패널(100) 및 배면을 이루는 후면 글라스(111) 상에 전술한 복수의 유지전극쌍과 교차되도록 복수의 어드레스 전극(113)이 배열된 후면 패널(110)이 일정거리를 사이에 두고 평행하게 결합된다.As shown in FIG. 1, a plasma display panel includes a front panel in which a plurality of sustain electrode pairs formed by pairing a scan electrode 102 and a sustain electrode 103 are arranged on a front glass 101 that is a display surface on which an image is displayed. The rear panel 110 on which the plurality of address electrodes 113 are arranged so as to intersect the plurality of sustain electrode pairs on the back glass 111 forming the back surface 100 and the rear surface is coupled in parallel with a predetermined distance therebetween. .

전면 패널(100)은 하나의 방전셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(102) 및 서스테인 전극(103), 즉 투명한 ITO 물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔 전극(102) 및 서스테인 전극(103)이 쌍을 이뤄 포함된다. 스캔 전극(102) 및 서스테인 전극(103)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 상부 유전체층(104)에 의해 덮혀지고, 상부 유전체층(104) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(105)이 형성된다.The front panel 100 is made of a scan electrode 102 and a sustain electrode 103, that is, a transparent electrode (a) formed of a transparent ITO material and a metal material to mutually discharge and maintain light emission of the cells in one discharge cell. The scan electrode 102 and the sustain electrode 103 provided as the bus electrode b are included in pairs. The scan electrode 102 and the sustain electrode 103 are covered by one or more upper dielectric layers 104 that limit the discharge current and insulate the electrode pairs, and to facilitate the discharge conditions on the upper dielectric layer 104 top surface. A protective layer 105 on which magnesium oxide (MgO) is deposited is formed.

후면 패널(110)은 복수개의 방전 공간 즉, 방전셀을 형성시키기 위한 스트라이프 타입(또는 웰 타입)의 격벽(112)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하여 진공자외선을 발생시키는 다수의 어드레스 전극(113)이 격벽(112)에 대해 평행하게 배치된다. 후면 패널(110)의 상측면에는 어드레스 방전시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광체(114)가 도포된다. 어드레스 전극(113)과 형광체(114) 사이에는 어드레스 전극(113)을 보호하기 위한 하부 유전체층(115)이 형성된다.The rear panel 110 is arranged such that a plurality of discharge spaces, that is, barrier ribs 112 of a stripe type (or well type) for forming discharge cells are maintained in parallel. In addition, a plurality of address electrodes 113 which perform address discharge to generate vacuum ultraviolet rays are arranged in parallel with the partition wall 112. On the upper side of the rear panel 110, R, G, and B phosphors 114 which emit visible light for image display during address discharge are coated. A lower dielectric layer 115 is formed between the address electrode 113 and the phosphor 114 to protect the address electrode 113.

이러한 구조의 플라즈마 디스플레이 패널은 방전셀이 매트릭스(Matrix) 배열 구조로 복수개가 형성된다. 이러한 방전셀은 스캔 전극 또는 서스테인 전극이 전술 한 어드레스 전극과 교차되는 지점에 형성되는데, 이와 같이 복수개의 방전셀을 매트릭스 배열구조로 형성하기 위한 전극 배열을 살펴보면 다음 도 2와 같다.In the plasma display panel having such a structure, a plurality of discharge cells are formed in a matrix arrangement. Such a discharge cell is formed at a point where the scan electrode or the sustain electrode intersects the above-described address electrode. The electrode arrangement for forming a plurality of discharge cells in a matrix array structure is as follows.

도 2는 일반적인 플라즈마 디스플레이 패널에서 전극들의 배열 구조를 설명하기 위한 도면이다.2 is a view for explaining an arrangement structure of electrodes in a general plasma display panel.

도 2에 도시된 바와 같이, 일반적인 플라즈마 디스플레이 패널(200)에서는 예컨대 스캔 전극(Y1~Yn)과 서스테인 전극(Z1~Zn)이 나란하게 배열되고, 이에 교차되도록 어드레스 전극(X1 내지 Xm)이 형성된다.As illustrated in FIG. 2, in a typical plasma display panel 200, for example, scan electrodes Y1 to Yn and sustain electrodes Z1 to Zn are arranged side by side, and address electrodes X 1 to Xm are arranged to intersect with each other. Is formed.

이러한 전극 배열 구조를 갖는 플라즈마 디스플레이 패널(200)의 각각의 전극들에 소정의 구동 신호를 인가하기 위한 소정의 구동부들이 연결된다. 이에 따라 전술한 구동부들에 의해 플라즈마 디스플레이 패널(200)의 전극들에 구동신호가 인가되어 화상을 구현하게 된다. 이와 같이 플라즈마 디스플레이 패널(200)에 구동부들이 결합된 것을 플라즈마 디스플레이 장치라 한다.Predetermined driving units for applying a predetermined driving signal to the electrodes of the plasma display panel 200 having the electrode array structure are connected. Accordingly, a driving signal is applied to the electrodes of the plasma display panel 200 by the driving units described above to implement an image. The driving units coupled to the plasma display panel 200 are referred to as plasma display apparatuses.

이와 같은 전극 배열구조에서 전술한 어드레스 전극(X)으로는 어드레스 기간에 데이터가 공급되는데, 이러한 데이터는 데이터 구동부의 데이터 드라이브 집적회로에 의해 공급된다. 이러한 데이터 드라이브 집적회로에 관해 도 3을 참조하여 살펴보면 다음과 같다.In this electrode array structure, data is supplied to the address electrode X described above in an address period, and this data is supplied by a data drive integrated circuit of the data driver. This data drive integrated circuit will be described with reference to FIG. 3.

도 3은 종래의 플라즈마 디스플레이 장치에서 데이터 드라이브 집적회로를 보다 상세히 설명하기 위한 도면이다.3 is a view for explaining a data drive integrated circuit in a conventional plasma display device in more detail.

도 3에 도시된 바와 같이, 플라즈마 디스플레이 패널(300)의 어드레스 전극 (X) 중 소정 영역, 예컨대 도 3과 같이 A영역(301)의 어드레스 전극(X)으로 부호 302의 데이터 드라이브 집적회로가 어드레스 기간에 데이터를 공급한다. 이러한 데이터 드라이브 집적회로(302)는 복수의 채널, 예컨대 1번 채널부터 7번 채널까지의 채널을 포함하고, 이러한 복수의 채널이 각각 하나씩의 어드레스 전극(X), 예컨대 X1어드레스 전극부터 X7어드레스 전극까지의 어드레스 전극(X) 전기적으로 접속되어 데이터를 공급하게 된다.As shown in FIG. 3, the data drive integrated circuit 302 denotes an address of a predetermined region among the address electrodes X of the plasma display panel 300, for example, the address electrode X of the region A 301 as shown in FIG. 3. Feed the data over time. The data drive integrated circuit 302 includes a plurality of channels, for example, channels 1 to 7, each of which includes one address electrode X, for example, an X 1 address electrode to X 7. The address electrode X up to the address electrode is electrically connected to supply data.

이렇게 데이터 드라이브 집적회로(302)로부터 각각의 어드레스 전극(X)으로 데이터가 공급되는 경우에, 공급되는 데이터에 의해 변위 전류(id)가 발생하게 되는데, 이를 도 4를 참조하여 개념적으로 살펴보면 다음과 같다.When data is supplied from the data drive integrated circuit 302 to each of the address electrodes X, the displacement current id is generated by the supplied data, which is conceptually described with reference to FIG. 4. same.

도 4는 어드레스 전극으로 데이터가 공급되는 경우에 발생하는 변위 전류를 개념적으로 설명하기 위한 도면이다.4 is a diagram for conceptually explaining a displacement current generated when data is supplied to an address electrode.

도 4에 도시된 바와 같이, 플라즈마 디스플레이 패널에서는 어드레스 전극(X)간에 등가적인 캐패시턴스(Capacitance)가 형성되고, 또한 어드레스전극(X)과 스캔 전극(Y)사이와 어드레스 전극(X)과 서스테인 전극(Z)사이에도 등가적이 캐패시턴스가 형성된다.As shown in FIG. 4, in the plasma display panel, an equivalent capacitance is formed between the address electrodes X, and between the address electrode X and the scan electrode Y, and the address electrode X and the sustain electrode. An equivalent capacitance is also formed between (Z).

예를 들면 도 4와 같이, 유지 전극쌍, 예컨대 도 4와 같은 서로 나란한 스캔 전극(YA)과 서스테인 전극(ZA)이 어드레스 전극(XA, XB)과 교차하는 지점에서 각각 하나씩의 방전셀이 형성된다. 여기서, 전술한 어드레스 전극(XA)과 스캔 전극(YA)의 사이에 소정 크기의 커패시턴스를 갖는 커패시터(C1)가 등가적으로 형성된다. 또한 어드레스 전극(XA)과 서스테인 전극(ZA)의 사이에 소정 크기의 커패시턴스를 갖는 커패시터(C2)가 등가적으로 형성된다. 또한, XA어드레스 전극과 XB어드레스 전극의 사이에서도 소정 크기의 커패시턴스를 갖는 커패시터(C3)가 등가적으로 형성된다.For example, as shown in FIG. 4, a pair of sustain electrodes, for example, one at a point where the parallel scan electrodes Y A and the sustain electrodes Z A as shown in FIG. 4 intersect the address electrodes X A and X B , respectively. Discharge cells are formed. Here, the capacitor C1 having a capacitance of a predetermined size is equivalently formed between the above-described address electrode X A and the scan electrode Y A. In addition, a capacitor C2 having a capacitance of a predetermined size is equivalently formed between the address electrode X A and the sustain electrode Z A. In addition, a capacitor C3 having a capacitance of a predetermined size is equivalently formed between the X A address electrode and the X B address electrode.

이와 같이, 플라즈마 디스플레이 패널의 하나의 방전셀은 등가적으로 소정 크기의 캐패시턴스(Capacitance)를 갖는 캐패시터로 해석된다.As such, one discharge cell of the plasma display panel is equivalently interpreted as a capacitor having a capacitance of a predetermined size.

이러한 플라즈마 디스플레이 패널의 구동 시 하나의 어드레스 전극(X)에서 흐르는 변위 전류(id)는 방전셀의 등가 캐패시턴스와 단위 시간당 전압의 변화율에 따라 결정된다.The displacement current id flowing through one address electrode X when the plasma display panel is driven is determined according to the equivalent capacitance of the discharge cell and the change rate of the voltage per unit time.

이러한 변위 전류(id)는 일반적으로 다음의 수학식 1에 의해 결정된다.This displacement current id is generally determined by the following equation (1).

변위 전류(id) = C(캐패시턴스) × dV/dtDisplacement current (id) = C (capacitance) × dV / dt

이러한 수학식 1을 보다 자세히 살펴보면 시간(t)당 전압(V)의 변화율이 일정하다고 가정할 때 흐르는 변위 전류(id)는 등가 캐패시턴스(C)값에 의해 결정된다는 것을 알 수 있다. 즉, 등가 캐패시턴스(C)값이 증가하면 변위 전류(id)가 증가하고, 반대로 등가 캐패시턴스(C)값이 감소하면 변위 전류(id)는 감소한다.Looking more closely at Equation 1, it can be seen that the displacement current id flowing when the change rate of the voltage V per time t is constant is determined by the equivalent capacitance C value. That is, when the equivalent capacitance C value increases, the displacement current id increases. On the contrary, when the equivalent capacitance C value decreases, the displacement current id decreases.

여기서, 전술한 등가 캐패시턴스(C)는 어드레스 전극(X)으로 공급되는 데이터의 패턴에 따라 결정된다. 이와 같이, 데이터 패턴에 따라 결정되는 등가 캐패시 턴스(C)를 도 5를 참조하여 살펴보면 다음과 같다.The equivalent capacitance C described above is determined according to a pattern of data supplied to the address electrode X. FIG. As described above, the equivalent capacitance C determined according to the data pattern will be described with reference to FIG. 5.

도 5는 어드레스 전극(X)으로 공급되는 데이터의 패턴에 따라 결정되는 등가 캐패시턴스와 이에 따른 변위 전류(id)의 크기를 설명하기 위한 도면이다.FIG. 5 is a diagram for describing an equivalent capacitance determined according to a pattern of data supplied to the address electrode X and a magnitude of the displacement current id.

도 5에 도시된 바와 같이, 어드레스 전극(X)으로 공급되는 데이터의 패턴이 오프(Off) 데이터와 온(On) 데이터가 반복 스위칭(Switching)되는 경우, 즉 오프셀(500)과 온셀(501)이 규칙적으로 반복되는 경우에, 이러한 가로 방향으로 온셀과 오프셀 사이에 전압차가 발생하여 Cb등가 캐패시턴스가 형성되고, 세로 방향으로 온셀과 오프셀 사이에 전압차가 발생하여 Ca등가 캐패시턴스가 각각 형성된다.As shown in FIG. 5, when the pattern of data supplied to the address electrode X is repeatedly switched off and on data, that is, the off cell 500 and the on cell 501. Is repeated regularly, a voltage difference is generated between the on-cell and the off-cell in this transverse direction, and a Cb equivalent capacitance is formed, and a voltage difference is generated between the on-cell and the off-cell in the longitudinal direction, thereby forming Ca equivalent capacitance, respectively. .

이에 따라, 이러한 도 5의 총 등가 캐패시턴스는 세로 방향으로 총 9번의 데이터의 스위칭이 발생하여 9Ca의 등가 캐패시턴스가 형성되고, 가로 방향으로 총 8번의 전압차로 인해 8Cb의 등가 캐패시턴스가 형성된다. 결국 도 5의 총 등가 캐패시턴스는 9Ca + 8Cb이다.Accordingly, the total equivalent capacitance of FIG. 5 generates a total of nine data switchings in the vertical direction, thereby forming an equivalent capacitance of 9Ca, and an equivalent capacitance of 8Cb is formed due to a total of eight voltage differences in the horizontal direction. As a result, the total equivalent capacitance of FIG. 5 is 9Ca + 8Cb.

따라서 도 5의 데이터 패턴의 경우에 흐르는 변위 전류(id)는 최대, 즉 (9Ca + 8Cb) × dV/dt이다.Therefore, the displacement current id flowing in the case of the data pattern of FIG. 5 is maximum, that is, (9Ca + 8Cb) x dV / dt.

이러한 도 5와 같은 데이터의 패턴의 경우에 순간적으로 (9Ca + 8Cb) × dV/dt 와 같은 과도한 변위 전류가 하나의 데이터 드라이브 집적회로에 흐르게 되고, 이에 따라 데이터 드라이브 집적회로가 전기적 손상을 입게 되는 문제점이 있다.In the case of the data pattern as shown in FIG. 5, excessive displacement current such as (9Ca + 8Cb) × dV / dt flows in one data drive integrated circuit, thereby causing electrical damage to the data drive integrated circuit. There is a problem.

이러한 문제점을 해결하기 위해 종래에는 도 5와 같은 데이터 패턴이 입력되는 경우에 영상의 게인(Gain)을 감소시켜 데이터 드라이브 집적회로의 전기적 손상 을 방지하고자 하였다. 그러나 이와 같이 게인을 감소시키는 방법은 화면 전체의 휘도를 감소시키는 문제를 유발하여 불리하다. 즉 하나의 플라즈마 디스플레이 패널에는 복수개의 데이터 드라이브 집적회로, 예를 들면 총 14개의 데이터 드라이브 집적회로가 장착되는데, 도 5와 같은 데이터 패턴이 전술한 총 14개의 데이터 드라이브 집적회로 중 특정한 하나의 데이터 드라이브 집적회로로 공급되고, 나머지 13개의 데이터 드라이브 집적회로로는 일반적인 데이터 패턴이 입력되는 경우에도 하나의 데이터 드라이브 집적회로의 전기적 손상을 방지하기 위해 화면 전체의 게인을 감소시킴으로써 화질을 악화시키는 것이다.In order to solve this problem, in the related art, when a data pattern as shown in FIG. 5 is input, a gain of an image is reduced to prevent electrical damage of a data drive integrated circuit. However, this method of reducing gain is disadvantageous because it causes a problem of reducing the luminance of the entire screen. That is, one plasma display panel is equipped with a plurality of data drive integrated circuits, for example, a total of 14 data drive integrated circuits. The data pattern shown in FIG. 5 has a specific data drive among the 14 data drive integrated circuits described above. It is supplied to an integrated circuit, and even if a general data pattern is input to the remaining 13 data drive integrated circuits, the image quality is deteriorated by reducing the gain of the entire screen to prevent electrical damage of one data drive integrated circuit.

이러한 문제점을 해결하기 위해 본 발명은 각각의 데이터 드라이버 집적회로에 의해 어드레스 전극(X)으로 공급되는 데이터의 패턴에 따라 해당 데이터 드라이브 집적회로에 의해 어드레스 전극(X)으로 공급되는 데이터를 조절하여 데이터 드라이브 집적회로의 전기적 손상을 방지하면서도 화질을 악화를 방지하는 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.In order to solve this problem, the present invention adjusts the data supplied to the address electrode X by the data drive integrated circuit according to the pattern of the data supplied to the address electrode X by each data driver integrated circuit. It is an object of the present invention to provide a plasma display device that prevents deterioration of image quality while preventing electrical damage of a drive integrated circuit.

상기한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 장치는 복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널과, 복수의 어드레스 전극에 데이터를 공급하기 위한 데이터 드라이브 집적회로를 복수개로 포함하는 데이터 구동부 및 데이터 구동부를 제어하여, 복수의 데이터 드라이브 집적회로에 대응하는 어드레스 전극으로 공급되는 데이터의 변위 전류에 따라 복수의 데이터 드라이브 집적회로에 대응하는 어드레스 전극으로 공급되는 데이터를 조절하는 데이터 제어부를 포함하는 것을 특징으로 한다,The plasma display apparatus of the present invention for achieving the above object is a data display unit and a data driver including a plasma display panel including a plurality of address electrodes, a plurality of data drive integrated circuit for supplying data to the plurality of address electrodes And controlling the data to adjust the data supplied to the address electrodes corresponding to the plurality of data drive integrated circuits according to the displacement current of the data supplied to the address electrodes corresponding to the plurality of data drive integrated circuits. ,

또한, 데이터 제어부는 복수의 데이터 드라이브 집적회로 중 대응하는 어드레스 전극으로 공급되는 데이터의 변위 전류가 미리 설정한 임계 전류 이상인 데이터 드라이브 집적회로에서 대응하는 어드레스 전극으로 공급되는 데이터의 순서를 재배열하는 것을 특징으로 한다.Further, the data controller may rearrange the order of the data supplied to the corresponding address electrodes in the data drive integrated circuit in which the displacement current of the data supplied to the corresponding address electrodes among the plurality of data drive integrated circuits is equal to or greater than a preset threshold current. It features.

또한, 데이터 제어부는 복수의 데이터 드라이브 집적회로 중 대응하는 어드레스 전극으로 공급되는 데이터의 변위 전류가 미리 설정한 임계 전류 이상인 데이터 드라이브 집적회로에서 대응하는 어드레스 전극으로의 데이터의 공급을 차단하는 것을 특징으로 한다.The data controller may block supply of data to the corresponding address electrode in the data drive integrated circuit having a displacement current of the data supplied to the corresponding address electrode among the plurality of data drive integrated circuits equal to or greater than a predetermined threshold current. do.

또한, 데이터 제어부는 복수의 데이터 드라이브 집적회로 중 대응하는 어드레스 전극으로 공급되는 데이터의 변위 전류가 미리 설정한 임계 전류 이상인 데이터 드라이브 집적회로에서 대응하는 모든 어드레스 전극으로 데이터를 공급하는 것을 특징으로 한다.The data controller may supply data to all the address electrodes of the data drive integrated circuit in which the displacement current of the data supplied to the corresponding address electrodes of the plurality of data drive integrated circuits is equal to or greater than a predetermined threshold current.

이하 첨부된 도면을 참조하여 본 발명의 플라즈마 디스플레이 장치를 상세히 설명한다.Hereinafter, a plasma display device of the present invention will be described in detail with reference to the accompanying drawings.

도 6은 본 발명의 플라즈마 디스플레이 장치의 구조를 설명하기 위한 도면이다.6 is a view for explaining the structure of the plasma display device of the present invention.

도 6을 살펴보면, 본 발명의 플라즈마 디스플레이 장치는 스캔 전극(Y1 내지 Yn) 및 서스테인 전극(Z)과, 스캔 전극 및 서스테인 전극(Z)과 교차하는 복수의 어드레스 전극(X1 내지 Xm)을 포함하고, 리셋 기간, 어드레스 기간 및 서스테인 기간에 어드레스 전극(X1 내지 Xm), 스캔 전극(Y1 내지 Yn) 및 서스테인 전극(Z)에 구동 펄스가 인가되는 적어도 하나 이상의 서브필드의 조합에 의하여 프레임으로 이루어지는 화상을 표현하는 플라즈마 디스플레이 패널(600)과, 플라즈마 디스플레이 패널(600)에 형성된 어드레스 전극들(X1 내지 Xm)에 데이터를 공급하기 위한 데이터 구동부(601)와, 스캔 전극들(Y1 내지 Yn)을 구동하기 위한 스캔 구동부(602)와, 공통전극인 서스테인 전극들(Z)을 구동하기 위한 서스테인 구동부(603)와, 서브필드 맵핑된 영상 데이터를 공급받아 재정렬하는 데이터 정렬부(604)와, 데이터 정렬부(604)가 정렬한 영상 데이터의 변위 전류(id)를 연산하기 위한 변이 전류 연산부(605)와, 전술한 변위 전류 연산부(605)가 연산한 변위 전류에 따라 데이터의 공급을 제어하는 데이터 제어부(606)와, 전술한 데이터 구동부(601)에 포함되어 플라즈마 디스플레이 패널(600)의 어드레스 전극(X)과 전기적으로 접속되어, 전술한 어드레스 전극(X)으로 데이터를 공급하기 위한 복수의 데이터 드라이브 집적회로(607a, 607b, 607c)를 포함한다.Referring to FIG. 6, in the plasma display device of the present invention, the scan electrodes Y 1 to Yn and the sustain electrode Z, and the plurality of address electrodes X 1 to Xm intersecting the scan electrodes and the sustain electrode Z are illustrated. And a combination of at least one subfield in which a driving pulse is applied to the address electrodes X 1 to Xm, the scan electrodes Y 1 to Yn, and the sustain electrode Z in the reset period, the address period and the sustain period. Plasma display panel 600 representing an image made of a frame, data driver 601 for supplying data to address electrodes X 1 to Xm formed in plasma display panel 600, and scan electrodes Y and 1 to Yn), the scan driver 602 for driving the common electrode and the sustain electrode (Z) sustain driver 603 for driving the re-received subfield supplies the image data mapped The data alignment unit 604 to be arranged, the shift current calculator 605 for calculating the displacement current id of the image data aligned by the data alignment unit 604, and the displacement current calculator 605 described above. The data control unit 606 for controlling the supply of data in accordance with the displacement current and the data driver 601 described above are electrically connected to the address electrode X of the plasma display panel 600, and thus the above-described address electrode ( X) a plurality of data drive integrated circuits 607a, 607b, 607c for supplying data.

여기서, 전술한 플라즈마 디스플레이 패널(600)은 전면 패널(미도시)과 후면 패널(미도시)이 일정한 간격을 두고 합착되고, 다수의 전극들 예를 들어, 스캔 전극(Y1 내지 Yn) 및 서스테인 전극(Z)을 포함하는 유지 전극이 복수 개 형성되고, 또 한 스캔 전극들(Y1 내지 Yn) 및 서스테인 전극(Z)을 포함하는 유지 전극과 교차 되게 어드레스 전극(X1 내지 Xm)이 형성된다.Here, the aforementioned plasma display panel 600 is bonded to the front panel (not shown) and the rear panel (not shown) at regular intervals, and a plurality of electrodes, for example, scan electrodes (Y 1 to Yn) and sustain. A plurality of sustain electrodes including the electrodes Z are formed, and the address electrodes X 1 through Xm are formed to intersect the sustain electrodes including the scan electrodes Y 1 to Yn and the sustain electrode Z. do.

스캔 구동부(602)는 리셋 기간의 셋업 기간 동안 상승 램프 파형(Ramp-up)을 스캔 전극들(Y1 내지 Yn)로 공급하고, 또한 셋 다운 펄스 제어부(501)의 제어 하에 리셋 기간의 셋다운 기간 동안 하강 램프 파형(Ramp-down)을 스캔 전극들(Y1 내지 Yn)에 공급한다. 또한, 스캔 구동부(602)는 어드레스 기간 동안 스캔 전압(-Vy)의 스캔 펄스(Sp)를 스캔 전극들(Y1 내지 Yn)에 순차적으로 공급하고, 서스테인 구간 동안에는 서스테인 펄스(SUS)를 스캔전극 들(Y1 내지 Yn)에 공급한다.The scan driver 602 supplies the rising ramp waveform Ramp-up to the scan electrodes Y 1 to Yn during the setup period of the reset period, and also under the control of the set down pulse control unit 501, the set down period of the reset period. While the ramp ramp Ramp-down is supplied to the scan electrodes (Y 1 to Yn). In addition, the scan driver 602 sequentially supplies the scan pulse Sp of the scan voltage (-Vy) to the scan electrodes Y 1 to Yn during the address period, and supplies the sustain pulse SUS during the sustain period. To Y (Y 1 to Yn).

서스테인 구동부(603)는 타이밍 컨트롤부(미도시)의 제어 하에 셋다운 기간 또는 어드레스 기간 중 하나 이상의 기간 동안 바이어스 전압(Vz)을 서스테인 전극(Z)들에 공급하고 서스테인 기간 동안 스캔 구동부(602)와 교대로 동작하여 서스테인 펄스(SUS)를 서스테인 전극(Z)들에 공급하게 된다.The sustain driver 603 supplies the bias voltage Vz to the sustain electrodes Z during at least one of a set down period and an address period under the control of a timing controller (not shown), and the scan driver 602 and the sustain driver 602 during the sustain period. Alternatingly, the sustain pulses SUS are supplied to the sustain electrodes Z.

데이터 정렬부(604)에는 도시하지 않은 역 감마 보정회로, 오차확산회로 등에 의해 역 감마보정 및 오차확산된 후, 서브필드 맵핑 회로에 의해 각 서브필드에 맵핑된 영상 데이터가 공급되고, 이렇게 공급된 서브필드 맵핑된 영상 데이터를 재정렬한다.After the inverse gamma correction and error diffusion are performed by an inverse gamma correction circuit, an error diffusion circuit, or the like, the data alignment unit 604 is supplied with image data mapped to each subfield by the subfield mapping circuit. Reorder the subfield mapped image data.

변위 전류 연산부(605)에는 전술한 데이터 정렬부(604)가 재정렬한 영상 데이터의 변위 전류(id)를 연산한다. 여기서 전술한 변위 전류 연산부(605)는 데이터 구동부(601)에 포함되는 복수의 데이터 드라이브 집적회로(607a, 607b, 607c) 각각을 통해 이러한 데이터 드라이브 집적회로(607a, 607b, 607c)에 대응하는 플라즈마 디스플레이 패널(600)의 어드레스 전극(X)에 공급되는 영상 데이터의 변위 전류를 연산한다.The displacement current calculator 605 calculates the displacement current id of the realigned image data by the data alignment unit 604 described above. Here, the above-described displacement current calculator 605 corresponds to the data drive integrated circuits 607a, 607b, and 607c through the plurality of data drive integrated circuits 607a, 607b, and 607c included in the data driver 601. The displacement current of the image data supplied to the address electrode X of the display panel 600 is calculated.

이러한 변위 전류 연산부(605)의 동작은 이후의 도 7의 설명에서 보다 명확히 될 것이다.The operation of the displacement current calculator 605 will be more apparent in the following description of FIG. 7.

데이터 제어부(606)는 전술한 복수의 데이터 드라이브 집적회로(607a, 607b, 607c)에 대응하는 어드레스 전극(X)으로 공급되는 데이터의 변위 전류에 따라 복수의 데이터 드라이브 집적회로(607a, 607b, 607c)에 대응하는 어드레스 전극(X)으로 공급되는 데이터를 조절한다.The data controller 606 stores the plurality of data drive integrated circuits 607a, 607b, and 607c according to the displacement current of the data supplied to the address electrodes X corresponding to the plurality of data drive integrated circuits 607a, 607b, and 607c described above. Data supplied to the address electrode X corresponding to the &quot;

데이터 구동부(601)는 복수의 어드레스 전극(X)에 데이터를 공급하기 위한 복수개의 데이터 드라이브 집적회로(607a, 607b, 607c)를 포함하고, 이러한 데이터 구동부(601)에 포함되는 복수의 데이터 드라이브 집적회로(607a, 607b, 607c)들이 각각 해당하는 어드레스 전극(X)으로 데이터를 공급한다.The data driver 601 includes a plurality of data drive integrated circuits 607a, 607b, and 607c for supplying data to the plurality of address electrodes X, and includes a plurality of data drive integrated in the data driver 601. Circuits 607a, 607b, and 607c respectively supply data to corresponding address electrodes X. FIG.

이러한 플라즈마 디스플레이 장치의 동작의 이해를 돕기 위해 복수의 데이터 드라이브 집적회로(607a, 607b, 607c)가 플라즈마 디스플레이 패널(600)의 어드레스 전극(X)과 접속되는 구조의 일례를 도 7을 참조하여 살펴보면 다음과 같다.An example of a structure in which the plurality of data drive integrated circuits 607a, 607b, and 607c are connected to the address electrode X of the plasma display panel 600 will be described with reference to FIG. 7 to help understand the operation of the plasma display apparatus. As follows.

도 7은 복수의 데이터 드라이브 집적회로가 플라즈마 디스플레이 패널의 어드레스 전극과 전기적으로 접속되는 구조의 일례를 설명하기 위한 도면이다.FIG. 7 is a diagram for explaining an example of a structure in which a plurality of data drive integrated circuits are electrically connected to address electrodes of a plasma display panel.

도 7을 살펴보면, 플라즈마 디스플레이 패널(700)의 어드레스 전극(X) 중 소 정 영역, 예컨대 도 7과 같이 A영역의 어드레스 전극(X)으로 부호 701의 데이터 드라이브 집적회로가 어드레스 기간에 데이터를 공급한다. 이러한 데이터 드라이브 집적회로(701)는 복수의 채널, 예컨대 1번 채널부터 10번 채널까지의 채널을 포함하고, 이러한 복수의 채널이 각각 하나씩의 어드레스 전극(X), 예컨대 X1어드레스 전극부터 X10어드레스 전극까지의 어드레스 전극(X) 전기적으로 접속되어 데이터를 공급하게 된다. 이러한 방식으로 11번 채널로부터 20채널까지의 채널을 포함하는 B영역의 어드레스 전극(X)으로 부호 702의 데이터 드라이브 집적회로가 어드레스 기간에 데이터를 공급하고, 21번 채널로부터 30채널까지의 채널을 포함하는 C영역의 어드레스 전극(X)으로 부호 703의 데이터 드라이브 집적회로가 어드레스 기간에 데이터를 공급하고, 31번 채널로부터 40채널까지의 채널을 포함하는 D영역의 어드레스 전극(X)으로 부호 704의 데이터 드라이브 집적회로가 어드레스 기간에 데이터를 공급하고, 41번 채널로부터 50채널까지의 채널을 포함하는 E영역의 어드레스 전극(X)으로 부호 705의 데이터 드라이브 집적회로가 어드레스 기간에 데이터를 공급한다.Referring to FIG. 7, the data drive integrated circuit 701 supplies data in an address period to a predetermined region of the address electrode X of the plasma display panel 700, for example, the address electrode X of region A as shown in FIG. 7. do. The data drive integrated circuit 701 includes a plurality of channels, for example, channels 1 through 10, each of which includes one address electrode X, for example, an X 1 address electrode from X 10. The address electrode X up to the address electrode is electrically connected to supply data. In this manner, the data drive integrated circuit 702 supplies the data in the address period to the address electrode X of the region B including the channels 11 to 20 channels, and the channels 21 to 30 channels are supplied. The data drive integrated circuit 703 supplies the data to the address electrode X of the C region to be included in the address period, and the address 704 of the address electrode X of the D region including channels 31 to 40. Of the data drive integrated circuit supplies data in the address period, and the data drive integrated circuit of the symbol 705 supplies the data in the address period to the address electrode X in the E region including the channels 41 to 50. .

즉, 이와 같이 복수의 데이터 드라이브 집적회로(701, 702, 703, 704, 705)들은 각각 서로 다른 어드레스 전극(X)으로 데이터를 공급하고, 전술한 도 6의 변위 전류 연산부(605)는 전술한 부호 701의 데이터 드라이브 집적회로로부터 부호 705의 데이터 드라이브 집적회로까지의 데이터 드라이브 집적회로로부터 어드레스 전극(X)으로 공급되는 데이터의 변위 전류를 연산하는 것이다. 예를 들면, 도 6의 변위 전류 연산부(605)는 부호 701의 데이터 드라이브 집적회로의 1번 채널부터 10번 채널까지의 채널을 통해 X1어드레스 전극부터 X10어드레스 전극까지의 어드레스 전극으로 공급되는 데이터의 변위 전류를 연산하는 것이다.That is, the plurality of data drive integrated circuits 701, 702, 703, 704, and 705 respectively supply data to different address electrodes X, and the displacement current calculator 605 of FIG. 6 described above is described above. The displacement current of the data supplied to the address electrode X from the data drive integrated circuit from the data drive integrated circuit 701 to the data drive integrated circuit 705 is calculated. For example, the displacement current calculator 605 of FIG. 6 is supplied to the address electrodes from the X 1 address electrodes to the X 10 address electrodes through channels 1 through 10 of the data drive integrated circuit 701. To calculate the displacement current of the data

또한, 도 6의 부호 606의 데이터 제어부는 전술한 변위 전류 연산부(605)가 연산한 변위 전류를 이용하여 데이터 드라이브 집적회로, 예컨대 도 7의 부호 701의 데이터 드라이브 집적회로에 대응하는 어드레스 전극(X), 즉 X1어드레스 전극부터 X10어드레스 전극까지의 어드레스 전극으로 공급되는 데이터를 조절하게 되는데, 이와 같이 어드레스 전극(X)으로 공급되는 데이터를 조절하는 방법의 일례를 도 8a 내지 도 8c를 참조하여 살펴보면 다음과 같다.In addition, the data control unit 606 of FIG. 6 uses the displacement current calculated by the above-described displacement current calculating unit 605, so that the address electrode X corresponding to the data drive integrated circuit, for example, the data drive integrated circuit of 701 of FIG. That is, the data supplied to the address electrodes from the X 1 address electrode to the X 10 address electrode is adjusted. As shown in FIGS. 8A to 8C, an example of a method of adjusting the data supplied to the address electrode X is adjusted. Looking at it as follows.

도 8a 내지 도 8c는 하나의 데이터 드라이브 집적회로로부터 공급되는 데이터를 조절하는 방법을 설명하기 위한 도면이다.8A through 8C are diagrams for describing a method of controlling data supplied from one data drive integrated circuit.

먼저, 도 8a를 살펴보면 (a)에는 어드레스 전극(X)으로 공급되는 데이터의 패턴이 오프(Off) 데이터와 온(On) 데이터가 반복 스위칭(Switching)되어, 즉 오프셀(800)과 온셀(801)이 규칙적으로 반복되어 가로 방향으로 온셀과 오프셀 사이에 전압차가 발생하여 Cb등가 캐패시턴스가 형성되고, 세로 방향으로 온셀과 오프셀 사이에 전압차가 발생하여 Ca등가 캐패시턴스가 각각 형성되는 데이터 패턴이 도시되어 있다.First, referring to FIG. 8A, in the pattern of the data supplied to the address electrode X, the off data and the on data are repeatedly switched, that is, the off cell 800 and the on cell (a). 801 is repeated regularly to generate a voltage difference between the on-cell and off-cell in the horizontal direction to form a Cb equivalent capacitance, and to generate a voltage difference between the on-cell and off-cell in the vertical direction to form a Ca equivalent capacitance, respectively. Is shown.

이러한 (a)의 총 등가 캐패시턴스는 세로 방향으로 총 9번의 데이터의 스위칭이 발생하여 9Ca의 등가 캐패시턴스가 형성되고, 가로 방향으로 총 8번의 전압차 로 인해 8Cb의 등가 캐패시턴스가 형성된다. 결국 (a)의 총 등가 캐패시턴스는 9Ca + 8Cb이다. 따라서 (a)의 데이터 패턴의 경우에 전술한 수학식 1에 의해 연산되는 변위 전류(id)는 최대, 즉 (9Ca + 8Cb) × dV/dt이다.In the total equivalent capacitance of (a), a total of nine data switching occurs in the vertical direction, thereby forming an equivalent capacitance of 9Ca, and an equivalent capacitance of 8Cb is formed due to a total of eight voltage differences in the horizontal direction. After all, the total equivalent capacitance of (a) is 9Ca + 8Cb. Therefore, in the case of the data pattern of (a), the displacement current id calculated by the above equation (1) is maximum, that is, (9Ca + 8Cb) x dV / dt.

이와 같이 입력되는 데이터에 따른 변위 전류를 전술한 도 6의 부호 605의 변위 전류 연산부가 연산하는 것이다.The displacement current calculation unit 605 of FIG. 6 described above calculates the displacement current according to the input data.

한편, 이러한 도 (a)와 같은 데이터의 패턴의 경우에 순간적으로 (9Ca + 8Cb) × dV/dt 와 같은 과도한 변위 전류가 하나의 데이터 드라이브 집적회로에 흐르게 되고, 이에 따라 (a)와 같은 패턴의 데이터가 특정한 하나의 데이터 드라이브 집적회로, 예컨대 도 7의 부호 701의 데이터 드라이브 집적회로로 공급되는 경우에 부호 701의 데이터 드라이브 집적회로가 전기적 손상을 입게 되기 때문에, 도 6의 부호 606의 데이터 제어부가 이러한 (a)와 같은 데이터의 배열순서를 재조절하게 된다.On the other hand, in the case of the data pattern as shown in FIG. (A), excessive displacement current such as (9Ca + 8Cb) x dV / dt flows in one data drive integrated circuit instantaneously, and thus, the pattern as shown in (a) The data control unit 606 of FIG. 6 is electrically damaged when the data of the data is supplied to one specific data drive integrated circuit, for example, the data drive integrated circuit 701 of FIG. 7. Reorders the data as in (a).

(b)에는 도 6의 부호 606의 데이터 제어부가 배열순서를 재조절한 데이터 패턴이 도시되어 있다.(b) shows a data pattern in which the data control unit 606 of FIG. 6 readjusts the arrangement order.

즉, 대부분의 방전셀들이 인접하는 다른 방전셀과 대부분 동일한 패턴을 갖도록 데이터의 배열순서를 재조절하는 것이다. 이러한 (b)와 같은 데이터의 패턴은 (a)의 데이터 패턴을 오프셀(800)들이 화면의 상부에 위치하도록 하고, 온셀(801)들이 화면의 하부에 위치하도록 데이터의 배열순서를 재조절한 것이다.In other words, the data is re-arranged so that most of the discharge cells have the same pattern as other adjacent discharge cells. The pattern of data such as (b) realigns the data pattern of (a) so that the off-cells 800 are located at the top of the screen and the on-cells 801 are located at the bottom of the screen. will be.

이러한 (b)의 총 등가 캐패시턴스는 세로 방향으로 총 3번의 데이터의 스위칭이 발생하여 3Ca의 등가 캐패시턴스가 형성되고, 가로 방향으로는 전압차가 발생 하지 않아 등가 캐패시턴스가 형성되지 않는다. 결국 (b)의 총 등가 캐패시턴스는 3Ca이다. 따라서 (b)의 데이터 패턴의 경우에 전술한 수학식 1에 의해 연산되는 변위 전류(id)는 3Ca × dV/dt이다.In the total equivalent capacitance of (b), a total of three data switching occurs in the vertical direction, so that an equivalent capacitance of 3Ca is formed, and no voltage difference occurs in the horizontal direction, so that no equivalent capacitance is formed. As a result, the total equivalent capacitance of (b) is 3Ca. Therefore, in the case of the data pattern of (b), the displacement current id calculated by the above equation (1) is 3Ca × dV / dt.

이에 따라, (a)의 데이터 패턴에 비해 하나의 데이터 드라이브 집적회로, 예컨대 도 7의 부호 701의 데이터 드라이브 집적회로에서 발생하는 변위 전류의 크기가 (6Ca + 8Cb) × dV/dt만큼 감소하여 도 7의 부호 701의 데이터 드라이브 집적회로의 전기적 손상을 방지하는 것이다.Accordingly, the magnitude of the displacement current generated in one data drive integrated circuit, for example, the data drive integrated circuit 701 of FIG. 7, is reduced by (6Ca + 8Cb) x dV / dt compared to the data pattern of (a). It is to prevent electrical damage of the data drive integrated circuit of 701.

또한, (a)와 같은 데이터 패턴이 도 7의 부호 701의 데이터 드라이브 집적회로에 대응하는 어드레스 전극, 즉 X1어드레스 전극부터 X10어드레스 전극까지의 어드레스 전극으로만 공급되고, 나머지 다른 데이터 드라이브 집적회로, 즉 부호 702의 데이터 드라이브 집적회로로부터 부호 705의 데이터 드라이브 집적회로까지의 데이터 드라이브 집적회로에 대응하는 어드레스 전극, 즉 X11어드레스 전극부터 X50어드레스 전극까지의 어드레스 전극으로 공급되는 데이터 패턴은 과도한 변위 전류를 발생시키지 않는 일반적인 데이터 패턴인 경우에, 전술한 도 6의 부호 605의 변위 전류 연산부가 이러한 각각의 데이터 드라이브 집적회로에 대응하는 어드레스 전극(X)으로 공급되는 데이터의 변위 전류를 각각 연산하여 데이터 제어부(606)로 공급하게 된다.In addition, the data pattern as shown in (a) is supplied only to the address electrode corresponding to the data drive integrated circuit 701 of FIG. 7, that is, the address electrode from the X 1 address electrode to the X 10 address electrode, and the other data drive integrated. Circuit, i.e., the data pattern supplied to the address electrode corresponding to the data drive integrated circuit from the data drive integrated circuit at 702 to the data drive integrated circuit at 705, that is, the address electrode from the X 11 address electrode to the X 50 address electrode. In the case of a general data pattern that does not generate excessive displacement current, the above-described displacement current calculation unit 605 of FIG. 6 respectively represents the displacement current of the data supplied to the address electrode X corresponding to each of these data drive integrated circuits. The operation is supplied to the data control unit 606.

그러면, 이러한 데이터 제어부(606)는 도 7의 부호 701의 데이터 드라이브 집적회로만이 과도한 변위 전류에 영향을 받는다고 판단하여 부호 701의 데이터 드 라이브 집적회로에 대응하는 어드레스 전극, 즉 X1어드레스 전극부터 X10어드레스 전극까지의 어드레스 전극으로 공급되는 (a)와 같은 패턴의 데이터를 (b)와 같은 패턴으로 배열순서를 재조절하여 도 7의 부호 701의 데이터 드라이브 집적회로로 공급한다.Then, the data controller 606 determines that only the data drive integrated circuit 701 of FIG. 7 is affected by excessive displacement current, and thus the address electrode corresponding to the data drive integrated circuit 701, that is, the X 1 address electrode. Data of the same pattern as (a) supplied to the address electrodes from the X 10 address electrode to the same pattern as (b) is readjusted and supplied to the data drive integrated circuit of 701 of FIG.

이에 따라, 도 7의 부호 701의 데이터 드라이브 집적회로는 X1어드레스 전극부터 X10어드레스 전극까지의 어드레스 전극으로 (a)와 같은 패턴의 데이터를 공급하지 않고, 배열순서가 조절된 (b)와 같은 패턴의 데이터를 공급하는 것이다. 결국, 도 7의 부호 701의 데이터 드라이브 집적회로의 전기적 손상을 방지하면서도 부호 701의 데이터 드라이브 집적회로를 제외한 나머지 데이터 드라이브 집적회로, 즉 부호 702의 데이터 드라이브 집적회로로부터 부호 705의 데이터 드라이브 집적회로에 대응하는 어드레스 전극, 즉 X11어드레스 전극부터 X50어드레스 전극까지의 어드레스 전극으로는 정상적인 데이터가 공급되어 화질 악화를 저감시키는 것이다.Accordingly, the data drive integrated circuit 701 of FIG. 7 does not supply data having the same pattern as (a) to the address electrodes from the X 1 address electrode to the X 10 address electrode, and the arrangement order is adjusted with (b). Supply the same pattern of data. As a result, the data drive integrated circuit except for the data drive integrated circuit of 701, that is, the data drive integrated circuit of the code 702, from the data drive integrated circuit of the code 702 to the data drive integrated circuit of the symbol 705 is prevented while preventing electrical damage to the data drive integrated circuit of the symbol 701 of FIG. Normal data is supplied to the corresponding address electrode, that is, the address electrode from the X 11 address electrode to the X 50 address electrode to reduce image quality deterioration.

다음 도 8b에는 전술한 도 6의 부호 606의 데이터 제어부가 데이터를 조절하는 다른 방법이 도시되어 있다.Next, FIG. 8B illustrates another method in which the data controller 606 of FIG. 6 adjusts data.

즉, 부호 605의 변위 전류 연산부가 (a)와 같은 데이터의 패턴을 검출하면 부호 606의 데이터 제어부는 (a)와 같은 패턴의 데이터를 (b)와 같이 모든 방전셀이 온셀(801)이 되도록 하는 데이터가 되도록 한다.That is, when the displacement current calculation unit 605 detects a pattern of data as shown in (a), the data control unit as indicated by 606 causes the data of the pattern as shown in (a) to be all cells 801 as shown in (b). To be data.

이러한 (b)와 같은 패턴의 데이터는 세로 방향으로의 데이터의 스위칭이나 가로 방향으로의 전압차가 발생하지 않아 총 등가 캐패시턴스가 0이 된다. 이에 따 라 데이터 드라이브 집적회로의 전기적 손상을 방지하는 것이다.In the data of the pattern as shown in (b), the total equivalent capacitance becomes zero because switching of data in the vertical direction or voltage difference in the horizontal direction does not occur. This prevents electrical damage to the data drive integrated circuit.

다음 도 8c에는 전술한 도 6의 부호 606의 데이터 제어부가 데이터를 조절하는 다른 방법이 도시되어 있다.Next, FIG. 8C illustrates another method in which the data controller 606 of FIG. 6 adjusts data.

즉, 부호 605의 변위 전류 연산부가 (a)와 같은 데이터의 패턴을 검출하면 부호 606의 데이터 제어부는 (a)와 같은 패턴의 데이터를 (b)와 같이 모든 방전셀이 오프셀(800)이 되도록 하는 데이터가 되도록 한다.That is, when the displacement current calculation unit 605 detects a pattern of data as shown in (a), the data control unit as indicated by reference numeral 606 reads data of the pattern as shown in (a) as shown in (b). Make sure the data is as good as possible.

이러한 (b)와 같은 패턴의 데이터는 세로 방향으로의 데이터의 스위칭이나 가로 방향으로의 전압차가 발생하지 않아 총 등가 캐패시턴스가 0이 된다. 이에 따라 데이터 드라이브 집적회로의 전기적 손상을 방지하는 것이다.In the data of the pattern as shown in (b), the total equivalent capacitance becomes zero because switching of data in the vertical direction or voltage difference in the horizontal direction does not occur. This prevents electrical damage to the data drive integrated circuit.

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As such, the technical configuration of the present invention described above can be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the foregoing detailed description, and the meaning and scope of the claims are as follows. And all changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

이상에서 상세히 설명한 바와 같이, 본 발명은 데이터 드라이브 집적회로에 대응하는 어드레스 전극으로 공급되는 데이터의 변위 전류의 크기에 따라 해당 데 이터 드라이브 집적회로에 대응하는 어드레스 전극으로 공급되는 데이터의 배열을 조절함으로써, 해당 데이터 드라이브 집적회로의 전기적 손상을 방지하면서도 화질 악화를 저감시키는 효과가 있다.As described above in detail, the present invention adjusts the arrangement of data supplied to the address electrode corresponding to the data drive integrated circuit according to the magnitude of the displacement current of the data supplied to the address electrode corresponding to the data drive integrated circuit. In addition, the present invention has an effect of reducing deterioration of image quality while preventing electrical damage of the data drive integrated circuit.

Claims (4)

복수의 어드레스 전극을 포함하는 플라즈마 디스플레이 패널;A plasma display panel including a plurality of address electrodes; 상기 복수의 어드레스 전극에 데이터를 공급하기 위한 데이터 드라이브 집적회로를 복수개로 포함하는 데이터 구동부; 및A data driver including a plurality of data drive integrated circuits for supplying data to the plurality of address electrodes; And 상기 데이터 구동부를 제어하여, 상기 복수의 데이터 드라이브 집적회로에 대응하는 상기 어드레스 전극으로 공급되는 데이터의 변위 전류에 따라 상기 복수의 데이터 드라이브 집적회로에 대응하는 상기 어드레스 전극으로 공급되는 데이터를 조절하는 데이터 제어부;Data controlling the data driver to adjust data supplied to the address electrodes corresponding to the plurality of data drive integrated circuits according to displacement currents of the data supplied to the address electrodes corresponding to the plurality of data drive integrated circuits. Control unit; 를 포함하는 플라즈마 디스플레이 장치.Plasma display device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 데이터 제어부는The data control unit 상기 복수의 데이터 드라이브 집적회로 중 대응하는 상기 어드레스 전극으로 공급되는 데이터의 변위 전류가 미리 설정한 임계 전류 이상인 데이터 드라이브 집적회로에서 대응하는 상기 어드레스 전극으로 공급되는 데이터의 순서를 재배열하는 것을 특징으로 하는 플라즈마 디스플레이 장치.And rearranging the order of the data supplied to the corresponding address electrodes in the data drive integrated circuit in which the displacement current of the data supplied to the corresponding address electrodes among the plurality of data drive integrated circuits is equal to or greater than a predetermined threshold current. Plasma display device. 제 1 항에 있어서,The method of claim 1, 상기 데이터 제어부는The data control unit 상기 복수의 데이터 드라이브 집적회로 중 대응하는 상기 어드레스 전극으로 공급되는 데이터의 변위 전류가 미리 설정한 임계 전류 이상인 데이터 드라이브 집적회로에서 대응하는 상기 어드레스 전극으로의 데이터의 공급을 차단하는 것을 특징으로 하는 플라즈마 디스플레이 장치.Cut off the supply of data to the corresponding address electrode in the data drive integrated circuit whose displacement current of the data supplied to the corresponding address electrode among the plurality of data drive integrated circuits is equal to or greater than a predetermined threshold current; Display device. 제 1 항에 있어서,The method of claim 1, 상기 데이터 제어부는The data control unit 상기 복수의 데이터 드라이브 집적회로 중 대응하는 상기 어드레스 전극으로 공급되는 데이터의 변위 전류가 미리 설정한 임계 전류 이상인 데이터 드라이브 집적회로에서 대응하는 상기 모든 어드레스 전극으로 데이터를 공급하는 것을 특징으로 하는 플라즈마 디스플레이 장치.A plasma display apparatus supplying data to all the corresponding address electrodes in a data drive integrated circuit having a displacement current of data supplied to the corresponding address electrodes among the plurality of data drive integrated circuits equal to or greater than a predetermined threshold current; .
KR1020050048035A 2005-06-03 2005-06-03 Plasma display apparatus KR20060126272A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050048035A KR20060126272A (en) 2005-06-03 2005-06-03 Plasma display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050048035A KR20060126272A (en) 2005-06-03 2005-06-03 Plasma display apparatus

Publications (1)

Publication Number Publication Date
KR20060126272A true KR20060126272A (en) 2006-12-07

Family

ID=37730246

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050048035A KR20060126272A (en) 2005-06-03 2005-06-03 Plasma display apparatus

Country Status (1)

Country Link
KR (1) KR20060126272A (en)

Similar Documents

Publication Publication Date Title
US7907103B2 (en) Plasma display apparatus and driving method thereof
US7382337B2 (en) Display panel driving method
KR100727300B1 (en) Plasma Display Apparatus and Driving Method therof
KR100782219B1 (en) Method and circuit for driving plasma display panel, and plasma display apparatus
US7733301B2 (en) Plasma display apparatus and driving method thereof
JP2006018305A (en) Plasma display apparatus and driving method for the same
KR20060126272A (en) Plasma display apparatus
KR100710283B1 (en) Apparatus and Method of Driving Plasma Display Panel
US7944406B2 (en) Method of driving plasma display apparatus
KR20070095582A (en) Plasma display apparatus
KR100733881B1 (en) Apparatus and Method of Driving Plasma Display Panel
US20070085772A1 (en) Plasma display apparatus and method of driving the same
KR100784522B1 (en) Driving Apparatus and Method for Plasma Display Panel
US20070085764A1 (en) Plasma display apparatus
US8081143B2 (en) Plasma display apparatus
KR100844821B1 (en) Plasma Display Apparatus and Driving Method there of
KR20050012468A (en) Method and Apparatus For Driving Plasma Display Panel
US20070195014A1 (en) Plasma display apparatus and method of driving the same
US20060125719A1 (en) Plasma display apparatus and driving method thereof
KR100660247B1 (en) Plasma display panel set
KR100747176B1 (en) Plasma Display Apparatus and Driving Method there of
KR20100058277A (en) Plasma display apparatus and method for driving thereof
KR20060129918A (en) Plasma display apparatus and driving method of plasma display panel
US20080170002A1 (en) Method of driving Plasma Display Panel (PDP)
KR20100112942A (en) Plasma display panel device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination