KR20060119394A

KR20060119394A - 위상차를 갖는 보조 펄스를 이용하는 플라즈마 디스플레이패널의 구동방법

Info

Publication number: KR20060119394A
Application number: KR1020050042378A
Authority: KR
Inventors: 이경훈; 김태준; 황기웅
Original assignee: 재단법인서울대학교산학협력재단
Priority date: 2005-05-20
Filing date: 2005-05-20
Publication date: 2006-11-24
Also published as: KR100730284B1

Abstract

본 발명은, 기존의 유지 펄스와 위상차를 갖는 보조펄스를 유지 전극에 부가적으로 인가하는 방식을 사용하여 패널의 휘도 및 휘도 효율을 향상시키고, 유지 방전의 지연 시간을 감소시켜 유지 펄스폭을 줄일 수 있도록 하는 플라즈마 디스플레이 패널 구동 방법을 제공하기 위한 것이다.

본 발명의 구동 방법은, 제1 전극과 제2 전극으로 이루어지는 방전유지전극과, 어드레스 전극을 구비하는 교류형 플라즈마 디스플레이 패널의 유지 기간 동안의 구동 방법이며, 상기 유지 기간 동안에는 상기 제1 전극 및 제2 전극에 교대로 유지 펄스가 인가되며, 상기 제1 전극 및 제2 전극 중의 어느 한 전극에 유지 펄스가 인가될 때 다른 전극에는, 상기 유지 펄스보다 시간 Td만큼 앞서 인가되고, 상기 유지 펄스와 시간 Ts동안 중첩되며, 상기 유지 펄스와 반대의 극성을 갖고 소정 전압 크기(Va)를 갖는 보조 펄스를 인가하며, 여기서 상기 유지 펄스와 중첩되는 시간 Ts는, 유지 펄스폭 ≥ Ts ≥ 0의 관계를 만족하는 것을 특징으로 한다.

플라즈마 디스플레이, PDP, 보조 펄스, 위상 차, 방전 유지 전압, 유지 펄스, 휘도, 휘도 효율, 방전 지연 시간

Description

위상차를 갖는 보조 펄스를 이용하는 플라즈마 디스플레이 패널의 구동방법{METHOD FOR DRIVING PLASMA DISPLAY PANEL WITH AUXILIARY PULSE HAVING PHASE DIFFERENCE}

도 1은 일반적인 3전극 면방전형 AC PDP의 구조를 개략적으로 도시한 도면.

도 2는 일반적인 AC PDP에 있어서, 256계조를 표현하기 위한 1TV 필드를 예시적으로 도시한 도면.

도 3은 종래의 AC PDP에 있어서, 스캔 전극과 유지 전극에 인가되는 방전 유지 펄스들을 도시한 파형도.

도 4a 내지 도 4c는 종래의 패널 구조를 예시한 것으로서, 도 4a는 선형 화소 배치를 갖는 일반적인 AC PDP의 구조를 도시한 분해 사시도이며, 도 4b는 델타형 화소 배치를 갖고 가로 및 세로 격벽을 두어 폐쇄형 격벽을 형성한 구조를 도시한 분해 사시도이며, 도 4c는 델타형 화소 배치를 갖고 육각형의 격벽을 두어 폐쇄형 격벽을 형성한 구조를 도시한 분해 사시도.

도 5는 본 발명의 바람직한 실시예에 따른 PDP 구동 방법에 의해, 스캔 전극과 유지 전극에 인가되는 유지 펄스 및 보조 펄스를 상세 도시한 파형도.

도 6은 본 발명의 바람직한 실시예에 따른 PDP 구동 방법에 의해, 스캔 전극과 유지 전극에 인가되는 방전 유지 전압을 도시한 전체 파형 개략도.

도 7은 본 발명의 바람직한 실시예에 따른 PDP 구동 방법을 적용한 경우의 휘도 및 휘도 효율의 변화를 도시한 그래프.

도 8은 Td= 0, Ts= 600nsec로 한 경우에 휘도 및 휘도 효율의 변화를 도시한 그래프.

도 9 및 도 10은 각각 SDE 구조 및 스트립 구조의 방전 셀에 대한 적외선 이미지 촬영 결과의 시간에 따른 추이 변화를 나타낸다.

도 11 및 도 12는 본 발명의 바람직한 실시예에 따른 PDP 구동 방법에서의 중첩 시간(Ts)이 휘도, 휘도 효율 및 방전 개시 시간의 변화에 미치는 영향을 도시하는 그래프.

도 13은 어드레스 구간 동안에 스캔 파형과 데이터 파형(어드레스 파형)에 위상차를 주어 스캔 파형을 앞당긴 경우의 파형을 개략적으로 도시한다.

도 14는 어드레스 방전에서의 형성 지연 시간 및 통계적 지연 시간의 개념을 설명하기 위한 도면이다.

도 15은 본 발명의 실시예 적용에 의하여, 시간 Te 변화에 따른 형성 지연 시간 및 통계적 지연 시간의 변화를 도시한다.

<도면의 주요 부분에 대한 부호의 설명>

500, 600: 유지 펄스

510, 610: 보조 펄스

본 발명은 플라즈마 디스플레이 패널의 구동 방법에 관한 것으로서, 더욱 구체적으로는, 위상차를 갖는 보조 펄스를 이용하여 방전 지연 시간 및/또는 휘도 효율을 향상시킨 플라즈마 디스플레이 패널의 구동 방법에 관한 것이다.

현재 많은 종류의 평판형 표시 소자들이 각각 나름대로의 장단점을 갖고 시장에서 경쟁하고 있다. 그 중 플라즈마 디스플레이 패널(Plasma Display Panel, 이하 'PDP'라 한다)은 대형화, 박형화 및 경량화가 가능하기 때문에, 차세대 벽걸이 텔레비젼을 구현할 수 있는 가장 유력한 표시소자로서 주목받고 있다. PDP는 1990년대 초반 후지쓰 사에 의해 3전극 면 방전형의 전극 구조와 ADS(Address and Display Separation)구동 방식이 개발되어 본격적으로 시장 진입이 이루어진 이후, 꾸준히 그 시장이 확대되고 있다. 특히 90년대말의 기술 혁신을 바탕으로 화질 개선 및 가격 절감을 통한 PDP의 수요 창출이 이루어지고 있다.

도 1에서는 일반적인 3전극 면방전형 AC PDP의 구조를 개략적으로 도시하였다. 도시된 바와 같이, AC PDP는 상판(10)과 하판(20)의 결합에 의하여 이루어진다. 상판(10)의 구성을 살펴보면, 평판 유리 위에 복수 개의 유지 전극(7X, 7Y)이 서로 평행하게 놓여지고(경우에 따라서는 스캔 전극(7Y)과 유지 전극(X)으로 구분하기도 한다), 투명 도전막 등의 재질로 형성되는 유지 전극의 높은 비저항의 문제를 보완하기 위하여 버스 전극(8X, 8Y)이 형성되며, 그 위에 상판 유전층(5)이 형성되고, 다시 그 위에 MgO 막 등의 보호층(4)이 형성된다.

또한, 하판(20)에는, 상기 유지 전극(7X, 7Y)과 대향하면서 그에 교차되도록 형성된 어드레스 전극(12)과, 상기 어드레스 전극(12) 위를 덮어 반사층을 형성하는 하판 유전층(18), 상기 어드레스 전극(12)과 평행하게 놓이고 각 셀을 구분하기 위한 격벽(14), 상기 격벽(14)의 측면 및 밑면에 가시광을 내는 형광막(11, 12, 13)이 형성되어 있다.

이러한 상판(1)과 하판(2)을 결합하고 그 사이를 진공 배기한 후, 상판(10)과 하판(20) 사이에 형성된 방전 공간에 제논(Xe) 가스를 포함하는 2원 또는 3원의 불활성 가스가 채워진다. 상판(10)의 유지전극(7X, 7Y)과 하판(20)의 어드레스 전극(12)이 서로 교차하는 부위에 각각의 방전 셀이 형성되고, 컬러 이미지 표시를 위해 적색, 녹색, 청색을 내는 형광막(11, 12, 13)이 형성된 세 종류의 방전 셀이 하나의 화소를 이룬다.

AC형 PDP의 경우, 도 2에서와 같이 256 계조 표현을 위해 화상을 나타내는 1 TV 필드 (일반적으로 16.7ms) 동안 밝기가 각기 다른 8개의 서브 필드(sub-field)를 두는 것이 일반적이며, 각각의 서브 필드는 다시 초기화 기간(또는 리셋 기간), 어드레스 기간(또는 스캔 기간) 및 방전 유지 기간으로 구성되어진다. 즉, 상기 각각의 서브 필드는 2⁰, 2¹, 2², 2³, 2⁴, 2⁵, 2⁶, 2⁷에 해당하는 만큼의 방전 유지 기간의 길이를 갖고, 이들 서브 필드의 조합으로 256(=2⁸) 계조의 표현이 가능하다.

상기 리셋(Reset) 기간은 이전의 서브필드에서 생성된 벽전하를 소거하고 다시 셋업하여 어드레스 방전을 하기 위한 벽전하를 재형성하면서 셀간의 방전 전압의 차이를 제거하게 된다.

그리고, 상기 어드레스(Address) 기간은 수백 만 개의 셀에 화상 정보에 따라 유지 방전을 하기 위한 벽전하를 형성시키는 것으로서, 각각의 셀에 온/오프 여부를 기입하게 된다. 각각의 셀에 동시에 데이터를 기입할 수 없기 때문에 선 순차주사(line progressive scan)로써 기입 방전을 발생시켜 패널의 각 셀에 표시 데이터를 기입한다. 어드레스 기간은 리셋 기간과 같이 벽전하만 형성시켜야 하므로 상대적으로 유지 전압보다는 낮은 어드레스 전압 및 각 라인(line)을 순차적으로 선택하는 스캔 전압이 필요하다.

그리고, 방전 유지(Sustain) 기간은 실제 계조를 표현하는 유지 방전이 발생하는 구간으로서, 전체 스캔 전극 및 유지 전극에 유지 펄스를 인가하여 기입 방전에 의해 벽전하를 형성하고 있는 표시셀에서 이 유지 펄스에 의해 면방전을 일으키게 된다. 도 3은 종래의 기술에 따라 스캔 전극 및 유지 전극에 인가되는 유지 펄스들에 대한 파형도를 도시한 것이다. 도 3의 (a)는 스캔 전극에 인가되는 유지 펄스이며, (b)는 유지 전극에 인가되는 유지 펄스이다. 이 경우, 인가되는 하나의 유지 펄스에 있어서, 앞 부분은 방전 개시를 위하여 보다 높은 전압이 필요하며, 뒷 부분은 상대적으로 적은 전압이 소요되나, 실제로는 전체적으로 균일한 전압의 펄스를 인가함으로써 전력 소모가 많이 발생하게 되는 문제점이 있다.

한편, 교류형 PDP의 휘도 효율(Luminous efficiency)을 개선하기 위하여, 패널의 구조 변경 또는 방전 가스의 변경 등의 많은 노력이 이루어지고 있다.

도 4a 내지 도 4c는 종래 기술의 패널 구조를 예시하였다. 도 4a는 선형 화소 배치를 갖는 일반적인 AC PDP의 구조를 나타내었고, 도 4b는 델타형 화소 배치 를 갖고 가로 및 세로 격벽을 두어 폐쇄형 격벽을 형성한 구조이며(한국특허출원 제2002-706호의 내용을 참조), 도 4c는 델타형 화소 배치를 갖고 육각형의 격벽을 두어 폐쇄형 격벽을 형성한 구조이다. 상기 도 4b의 구조는, 폐쇄된 격벽(14)에 의해 완전히 서로 격리된 R, G, B 화소를 델타형으로 배열하고 방전유지전극을 화소의 중앙 영역으로 연장하여 절대 휘도와 발광 효율을 개선하고자 하는 것으로, 하판(120)에 교차되는 다수의 격벽에 의해 폐쇄형으로 구획된 다수의 화소와, 각 화소에 형광체가 도포되어 델타형으로 배열된 다수의 적색, 녹색, 청색의 단위 화소들(111, 112, 113)과; 상판(110)에 형성되고 상기 단위화소(111, 112, 113)의 영역으로 연장되어 마주보는 다수의 방전 유지 전극(107X, 107Y)을 포함하여 구성되어, 각각의 단위 화소의 형상과 크기에 맞도록 상판의 방전 유지 전극(107X, 107Y)의 모양을 변형함으로써 불필요한 방전 전류의 소모를 최대한 억제하여 방전효율의 향상을 유도하고, 격벽(114)에 인접한 부분의 방전 유지 전극(107X, 107Y)을 제거하여 다른 화소의 어드레스 전극과의 사이에서 불필요한 방전이 일어나는 것을 피할 수 있다.

특히 최근에는, 가스 압력이나 또는 Xe 가스의 함유량을 증가시켜 휘도 효율을 개선하고자 하는 많은 연구가 행하여지고 있다. 이와 관련하여, 방전 가스의 가스 압력 또는 Xe 가스의 함유량이 증가되는 경우, 휘도 효율에 있어서는 개선이 가능하다. 하지만, 가스 압력 또는 Xe 가스의 함량이 증가함에 따라 방전 개시 전압(breakdown voltage)이 증가하게 되는 문제점이 있다. 따라서, 가스 압력 또는 Xe 가스 함량이 증가된 방전 가스를 사용하여 휘도 효율을 높이면서도 방전 개시 전압 을 낮추기 위하여, 패널의 기하학적 구조 최적화 및 변형(참조: G. Oversluizen et al., SID02 DIGEST, p848), 보조 전극 및 저압 조건의 사용(참조: T. Yoshioka et al., IDW00, pp611-614) 또는 유지 펄스 주파수의 변경(참조: T. Minami et al., EURODISPLAY02, p65) 등 여러 가지의 시도가 행하여지고 있다. 이러한 시도를 통하여 위의 종래 기술에서는 휘도 효율을 높이면서도 약 250V 부근까지 유지 전압을 낮춘 결과들을 보여주고 있으나, 이러한 결과는 아직 개선의 여지가 있으며, 실제 양산에 적용하기에는 지나치게 복잡하다는 문제점들이 발생한다.

전술한 바와 같이, PDP의 휘도 효율 개선에 관한 연구는 PDP의 향후 생존에 가장 중요한 연구분야로서 3 lm/watt이상의 고효율을 목표로 활발한 연구가 진행되고 있다. CRT의 효율이 3~5 lm/watt인과는 달리, 현재 상품화된 PDP중 가장 높은 효율이 1.8 lm/watt인 것을 고려해보면, 아직 많은 개선이 필요하다.

또한 XGA급 고화질 구현을 위한 단일 스캔 방식(single scan mehtod)을 적용하기 위해서는 어드레스 기간의 단축이 바람직한데 이를 위해서는 스캔 펄스의 폭을 줄이는 것이 한 방안이 될 수 있으며, 유지 기간 동안 인가되는 유지 펄스의 폭을 줄일 수 있다면 보다 많은 개수의 유지 펄스를 유지 기간 동안에 인가하여 계조 표현의 폭을 넓히거나 유지 기간을 더욱 단축하는 것이 가능하게 된다.

그러나 기존의 구동 방식을 그대로 유지하면서 단순히 펄스의 폭을 줄인다면, 패널의 정상적인 동작을 위해서는 구동 전압을 증가시켜야만 하게 되며, 이 때 오방전 및 소자 내압 증가에 따른 제조비용 증가가 발생하게 된다는 문제점이 있다.

전술한 문제점을 해결하기 위한 본 발명의 목적은 위상차를 갖는 보조 펄스를 이용하여 방전 지연 시간 및/또는 휘도 효율을 향상시킨 플라즈마 디스플레이 패널의 구동 방법을 제공하는 것이다.

본 발명의 더욱 구체적인 목적 중의 하나는, 기존의 유지 펄스와 위상차를 갖는 보조펄스를 유지 전극에 부가적으로 인가하는 방식을 사용하여 패널의 휘도 및 휘도 효율을 향상시킬 수 있는 PDP 구동 방법을 제공하는 것이다.

본 발명의 더욱 구체적인 목적 중의 다른 하나는, 기존의 유지 펄스와 위상차를 갖는 보조펄스를 유지 전극에 부가적으로 인가하는 방식을 사용하여 유지 방전의 지연 시간을 감소시켜 유지 펄스폭을 줄일 수 있는 PDP 구동 방법을 제공하는 것이다.

나아가서, 본 발명의 더욱 구체적인 목적 중의 또 다른 하나는, 기존에는 스캔 펄스와 동기화시켜 인가되었던 어드레스 펄스를 스캔 펄스와 위상차를 갖도록 하여 어드레스 방전의 지연 시간을 감소시켜 어드레스 펄스폭을 줄일 수 있는 PDP 구동 방법을 제공하는 것이다.

전술한 기술적 과제를 달성하기 위한 본 발명의 제1 특징에 의한 구동 방법은, 제1 전극과 제2 전극으로 이루어지는 방전유지전극과, 어드레스 전극을 구비하는 교류형 플라즈마 디스플레이 패널의 유지 기간 동안의 구동 방법이며, 상기 유지 기간 동안에는 상기 제1 전극 및 제2 전극에 교대로 유지 펄스가 인가되며, 상 기 제1 전극 및 제2 전극 중의 어느 한 전극에 유지 펄스가 인가될 때 다른 전극에는, 상기 유지 펄스보다 시간 Td만큼 앞서 인가되고, 상기 유지 펄스와 시간 Ts동안 중첩되며, 상기 유지 펄스와 반대의 극성을 갖고 소정 전압 크기(Va)를 갖는 보조 펄스를 인가하며, 여기서 상기 유지 펄스와 중첩되는 시간 Ts는, 유지 펄스폭 ≥ Ts ≥ 0의 관계를 만족하는 것을 특징으로 한다.

여기서, 상기 시간 Td는, 유지 펄스 사이의 휴지기 ≥ Td ≥ 0의 관계를 만족하는 것이 바람직하다.

또한, 상기 보조 펄스 전압 크기 Va가 20V 이상일 경우에 휘도 효율 개선 효과가 특히 현저하다.

그리고 최적 휘도 효율을 얻기 위해, 상기 유지 펄스와 중첩되는 시간 Ts는, 200nsec ≤ Ts ≤ 500nsec 인 범위가 바람직하다.

또한, 관점을 달리하여, 고 휘도를 얻기 위해서는, 상기 유지 펄스와 중첩되는 시간 Ts는, 200nsec ≤ Ts인 범위임이 바람직하다.

방전 지연 시간 감소 효과를 얻기 위해서는, 상기 유지 펄스와 중첩되는 시간 Ts는, 100nsec ≤ Ts ≤ 500nsec임이 바람직하다.

본 발명의 제2 특징에 따른 구동 방법은, 제1 전극과 제2 전극으로 이루어지는 방전유지전극과, 어드레스 전극을 구비하는 교류형 플라즈마 디스플레이 패널의 화상 데이터 기입을 위한 어드레스 기간 동안의 구동 방법이며, 상기 제2 전극에 스캔 펄스가 인가되며, 상기 어드레스 전극에 상기 스캔 펄스와 극성이 반대인 데이터 펄스가 인가될 때, 상기 스캔 펄스/데이터 펄스를 상기 데이터 펄스/스캔 펄 스보다 시간 Td(Td≥0)만큼 앞서 인가하고, 상기 데이터 펄스/스캔 펄스와 시간 Ts동안 중첩되도록 인가하며, 여기서 상기 데이터 펄스/스캔 펄스와 중첩되는 시간 Ts는, 데이터 펄스/스캔 펄스폭 ≥ Ts ≥ 0의 관계를 만족하는 것을 특징으로 한다.

이하에서는, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 플라즈마 디스플레이 패널의 구동 방법을 구체적으로 설명한다.

도 5는 본 발명의 PDP 구동방법에 사용되는 방전 유지 펄스(500)와 보조 펄스(510)를 나타내는 도면이다. 도시된 바와 같이, 본 발명의 보조 펄스(510)는 제1 유지 전극('X 전극' 또는 '유지 전극'이라 칭하기도 함)과 제2 유지 전극('Y 전극' 또는 '스캔 전극'이라 칭하기도 함) 중 어느 하나에 유지 펄스(500)가 인가될 때, 다른 전극에 유지 펄스(500)와는 극성을 달리하여 인가된다. 본 발명에서 보조 펄스(510)는 유지 펄스(500)와 소정 위상차를 갖도록 제어되며, 이 때 보조 펄스(510)가 타 전극에 인가되는 유지 펄스(500)에 대하여 선행하는 시간을 Td라 정의한다. 또한, 보조 펄스(510)는 타 전극의 유지 펄스(500)와 소정 시간 동안 중첩되며, 이 때 중첩되는 시간을 Ts라 정의한다. 유지 펄스에 의하여 발생되는 유지 방전에 의하여 통상 도 5의 (c)와 같은 방전 전류가 흐른다.

방전 전류는 유지 펄스(500)의 인가 후 소정의 지연 시간이 경과한 후 발생하여, 방전 셀 내부에 플라즈마가 형성되어 전계에 따른 전하의 이동이 발생함에 따라 누적되는 벽전하(wall charge)에 의하여 방전 셀 내부의 전계를 상쇄시키게 되어 도 5의 (c)에서 나타낸 바와 같이 유지 전극(X, Y) 사이에 펄스가 인가되어 있는 중에도 방전이 꺼짐에 따라 소멸된다. 이하에서 설명할 바와 같이, 본 발명자는 보조 펄스의 타이밍에 따라 휘도, 휘도 효율 및 방전 지연 시간에 영향을 미칠 수 있으며, 보조 펄스의 타이밍을 제어하여 상기 파라미터들의 제어가 가능하다는 사실을 관측하였다.

도 6은, 유지 펄스(500, 600)와 보조 펄스(510, 610)의 관계를 예시한다. 종래에는 X 전극에 유지 펄스(500)가 인가되거나 Y 전극에 유지 펄스(600)가 인가될 동안 다른 전극은 기저 전위로 유지되었으나, 본 실시예에서는 X 전극에 유지 펄스(500)가 인가될 때 Y 전극에는 보조 펄스(510)가 인가된다. 반대로, Y 전극에 유지 펄스(600)가 인가될 때 X 전극에도 보조 펄스(610)가 인가된다. 보조 펄스(510, 610)는 유지 펄스(500, 600)와 소정의 위상차를 가지며 Td 시간 먼저 인가되고, 또한, 도 5에 설명된 바와 같이 Ts 만큼의 중첩 시간을 갖는다. 도 6에 도시된 바와 같이, 본 발명의 구동 방법에 따라 변형된 파형의 전압을 방전유지기간동안 스캔 전극과 유지 전극에 인가함으로써, PDP 패널의 휘도 및 휘도 효율을 향상시킬 수 있게 된다.

도 7은 전술한 구동 방법을 실제 PDP 패널에 적용하여 휘도와 휘도 효율을 측정한 그래프로서, 보조 펄스의 전압을 증가시킴에 따라 휘도와 휘도 효율의 변화를 측정하였다. 이 때, Td= 200nsec ,Ts= 400nsec로 하였으며, 패널은 SDE, Xe 함량= 16%, 유지 전압= 220V로 하여 테스트하였다. 도시된 바와 같이, 보조 펄스 전압 증가에 따라 휘도 및 휘도 효율은 증가하였으며, 약 20V 이상에서 현저한 휘도 및 휘도 효율 개선 효과가 얻어졌다.

반면에, 도 8의 경우에는 동일한 조건에서 Td= 0, Ts= 600nsec로 하여 위상차를 달리한 경우의 실험 결과이다. 도시된 바와 같이 전압 상승에 따른 휘도의 개선은 이루어졌으나, 휘도 효율 개선 효과는 나타나지 않았다. 이러한 결과의 차이에 따라, Ts가 지나치게 커져서 방전 전류와 완전히 중첩되어 버리는 경우에는 휘도 효율 개선에 미치는 보조 펄스의 작용이 경감되는 것으로 추정된다. 즉, 주로 유지 방전의 초기 상태에서 보조 펄스가 휘도 효율의 개선에 기여하게 되는 것으로 이해되는데, 도 11에서는 다양한 펄스의 타이밍에 따라 중첩 시간 Ts를 달리해 가면서 테스트한 결과를 나타내었다.

여기서, 비교를 위한 기준 점(Reference Point)은 종래 기술의 보조 펄스가 없는 경우이며, 이때, 유지 펄스의 폭은 대략 8usec이며, 중첩 시간 0nm인 경우에서 중첩 시간이 600nm의 경우까지는 보조 펄스의 폭을 600nm로 고정하여 Ts 및 Td를 모두 변화시켰으며, 중첩 시간이 700nm 및 800nm인 경우에는 Td를 0으로 고정하였다. 도시된 바와 같이, 중첩 시간이 200nsec 이상 500nm 이하일 경우에 현저한 휘도 효율의 개선이 관측되었으며, 그 외에도, 방전 지연 시간의 개선이 관측되었다. 이 결과에 따라, 보조 펄스와 유지 펄스의 중첩 시간이 200nm 이상 500nm 이하, 즉, 보조 펄스가 유지 방전 전류의 상승 부분과 중첩되는 경우에 현저한 휘도 효율 개선 특성이 얻어짐을 알 수 있었다.

또한, 도 11에 나타난 방전 지연 시간(Discharge Time Lag)이란 유지 방전이 시작되는 시점의 변화를 나타낸다. 도시된 결과는 보조 펄스의 인가에 따라 유지 방전이 시작되는 시점이 더 앞당겨 질 수 있다는 것을 의미한다. 여기서, 유지 방전 개시 시점은 중첩 시간의 증가에 따라 점점 앞당겨 졌고, 그에 따라 본 발명의 보조 펄스 인가 시, 종래 기술에 비하여 유지 펄스폭을 줄이더라도 전과 동일한 정도의 충분한 방전 전류 및 벽전하량을 얻을 수 있음을 알 수 있다.

도 9 및 도 10에서는 보조 펄스 인가에 따른 방전 셀 내부에서의 방전 개시 시간의 변화 추이를 적외선 촬영에 의하여 관측한 결과를 나타내었다. 도 9는 상술한 SDE 구조의 패널에 대하여, 도 10은 스트립 구조의 패널에 대하여 실험한 결과이다. 여기서, 실험 조건은 도 7의 결과를 얻기 위한 실험 조건과 동일하게 설정하였다. 도 9를 보면, 보조 펄스를 인가한 경우(도면 상단)가, 인가하지 않은 경우(도면 하단)에 비하여 방전 개시가 앞당겨졌고, 방전의 세기도 강해졌으며, 전체적인 방전 지속 시간은 유사하였다. 또한, 도 10을 보면, 역시 보조 펄스를 인가한 경우(상단)가, 그렇지 않은 경우에 비하여 방전 개시가 앞당겨졌고, 방전 세기의 변화는 크게 나타나지 않았으며, 방전 지속 시간은 유사하였다. 본 발명에서 사용된 보조 펄스는 그 자체로 방전을 발생시킬 수 있는 정도의 전압 크기(즉, 방전 개시 전압 이상)가 아니기 때문에, 이러한 방전 개시의 앞당겨짐 효과는 유지 펄스와의 상호 작용에 의한 것으로 보인다.

도 12는 중첩 시간의 변화에 따른 휘도 및 휘도 효율 변화를 나타낸다. 도시된 바와 같이, 중첩 시간 200nsec 이상에서 휘도는 계속 증가하였다.

도 7, 도 8, 도 11 및 도 12의 결과로부터, 보조 펄스의 인가 시 전반적으로 휘도의 개선 효과가 얻어지나, 휘도 효율의 경우에는 보조 펄스와 유지 펄스의 중 첩 시간이 일정한 범위 내에 속할 경우, 즉, 유지 방전 전류의 상승 영역과 중첩되는 경우에만 개선 효과가 얻어짐을 알 수 있다. 본 발명을 적용하여 최대 휘도 효율을 얻고자 할 경우에, 유지 방전 전류의 상승부에만 보조 펄스가 중첩되는 것이 바람직하고, 통상 유지 방전 전류는 유지 펄스 인가 후 약 300nsec정도의 시간 후에 나타나 400nsec 정도의 시간 후에는 상승부에 도달하게 되므로, 보조 펄스의 시간 Td가 지나치게 작을 경우(∼0)에는 보조 펄스의 전체 폭이 300nsec 정도가 되어야 하며, 플라즈마 디스플레이 패널의 구동을 위한 소자가 대부분 고전압 구동을 위한 스위칭 소자들이고 이러한 소자들은 특성상 상당한 지연 시간(delay time)을 가진다는 점을 감안하면 그러한 짧은 펄스를 기존의 상용 소자로는 구현하기 어렵다는 문제점이 발생한다.

따라서, 본 발명의 보조 펄스에서 Td는 어느 정도 이상의 시간이 되는 것이 실제 구동 소자를 사용한 용이한 구현을 위해 바람직하며, 단, 본 발명의 보조 펄스에서 Td 구간이 지나치게 길어져 그 이전의 유지 펄스와 중첩되는 것은 이전의 유지 펄스 인가 구간에 영향을 미치게 되어 바람직하지 않으므로, 유지 펄스와 펄스 사이의 휴지기가 보통 500nsec 정도임을 감안할 때 시간 Td는 그 이하가 되는 것이 바람직하다.

또한, 도 11 및 도 12의 결과에서는 보조 펄스의 인가에 따라 방전 개시 시점이 앞당겨지는 결과가 관측되었으며, 이는 유지 펄스의 폭을 줄이더라도 이전과 동일한 정도의 정상적인 플라즈마 디스플레이 패널 구동이 가능하게 됨을 의미한다.

도 13은 본 발명의 보조 펄스가 방전 개시 시간을 앞당기는 효과를 갖는 것에 착안하여, 어드레스 구간 동안에 스캔 전극에 인가되는 펄스와 어드레스 전극에 인가되는 서로 극성이 반대인 펄스 간에 위상차를 둔 경우를 도시한다. 도 14에 도시된 바와 같이, 어드레스 방전 시간의 분포는 형성 지연 시간과 통계적 지연 시간이라는 개념으로 대표된다. 플라즈마 디스플레이 패널은 다수의 방전 셀로 이루어져 있기 때문에, 각각의 방전 셀에서 나타나는 방전 전류의 타이밍은 도 14에 도시된 바와 같은 통계적 분포를 보이게 된다. 여기서, 형성 지연 시간이란, 외부로부터 방전 개시 전압 이상의 전압이 걸리고 이 때에 셀 내부에 충분한 하전 입자가 존재할 때, 하전 입자가 이 전계에 의해 가속되어 이온화를 일으키고 이온화와 같은과정이 반복되면서 결국 방전이 개시되기까지 소요되는 시간을 말한다. 통계적 지연 시간이란 셀 내부에 방전을 일으키기 위한 하전입자가 확률적으로 충분히 존재하기까지 걸리는 시간을 말한다.

도 15는, 스캔 전극의 펄스를 Td 시간만큼 앞당겼을 경우, 형성 지연 시간과 통계적 지연 시간의 분포를 나타낸다. 도시된 바와 같이, 스캔 전극의 펄스를 어드레스 전극에 비하여 앞당김에 따라 형성 지연 시간 및 통계적 지연 시간 모두에 대하여 현저한 감소가 관측되었다. 이러한 결과는, 스캔 전극의 펄스를 앞당겨 인가하면 어드레스 방전의 개시가 더 앞당겨 일어나게 됨을 의미하며, 이로써 어드레스 펄스폭을 감소시켜도 종전과 동일한 정도의 충분한 데이터 기입 작용이 이루어질 수 있음을 알 수 있고, 어드레스 펄스폭의 감소는 총 어드레스 기간의 단축을 가능하게 하므로, 고화질 대형 패널의 구현을 위해 필요한 고속 어드레싱이 가능하 게 된다.

이상에서 본 발명에 대하여 그 바람직한 실시예를 중심으로 설명하였으나, 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에서 상기 보조 펄스의 폭과 크기, 및 보조 펄스와 유지 펄스간의 지연 시간(Td) 및 중첩 시간(Ts)는 플라즈마 디스플레이 패널의 구체적 사양에 따라 휘도 효율, 휘도 및 지연 시간을 최적 제어하기 위하여 다양하게 변형 적용될 수 있는 것이다. 그리고, 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

본 발명에서 제안하는 위상차를 갖는 보조 펄스를 이용한 구동방법에 의하여 플라즈마 디스플레이 패널의 방전 지연 시간 및/또는 휘도 효율을 향상시키는 것이 가능하다.

특히, 기존의 유지 펄스와 위상차를 갖는 보조펄스를 유지 전극에 부가적으로 인가하는 방식을 사용하여 패널의 휘도 및 휘도 효율을 향상시키는 것이 가능하다.

또한, 기존의 유지 펄스와 위상차를 갖는 보조펄스를 유지 전극에 부가적으로 인가하는 방식을 사용하여 유지 방전의 지연 시간을 감소시켜 유지 펄스폭을 줄여 보다 많은 유지 펄스를 유지 기간에 도입하거나 서브필드의 개수를 늘일 수 있 게 되어 계조 구현 능력을 향상시킬 수 있다.

나아가서, 기존에는 스캔 펄스와 동기화시켜 인가되었던 어드레스 펄스를 스캔 펄스와 위상차를 갖도록 하여 어드레스 방전의 지연 시간을 감소시키는 것이 가능하고, 이를 통하여 어드레스 펄스폭을 줄일 수 있어 고속 구동의 구현이 가능하다.

Claims

제1 전극과 제2 전극으로 이루어지는 방전유지전극과, 어드레스 전극을 구비하는 교류형 플라즈마 디스플레이 패널의 유지 기간 동안의 구동 방법에 있어서,

상기 유지 기간 동안에는 상기 제1 전극 및 제2 전극에 교대로 유지 펄스가 인가되며, 상기 제1 전극 및 제2 전극 중의 어느 한 전극에 유지 펄스가 인가될 때 다른 전극에는, 상기 유지 펄스보다 시간 Td만큼 앞서 인가되고, 상기 유지 펄스와 시간 Ts동안 중첩되며, 상기 유지 펄스와 반대의 극성을 갖고 소정 전압 크기(Va)를 갖는 보조 펄스를 인가하며,

여기서 상기 유지 펄스와 중첩되는 시간 Ts는, 유지 펄스폭 ≥ Ts ≥ 0의 관계를 만족하는 것을 특징으로 하는 교류형 플라즈마 디스플레이 패널의 구동 방법.
제1항에 있어서,

여기서, 상기 시간 Td는, 유지 펄스 사이의 휴지기 ≥ Td ≥ 0의 관계를 만족하는 것을 특징으로 하는 교류형 플라즈마 디스플레이 패널의 구동 방법.
제1항에 있어서,

상기 보조 펄스 전압 크기 Va는 20V 이상인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
제1항에 있어서,

최적 휘도 효율을 얻기 위해, 상기 유지 펄스와 중첩되는 시간 Ts는, 200nsec ≤ Ts ≤ 500nsec 인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
제1항에 있어서,

고 휘도를 얻기 위해, 상기 유지 펄스와 중첩되는 시간 Ts는, 200nsec ≤ Ts인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
제1항에 있어서,

방전 지연 시간을 감소시키기 위해, 상기 유지 펄스와 중첩되는 시간 Ts는, 100nsec ≤ Ts ≤ 500nsec인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
제1 전극과 제2 전극으로 이루어지는 방전유지전극과, 어드레스 전극을 구비하는 교류형 플라즈마 디스플레이 패널의 화상 데이터 기입을 위한 어드레스 기간 동안의 구동 방법에 있어서,

상기 제2 전극에 스캔 펄스가 인가되며, 상기 어드레스 전극에 상기 스캔 펄스와 극성이 반대인 데이터 펄스가 인가될 때, 상기 스캔 펄스/데이터 펄스를 상기 데이터 펄스/스캔 펄스보다 시간 Td(Td≥0)만큼 앞서 인가하고, 상기 데이터 펄스/ 스캔 펄스와 시간 Ts동안 중첩되도록 인가하며,

여기서 상기 데이터 펄스/스캔 펄스와 중첩되는 시간 Ts는, 데이터 펄스/스캔 펄스폭 ≥ Ts ≥ 0의 관계를 만족하는 것을 특징으로 하는 교류형 플라즈마 디스플레이 패널의 구동 방법.