KR20060118202A - Metal line and method of the same and display substrate having the same - Google Patents
Metal line and method of the same and display substrate having the same Download PDFInfo
- Publication number
- KR20060118202A KR20060118202A KR1020050040743A KR20050040743A KR20060118202A KR 20060118202 A KR20060118202 A KR 20060118202A KR 1020050040743 A KR1020050040743 A KR 1020050040743A KR 20050040743 A KR20050040743 A KR 20050040743A KR 20060118202 A KR20060118202 A KR 20060118202A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive material
- material film
- film
- wiring
- layer
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 46
- 239000002184 metal Substances 0.000 title claims abstract description 46
- 239000000758 substrate Substances 0.000 title claims abstract description 46
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000004020 conductor Substances 0.000 claims abstract description 159
- 239000010949 copper Substances 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 29
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 19
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 19
- 229910052802 copper Inorganic materials 0.000 claims description 19
- 229910052709 silver Inorganic materials 0.000 claims description 19
- 239000004332 silver Substances 0.000 claims description 19
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 15
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- 229910000838 Al alloy Inorganic materials 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 8
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- 239000011651 chromium Substances 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 239000011733 molybdenum Substances 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- -1 nickel nitride Chemical class 0.000 claims description 5
- 229910000599 Cr alloy Inorganic materials 0.000 claims description 4
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 4
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 4
- 229910001362 Ta alloys Inorganic materials 0.000 claims description 4
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 4
- 239000000788 chromium alloy Substances 0.000 claims description 4
- 229910003437 indium oxide Inorganic materials 0.000 claims description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 229910001316 Ag alloy Inorganic materials 0.000 claims description 2
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 2
- SJKRCWUQJZIWQB-UHFFFAOYSA-N azane;chromium Chemical compound N.[Cr] SJKRCWUQJZIWQB-UHFFFAOYSA-N 0.000 claims description 2
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 claims description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 12
- 239000010408 film Substances 0.000 description 111
- 239000010410 layer Substances 0.000 description 105
- 239000010409 thin film Substances 0.000 description 15
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 230000002776 aggregation Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 150000002739 metals Chemical class 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- 238000005054 agglomeration Methods 0.000 description 4
- 238000004220 aggregation Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 230000015271 coagulation Effects 0.000 description 3
- 238000005345 coagulation Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/13629—Multilayer wirings
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
도 1은 비교예에 의한 금속 배선의 구조를 도시한 단면도이다. 1 is a cross-sectional view showing the structure of a metal wiring according to a comparative example.
도 2는 본 발명의 일 실시예에 의한 금속 배선의 구조를 도시한 단면도이다. 2 is a cross-sectional view showing the structure of a metal wiring according to an embodiment of the present invention.
도 3a 내지 도 3e는 본 발명의 일 실시예에 의한 금속 배선의 제조방법을 설명하기 위해 간략히 도시한 공정 흐름도이다. 3A to 3E are schematic flowcharts illustrating a method of manufacturing a metal wiring according to an embodiment of the present invention.
도 4는 본 발명의 일 실시예에 따라 형성된 금속 배선을 포함하는 박막 트랜지스터를 도시한 단면도이다.4 is a cross-sectional view illustrating a thin film transistor including a metal wire formed according to an embodiment of the present invention.
도 5는 본 발명의 일 실시예에 따라 형성된 금속 배선을 포함하는 표시장치의 일부를 도시한 평면도이다. 5 is a plan view illustrating a portion of a display device including a metal wire formed according to an embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
20, 110, 300 : 기판 30, 120 : 제2 도전성 물질막20, 110, 300:
40, 130 : 제1 도전성 물질막 50, 140 : 제3 도전성 물질막40, 130: first
142 : 제1 차폐막 144 : 제2 차폐막142: first shielding film 144: second shielding film
150 : 제1 PR 패턴 160 : 제2 PR 패턴150: first PR pattern 160: second PR pattern
210 : 게이트 전극 220 : 게이트 절연막210: gate electrode 220: gate insulating film
230 : 반도체층 240 : 오믹컨택층230: semiconductor layer 240: ohmic contact layer
250 : 소스/드레인 전극 260 : 보호막250: source / drain electrodes 260: protective film
270 : 화소전극 310 : 게이트 라인270
320 : 데이터 라인 330 : 스토리지 배선320: data line 330: storage wiring
본 발명은 금속 배선, 이의 제조방법 및 이를 구비한 표시 기판에 관한 것으로서, 보다 상세하게는 표시 장치의 전기적 특성을 향상시키는 금속 배선, 이의 제조방법 및 이를 구비한 표시 기판에 관한 것이다. The present invention relates to a metal wiring, a method for manufacturing the same, and a display substrate having the same, and more particularly, to a metal wiring, a method for manufacturing the same, and a display substrate having the same, to improve electrical characteristics of a display device.
일반적으로, 표시 장치는 정보처리장치에서 처리된 데이터를 사용자가 인식할 수 있도록 소정의 화상을 표시하는 장치로 정의할 수 있다. 이러한 표시 장치는 소형이면서 경량화 및 고 해상도 구현등을 위하여 평판 패널형 표시 장치가 널리 사용되고 있다. In general, the display device may be defined as a device that displays a predetermined image so that a user can recognize data processed by the information processing device. Such a display device is widely used for a small size, light weight, high resolution, and the like.
현재 가장 널리 사용되고 있는 평판 패널형 표시 장치는 액정표시장치인데, 상기 액정표시장치는 전계의 세기에 따라서 광 투과도가 변경되는 액정을 이용하여 디스플레이를 수행하는 장치로 정의할 수 있다. Currently, the flat panel display device which is most widely used is a liquid crystal display device, and the liquid crystal display device may be defined as a device for performing a display using a liquid crystal whose light transmittance is changed according to the intensity of an electric field.
상기 액정표시장치는 디스플레이 유닛을 포함한다. 상기 디스플레이 유닛은 스위칭 소자인 박막 트랜지스터(Thin Film Transistor; TFT)가 형성된 표시 기판, 상기 표시 기판에 대향하는 대향 기판, 상기 표시 기판과 대향 기판 사이에 개재되는 액정층을 포함한다. The liquid crystal display device includes a display unit. The display unit includes a display substrate on which a thin film transistor (TFT), which is a switching element, is formed, an opposite substrate facing the display substrate, and a liquid crystal layer interposed between the display substrate and the opposite substrate.
상기 표시 기판에는 상기 박막 트랜지스터, 상기 박막 트랜지스터에 전기적으로 연결되어 있는 게이트 배선 및 데이터 배선들을 포함한다. 상기 액정표시장치의 화면이 대형화, 고해상도가 요구되어짐에 따라 상기 배선들의 RC 딜레이가 증가되어 액정표시장치의 구동이 원활하게 이루어지지 않는 문제점으로 있고, 이에 따라, 상기 배선들의 저(低)저항 특성이 요구되고 있다. The display substrate includes the thin film transistor, gate lines and data lines electrically connected to the thin film transistor. As the screen size of the liquid crystal display device needs to be enlarged and a high resolution is required, the RC delay of the wiring lines is increased so that the liquid crystal display device cannot be driven smoothly. This is required.
일반적으로, 상기 액정표시장치의 배선으로는 알루미늄(Al) 또는 알루미늄 합금등이 널리 사용되고 있으나, 알루미늄(AL) 또는 알루미늄 합금을 단층으로 배선에 적용하면, 대부분 그 표면에서 힐록(hillocks)이 생성되고, 이에 따라 배선을 덮는 절연막의 커버리지 불량을 일으키기도 한다. 또한, 화소전극 재료인 도전성 산화막, 예를 들어 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO)과 알루미늄(Al) 또는 알루미늄 합금은 컨택 저항이 높아 문제가 된다. In general, aluminum (Al) or an aluminum alloy is widely used as the wiring of the liquid crystal display device, but when aluminum (AL) or an aluminum alloy is applied to the wiring in a single layer, most of the hillocks are generated on the surface thereof. This may cause poor coverage of the insulating film covering the wiring. In addition, a conductive oxide film which is a pixel electrode material, for example, indium tin oxide (ITO), indium zinc oxide (IZO), aluminum (Al), or an aluminum alloy has a high contact resistance, which is a problem.
또한, 알루미늄(Al) 또는 알루미늄 합금으로 이루어진 배선의 박막 비저항은 3 ~ 5uΩ??㎝이기 때문에, 대형 표시장치 예를 들어, 40인치 이상의 대형 표시장치에서는 적용하기 어렵게된다. 이러한 문제로 인하여 알루미늄(Al) 또는 알루미늄 합금을 대체하기 위해 박막 비저항이 낮은 은(Ag) 또는 구리(Cu) 등을 사용하고자 하는 경우, 공정 적용시 액정표시장치를 구성하는 다른 층(layer)과 접촉성, 고온의 공정에 의한 표면 응집현상 및 다른 층으로의 확산 등의 문제점이 있어 상용화가 어려운 문제점이 있다. In addition, since the thin film specific resistance of the wiring made of aluminum (Al) or an aluminum alloy is 3 to 5uΩ ?? cm, it is difficult to apply to a large display device, for example, a large display device of 40 inches or more. Due to this problem, in order to use silver (Ag) or copper (Cu) having a low film resistivity to replace aluminum (Al) or an aluminum alloy, other layers constituting the liquid crystal display when the process is applied There are problems such as contactability, surface coagulation due to high temperature processes, and diffusion into other layers, making it difficult to commercialize.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 RC 딜레이가 적고, 표시장치의 다른 층과 접촉성이 양호하며, 표면 응집현상이 발생하지 않고 표시 기판의 전기적 특성을 향상시킬 수 있는 금속 배선을 제공하는데 있다. An object of the present invention to solve the above problems is to provide a metal wiring that has a low RC delay, good contact with other layers of the display device, and can improve the electrical properties of the display substrate without surface aggregation phenomenon. To provide.
본 발명의 다른 목적은 상기 금속 배선의 제조 방법을 제공하는데 있다.Another object of the present invention is to provide a method for producing the metal wiring.
본 발명의 또 다른 목적은 상기 금속 배선을 구비한 표시 기판을 제공하는데 있다. Another object of the present invention is to provide a display substrate having the metal wiring.
상기 목적을 달성하기 위하여 본 발명의 일 실시예에 의한 금속 배선은 제1 도전성 물질막, 제2 도전성 물질막 및 제3 도전성 물질막을 포함한다. 상기 제1 도전성 물질막은 기판 상에 형성된다. 상기 제2 도전성 물질막은 상기 제1 도전성 물질막 하부에 형성되어, 상기 제1 도전성 물질의 하부면을 차폐시킨다. 상기 제3 도전성 물질막은 상기 제1 도전성 물질막 상부에 형성되어, 상기 제1 도전성 물질막의 상부면과 측면을 차폐시킨다. In order to achieve the above object, the metal wire according to an embodiment of the present invention includes a first conductive material film, a second conductive material film, and a third conductive material film. The first conductive material film is formed on a substrate. The second conductive material film is formed under the first conductive material film to shield the bottom surface of the first conductive material. The third conductive material film is formed on the first conductive material film to shield the upper surface and the side surface of the first conductive material film.
상기 제1 도전성 물질막은 알루미늄, 알루미늄 합금, 구리, 구리 합금, 은, 은 합금으로 이루어진 군에서 선택한 하나 이상의 금속으로 이루어진다.The first conductive material film is made of at least one metal selected from the group consisting of aluminum, aluminum alloy, copper, copper alloy, silver, and silver alloy.
상기 제2 및 제3 도전성 물질막은 몰리브덴, 몰리브덴 합금, 니켈, 니켈 합금, 크롬, 크롬 합금, 티타늄, 티타늄 합금, 탄탈, 탄탈 합금으로 이루어진 군에서 선택한 하나 이상의 금속으로 이루어진다. The second and third conductive material films may be formed of one or more metals selected from the group consisting of molybdenum, molybdenum alloys, nickel, nickel alloys, chromium, chromium alloys, titanium, titanium alloys, tantalum and tantalum alloys.
또한, 상기 제2 및 제3 도전성 물질막은 몰리브덴, 몰리브덴 질화물, 니켈(Ni), 니켈 질화물, 크롬, 크롬 질화물, 티타늄, 티타늄 질화물, 탄탈, 탄탈 질화물로 이루어진 군에서 선택한 하나 이상의 금속으로 이루어질 수 있다. In addition, the second and third conductive material film may be formed of one or more metals selected from the group consisting of molybdenum, molybdenum nitride, nickel (Ni), nickel nitride, chromium, chromium nitride, titanium, titanium nitride, tantalum, tantalum nitride. .
또한, 상기 제2 및 제3 도전성 물질막은 인듐 산화물 또는 질소 산화물로 이루어질 수도 있다. In addition, the second and third conductive material films may be formed of indium oxide or nitrogen oxide.
또한, 상기 제2 및 제3 도전성 물질막은 서로 동일한 물질로 이루어질 수 있고, 상기 제2 및 제3 도전성 물질막은 서로 상이한 물질로 이루어질 수도 있다. In addition, the second and third conductive material films may be made of the same material, and the second and third conductive material films may be made of different materials.
상기 본 발명의 다른 목적을 달성하기 위하여, 본 발명의 일 실시예에 의한 금속 배선의 제조방법은 기판 상에 하부 도전성 물질막을 형성하는 단계, 상기 하부 도전성 물질막 상에 내부 도전성 물질막을 형성하는 단계, 포토 공정을 통해 상기 하부 및 내부 도전성 물질막을 제1 패터닝하는 단계, 패터닝된 상기 하부 및 내부 도전성 물질막을 감싸도록 상부 도전성 물질막을 형성하는 단계 및 상기 포토 공정을 통해 상기 상부 도전성 물질막을 제2 패터닝하는 단계를 포함한다. In order to achieve the another object of the present invention, a method of manufacturing a metal wiring according to an embodiment of the present invention comprises the steps of forming a lower conductive material film on the substrate, the step of forming an internal conductive material film on the lower conductive material film First patterning the lower and inner conductive material layers through a photo process, forming an upper conductive material layer to surround the patterned lower and inner conductive material layers, and second patterning the upper conductive material layer through the photo process It includes a step.
상기 본 발명의 또 다른 목적을 달성하기 위하여, 본 발명의 일 실시예에 의한 표시 기판은 기판, 상기 기판 위에 형성된 게이트 배선, 상기 게이트 배선과 전기적으로 절연하면서 교차하도록 형성된 데이터 배선, 게이트 전극이 상기 게이트 배선에 연장되고, 소스 전극이 상기 데이터 배선에 연결된 스위칭 소자 및 상기 스위칭 소자의 드레인 전극에 연결된 화소 전극을 포함하고, 상기 게이트 배선 및 데이터 배선 중 하나 이상은 제1 도전성 물질막과, 상기 제1 도전성 물질의 하부면을 차폐시키는 제2 도전성 물질막 및 상기 제1 도전성 물질막의 상부면과 측면을 차폐시키는 제3 도전성 물질막을 포함한다. In order to achieve the another object of the present invention, a display substrate according to an embodiment of the present invention is a substrate, a gate wiring formed on the substrate, the data wiring formed so as to cross and electrically insulate from the gate wiring, the gate electrode A pixel electrode connected to the drain electrode of the switching device and a source electrode connected to the data wire, the source electrode extending to a gate wire, wherein at least one of the gate wire and the data wire comprises: a first conductive material film; A second conductive material film shielding the lower surface of the first conductive material and a third conductive material film shielding the upper surface and the side surfaces of the first conductive material film.
이러한 금속 배선, 이의 제조방법 및 이를 구비한 표시 기판에 의하면, 비저항이 작은 은(Ag) 또는 구리(Cu)등의 물질을 메인 배선 물질로 사용할 수 있고, 이 에 따라 표시 기판의 RC 딜레이를 감소시킴으로써 표시장치의 전기적 특성을 향상시킬 수 있다. According to such a metal wiring, a method of manufacturing the same, and a display substrate having the same, a material such as silver (Ag) or copper (Cu) having a small specific resistance can be used as the main wiring material, thereby reducing the RC delay of the display substrate. By doing so, the electrical characteristics of the display device can be improved.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 1은 비교예에 의한 금속 배선의 구조를 도시한 단면도이고, 도 2는 본 발명의 일 실시예에 의한 금속 배선의 구조를 도시한 단면도이다. 1 is a cross-sectional view showing the structure of a metal wiring according to a comparative example, Figure 2 is a cross-sectional view showing the structure of a metal wiring according to an embodiment of the present invention.
도 1을 참조하면, 일반적으로 표시장치의 배선물질로 사용되는 순수한 알루미늄(Al) 또는 알루미늄 합금 예를 들어, AlNd과 같은 알루미늄 합금은 박막 비저항(specific resistance)이 각각 3.1uΩ??㎝, 4.5uΩ??㎝로 RC 딜레이가 크기 때문에 40인치 이상의 대형 표시장치에는 적용하기 곤란하다. 이를 해결하기 위해 박막 비저항이 알루미늄(Al)의 절반정도인 은(Ag) 또는 구리(Cu)를 사용할 경우, 보다 대형 표시장치의 배선물질로 적용할 수 있다. Referring to FIG. 1, a pure aluminum (Al) or an aluminum alloy generally used as a wiring material of a display device, for example, an aluminum alloy such as AlNd, has a specific resistance of 3.1 uΩ ?? cm and 4.5 uΩ, respectively. Due to the large RC delay of ?? cm, it is difficult to apply to large display devices larger than 40 inches. In order to solve this problem, when silver (Ag) or copper (Cu) having a thin film resistivity of about half of aluminum (Al) is used, it can be applied as a wiring material for larger display devices.
그러나, 상기 은(Ag)은 식각 공정에서 발생하는 손상 예를 들어, 건식 식각 공정에서 이온(Ion) 입자와의 화학 반응등에 의해 표시장치의 배선이 형성되는 위치에서 하부 또는 상부층과 접촉성이 저하되어 리프팅(lifting) 현상이 발생하는 문제가 있다. However, the silver (Ag) is in contact with the lower or upper layer at the position where the wiring of the display device is formed due to damage generated in the etching process, for example, chemical reaction with ion particles in the dry etching process. There is a problem that a lifting phenomenon occurs.
더욱이, 상기 은(Ag)은 표시장치의 제조 공정 중 고온에서의 공정과정을 거치면서 고온의 열에 의해 균일하게 도포되지 않고, 뭉치게 되는 표면 응집현상이 발생하게 되어 표면이 균일하게 형성되지 못하게 된다. 이에 따라, 배선을 덮는 절연막의 커버리지 불량을 발생하게 되는 문제점이 있었다. In addition, the silver Ag is not uniformly applied by high temperature heat during the manufacturing process of the display device, and agglomeration of the surface of the display device may occur, thereby preventing the surface from being uniformly formed. . Accordingly, there is a problem that poor coverage of the insulating film covering the wiring occurs.
또한, 구리(Cu)를 배선물질로 사용한 경우에도 배선이 형성되는 위치에서 하부 또는 상부층으로 구리(Cu)가 확산되는 등의 문제점이 있었다. In addition, even when copper (Cu) is used as a wiring material, there is a problem that copper (Cu) is diffused into the lower or upper layer at the position where the wiring is formed.
상기 문제점은 도 1에 도시된 바와 같이 금속 배선(10)의 구조를 3층막으로 구성하는 구조로 형성하여 해결될 수 있다. 즉, 기판(20) 상에 제2 도전성 물질막(30)을 형성하고, 메인 배선으로 사용되는 물질 예를 들어, 은(Ag) 또는 구리(Cu)를 사용하여 제1 도전성 물질막(40)을 상기 제2 도전성 물질막(30)의 상부면에 인접하여 형성한다. 또한, 상기 제1 도전성 물질막(40)의 상부면에 제3 도전성 물질막(50)을 형성함으로써, 제1 도전성 물질막(40)의 상부면과 하부면에 보호막을 형성한 배선구조로 형성한다. The problem can be solved by forming the structure of the
그러나, 도 1에 도시된 바와 같이 3층막 구조로 형성한 경우 보호막이 형성되지 않아 외부로 노출된 제1 도전성 물질막(40) 측면의 오픈 영역(42)에서 고온의 환경하에서 진행되는 제조 공정시, 제1 도전성 물질막(40)이 균일하게 도포되지 않고, 막을 구성하는 성분 예를 들어, 은(Ag) 등이 뭉치게 되는 표면 응집현상이 발생한다. 또한, 표시장치의 사용 중 열응력 및 고열에 의해서도 상기 오픈 영역(42)에 표면 응집현상이 발생하는 문제점이 있다.However, as shown in FIG. 1, in the case of a three-layer film structure, a protective film is not formed, and thus, a manufacturing process is performed in an
도 2를 참조하면, 본 발명의 일 실시예에 의한 표시장치의 배선구조(100)는 제2 도전성 물질막(120), 제1 도전성 물질막(130) 및 제3 도전성 물질막(140)을 포함한 3층막 구조로 형성된다. Referring to FIG. 2, the
상기 제2 도전성 물질막(120)은 기판(110) 상에 플랫(flat)한 구조로 형성한다. 이를 위해, 상기 제2 도전성 물질막(120)은 스퍼터링(sputtering) 방법으로 형 성할 수 있다. 상기 제2 도전성 물질막(120)은 몰리브덴, 몰리브덴 합금, 니켈, 니켈 합금, 크롬, 크롬 합금, 티타늄, 티타늄 합금, 탄탈, 탄탈 합금으로 이루어진 군에서 선택한 하나 이상의 금속으로 형성할 수 있다. 상기 예시한 금속들 이외에도 다양한 금속등을 제2 도전성 물질막(120)으로 사용할 수 있음은 자명한 사항이다. 일례로, 상기 제2 도전성 물질막(120)은 인듐 산화물 또는 질소 산화물로 형성될 수도 있다. The second
상기 제1 도전성 물질막(130)은 상기 제2 도전성 물질막(120)의 상부면에 인접하여 플랫(flat)한 구조로 형성된다. 이를 위해, 상기 제1 도전성 물질막(130)은 스퍼터링(sputtering) 방법으로 형성할 수 있다. 상기 제1 도전성 물질막(130)은 표시장치의 배선구조(100)의 메인 배선 물질인 은(Ag), 구리(Cu) 및 상기 금속들의 합금들로 형성한다. 또한, 상기 제1 도전성 물질막(130)은 알루미늄(Al) 및 그 합금들로 형성할 수도 있다. The first
상기 제1 도전성 물질막(130)의 하부면은 상기 제2 도전성 물질막(120)에 의해 기판(110)과의 접촉등과 같은 외부로부터 차폐 및 보호된다. 따라서, 메인 배선 물질로 은(Ag)을 사용하는 경우, 상기 제1 도전성 물질막(130)과 하부층의 접촉성은 제2 도전성 물질막(120)을 통해 증진되어, 하부층과의 리프팅(lifting) 현상을 방지할 수 있고, 하부면에서 고온의 환경하에서 발생하는 표면 응집현상을 방지할 수 있다. The lower surface of the first
또한, 상기 제1 도전성 물질막(130)을 메인 배선 물질로 구리(Cu)를 사용하는 경우, 발생하는 하부층으로의 구리(Cu)의 확산 현상을 방지할 수 있다. In addition, when the first
상기 제3 도전성 물질막(140)은 상기 제1 도전성 물질막(130)의 상부면에 인접 형성되고, 상기 제1 도전성 물질막(130)의 측면을 감싼 형태로 형성한다. 이를 위해 상기 제3 도전성 물질막(140)은 제1 차폐막(142) 및 제2 차폐막(144)을 구비한다.The third
상기 제1 차폐막(142)은 상기 제1 도전성 물질막(130)의 상부면에 인접 형성되고, 상기 제1 도전성 물질막(130)의 상부면을 외부로부터 차폐시킨다. The
상기 제2 차폐막(144)은 상기 제1 차폐막(142)의 양단에서 연장되어 상기 제1 도전성 물질막(130)의 측면(132)을 외부로부터 차폐시키다. The
즉, 도 1에 도시된 비교예와 대비시, 제1 도전성 물질막(40)의 오픈 영역(42)이 차폐되도록 제1 차폐막(142)에서 하부 방향으로 연장된 제2 차폐막(144)을 더 구비한다. That is, in contrast to the comparative example shown in FIG. 1, the
상기 제3 도전성 물질막(140)은 스퍼터링(sputtering) 방법으로 형성할 수 있고, 이에 의해, 상기 제2 차폐막(144)은 상기 제1 도전성 물질막(130)의 측면(132)과 상기 제2 도전성 물질막(120)의 측면(122)을 감싸면서 상기 기판(110)에 접촉하도록 형성할 수 있다. The third
따라서, 메인 배선 물질로 은(Ag)을 사용하는 경우, 상기 제1 도전성 물질막(130)과 상부층과의 접촉성은 상기 제3 도전성 물질막(140)을 통해 증진되어, 상부층과의 리프팅(lifting) 현상을 방지할 수 있고, 상기 제1 도전성 물질막(130)의 상부면에서 고온의 환경하에서 발생하는 표면 응집현상을 방지할 수 있다. Therefore, when silver (Ag) is used as the main wiring material, the contact between the first
또한, 상기 제1 도전성 물질막(130)으로 구리(Cu)를 사용하는 경우, 상부층 으로 구리(Cu)가 확산되는 현상을 방지할 수 있다. In addition, when copper (Cu) is used as the first
또한, 제1 도전성 물질막(130)의 측면(132)은 상기 제2 차폐막(144)에 의해 외부로부터 차폐되어, 도 1에 도시된 비교예와 대비시, 제1 도전성 물질막(40)의 측면(42)에서 고온의 제조 공정 및 사용 환경하에서 발생 가능한 표면 응집현상을 방지할 수 있다. In addition, the
상기 제3 도전성 물질막(140)은 몰리브덴, 몰리브덴 합금, 니켈, 니켈 합금, 크롬, 크롬 합금, 티타늄, 티타늄 합금, 탄탈, 탄탈 합금으로 이루어진 군에서 선택한 하나 이상의 금속으로 형성할 수 있다. 상기 예시한 금속들 이외에도 다양한 금속들을 제3 도전성 물질막(140)으로 사용할 수 있음은 자명한 사항이다. 일례로, 상기 제3 도전성 물질막(140)은 인듐 산화물 또는 질소 산화물로 형성될 수도 있다. The third
또한, 상기 제2 및 제3 도전성 물질막(120, 140)은 동일한 물질로 형성될 수 있고, 서로 상이한 물질로 형성될 수도 있다. 상기 표시장치의 배선구조(100)에서는 단면이 장방형으로 형성되는 것으로 도시되었으나, 식각 공정시, 소정의 기울기를 갖는 단면을 갖도록 형성될 수도 있다. In addition, the second and third conductive material layers 120 and 140 may be formed of the same material or may be formed of different materials from each other. In the
상기 제1, 제2 및 제3 도전성 물질막들(120, 130, 140)은 그 형성방법으로 스퍼터링 방법에 의해 형성하는 것으로 설명하였으나, 이에 한정되지 아니함은 자명한 사항이다. 예를 들어, 상기 제1, 제2 및 제3 도전성 물질막들(120, 130, 140)은 본 발명의 기술적 사상 및 영역을 벗어나지 않는 범위 내에서 CVD(Chemical Vapor Deposition, CVD)법, Imprint법, Electoless Plating법 및 이외의 다양한 방 법들을 사용하여 형성할 수도 있다. The first, second, and third
여기서, 본 발명의 일 실시예에 의한 금속 배선의 제조방법을 살펴보면 다음과 같다.Here, look at the manufacturing method of the metal wiring according to an embodiment of the present invention.
도 3a 내지 도 3e는 본 발명의 일 실시예에 의한 금속 배선의 제조방법을 설명하기 위해 간략히 도시한 공정 흐름도이다. 여기서, 특허청구범위에 사용된 하부 도전성 물질막, 내부 도전성 물질막 및 상부 도전성 물질막은 각각 제2 도전성 물질막, 제1 도전성 물질막 및 제3 도전성 물질막을 의미함을 미리 밝혀둔다. 이하에서는 제1, 제2 및 제3 도전성 물질막의 용어를 사용하여 설명하기로 한다. 3A to 3E are schematic flowcharts illustrating a method of manufacturing a metal wiring according to an embodiment of the present invention. Here, the lower conductive material film, the inner conductive material film, and the upper conductive material film used in the claims are to be understood in advance to mean the second conductive material film, the first conductive material film and the third conductive material film, respectively. Hereinafter, description will be made using terms of the first, second and third conductive material films.
도 3a 내지 도 3e를 참조하면, 본 발명의 일 실시예에 의한 표시장치의 배선 형성방법은 먼저, 도 3a에 도시된 바와 같이 기판(110) 상에 제2 도전성 물질막(120)을 형성한다. 상기 제2 도전성 물질막(120)은 제1 도전성 물질막(130)의 하부면을 보호하기 위한 보호막의 역할을 수행하고, 제1 도전성 물질막(130)의 리프팅 현상을 방지하기 위해 형성한다. 상기 제2 도전성 물질막(120)은 일례로, 스퍼터링(sputtering) 방법으로 기판(110) 상에 균일한 두께로 형성한다.Referring to FIGS. 3A to 3E, in the method for forming a wire of the display device according to the exemplary embodiment of the present invention, first, as shown in FIG. 3A, the second
또한, 상기 제2 도전성 물질막(120)의 상부면에 인접하여 메인 배선인 상기 제1 도전성 물질막(130)이 형성된다. 상기 제1 도전성 물질막(130)도 상기 제2 도전성 물질막(120)과 동일하게 스퍼터링 방법으로 균일한 두께로 형성될 수 있다. In addition, the first
이후, 상기 제2 및 제1 도전성 물질막(120, 130)을 포토 공정을 통해 제1 패터닝한다. 상기 제2 및 제1 도전성 물질막(120, 130)이 형성된 상부에 셋팅된 배선폭(L1)과 동일한 폭을 갖는 제1 감광(Photo Resist; 이하 PR) 패턴(150)을 형성한 다. Thereafter, the second and first conductive material layers 120 and 130 are first patterned through a photo process. A first photo resist pattern (PR)
도 3b에 도시된 바와 같이, 상기 제1 PR 패턴(150)을 형성한 후, 제1 식각 공정을 수행하면, 상기 제1 식각 공정시 제2 및 제1 도전성 물질막(120, 130)은 상기 제1 식각 공정을 수행하는 화학 약품 또는 반응성 gas에 의해 발생하는 경사각으로 인하여 상기 세팅된 배선폭(L1)보다 소정 폭(2×L2) 만큼 줄어든 배선폭(L3)을 갖도록 형성된다. As shown in FIG. 3B, after the
이후, 상기 제1 PR 패턴(150)의 제거등을 수행하는 후처리 공정을 진행하여 포토 공정을 완료한다. Subsequently, a post-processing step of removing the
도 3c에 도시된 바와 같이, 상기 후처리 공정 이후, 기판(110) 상에 배선폭(L3)을 갖도록 형성된 제1 도전성 물질막(130)의 상부면에 제3 도전성 물질막(140)을 형성한다. 상기 제3 도전성 물질막(140)은 상기 제2 및 제1 도전성 물질막(120, 130)과 동일하게 스퍼터링 방법으로 형성할 수 있다. 이때, 제3 도전성 물질막(140)은 상기 제1 도전성 물질막(130)의 상부면에 도포되는 상기 제1 차폐막(142)과, 상기 제1 도전성 물질막(130)의 측면(132)을 감싸면서 하방으로 연장된 제2 차폐막(144)이 형성된다. 상기 제2 차폐막(144)은 스퍼터링 방법으로 형성될 경우, 상기 제2 도전성 물질막(120)의 측면(122)을 감싸면서 기판(110)과 연장되도록 형성된다. As shown in FIG. 3C, after the post-treatment process, a third
다음으로, 도 3d와 도3e에 도시된 바와 같이, 상기 제3 도전성 물질막(140)이 형성된 배선구조의 상부에 초기 셋팅된 배선폭(L1)과 동일한 폭을 갖는 제2 PR 패턴(160)을 형성하여 상기 도 3b에서 설명한 포토 공정과 동일한 포토 공정을 수 행한다. Next, as shown in FIGS. 3D and 3E, the
상기 제2 PR 패턴(160)을 형성한 후, 제2 식각 공정을 수행하면, 상기 제2 식각 공정시 상기 제3 도전성 물질막(140)은 상기 제2 식각 공정을 수행하는 화학 약품 또는 반응성 gas에 의해 발생하는 경사각으로 인하여 상기 배선폭(L3)과 제2 차폐막(144)의 두께를 포함하는 폭을 갖도록 형성된다. After the
이후, 상기 제2 PR 패턴(160)을 제거 등을 수행하는 후처리 공정을 진행하여 포토 공정을 완료함으로써, 금속 배선의 구조가 형성된다. Subsequently, a post process is performed to remove the
도 4는 본 발명의 일 실시예에 따라 형성된 금속 배선을 포함하는 박막 트랜지스터를 도시한 단면도이다.4 is a cross-sectional view illustrating a thin film transistor including a metal wire formed according to an embodiment of the present invention.
도 4를 참조하면, 본 발명의 일 실시예에 따라 형성된 금속 배선을 포함하는 박막 트랜지스터(200)는 게이트 전극(210), 게이트 절연막(220), 반도체층(230), 오믹컨택층(240), 소스/드레인 전극(250) 및 보호막(260)을 포함한다. 표시장치에서 사용되는 박막 트랜지스터인 경우, 소스/드레인 전극 중 어느 하나는 화소전극(270)과 전기적으로 연결된다.Referring to FIG. 4, a
상기 게이트 전극(210)은 도 2에 도시된 바와 같은 3층막 구조로 형성된다. 즉, 기판(300) 상에 제2 도전성 물질막(211)을 형성하고, 메인 배선 물질 예를 들어, 은(Ag) 또는 구리(Cu)를 사용하는 제1 도전성 물질막(212)을 상기 제2 도전성 물질막(211)의 상부면에 인접하여 형성한 후, 상기 제1 도전성 물질막(212)의 상부면에 인접 형성되는 제1 차폐막(213a)과, 상기 제1 차폐막(213a)의 양단에서 연장되어 상기 제1 도전성 물질막(212)의 측면을 감싸도록 형성된 제2 차폐막(213b)을 구비한 제3 도전성 물질막(213)을 형성한다. The
상기 게이트 전극(210)을 3층막 구조로 형성함으로써, 상기 메인 배선 물질인 은(Ag) 또는 구리(Cu)로 형성된 제1 도전성 물질막(212)과 상기 기판(300) 및 게이트 절연막(220)과의 접촉성을 향상시키고, 상기 제1 도전성 물질막(212)의 표면 응집현상을 방지할 수 있으며, 상기 게이트 전극(210)의 저항 성분을 감소시켜 전기적 특성을 향상시킬 수 있다. By forming the
상기 게이트 절연막(220)은 실리콘 질화막 또는 실리콘 산화막이거나, 이와 유사한 절연막이다. The
상기 반도체층(230) 및 오믹컨택층(240)은 실리콘 층으로 형성되고, 특히, 상기 오믹컨택층(240)은 N+로 도핑된 실리콘 층으로 형성될 수 있다.The
상기 소스/드레인 전극(250)은 도 2에 도시된 3층막 구조로 형성한다. 즉, 즉, 상기 게이트 절연막(220) 또는 반도체층(230) 상에 제2 도전성 물질막(251)을 형성하고, 메인 배선 물질 예를 들어, 은(Ag) 또는 구리(Cu)를 사용하는 제1 도전성 물질막(252)을 상기 제2 도전성 물질막(251)의 상부면에 인접하여 형성한 후, 상기 제1 도전성 물질막(252)의 상부면에 인접 형성되는 제1 차폐막(253a)과, 상기 제1 차폐막(253a)의 양단에서 연장되어 상기 제1 도전성 물질막(252)의 측면을 감싸도록 형성된 제2 차폐막(253b)을 구비한 제3 도전성 물질막(253)을 형성한다. The source /
상기 소스/드레인 전극(250)을 3층막 구조로 형성함으로써, 상기 메인 배선 물질인 은(Ag) 또는 구리(Cu)로 형성된 제1 도전성 물질막(252)과 게이트 절연막(220) 또는 오믹컨택층(240)과의 접촉성을 향상시키고, 상기 제1 도전성 물질막 (252)의 표면 응집현상을 방지할 수 있으며, 소스/드레인 전극(250)의 저항 성분을 감소시켜 전기적 특성을 향상시킬 수 있다. By forming the source /
상기 보호막(260)은 상기 소스/드레인 전극(250) 중 드레인 전극으로 사용되는 전극을 상기 화소전극(270)과 전기적으로 연결하기 위해 드레인 전극의 일부를 노출시키도록 컨택홀(CNT)이 형성된다. 상기 보호막(260)은 상기 반도체층(230)을 보호하는 역할을 수행한다. In the
도 5는 본 발명의 일 실시예에 따라 형성된 금속 배선을 포함하는 표시장치의 일부를 도시한 평면도이다. 특히, 도 4에 도시된 박막 트랜지스터가 형성된 표시 기판이 도시된다. 5 is a plan view illustrating a portion of a display device including a metal wire formed according to an embodiment of the present invention. In particular, a display substrate on which the thin film transistor shown in FIG. 4 is formed is shown.
도 5를 참조하면, 본 발명의 일 실시예에 의한 표시 기판(400)은 기판(300) 상에 형성되는 박막 트랜지스터(200), 상기 박막 트랜지스터(200)와 전기적으로 연결되는 화소전극(270), 상기 박막 트랜지스터(200) 및 화소전극(270)에 대응하는 공통전극과 컬러필터에 의해 하나의 색을 표현하는 화소영역이 형성된다. 상기 공통전극과 컬러필터는 상기 표시 기판(400)에 대향 배치되는 대향 기판(도시되지 않음) 상에 형성할 수 있고, 상기 표시 기판(400)에 직접 형성할 수도 있다. 상기 표시 기판(400)과 대향 기판 사이에 액정층(도시되지 않음)이 개재되어 표시장치를 형성한다.Referring to FIG. 5, the
상기 표시 기판(400)에는 다수의 게이트 라인(310)과 다수의 데이터 라인(320)이 매트릭스(matrix) 형태로 서로 직교하도록 배치된다. 상기 게이트 라인(310)과 데이터 라인(320)으로 둘러 쌓인 영역에 박막 트랜지스터(200)와 화소전극 (270)이 배치된다. 한편, 상기 화소전극(270) 하부에는 스토리지 커패시터를 형성하기 위한 별도의 스토리지 배선(330)이 존재한다. In the
상기 박막 트랜지스터(200)를 이루는 상기 게이트 전극(210), 소스/드레인 전극은 각각 상기 게이트 라인(310), 데이터 라인/화소전극에 각각 연결된다. The
이때, 상기 게이트 전극(210), 소스/드레인 전극(250), 게이트 라인(310), 데이터 라인(320) 및 스토리지 배선(330)은 도 2에 도시된 3층막 구조로 형성할 수 있다. 즉, 표시 기판(400)에 형성되는 모든 전기적 배선을 상기 3층막 구조로 형성할 수 있다. 또한, 선택적으로 일부 배선만을 상기 3층막 구조로 형성할 수도 있다. In this case, the
상기에서는 본 발명의 표시장치로 액정표시장치를 예로 들어 설명하였으나, 본 발명의 기술적 사상은 이에 한정되지 아니함은 자명한 사항이다. 즉, 본 발명에 의한 배선구조는 표시장치 뿐만 아니라 저(低)저항 배선구조를 필요로 하는 표시장치 이외의 다른 전자기기에도 적용 가능하다. Although the liquid crystal display device has been described as an example of the display device of the present invention, the technical idea of the present invention is not limited thereto. That is, the wiring structure according to the present invention can be applied not only to the display device but also to other electronic devices other than the display device requiring the low resistance wiring structure.
상기와 같은 본 발명에 따르면, 금속 배선의 구조를 3층막으로 형성하고, 상기 3층막의 중간에 메인 배선을 형성하며, 상기 메인 배선을 외부로부터 차단시킴으로써, 비저항이 작은 은(Ag) 또는 구리(Cu)등의 물질을 메인 배선 물질로 사용할 수 있다.According to the present invention as described above, the structure of the metal wiring is formed of a three-layer film, the main wiring is formed in the middle of the three-layer film, and the main wiring is cut off from the outside, whereby silver (Ag) or copper (with a low specific resistance) Materials such as Cu) can be used as the main wiring material.
또한, 비저항이 작은 물질을 메인 배선 물질로 사용함으로써, 표시장치의 전기적 특성을 향상시킬 수 있다. In addition, by using a material having a small specific resistance as the main wiring material, the electrical characteristics of the display device can be improved.
또한, 상기 비저항이 작은 은(Ag) 또는 구리(Cu)등을 상기 메인 배선 물질로 사용할 경우 상기 메인 배선과 표시장치의 다른 층과의 접촉성을 증진시킬 수 있다. In addition, when the silver (Ag) or copper (Cu) having a low specific resistance is used as the main wiring material, contact between the main wiring and other layers of the display device may be improved.
또한, 상기 은(Ag)과 같이 고온의 공정 조건 및 구동 환경하에서 표면 응집현상이 발생하는 물질을 상기 메인 배선으로 사용하는 경우, 상기 메인 배선을 외부로부터 차단되어 표면 응집현상을 방지할 수 있어 상용화에 적합하다. In addition, when a material that generates surface coagulation under high temperature process conditions and driving environment such as silver (Ag) is used as the main wiring, the main wiring may be blocked from the outside to prevent surface coagulation and commercialization. Suitable for
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050040743A KR20060118202A (en) | 2005-05-16 | 2005-05-16 | Metal line and method of the same and display substrate having the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050040743A KR20060118202A (en) | 2005-05-16 | 2005-05-16 | Metal line and method of the same and display substrate having the same |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20060118202A true KR20060118202A (en) | 2006-11-23 |
Family
ID=37705463
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050040743A KR20060118202A (en) | 2005-05-16 | 2005-05-16 | Metal line and method of the same and display substrate having the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20060118202A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100923823B1 (en) * | 2008-01-29 | 2009-10-27 | 에프씨엠 가부시끼가이샤 | Electrode substrate |
KR20130113234A (en) * | 2012-04-05 | 2013-10-15 | 엘지디스플레이 주식회사 | Display device and method of manufacturing the same |
US10332916B2 (en) | 2017-10-17 | 2019-06-25 | Samsung Display Co., Ltd. | Metal line and thin film transistor |
US11183554B2 (en) | 2019-02-18 | 2021-11-23 | Samsung Display Co., Ltd. | Display device and method of manufacturing the display device |
US11538881B2 (en) | 2019-11-04 | 2022-12-27 | Samsung Display Co., Ltd. | Display apparatus with electrodes having lowered resistance |
-
2005
- 2005-05-16 KR KR1020050040743A patent/KR20060118202A/en not_active Application Discontinuation
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100923823B1 (en) * | 2008-01-29 | 2009-10-27 | 에프씨엠 가부시끼가이샤 | Electrode substrate |
KR20130113234A (en) * | 2012-04-05 | 2013-10-15 | 엘지디스플레이 주식회사 | Display device and method of manufacturing the same |
US10332916B2 (en) | 2017-10-17 | 2019-06-25 | Samsung Display Co., Ltd. | Metal line and thin film transistor |
US11183554B2 (en) | 2019-02-18 | 2021-11-23 | Samsung Display Co., Ltd. | Display device and method of manufacturing the display device |
US11538881B2 (en) | 2019-11-04 | 2022-12-27 | Samsung Display Co., Ltd. | Display apparatus with electrodes having lowered resistance |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101216688B1 (en) | TFT array panel and liquid crystal display having the same | |
JP5827795B2 (en) | Array substrate and manufacturing method thereof | |
US6528357B2 (en) | Method of manufacturing array substrate | |
KR100983196B1 (en) | Thin Film Transistor Substrates and Display Devices | |
US20110012121A1 (en) | Thin film transistor in which an interlayer insulating film comprises two distinct layers of insulating material | |
KR20070019458A (en) | Interconnection metal, method for fabricating the same, thin film transistor plate and method for fabricating the same | |
KR20140011623A (en) | Array substrate for display device and method of fabricating the same | |
WO2003058724A1 (en) | A thin film transistor array panel and a method for manufacturing the same | |
JP2007114360A (en) | Liquid crystal display provided with thin film transistor and its manufacturing method | |
KR20060118202A (en) | Metal line and method of the same and display substrate having the same | |
KR20120075048A (en) | Thin film transistor substrate and method for manufacturing thereof | |
KR20060081470A (en) | Tft substrate and manufacturing method of the same | |
US9360695B2 (en) | Liquid crystal display | |
KR100314865B1 (en) | Substrates with conductors formed from low-resistance aluminum alloys | |
TWI479574B (en) | Tft array substrate and method for manufacturing the same | |
KR20100019233A (en) | Thin film transistor substrate and method of fabricating the same | |
WO2006080116A1 (en) | Thin film transistor and method for manufacture thereof, and thin film transistor substrate and method for manufacture thereof, and liquid crystal display device and organic el display device using said thin film transistor, and transparent electroconductive laminated substrate | |
KR101085450B1 (en) | Tft substrate and manufacturing method of the same | |
KR20100060003A (en) | Display device and cu alloy film for use in the display device | |
KR20100050222A (en) | Thin film transistor array substrate and method of fabricating the same | |
US20170162609A1 (en) | Display panel and manufacturing method thereof | |
JP3962800B2 (en) | Manufacturing method of liquid crystal display device | |
KR102091400B1 (en) | Forming method of metal line and array substrate applying the same and method of fabricating the array substrate | |
KR100710142B1 (en) | Liquid Crystal Device Display with the line of least resistance | |
JP2005317579A (en) | Thin-film transistor, thin-film transistor substrate and manufacturing method therefor, and liquid crystal display using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |