KR20060112703A - 질화갈륨계 화합물 반도체의 결정 에피택시 구조 및 그제조 방법 - Google Patents

질화갈륨계 화합물 반도체의 결정 에피택시 구조 및 그제조 방법 Download PDF

Info

Publication number
KR20060112703A
KR20060112703A KR1020060100668A KR20060100668A KR20060112703A KR 20060112703 A KR20060112703 A KR 20060112703A KR 1020060100668 A KR1020060100668 A KR 1020060100668A KR 20060100668 A KR20060100668 A KR 20060100668A KR 20060112703 A KR20060112703 A KR 20060112703A
Authority
KR
South Korea
Prior art keywords
gallium nitride
buffer layer
layer
crystal
temperature
Prior art date
Application number
KR1020060100668A
Other languages
English (en)
Inventor
창-징 혼
무-젠 라이
Original Assignee
슈퍼노바 옵토일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 슈퍼노바 옵토일렉트로닉스 코포레이션 filed Critical 슈퍼노바 옵토일렉트로닉스 코포레이션
Priority to KR1020060100668A priority Critical patent/KR20060112703A/ko
Publication of KR20060112703A publication Critical patent/KR20060112703A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은, 결정 결함이 적은 질화갈륨계 화합물 반도체의 결정 에피택시 구조 및 그 제조 방법을 제공한다.
기재(31)를 제공하고, 기재(31)에 대해 표면 과열 청소를 실행하는 단계 41과, 제1 온도 하에서 상기 기재(31) 위에 저온 질화갈륨 완충층(32')을 형성하는 단계 42와, 온도를 승온하여, 제1 질화갈륨 완충층의 표면에 결정핵을 형성시킴으로써 고온 질화갈륨 완충층(32'')을 형성하는 단계 43과, 온도를 강하하여, 제2 온도 하에서 상기 고온 질화갈륨 완충층(32'') 위에 제2 질화인듐 ·갈륨 완충층(33)을 형성하는 단계 44와, 온도를 승온하여, 제3 온도 하에서 상기 제2 질화인듐 ·갈륨 완충층(33) 위에 질화갈륨 결정 에피택시층(34)을 형성하는 단계 45로 이루어진다.

Description

질화갈륨계 화합물 반도체의 결정 에피택시 구조 및 그 제조 방법{CRYSTAL EPITAXY STRUCTURE OF GALLIUM NITRIDE BASED COMPOUND SEMICONDUCTOR AND ITS MANUFACTURING METHOD}
도 1은 종래의 완충층 성장을 이용하는 질화갈륨 구조를 도시하는 설명도,
도 2는 다른 예의 종래의 완충층 성장을 이용하는 질화갈륨 구조를 도시하는 설명도,
도 3은 본 발명의 질화갈륨계 화합물 반도체의 결정 에피택시 구조를 도시하는 전면도,
도 4는 본 발명의 질화갈륨계 화합물 반도체의 결정 에피택시 구조를 제조하는 방법을 도시하는 플로차트,
도 5는 본 발명의 질화갈륨계 화합물 반도체의 결정 에피택시 구조를 제조하는 방법의 다른 실시 형태를 도시하는 플로차트,
도 6은 본 발명의 질화인듐 ·갈륨층의 스펙트럼의 반의 높이와 폭을 도시하는 설명도,
도 7은 본 발명의 질화인듐 ·갈륨층의 위치 어긋남의 형태를 도시하는 설명도이다.
〈도면의 주요부분에 대한 부호의 설명〉
11 : 사파이어 기재
12 : 저온 질화알루미늄 ·갈륨 완충층
13 : 고온 질화알루미늄 ·갈륨 완충층
21 : 사파이어 기재
22 : 질화갈륨 베이스층
23 : 이산화규소 마스크
24 : 고온 질화갈륨 결정 에피택시층
30 : 결정 에피택시 구조
31 : 기재
32 : 제1 질화갈륨 완충층
32' : 저온 질화갈륨 완충층
32'' : 고온 질화갈륨 완충층
33 : 제2 질화인듐 ·갈륨 완충층
34 : 질화갈륨 결정 에피택시층
35 : 질화갈륨계 결정 에피택시층
본 발명은, 질화갈륨계 화합물 반도체의 결정 에피택시 구조에 관한 것으로, 특히 완충층 구조(Buffer layer structure)의 결정 에피택시층의 성장 방법에 관한 것이다.
발광 소자는, 각각 다른 재질의 층들로 이루어지는 것이며, 결정을 에피택시로 각각의 층의 재질을 제작하는 경우에, 결정의 구조에 있어서, 결함이 생성되는 것은 피할 수 없는 것이며, 이 때문에 발광 소자에 대해 이하와 같은 영향이 발생하게 되어 있다. 즉, 1. 발광 효율을 저하시키는 것과, 2. 전자의 활동율을 둔화시키는 것과, 3. 도프한 이온 확산의 경로를 확대하는 것과, 4, 활성층의 양자우물에는 V자형 오목조(槽)가 형성되고, 이들 V자형 오목조가 배열의 어긋남을 발생시키는 원인이 되는 것과, 5. 시발 역방향 바이어스 전류를 강화하는 것 등이 그 과제이다. 그 외에, 결정이 불완전하게 되는 경우, 찢어짐이나 간극 등이 생기면, 이들 찢어짐과 간극 등의 윗쪽에는 발광 소자를 적층 성장시키기 어렵게 되어, 그 영역에 있어서는, 적층 성장되는 발광 소자의 수명이 보다 짧아지는 동시에, 그 발광 효율이 열화하는 경우가 있다. 이 때문에, 어떻게 하여서 결정이 완벽하게 되는 결정 에피택시층을 제작하는가가, 발광 소자의 기능성을 향상시키기 위한 큰 과제가 되고 있다.
한편, 현재로서는 발광 소자의 발전중에 있어서는, 질화갈륨 시리즈의 재료가 상당히 중요한 와이드 에너지 갭을 갖는 반도체 재료이고, 이것에 의해 녹색 광선이나 청색 광선이나 자외선 등을 발광시킬 수 있다. 그러나, 덩어리상의 질화갈륨의 성장은 언제나 곤란한 점이 많고, 이 때문에 현재는 질화갈륨이 대체로 사파이어 또는 탄화규소로 이루어지는 기재(基材) 위에 성장된다. 이들 기재는, 모두 질화갈륨의 결정 격자상수와 맞추지 않기 때문에, 직접적으로 이들 재료에 성장 되는 질화갈륨의 품질이 바람직하지 못해서, 완충층(Buffer Layer)을 인용하도록 되어 있다. 그 기재와 그 질화갈륨의 사이에서, 그 완충층이 또 결정 격자 핵 형성층(Nucleation layer)으로 칭해지고, 그 결정 격자상수와 기재가 근사하는 완충층이 핵 형성(Nucleatlon) 위치를 제공할 수 있기 때문에, 질화갈륨의 핵형성과 성장에 이바지하는 경우가 있고, 상동의 결정체 구성을 형성 가능하고, 질화갈륨 시리즈의 결정도를 향상시킬 수 있다. 이 때문에, 완충층의 품질의 우열은, 후속하는 속박층(Cladding layer)과 활성층(Active layer)의 결정 에피택시와는 중요한 영향 관계를 맺고 있으며, 또한 간접적으로 발광 소자의 성질에 영향을 미치는 경우가 있다.
또, 미국 특허 제5290393호에 개시되는 바와 같이, 사파이어를 기재로 하여 성장시켜 얻은 질화갈륨 구조에 대해서는, 도 1에 도시하는 바와 같이, 먼저, 사파이어 기재(11)에, 두께가 0.001-0.5㎛인 저온 질화알루미늄 ·갈륨 완충층(12)을 형성하고, 그 다음에 이 저온 질화알루미늄 ·갈륨 완충층(12)에 고온의 질화알루미늄 ·갈륨층(13)을 형성한다. 일반적으로 말하면, 저온 질화알루미늄 ·갈륨 완충층(12)의 성장 온도가 섭씨 200-900도에 있고, 이에 대해, 고온 질화알루미늄 ·갈륨 완충층(13)의 성장 온도가 섭씨 900-1150도의 사이에 있어, 이 특허가 제시한 방법에 의하면, 질화갈륨 시리즈의 결정도를 향상시킬 수 있으나, 4㎛의 두께를 갖는 질화알루미늄 ·갈륨층(13)의 결함 밀도가 여전히 109-1010cm-2까지나 이르는 경우가 있다. 그 결함 밀도를 감소시키기 위해, 미국 특허 제6252261호에는, 폭방향 의 결정 에피택시 방법(ELOG)을 이용함으로써 그 결함 밀도를 저감하는 기술을 개시했다. 그 성장시켜 얻은 질화갈륨 구조는 도 2에 도시하는 바와 같고, 그 방법에 의하면, 먼저, 사파이어(21)를 기재로 하고, 또한 MOCVD 방법에 의해 질화갈륨으로 이루어지는 베이스층(Base Layer)(22)을 결정 에피택시 성장시키고, 이것은, 저온 질화갈륨 완충층과 고온 질화갈륨 결정 에피택시층을 구비하고, 그 다음에 결정 에피택시 칩을 MOCVD 반응실로부터 취출하여, 이산화규소(23)를 그 마스크(Mask)로 하여, <1-120>에 직교하는 장척상(Stripe) 부분에 의해 이 질화갈륨 베이스층(22)을 덮고, 그 다음에 HVPE 또는 MOCVD 방법에 의해, 고온 질화갈륨 결정 에피택시층(24)을 성장시켜, 이산화규소(23)를 마스크로 하므로, 에피택시 성장 메카니즘이 선택성 성장으로 트랜스퍼되어, 이산화규소(22)의 마스크가 없는, 질화갈륨의 베이스층 표면에 직행하는 방향으로부터 에피택시 성장하여, 그 마스크의 두께와 같은 두께를 갖는 결정 에피택시층이 성장된 경우에, 빠른 쪽의 수평방향 성장 속도에 의해 계속해서 성장하고, 이렇게 하면, 결함이 수직 방향으로 전달되는 것을 억제할 수 있기 때문에, 후속하는 결정 에피택시 성장하는 질화갈륨층의 결함 밀도를 저감할 수 있으나, 10㎛정도 성장한 경우야말로, 그 결함 밀도가 1 ×108cm-2 이하가 된다. 이렇게 해도, 이 폭방향의 결정 에피택시 성장 방법은 효과적으로 그 결함 밀도를 저감할 수 있지만, 마스크를 제조하는 제조 공정을 여분으로 증가시키는 동시에, 선택적으로 성장하는 메카니즘도 상당히 복잡하므로, 그 생산 비용이 꽤 높아진다.
또, 미국 특허 제6475882호에는, 질화규소(SiN) 마이크로 마스크의 폭방향의 결정 에피택시 성장 방법을 개시했다. 이것은, 결정 에피택시 성장을 실행하기 전에, 먼저, 반응 전구(前驅) 물질 SiH4와 NH3를 이용하여 먼저 사파이어 기재에 섬 형상의 질화규소를 형성하고, 이 섬 형상의 질화규소를 마스크로 하여, 후속하는 폭방향의 결정 에피택시 성장을 촉진함으로써, 효과적으로 그 결함 밀도를 감소시킨다. 이 특허에 개시된 기술에 의하면, 그 반응 전구 물질 SiH4와 NH3의 유량과 그 반응 시간을 컨트롤함으로써 후속하는 결정 에피택시 성장에 우수한 결정성을 초래할 수 있으나, 그 결점이 질화규소 마이크로 마스크의 균일성과 밀도를 컨트롤하기 힘드므로, 그 생산 수율을 컨트롤하기 힘든 것이다.
이러한 것에 비추어 보아, 일종의 결정 에피택시층을 형성하는 바람직한 방법을 제안할 필요가 있고, 이것은 발광 소자의 결정 에피택시층의 형성에 적용하여, 완벽한 결정을 갖는 동시에, 조금밖에 배열 어긋남의 결함을 갖지 않는 결정 에피택시층을 제작함으로써 발광 소자의 발광율과 그 사용 수명을 향상시키도록 하는 동시에, 저 비용으로 높은 수율을 갖는 제품을 제조할 수 있도록 할 필요가 있다.
상기 종래의 발광 소자의 결정 에피택시층의 각각의 과제에 비추어 보아, 본 발명은, 이들 각각의 과제를 일거에 해소할 수 있는, 질화갈륨계 화합물 반도체의 결정 에피택시 구조 및 그 제조 방법을 제공하는 것을 그 주요한 해결하고자 하는 과제로 한다.
상기 목적을 도모하기 위해, 본 발명은, 발광 소자의 결정 에피택시층을 형성할 때에, 먼저, 기재에 제1 온도 하에서 먼저 질화갈륨으로 이루어지는 제1 완충층을 결정 에피택시 형성하고, 그 다음에 제2 온도 하에서, 다른 질화 인듐 ·갈륨으로 이루어지는 제2 완충층을 상기 제1 질화갈륨 완충층 위에 에피택시 성장시키고, 그 다음에 온도를 제3 온도로 승온하는 동시에, 그 승온 과정중에, 전구 물질인 트리메틸인듐과 암모니아 ·가스를 상기 질화인듐 ·갈륨의 제2 완충층에 유지함으로써 표면 처리를 실행하고, 마지막으로 이 제3 온도 하에서, 고온의 질화갈륨 결정 에피택시층을 성장시킨다.
본 발명이 제공하는 완충층 구조와 그 성장 방법에 의하면, 후속하는 결정 에피택시 성장하는 질화갈륨계의 결정 에피택시층에 의해 완벽한 결정 구조를 갖게 할 수 있는 동시에, 그 결함 밀도를 보다 적게 형상시킬 수 있기 때문에, 발광 소자의 발광 효율과 그 사용 수명을 효과적으로 향상 가능한 효과를 달성할 수 있다.
종래 기술의 각각의 과제를 감안하여, 본 발명은, 일종의 질화갈륨계 화합물 반도체의 결정 에피택시 구조를 제공한다. 도 3에 도시하는 바와 같이, 본 발명에 의한 결정 에피택시 구조(30)는, 기재(31)와, 제1 질화갈륨 완충층(32)과, 제2 질화인듐·갈륨 완충층(33)과, 질화갈륨 결정 에피택시층(34)을 구비하고 있고, 이 결정 에피택시 구조(30) 중에서는, 상기 기재(31)로서 사파이어나 탄화규소나 산화아연이나 규소 등으로 이루어지는 그룹중에서 임의의 하나를 선출 사용하는 것이 며, 그 제1 질화갈륨 완충층(32)은, 아래쪽에서 윗쪽으로 저온 질화갈륨 완충층(32')과, 고온 질화갈륨 완충층(32'')을 더 갖고 있고, 그 외에 상기 결정 에피택시 구조(30)는, 질화갈륨계 결정 에피택시층(35)을 상기 질화갈륨 결정 에피택시층(34) 위에 갖게 하도록 형성시켜도 된다.
또, 도 4에 도시하는 것은, 본 발명의 결정 에피택시 구조의 형성 방법을 도시하는 플로차트이고, 먼저, 기재(31)를 제공하고, 또한 기재(31)에 대해 표면 과열 청소를 실행한다(단계 41). 그리고, 제1 온도 하에서 상기 기재(31) 위에 저온 질화갈륨 완충층(32')을 형성한다(단계 42). 온도를 승온하고, 또한 제1 질화갈륨 완충층의 표면에 결정핵을 형성시킴으로써 고온 질화갈륨 완충층(32")을 형성한다(단계 43). 온도를 강하하여, 제2 온도 하에서 상기 고온 질화갈륨 완충층(32") 위에 제2 질화인듐 ·갈륨 완충층(33)을 형성한다(단계 44). 온도를 승온하여, 또한 제3 온도 하에서 상기 제2 질화인듐 ·갈륨 완충층(33) 위에 질화갈륨 결정 에피택시층(34)을 형성한다(단계 45). 여기에서, 상기 제1 내지 제3 온도의 관계는, 제1 온도 < 제2 온도 < 제3 온도로 설정된다.
도 5는 본 발명의 결정 에피택시 구조를 제작하는 다른 실시 형태의 방법을 도시하는 플로차트이고, 그 방법은 하기와 같은 각각의 단계를 포함하고 있다. 즉, 기재(31)를 제공하고, 또한 기재(31)에 대해 표면 과열 청소를 실행한다(단계 51). 그리고, 제1 온도로 온도를 강하하여, 그 제1 온도 하에서 상기 기재(31) 위에 저온 질화갈륨 완충층(32')을 형성한다(단계 52). 온도를 승온하고, 또한 제1 질화갈륨 완충층의 표면에 결정핵을 형성시킴으로써 고온 질화갈륨 완충층(32")을 형성한다(단계 53). 온도를 강하하여, 제2 온도 하에서 상기 고온 질화갈륨 완충층(32") 위에 질화인듐 ·갈륨 완충층(33)을 형성한다(단계 54). 온도를 승온하고, 또한 제3 온도 하에서 상기 질화인듐 ·갈륨 완충층(33) 위에 전구 물질로서의 트리메틸인듐과 암모니아 ·가스를 유지함으로써 표면 처리를 실행한다(단계 55). 상기의 제3 온도 하에서, 고온 질화갈륨 결정 에피택시층(34)을 형성한다(단계 56). 여기에서, 상기 제1 내지 제3 온도의 관계는, 제1 온도 < 제2 온도 < 제3 온도로 설정된다.
상기 결정 에피택시 구조(30)를 제작하는 경우에, 상기 제1 질화갈륨 완충층(32)의 형성 온도가 섭씨 400-800도의 사이로 설정되고(즉 상기의 제1 온도이고), 그 두께가 20-40nm의 사이로 설정되고, 그것은 비(非) 단결정 구조인 동시에, 금속 유기화학 기상 침적법(MOCVD)에 의해 결정 에피택시 성장시켜 얻은 것이다. 또, 상기 제2 질화인듐 ·갈륨 완충층(33)의 형성 온도가 섭씨 830-880도의 사이로 설정되고(즉 상기 제2 온도이고 ), 그 두께가 40-60nm로 설정되고, 단결정 구조에 속하며, 또한 금속 유기화학 기상 침적법(MOCVD)에 의해 결정 에피택시 성장시켜 얻은 것이다. 도 6은 질화인듐 ·갈륨층의 스펙트럼의 반의 높이와 폭을 도시하는 설명도이고, 도 7은 질화인듐 ·갈륨층의 위치 어긋남의 형태를 도시하는 설명도이고, 그 질화갈륨 결정 에피택시층(34)은 단결정 구조이며, 그 결함 밀도가 1 ×108cm-2 이하가 되고, 상기의 저온과 고온의 질화갈륨 완충층(32', 32")의 성장 온도의 차가 섭씨 300도 이상으로 설정되고, 그 외에, 상기 질화갈륨계 결정 에피택 시층(35)의 재료로서 하기와 같은 각각의 물질로 이루어지는 그룹으로부터 적합하게 선출되는 하나를 채용하는 것이며, 즉, BxAlyInzGal-x-y-zNpAsq층을 채용하고, 여기에서는, 0 ≤x ≤1, 0 ≤y ≤1, 0 ≤z ≤1, 0 ≤p ≤1, 0 ≤q ≤1, 또한 x+y+z=1, p+q=1이고, 또는 p형 BxAlyInzGa1-x-y-zNpPq층을 채용하고, 여기에서는, 0 ≤x ≤1, 0 ≤y ≤1, 0 ≤z ≤1, 0 ≤p ≤1, 0 ≤q ≤1, 또한 x+y+z=1, p+q=1이 되도록 했다.
본 발명의 대표적인 실시 형태에 대해서는, 상기와 같이 설명했으나, 해당 분야에서의 기술자가 상기의 설명의 요지에 기초하여 각각 다른 타입의 상동의 효과를 갖는 다른 실시 형태를 만들어낼 수 있지만, 그들 본 발명과 상동의 효과를 갖는 다른 실시 형태는 본 발명의 기술의 요지의 범위 내에 포함되는 경우에는, 전부 본 발명의 범위 내의 실시 형태라고 인정되어야 할 것은 말할 필요도 없는 것이다.
본 발명에 의하면, 결정 결함이 적은 질화갈륨계 화합물 반도체의 결정 에피택시 구조 및 그 제조 방법을 제공할 수 있다.
본 발명이 제공하는 완충층 구조와 그 성장 방법에 의하면, 후속하는 결정 에피택시 성장하는 질화갈륨계의 결정 에피택시층에 의해 완벽한 결정 구조를 갖게 할 수 있는 동시에, 그 결함 밀도를 보다 적게 형성시킬 수 있기 때문에, 발광 소자의 발광 효율과 그 사용 수명을 효과적으로 향상 가능한 효과를 달성할 수 있다.

Claims (11)

  1. 기재와,
    상기 기재에 형성된 제1 질화갈륨 완충층과,
    트리메틸인듐과 암모니아의 표면 처리를 통해 상기 제1 질화갈륨 완충층 위에 형성된 제2 질화인듐 ·갈륨 완충층
    상기 제2 질화인듐 ·갈륨 완충층 위에 형성된 질화갈륨 결정 에피택시층을 포함하는, 질화갈륨계 화합물 반도체의 결정 에피택시 구조.
  2. 청구항 1에 있어서, 상기 기재는 사파이어, 탄화규소, 산화아연, 및 규소의 그룹으로부터 선택되는, 질화갈륨계화합물 반도체의 결정 에피택시 구조.
  3. 청구항 1에 있어서,
    상기 질화갈륨 결정 에피택시층 위에는 질화갈륨계 결정 에피택시층이 더 형성되는 것을 특징으로 하는, 질화갈륨계 화합물 반도체의 결정 에피택시 구조.
  4. 청구항 1에 있어서,
    상기 제1 질화갈륨 완충층의 두께가 20∼40nm로 설정되는 것을 특징으로 하는, 질화갈륨계 화합물 반도체의 결정 에피택시 구조.
  5. 청구항 1에 있어서,
    상기 제2 질화인듐 ·갈륨 완충층의 두께가 40∼60nm로 설정되는 것을 특징으로 하는, 질화갈륨계 화합물 반도체의 결정 에피택시 구조.
  6. 청구항 1에 있어서,
    상기 제1 질화갈륨 완충층과 상기 제2 질화인듐 ·갈륨 완충층과 상기 질화갈륨 결정 에피택시층은, 금속 유기화학 기상 침적법에 의해 결정이 에피택시 성장형성되는 것을 특징으로 하는, 질화갈륨계 화합물 반도체의 결정 에피택시 구조.
  7. 청구항 1에 있어서,
    상기 제1 질화갈륨 완충층은, 비(非) 단결정 구조로 형성되는 것을 특징으로 하는, 질화갈륨계 화합물 반도체의 결정 에피택시 구조.
  8. 청구항 1에 있어서,
    상기 제2 질화인듐 ·갈륨 완충층은, 단결정 구조로 형성되는 것을 특징으로 하는, 질화갈륨계 화합물 반도체의 결정 에피택시 구조.
  9. 청구항 1에 있어서,
    상기 질화갈륨 결정 에피택시층은, 단결정 구조로 형성되는 동시에, 그 결함 밀도가 1 ×108cm-2 이하로 설정되는 것을 특징으로 하는, 질화갈륨계 화합물 반도체의 결정 에피택시 구조.
  10. 청구항 3에 있어서,
    상기 질화갈륨계 결정 에피택시층의 재료로서 BxAlyInzGa1-x-y-zNpAsq층을 채용하고, 여기에서는, 0 ≤x ≤1, 0 ≤y ≤1, 0 ≤z ≤1, 0 ≤p ≤1, 0 ≤q ≤1, 또한 x+y+z=1, p+q=1이고, 또는 p형 BxAlyInzGa1-x-y-zNpPq층을 채용하고, 여기에서는, 0 ≤x ≤1, 0 ≤y ≤1, 0 ≤z ≤1, 0 ≤p ≤1, 0 ≤q ≤1, 또한 x+y+z=1, p+q=1이 되도록 한 것을 특징으로 하는, 질화갈륨계 화합물 반도체의 결정 에피택시 구조.
  11. 기재를 제공하는 단계와,
    제1 온도 하에서 상기 기재에 제1 질화갈륨 완충층을 형성하는 단계와,
    제2 온도 하에서 상기 제1 질화갈륨 완충층 위에 제2 질화인듐 ·갈륨 완충층을 형성하는 단계와,
    제3 온도까지 온도를 승온시키며, 이 승온 과정 중에 트리메틸인듐과 암모니아를 포함하는 전구(前驅) 물질이 표면 처리를 위해 이용되는, 단계와,
    상기 제3 온도 하에서 고온 질화갈륨 결정 에피택시층을 성장시키는 단계를 포함하며,
    상기 제1 온도는 상기 제2 온도보다 낮고, 또한 상기 제2 온도는 상기 제3 온도보다 낮은, 질화갈륨계 화합물 반도체의 결정 에피택시 구조를 형성하는 방법.
KR1020060100668A 2006-10-17 2006-10-17 질화갈륨계 화합물 반도체의 결정 에피택시 구조 및 그제조 방법 KR20060112703A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060100668A KR20060112703A (ko) 2006-10-17 2006-10-17 질화갈륨계 화합물 반도체의 결정 에피택시 구조 및 그제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060100668A KR20060112703A (ko) 2006-10-17 2006-10-17 질화갈륨계 화합물 반도체의 결정 에피택시 구조 및 그제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020040032331A Division KR100665591B1 (ko) 2004-05-07 2004-05-07 질화갈륨계 화합물 반도체의 결정 에피택시 구조 및 그제조 방법

Publications (1)

Publication Number Publication Date
KR20060112703A true KR20060112703A (ko) 2006-11-01

Family

ID=37620876

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060100668A KR20060112703A (ko) 2006-10-17 2006-10-17 질화갈륨계 화합물 반도체의 결정 에피택시 구조 및 그제조 방법

Country Status (1)

Country Link
KR (1) KR20060112703A (ko)

Similar Documents

Publication Publication Date Title
JP4055304B2 (ja) 窒化ガリウム系化合物半導体の製造方法
JP2001160627A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
JP2001160627A5 (ko)
JP5874495B2 (ja) Ｇａを含むＩＩＩ族窒化物半導体の製造方法
TWI471913B (zh) Production method of gallium nitride based compound semiconductor
JP2001313259A (ja) Ｉｉｉ族窒化物系化合物半導体基板の製造方法及び半導体素子
JPH11251632A (ja) ＧａＮ系半導体素子の製造方法
WO2013153729A1 (ja) 紫外発光素子およびその製造方法
JP2009525607A (ja) 窒化物半導体発光ダイオード及びその製造方法
US8465997B2 (en) Manufacturing method of group III nitride semiconductor
US20060141753A1 (en) Epitaxial structure of gallium nitride series semiconductor device and process of manufacturing the same
JP2010073750A (ja) 酸化亜鉛系半導体の成長方法及び半導体発光素子の製造方法
JP2008141005A (ja) 半導体基板、半導体装置およびその製造方法
KR100781659B1 (ko) 개선된 버퍼층을 사용하여 발광 다이오드를 제조하는 방법및 그것에 의해 제조된 발광 다이오드
JP2012204540A (ja) 半導体装置およびその製造方法
JP2001345282A (ja) Ｉｉｉ族窒化物系化合物半導体の製造方法及びｉｉｉ族窒化物系化合物半導体素子
JP2007073947A (ja) 窒化ガリウム系化合物半導体の結晶エピタキシー構造
JP4200115B2 (ja) カーボンドープ半導体膜、半導体素子、及びこれらの製造方法
JP2000091252A (ja) 窒化ガリウム系化合物半導体及び半導体素子
KR100665591B1 (ko) 질화갈륨계 화합물 반도체의 결정 에피택시 구조 및 그제조 방법
JP3934626B2 (ja) 窒化ガリウム系化合物半導体の結晶エピタキシー層の製造方法
JP4140595B2 (ja) 窒化ガリウム系化合物半導体
KR20060112703A (ko) 질화갈륨계 화합물 반도체의 결정 에피택시 구조 및 그제조 방법
US20030198301A1 (en) Method of epitaxial lateral overgrowth
JP4055763B2 (ja) 窒化ガリウム系化合物半導体及び半導体基板

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application