KR20060104904A - Temperature compensated self refresh circuit - Google Patents

Temperature compensated self refresh circuit Download PDF

Info

Publication number
KR20060104904A
KR20060104904A KR1020050027407A KR20050027407A KR20060104904A KR 20060104904 A KR20060104904 A KR 20060104904A KR 1020050027407 A KR1020050027407 A KR 1020050027407A KR 20050027407 A KR20050027407 A KR 20050027407A KR 20060104904 A KR20060104904 A KR 20060104904A
Authority
KR
South Korea
Prior art keywords
reference voltage
voltage
temperature
vol
output
Prior art date
Application number
KR1020050027407A
Other languages
Korean (ko)
Other versions
KR101096207B1 (en
Inventor
이경하
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050027407A priority Critical patent/KR101096207B1/en
Publication of KR20060104904A publication Critical patent/KR20060104904A/en
Application granted granted Critical
Publication of KR101096207B1 publication Critical patent/KR101096207B1/en

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47C—CHAIRS; SOFAS; BEDS
    • A47C7/00—Parts, details, or accessories of chairs or stools
    • A47C7/36—Support for the head or the back
    • A47C7/40—Support for the head or the back for the back
    • A47C7/42—Support for the head or the back for the back of detachable or loose type
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47C—CHAIRS; SOFAS; BEDS
    • A47C31/00—Details or accessories for chairs, beds, or the like, not provided for in other groups of this subclass, e.g. upholstery fasteners, mattress protectors, stretching devices for mattress nets
    • A47C31/10—Loose or removable furniture covers
    • A47C31/11—Loose or removable furniture covers for chairs
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47C—CHAIRS; SOFAS; BEDS
    • A47C7/00—Parts, details, or accessories of chairs or stools
    • A47C7/36—Support for the head or the back
    • A47C7/40—Support for the head or the back for the back
    • A47C7/46—Support for the head or the back for the back with special, e.g. adjustable, lumbar region support profile; "Ackerblom" profile chairs

Abstract

본 발명은 온도 보상 셀프 리프레쉬 회로에 관한 것으로 기준전압과 온도변화에 따라 변화되는 센싱전압을 비교하여 그 결과에 따라 리프레쉬 주기를 결정하는 온도 보상 셀프 리프레쉬 회로에 관한 기술을 개시한다. 이러한 본 발명은 기준전압을 균등한 크기로 분배하고 그 분배된 전압을 새로운 기준전압으로 출력하여 온도감지수단에 의한 온도 특성 뿐만 아니라 기준전압 발생수단의 온도 특성을 반영함으로써 안정적인 리프레쉬 주기를 확보할 수 있도록 한다. The present invention relates to a temperature compensated self refresh circuit and discloses a technique related to a temperature compensated self refresh circuit that compares a reference voltage and a sensing voltage changed according to a temperature change and determines a refresh cycle according to the result. The present invention distributes the reference voltage in equal magnitudes and outputs the divided voltage as a new reference voltage to ensure a stable refresh cycle by reflecting not only the temperature characteristics by the temperature sensing means but also the temperature characteristics of the reference voltage generating means. Make sure

온도, 보상, 셀프 리프레쉬, PMOS Temperature, Compensation, Self Refresh, PMOS

Description

온도 보상 셀프 리프레쉬 회로{Temperature compensated self refresh circuit}Temperature compensated self refresh circuit {Temperature compensated self refresh circuit}

도 1은 종래의 온도 보상 셀프 리프레쉬 회로의 구성을 나타내는 구성도.1 is a configuration diagram showing a configuration of a conventional temperature compensation self refresh circuit.

도 2는 도 1에서 온도 감지부의 구성을 보다 상세하게 나타낸 회로도.FIG. 2 is a circuit diagram illustrating the configuration of the temperature sensing unit in FIG. 1 in more detail. FIG.

도 3은 도 2의 온도 감지부에서 온도와 리프레쉬 주기와의 관계를 나타내는 도면.3 is a diagram illustrating a relationship between a temperature and a refresh cycle in the temperature sensing unit of FIG. 2.

도 4는 도 1에서 기준전압 발생부의 구성을 보다 상세하게 나타낸 회로도.FIG. 4 is a circuit diagram illustrating in detail the configuration of the reference voltage generator in FIG. 1. FIG.

도 5는 도 4의 기준전압 발생부에서 온도와 기준전압의 관계를 나타내는 도면.5 is a diagram illustrating a relationship between temperature and a reference voltage in the reference voltage generator of FIG. 4.

도 6은 본 발명에 따른 온도 보상 셀프 리프레쉬 회로의 구성을 나타내는 구성도.6 is a block diagram showing the configuration of a temperature compensated self-refresh circuit according to the present invention.

도 7은 기준전압 발생부와 본 발명의 제 1 실시예에 따른 전압 분배부의 관계를 보다 상세하게 나타낸 회로도.7 is a circuit diagram showing in more detail the relationship between the reference voltage generator and the voltage divider according to the first embodiment of the present invention.

도 8은 기준전압 발생부와 본 발명의 제 2 실시예에 따른 전압 분배부의 관계를 보다 상세하게 나타낸 회로도.8 is a circuit diagram showing in more detail the relationship between the reference voltage generator and the voltage divider according to the second embodiment of the present invention.

도 9는 기준전압 발생부와 본 발명의 제 3 실시예에 따른 전압 분배부의 관 계를 보다 상세하게 나타낸 회로도.9 is a circuit diagram showing in more detail the relationship between the reference voltage generator and the voltage divider according to the third embodiment of the present invention.

본 발명은 온도 보상 셀프 리프레쉬 회로에 관한 것으로서, 보다 상세하게는 온도 보상 셀프 리프레쉬 회로에서 PMOS를 온도 센서로 사용하는 경우 부족한 온도 특성을 보완할 수 있도록 기준전압 발생수단의 구조가 새롭게 개선된 온도 보상 셀프 리프레쉬 회로에 관한 것이다.The present invention relates to a temperature-compensated self-refresh circuit, and more particularly, a temperature compensation means in which a structure of a reference voltage generator is newly improved to compensate for insufficient temperature characteristics when a PMOS is used as a temperature sensor in a temperature-compensated self-refresh circuit. It relates to a self refresh circuit.

일반적으로 온도 보상 셀프 리프레쉬(Temperature Compensated Self Refresh) 회로는 저전력 반도체 소자에서 사용되는 리프레쉬 주기를 온도에 따라 자동으로 변화시키는 회로이다.In general, a temperature compensated self refresh circuit is a circuit that automatically changes the refresh cycle used in low power semiconductor devices according to temperature.

이러한 온도 보상 셀프 리프레쉬 회로는 온도가 증가함에 따라 리프레쉬 주기가 선형적으로 변화되도록 설계되어 있으며, 그 주기의 변화는 온도 보상 셀프 리프레쉬 회로 내의 온도감지회로에 의해 제어된다. The temperature compensated self refresh circuit is designed such that the refresh cycle changes linearly as the temperature increases, and the change of the cycle is controlled by a temperature sensing circuit in the temperature compensated self refresh circuit.

도 1은 종래의 선형 자동 온도 보상 셀프 리프레쉬 회로의 구성을 나타내는 구성도이다.1 is a configuration diagram showing the configuration of a conventional linear automatic temperature compensation self refresh circuit.

종래의 셀프 리프레쉬 회로는 기준전압 발생부(1), 온도 감지부(2), 비교부(3) 및 지연부(4)를 구비한다.The conventional self refresh circuit includes a reference voltage generator 1, a temperature sensor 2, a comparator 3 and a delay 4.

여기서, 비교부(3)는 기준전압 발생부(1)에서 출력되는 기준전압 REF_VOL과 온도 감지부(2)에서 출력되는 센싱전압 SENSE_VOL을 인가받아, 기준전압 REF_VOL을 센싱전압 SENSE_VOL과 비교하여 그 차이를 나타내는 차동전압 DIFF_VOL을 지연부(4)로 출력한다. 비교부(3)에서 출력된 차동전압 DIFF_VOL은 지연부(4)에서 일정시간 지연된 후 리프레쉬 주기인 발진신호 OSC_OUT로 출력된다.Here, the comparator 3 receives the reference voltage REF_VOL output from the reference voltage generator 1 and the sensing voltage SENSE_VOL output from the temperature sensing unit 2, and compares the reference voltage REF_VOL with the sensing voltage SENSE_VOL to compare the difference. The differential voltage DIFF_VOL indicating? Is outputted to the delay unit 4. The differential voltage DIFF_VOL output from the comparator 3 is delayed by the delay unit 4 for a predetermined time and then output as an oscillation signal OSC_OUT which is a refresh period.

도 2는 도 1에서 온도 감지부(2)의 회로구성을 보다 상세하게 나타내는 회로도이다.FIG. 2 is a circuit diagram illustrating in detail the circuit configuration of the temperature sensing unit 2 in FIG. 1.

온도 감지부(2)는 인버터 IV1, PMOS 트랜지스터 P1, P2 및 NMOS 트랜지스터 N1을 구비한다.The temperature sensing unit 2 includes an inverter IV1, a PMOS transistor P1, P2, and an NMOS transistor N1.

여기에서, 인버터 IV1는 피드백 된 발진신호 OSC_OUT를 반전시킨다. PMOS 트랜지스터 P1는 전원전압단과 센싱전압 SENSE_VOL 출력단 사이에 연결되고 게이트가 인버터 IV1의 출력단과 연결된다. PMOS 트랜지스터 P2는 게이트와 드레인이 공통 연결된 PMOS 다이오드로서 센싱전압 SENSE_VOL 출력단과 NMOS 트랜지스터 N1 사이에 연결된다. NMOS 트랜지스터 N1은 PMOS 트랜지스터 P2와 접지전압 사이에 연결되고 게이트가 인버터 IV1의 출력단과 연결된다.Here, inverter IV1 inverts the feedback oscillation signal OSC_OUT. The PMOS transistor P1 is connected between the supply voltage terminal and the sensing voltage SENSE_VOL output terminal and the gate is connected to the output terminal of the inverter IV1. The PMOS transistor P2 is a PMOS diode having a gate and a drain connected in common, and is connected between the sensing voltage SENSE_VOL output terminal and the NMOS transistor N1. The NMOS transistor N1 is connected between the PMOS transistor P2 and the ground voltage and the gate is connected to the output terminal of the inverter IV1.

이러한 구성을 갖는 온도 감지부(2)는 발진신호 OSC_OUT가 하이인 경우 PMOS 트랜지스터 P1가 온되어 센싱전압 SENSE_VOL을 하이로 프리차지시키며, 이 전압은 비교부(3)로 인가되어 차동전압 DIFF_VOL의 크기를 점점 떨어뜨린다. 이러한 차동전압 DIFF_VOL이 문턱전압 이하가 되면, 지연부(4)를 거치면서 펄스형태의 발진신호 OSC_OUT로 출력된다. When the oscillation signal OSC_OUT is high, the temperature sensing unit 2 having such a configuration turns on the PMOS transistor P1 to precharge the sensing voltage SENSE_VOL high, and this voltage is applied to the comparator 3 so that the magnitude of the differential voltage DIFF_VOL is increased. Drop it. When the differential voltage DIFF_VOL is less than or equal to the threshold voltage, the differential voltage DIFF_VOL is outputted as a pulse oscillation signal OSC_OUT while passing through the delay unit 4.

이때, 발진신호 OSC_OUT가 로우가 되면 PMOS 트랜지스터 P1은 오프되고 NMOS 트랜지스터 N1이 온되어, PMOS 다이오드 P2 및 NMOS 트랜지스터 N1을 통해 전하가 누출되어 센싱전압 SENSE_VOL은 점점 낮아지게 된다. 그러면, 비교부(3)의 출력전압 DIFF_VOL은 점점 높아지게 되어 다시 발진신호 OSC_OUT는 하이가 된다. 이러한 일련의 동작에 의해 오실레이션되는 신호가 생성되어 출력된다.At this time, when the oscillation signal OSC_OUT becomes low, the PMOS transistor P1 is turned off and the NMOS transistor N1 is turned on, and charge is leaked through the PMOS diode P2 and the NMOS transistor N1, so that the sensing voltage SENSE_VOL is gradually lowered. Then, the output voltage DIFF_VOL of the comparator 3 gradually increases, and the oscillation signal OSC_OUT becomes high again. The oscillated signal is generated and output by this series of operations.

이처럼, 온도 감지부(2)에 1단의 PMOS 트랜지스터를 사용하는 경우, 도 3에서와 같이 온도가 감소함에 따라 리프레쉬 주기가 증가하는 기울기가 타겟 온도 특성 보다 작게 된다. 반면에, 2단 직렬 연결된 NMOS 트랜지스터를 사용하게 되면 그 기울기가 타겟 온도 특성 보다 크게 된다.As described above, when the PMOS transistor of one stage is used for the temperature sensing unit 2, as shown in FIG. 3, the slope at which the refresh period increases as the temperature decreases becomes smaller than the target temperature characteristic. On the other hand, when a two-stage series connected NMOS transistor is used, the slope becomes larger than the target temperature characteristic.

도 4는 도 1의 기준전압 발생부(1)의 회로구성을 보다 상세하게 나타낸 회로도이다.FIG. 4 is a circuit diagram illustrating the circuit configuration of the reference voltage generator 1 of FIG. 1 in more detail.

도 4의 기준전압 발생부(1)는 PMOS 트랜지스터 P3, P4, P5, NMOS 트랜지스터 N2, N3, N4, 및 저항 R1을 구비한다.The reference voltage generator 1 of FIG. 4 includes PMOS transistors P3, P4, P5, NMOS transistors N2, N3, N4, and a resistor R1.

이러한 기준전압 발생부(1)는 PMOS 트랜지스터 P3, P4가 커런트 미러 형태로 구성되어 전원전압 VDD의 변동에도 일정한 크기의 기준전압 REF_VOL이 출력되는 형태로 되어 있다.The reference voltage generator 1 is configured such that the PMOS transistors P3 and P4 are configured in the form of current mirrors so that the reference voltage REF_VOL having a constant magnitude is output even when the power supply voltage VDD changes.

그런데, 이러한 기준전압 발생부(1)는 도 5에서와 같이 온도가 증가함에 따라 타겟 전압과 반대로 기준전압 REF_VOL이 감소하는 온도 특성을 가지고 있다. 이러한 특성은 온도 감지부(2)에 NMOS 트랜지스터 2단을 직렬로 연결한 구조를 채용하는 경우에는 바람직하나, 온도 감지부(2)에 NMOS 트랜지스터 2단을 직렬 연결시켜 사용하는 경우 서브임계(Subthreshold) 영역의 모델링의 정확도를 높이기 힘들 며 스큐(skew) 변화에 의한 변동도 예측하기 어려운 문제가 있다. However, the reference voltage generator 1 has a temperature characteristic in which the reference voltage REF_VOL decreases as opposed to the target voltage as the temperature increases as shown in FIG. 5. This characteristic is preferable when a structure in which two stages of NMOS transistors are connected in series to the temperature sensing unit 2 is used. However, when the two stages of NMOS transistors are connected in series to the temperature sensing unit 2, a subthreshold is used. ) It is difficult to increase the accuracy of modeling in the area and it is difficult to predict fluctuations due to skew changes.

따라서, NMOS 트랜지스터 2단을 직렬 연결시켜 사용하는 것의 대안으로 도 2에서와 같이 PMOS 트랜지스터를 사용하는 것이 제안되었으나, 이러한 경우에는 도 5에서와 같이 기존의 기준전압 발생부(1)의 구조로는 원하는 온도 특성을 얻을 수 없는 문제점이 있다.Therefore, as an alternative to using two stages of NMOS transistors connected in series, it is proposed to use a PMOS transistor as shown in FIG. 2, but in this case, the structure of the conventional reference voltage generator 1 as shown in FIG. There is a problem in that desired temperature characteristics cannot be obtained.

온도가 상승함에 따라 기준전압 REF_VOL을 증가시키기 위해 기준전압 발생부(1)의 크기를 튜닝하게 되면, 출력되는 기준전압 REF_VOL의 크기는 점점 증가하게 되어 원하는 리프레쉬 주기 보다 짧아지는 현상이 발생하게 된다. 물론, 주기가 짧아지면 클럭 증배기와 같은 부가적인 회로를 사용할 수 있으나, 그러한 경우 부가되는 회로에 의한 전류소모가 더 발생하게 되어 전류 감소를 위해 사용되는 온도 보상 셀프 리프레쉬 회로의 사용 목적과는 반대되는 문제가 발생하게 된다.When the size of the reference voltage generator 1 is tuned to increase the reference voltage REF_VOL as the temperature increases, the magnitude of the output reference voltage REF_VOL is gradually increased to shorten the desired refresh period. Of course, if the period is shorter, an additional circuit such as a clock multiplier can be used, but in this case, the current consumption by the additional circuit is further generated, which is contrary to the purpose of using a temperature compensated self-refresh circuit used for current reduction. The problem arises.

따라서, 상술된 문제를 해결하기 위한 본 발명의 목적은 온도 감지수단으로서 PMOS 트랜지스터가 사용되는 온도 보상 셀프 리프레쉬 회로에서 기준전압 발생회로의 구조를 개선하여 리프레쉬 주기를 길게 유지하면서도 온도 특성을 만족할 수 있도록 하는데 있다.Accordingly, an object of the present invention for solving the above problems is to improve the structure of the reference voltage generation circuit in a temperature compensated self refresh circuit in which a PMOS transistor is used as the temperature sensing means so as to satisfy the temperature characteristics while maintaining a long refresh period. It is.

위와 같은 목적을 달성하기 위한 본 발명의 온도 보상 셀프 리프레쉬 회로는 전원전압을 인가받아 제 1 기준전압를 생성하여 출력하는 기준전압 발생부; 기준전압 발생부로부터 인가되는 제 1기준전압을 균등하게 분배하여 제 2 기준전압을 출력하는 전압 분배부; 리프레쉬 신호 및 주변의 온도변화에 따라 가변되는 센싱전압을 출력하는 온도 감지부; 제 2 기준전압 및 센싱전압을 비교하여 그 전압차에 대응되는 신호를 출력하는 비교부; 및 비교부의 출력신호를 지연시켜 리프레쉬 신호를 출력하는 지연부를 구비한다.The temperature compensation self-refresh circuit of the present invention for achieving the above object comprises a reference voltage generator for generating and outputting a first reference voltage by receiving a power supply voltage; A voltage divider which equally distributes the first reference voltage applied from the reference voltage generator and outputs a second reference voltage; A temperature sensing unit configured to output a refreshing signal and a sensing voltage which is variable according to a change in ambient temperature; A comparator comparing the second reference voltage and the sensing voltage and outputting a signal corresponding to the voltage difference; And a delay unit for delaying the output signal of the comparator and outputting the refresh signal.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail preferred embodiments of the present invention.

도 6은 본 발명의 온도 보상 셀프 리프레쉬 회로의 구성을 나타내는 회로도이다.Fig. 6 is a circuit diagram showing the configuration of the temperature compensated self refresh circuit of the present invention.

도 6의 온도 보상 셀프 리프레쉬 회로는 기준전압 발생부(10), 전압 분배부(20), 온도 감지부(30), 비교부(40) 및 지연부(50)를 구비한다.The temperature compensation self refresh circuit of FIG. 6 includes a reference voltage generator 10, a voltage divider 20, a temperature detector 30, a comparator 40, and a delay unit 50.

기준전압 발생부(10)는 전원전압을 인가받아 기준전압 REF_VOL을 생성하여 출력한다. 이러한 기준전압 발생부(10)는 PMOS 트랜지스터 P3, P4, P5, NMOS 트랜지스터 N2, N3, N4, 및 저항 R1을 구비한다. 이때, 기준전압 발생부(10)의 회로 구성은 도 4와 동일하여 각 구성요소에는 도 4에서와 동일한 참조번호를 부여하였다.The reference voltage generator 10 receives a power supply voltage and generates and outputs a reference voltage REF_VOL. The reference voltage generator 10 includes PMOS transistors P3, P4, P5, NMOS transistors N2, N3, N4, and a resistor R1. In this case, the circuit configuration of the reference voltage generator 10 is the same as in FIG. 4, and the same reference numerals as in FIG. 4 are assigned to each component.

전압 분배부(20)는 기준전압 발생부(10)에서 출력되는 기준전압 REF_VOL 을 균등하게 분배하여 그 분배된 전압을 새로운 기준전압 NEW_REF_VOL으로서 비교부(40)로 출력한다.The voltage divider 20 equally distributes the reference voltage REF_VOL output from the reference voltage generator 10 and outputs the divided voltage to the comparator 40 as a new reference voltage NEW_REF_VOL.

온도 감지부(30)는 지연부(50)의 출력신호인 리프레쉬 신호 OSC_OUT 를 피드백받고 그 리프레쉬 신호 OSC_OUT의 상태 및 주변의 온도 변화에 따라 센싱전압 SENSE_VOL의 크기를 가변시켜 출력한다.The temperature sensor 30 receives the refresh signal OSC_OUT which is an output signal of the delay unit 50 and outputs the sensing voltage SENSE_VOL by changing the magnitude of the sensing voltage SENSE_VOL according to the state of the refresh signal OSC_OUT and the change in the ambient temperature.

비교부(40)는 전압 분배부(20)의 출력전압 NEW_REF_VOL 및 온도 감지부(30)의 출력전압 SENSE_VOL의 크기를 비교하여 그 전압차에 대응되는 크기의 차동전압 DIFF_VOL 을 출력한다.The comparator 40 compares the magnitudes of the output voltage NEW_REF_VOL of the voltage divider 20 and the output voltage SENSE_VOL of the temperature detector 30, and outputs a differential voltage DIFF_VOL having a magnitude corresponding to the voltage difference.

지연부(50)는 비교부(40)의 출력신호 DIFF_VOL를 지연시켜 리프레쉬 신호 OSC_OUT를 출력한다.The delay unit 50 outputs the refresh signal OSC_OUT by delaying the output signal DIFF_VOL of the comparator 40.

본 발명의 온도 감지부(30), 비교부(40) 및 지연부(50)는 그 구성 및 동작이 도 1에서의 그것들과 동일하므로 이하 본 발명에 대한 설명에서는 그 설명은 생략한다.Since the configuration and operation of the temperature sensing unit 30, the comparing unit 40, and the delay unit 50 of the present invention are the same as those in FIG.

도 7은 기준전압 발생부(10)와 본 발명의 제 1 실시예에 따른 전압 분배부(20A)의 관계를 보다 상세하게 나타낸 회로도이다.FIG. 7 is a circuit diagram showing in detail the relationship between the reference voltage generator 10 and the voltage divider 20A according to the first embodiment of the present invention.

먼저, 기준전압 발생부(10)는 PMOS 트랜지스터 P3~P5와, NMOS트랜지스터 N2~N4 및 저항 R1을 구비한다. First, the reference voltage generator 10 includes PMOS transistors P3 to P5, NMOS transistors N2 to N4, and a resistor R1.

여기서, PMOS 트랜지스터 P3는 전원전압과 노드 A 사이에 연결되며 게이트가 드레인 및 PMOS 트랜지스터 P2의 게이트와 공통연결된다. PMOS 트랜지스터 P2는 전원전압과 노드 B 사이에 연결되며 게이트가 PMOS 트랜지스터 P1의 게이트와 공통연결된다. NMOS 트랜지스터 N2는 노드 A와 저항 R1 사이에 연결되며 게이트가 PMOS 트랜지스터 P2의 드레인 및 NMOS 트랜지스터 N3의 게이트와 공통연결된다.Here, the PMOS transistor P3 is connected between the power supply voltage and the node A, and the gate is commonly connected with the drain and the gate of the PMOS transistor P2. The PMOS transistor P2 is connected between the power supply voltage and the node B, and the gate is commonly connected with the gate of the PMOS transistor P1. NMOS transistor N2 is connected between node A and resistor R1 and its gate is commonly connected with the drain of PMOS transistor P2 and the gate of NMOS transistor N3.

또한, NMOS 트랜지스터 N3는 노드 B와 접지전원 사이에 연결되며 게이트가 NMOS 트랜지스터 N2의 게이트와 공통연결된다. 저항 R1은 NMOS 트랜지스터 N2와 접지전원 사이에 연결된다. PMOS 트랜지스터 P5와 NMOS 다이오드 N4는 전원전압과 접지전원 사이에 직렬연결되고 PMOS 트랜지스터 P5의 게이트는 노드 A와 연결되며, 그 공통 드레인 단자를 기준전압 REF_VOL 출력단으로 한다.In addition, the NMOS transistor N3 is connected between the node B and the ground power supply, and the gate is commonly connected with the gate of the NMOS transistor N2. Resistor R1 is connected between NMOS transistor N2 and the ground supply. The PMOS transistor P5 and the NMOS diode N4 are connected in series between the power supply voltage and the ground power supply, the gate of the PMOS transistor P5 is connected to the node A, and the common drain terminal thereof is the reference voltage REF_VOL output terminal.

그리고, 본 발명의 특징부인 전압 분배부(20A)는 기준전압 발생부(10)의 출력단과 접지전압 사이에 2단의 직렬 연결된 NMOS 다이오드 N5, N6 를 구비하여, 기준전압 발생부(10)의 출력전압 REF_VOL을 NMOS 다이오드 N5, N6 으로 균등하게 분배한 후 그 분배된 전압을 새로운 기준전압 NEW_REF_VOL 으로하여 비교부(40)로 출력한다. 이때, 직렬 연결된 두 NMOS 다이오드 N5와 N6은 동일한 사이즈를 갖는다.The voltage divider 20A, which is a feature of the present invention, includes two stages of NMOS diodes N5 and N6 connected in series between the output terminal of the reference voltage generator 10 and the ground voltage. The output voltage REF_VOL is evenly distributed to the NMOS diodes N5 and N6, and then the divided voltage is output to the comparator 40 with the new reference voltage NEW_REF_VOL. At this time, the two NMOS diodes N5 and N6 connected in series have the same size.

이처럼, 2단의 직렬 연결된 NMOS 다이오드 N5, N6 을 이용하여 종래의 기준전압 REF_VOL을 균등하게 분배시켜 출력함으로써 온도 특성을 유지하면서 기준전압을 낮춰줄 수 있다. 이에 따라, 도 2에서와 같이 온도 감지부(30)에 1단의 PMOS 트랜지스터 P1를 사용함으로써 그 온도 특성이 도 3에서와 같이 타겟치 보다 낮아지는 특성과 조화되어 최종적으로 리프레쉬 주기의 온도 특성 및 타겟 주기를 원하는 적정 수준으로 맞출 수 있게 된다.As such, by dividing and outputting the conventional reference voltage REF_VOL by using two series-connected NMOS diodes N5 and N6, the reference voltage can be lowered while maintaining temperature characteristics. Accordingly, by using the PMOS transistor P1 of the first stage in the temperature sensing unit 30 as shown in FIG. 2, the temperature characteristic of the refresh cycle is lower than the target value as shown in FIG. The target period can be adjusted to the desired level.

도 8은 기준전압 발생부(10)와 본 발명의 제 2 실시예에 따른 전압 분배부(20B)의 관계를 보다 상세하게 나타낸 회로도이다.8 is a circuit diagram showing in more detail the relationship between the reference voltage generator 10 and the voltage divider 20B according to the second embodiment of the present invention.

도 8의 전압 분배부(20B)는 도 7에서 NMOS 다이오드 N5 대신에 PMOS 다이오드 P6 을 사용한다. 이때, PMOS 다이오드 P6는 기준전압 REF_VOL이 PMOS 다이오드 P6와 NMOS 다이오드 N6에 의해 균등하게 분배될 수 있도록 그 크기가 결정된다. 따라서, 도 8의 경우 도 7의 전압 분배부(20B) 보다 그 사이즈에서는 다소 변동이 있을 수 있지만 그 결과는 동일하다.The voltage divider 20B of FIG. 8 uses the PMOS diode P6 instead of the NMOS diode N5 in FIG. 7. At this time, the size of the PMOS diode P6 is determined so that the reference voltage REF_VOL can be evenly distributed by the PMOS diode P6 and the NMOS diode N6. Therefore, in the case of FIG. 8, the size may vary slightly from the voltage divider 20B of FIG. 7, but the result is the same.

도 9는 기준전압 발생부(10)와 본 발명의 제 3 실시예에 따른 전압 분배부(20C)의 관계를 보다 상세하게 나타낸 회로도이다.9 is a circuit diagram showing in more detail the relationship between the reference voltage generator 10 and the voltage divider 20C according to the third embodiment of the present invention.

도 9의 전압 분배부(70)는 기준전압 REF_VOL을 분배하기 위한 수단으로 동일한 사이즈를 가지며 기준전압 REF_VOL 단과 접지전압 사이에 직렬 연결되는 2개의 저항 R1, R2 을 구비한다. 도 9에서와 같이 저항 R1, R2을 사용하는 경우, 전류 소비를 줄이기 위해 높은 값의 저항을 사용하는 것이 바람직하다. The voltage divider 70 of FIG. 9 has two resistors R1 and R2 having the same size and connected in series between the reference voltage REF_VOL terminal and the ground voltage as a means for distributing the reference voltage REF_VOL. In the case of using the resistors R1 and R2 as shown in FIG. 9, it is preferable to use a high value resistor to reduce current consumption.

아울러, 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 청구범위에 속하는 것으로 보아야 할 것이다. In addition, the preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to make various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications, changes, etc. It should be seen as belonging to a range.

상술한 바와 같이, 본 발명은 기준전압 발생회로의 구조를 새롭게 개선함으로써 온도 특성, 리프레쉬 주기 및 공정 변화에 따른 스큐 변동에도 덜 민감한 온도 보상 셀프 리프레쉬 회로를 얻을 수 있다.As described above, the present invention can improve the structure of the reference voltage generating circuit to obtain a temperature compensated self refresh circuit which is less sensitive to skew variations due to temperature characteristics, refresh cycles and process changes.

Claims (5)

전원전압을 인가받아 제 1 기준전압을 생성하여 출력하는 기준전압 발생부;A reference voltage generator configured to receive a power supply voltage and generate and output a first reference voltage; 상기 기준전압 발생부로부터 인가되는 상기 제 1기준전압을 균등하게 분배하여 제 2 기준전압을 출력하는 전압 분배부;A voltage divider which equally distributes the first reference voltage applied from the reference voltage generator and outputs a second reference voltage; 리프레쉬 신호 및 주변의 온도변화에 따라 가변되는 센싱전압을 출력하는 온도 감지부;A temperature sensing unit configured to output a refreshing signal and a sensing voltage which is variable according to a change in ambient temperature; 상기 제 2 기준전압 및 상기 센싱전압을 비교하여 그 전압차에 대응되는 신호를 출력하는 비교부; 및A comparator comparing the second reference voltage with the sensing voltage and outputting a signal corresponding to the voltage difference; And 상기 비교부의 출력신호를 지연시켜 상기 리프레쉬 신호를 출력하는 지연부A delay unit for delaying the output signal of the comparator and outputting the refresh signal 를 구비하는 온도 보상 셀프 리프레쉬 회로.Temperature compensation self refresh circuit comprising a. 제 1항에 있어서, The method of claim 1, 상기 온도 감지부는The temperature sensing unit 1 단의 PMOS 트랜지스터를 구비하며, 온도변화에 따른 상기 1 단의 PMOS 트랜지스터의 특성 변화에 따라 그 값이 변화되는 상기 센싱전압을 출력하는 것을 특징으로 하는 온도 보상 셀프 리프레쉬 회로.And a PMOS transistor of one stage, and outputting the sensing voltage whose value is changed in accordance with a characteristic change of the PMOS transistor of one stage according to temperature change. 제 2항에 있어서, The method of claim 2, 상기 기준전압 발생부는The reference voltage generator 상기 기준전압의 출력단과 접지전압과 사이에 직렬 연결되어 상기 기준전압을 분배하는 복수개의 NMOS 다이오드를 구비함을 특징으로 하는 온도 보상 셀프 리프레쉬 회로.And a plurality of NMOS diodes connected in series between the output terminal of the reference voltage and a ground voltage to distribute the reference voltage. 제 2항에 있어서, The method of claim 2, 상기 기준전압 발생부는The reference voltage generator 상기 기준전압의 출력단과 접지전압과 사이에 직렬 연결되어 상기 기준전압을 분배하는 PMOS 다이오드와 NMOS 다이오드를 구비함을 특징으로 하는 온도 보상 셀프 리프레쉬 회로.And a PMOS diode and an NMOS diode connected in series between the output terminal of the reference voltage and a ground voltage to distribute the reference voltage. 제 2항에 있어서, The method of claim 2, 상기 기준전압 발생부는The reference voltage generator 상기 기준전압의 출력단과 접지전압과 사이에 직렬 연결되어 상기 기준전압을 분배하는 복수개의 저항을 구비함을 특징으로 하는 온도 보상 셀프 리프레쉬 회로.And a plurality of resistors connected in series between the output terminal of the reference voltage and a ground voltage to distribute the reference voltage.
KR1020050027407A 2005-03-31 2005-03-31 Temperature compensated self refresh circuit KR101096207B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050027407A KR101096207B1 (en) 2005-03-31 2005-03-31 Temperature compensated self refresh circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050027407A KR101096207B1 (en) 2005-03-31 2005-03-31 Temperature compensated self refresh circuit

Publications (2)

Publication Number Publication Date
KR20060104904A true KR20060104904A (en) 2006-10-09
KR101096207B1 KR101096207B1 (en) 2011-12-23

Family

ID=37634875

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050027407A KR101096207B1 (en) 2005-03-31 2005-03-31 Temperature compensated self refresh circuit

Country Status (1)

Country Link
KR (1) KR101096207B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100799102B1 (en) * 2005-09-29 2008-01-29 주식회사 하이닉스반도체 Memory device with temperature compensated self refresh cycle
US7471583B2 (en) 2005-09-29 2008-12-30 Hynix Semiconductor Inc. Memory device with self refresh cycle control function
KR100943139B1 (en) * 2008-07-10 2010-02-18 주식회사 하이닉스반도체 Voltage supplier for bitline sensing of non volatile memory device
US8159885B2 (en) 2009-01-19 2012-04-17 Samsung Electronics, Co., Ltd. Refresh control circuit and semiconductor memory device and memory system including the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100799102B1 (en) * 2005-09-29 2008-01-29 주식회사 하이닉스반도체 Memory device with temperature compensated self refresh cycle
US7471583B2 (en) 2005-09-29 2008-12-30 Hynix Semiconductor Inc. Memory device with self refresh cycle control function
US7701796B2 (en) 2005-09-29 2010-04-20 Hynix Semiconductor, Inc. Memory device with self refresh cycle control function
KR100943139B1 (en) * 2008-07-10 2010-02-18 주식회사 하이닉스반도체 Voltage supplier for bitline sensing of non volatile memory device
US8159885B2 (en) 2009-01-19 2012-04-17 Samsung Electronics, Co., Ltd. Refresh control circuit and semiconductor memory device and memory system including the same

Also Published As

Publication number Publication date
KR101096207B1 (en) 2011-12-23

Similar Documents

Publication Publication Date Title
US7936203B2 (en) Temperature compensation via power supply modification to produce a temperature-independent delay in an integrated circuit
US7990776B2 (en) Semiconductor memory device with optimum refresh cycle according to temperature variation
US8115559B2 (en) Oscillator for providing a constant oscillation signal, and a signal processing device including the oscillator
KR100461286B1 (en) Semiconductor integrated circuit device with internal clock generating circuit
US7459983B2 (en) Temperature detecting semiconductor device
US7233213B2 (en) Oscillator of semiconductor device
US8264294B2 (en) Semiconductor device having on-chip oscillator for producing clock signal
KR20100087969A (en) Temperature detection circuit of semiconductor device
US7120549B2 (en) Temperature compensated self-refresh (TCSR) circuit having a temperature sensor limiter
US7646661B2 (en) Self-refresh control circuit for detecting current flowing from current generator and semiconductor device including same
KR101096207B1 (en) Temperature compensated self refresh circuit
KR100799102B1 (en) Memory device with temperature compensated self refresh cycle
US10224941B2 (en) Oscillation apparatus and oscillation frequency adjustment method
KR100812299B1 (en) Voltage down converter
US9733655B2 (en) Low dropout regulators with fast response speed for mode switching
US7173501B1 (en) Dual slope temperature dependent oscillator
KR20140145814A (en) Reference voltage generator, and internal voltage generating device having the same
KR100668739B1 (en) Oscillator Circuit
US11868153B2 (en) Semiconductor integrated circuit device capable of compensating for current leakage and method of operating the same
KR20080092085A (en) Internal voltage generator of semiconductor memory apparatus
US8643439B2 (en) Oscillation circuit of semiconductor apparatus
KR100958799B1 (en) Internal voltage generator and its operating method
KR20050072840A (en) Temperature compensated self refresh circuit with temperature sensor limiter
KR101159680B1 (en) Internal voltage generating circuit of semiconductor device
KR20010058605A (en) Oscillator

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee