KR20060103133A

KR20060103133A - 데이터 전송 제어 장치 및 전자 기기

Info

Publication number: KR20060103133A
Application number: KR20060025994A
Authority: KR
Inventors: 히로야스 혼다
Original assignee: 세이코 엡슨 가부시키가이샤
Priority date: 2005-03-23
Filing date: 2006-03-22
Publication date: 2006-09-28
Also published as: CN1838065A; EP1705816B1; US20060227709A1; DE602006001231D1; KR100799791B1; JP2006267379A; JP4186940B2; EP1705816A1; CN100386718C; US7617347B2; TW200710819A

Abstract

본 발명은 표시 드라이버로부터 출력되는 수직 동기 신호를 효율적으로 상대 디바이스에 전달할 수 있는 데이터 전송 제어 장치 및 이것을 포함하는 전자 기기를 제공하는 것을 목적으로 하는 것으로서, 데이터 전송 제어 장치는, 시리얼 버스를 통하여 수신한 패킷의 해석과, 시리얼 버스를 통하여 송신하는 패킷의 생성을 행하는 링크 컨트롤러(100)와, 인터페이스 버스를 통하여 접속되는 표시 드라이버(6) 사이의 인터페이스 처리를 행하는 인터페이스 회로(110)와, 표시 패널의 비표시 기간을 통지하기 위한 수직 동기 신호 VCIN을 검출하고, 검출 신호 VDET를 출력하는 신호 검출 회로(360)를 포함한다. 링크 컨트롤러(100)는, VCIN의 스테이터스의 리드를 요구하는 리드 리퀘스트 패킷을 수신한 경우에, VDET가 출력되는 것을 웨이트하고, VDET가 출력된 것을 조건으로, 레스펀스 패킷을 시리얼 버스를 통하여 송신하는 처리를 행한다.

호스트 디바이스, 트랜시버, 인터페이스 회로, 링크 컨트롤러

Description

데이터 전송 제어 장치 및 전자 기기{DATA TRANSFER CONTROL DEVICE AND ELECTRONIC INSTRUMENT}

도 1은 본 실시예의 데이터 전송 제어 장치 및 그 시스템 구성예.

도 2의 (A), (B)는 패킷의 포맷예.

도 3의 (A), (B)는 패킷의 포맷예.

도 4의 (A)~(C)는 응답 요구에 관한 트랜잭션 예.

도 5의 (A), (B)는 비교예의 설명도.

도 6은 비교예의 설명도.

도 7은 본 실시예의 방법의 설명도.

도 8은 본 실시예의 데이터 전송 제어 장치의 구성예.

도 9는 본 실시예의 데이터 전송 제어 장치의 동작 설명도.

도 10은 본 실시예의 데이터 전송 제어 장치의 동작 설명도.

도 11은 본 실시예의 데이터 전송 제어 장치의 동작 설명도.

도 12는 본 실시예의 데이터 전송 제어 장치의 동작 설명도.

도 13은 MPU 인터페이스 신호의 파형예.

도 14는 본 실시예의 변형예.

도 15는 본 실시예의 변형예의 동작 설명도.

도 16은 본 실시예의 시리얼 전송의 설명도.

도 17은 전자 기기의 구성예.

<도면의 주요 부분에 대한 부호의 설명>

5 : 호스트 디바이스

6 : 표시 드라이버

7 : 표시 패널

10 : 데이터 전송 제어 장치(호스트측)

20 : 트랜시버

30 : 데이터 전송 제어 장치(타깃측)

40 : 트랜시버

90, 100 : 링크 컨트롤러

92, 110 : 인터페이스 회로

250 : 내부 레지스터

301, 302 : 패킷 버퍼

303 : 절환 회로

304, 306 : 멀티플렉서

310 : 패킷 해석 회로

312 : 패킷 검출 회로

320 : 패킷 생성 회로

330 : 트랜잭션 컨트롤러

340 : 전송 회로

350 : 내부 레지스터

352 : VCIN 리드 레지스터

354 : 엣지 설정 레지스터

360 : 신호 검출 회로

[특허 문헌 1] 일본 특개 2001-222249호 공보

본 발명은, 데이터 전송 제어 장치 및 전자 기기에 관한 것이다.

최근, EMI 노이즈의 저감 등을 목적으로 한 인터페이스로서 LVDS(Low Voltage Differential Signaling) 등의 고속 시리얼 전송의 인터페이스가 각광을 받고 있다. 이 고속 시리얼 전송에서는, 트랜스미터 회로가 시리얼화된 데이터를 차동 신호(Differential Signals)에 의해 송신하고, 리시버 회로가 차동 신호를 차동 증폭함으로써 데이터 전송을 실현한다.

일반적인 휴대 전화는, 전화 번호 입력이나 문자 입력을 위한 버튼이 설치되는 제1 기기 부분과, 메인 LCD(Liquid Crystal Display)나 서브 LCD나 카메라가 설치되는 제2 기기 부분과, 제1, 제2 기기 부분을 접속하는 힌지 등의 접속 부분에 의해 구성된다. 따라서, 제1 기기 부분에 설치되는 제1 기판과, 제2 기기 부분에 설치되는 제2 기판 사이의 데이터 전송을, 차동 신호를 이용한 시리얼 전송에 의해 행하면, 접속 부분을 통과하는 배선의 개수를 줄일 수 있어, 적합하다.

그런데, LCD 등의 표시 패널을 구동하는 표시 드라이버에는, 표시 패널의 비표시 기간을 통지하기 위한 수직 동기 신호(VCIN)를 출력하는 것이 있다. 즉 예를 들면 RAM 내장의 표시 드라이버에서는, 표시 패널의 비표시 기간, 표시 기간의 절환 제어를 표시 드라이버측이 행한다. 따라서 표시 패널의 비표시 기간을 표시 드라이버측이 호스트측에 알릴 필요가 있고, 이 때문에 표시 드라이버가 수직 동기 신호를 호스트측에 출력한다. 따라서, 상술한 제1, 제2 기기 부분의 접속 부분에서의 데이터 전송을 시리얼 전송에 의해 실현하는 경우에는, 표시 드라이버로부터 출력되는 수직 동기 신호를 어떻게 하여 효율적으로 호스트측에 전달할 수 있는가가 과제로 된다.

본 발명은, 이상과 같은 기술적 과제를 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 표시 드라이버로부터 출력되는 수직 동기 신호를 효율적으로 상대 디바이스에 전달할 수 있는 데이터 전송 제어 장치 및 이것을 포함하는 전자 기기를 제공하는 것에 있다.

본 발명은, 데이터 전송을 제어하는 데이터 전송 제어 장치로서, 시리얼 버스를 통하여 수신한 패킷의 해석과, 시리얼 버스를 통하여 송신하는 패킷의 생성을 행하는 링크 컨트롤러와, 인터페이스 버스를 통하여 접속되는 표시 드라이버와의 사이의 인터페이스 처리를 행하는 인터페이스 회로와, 표시 패널의 비표시 기간을 통지하기 위한 수직 동기 신호가 상기 표시 드라이버로부터 입력된 경우에, 상기 수직 동기 신호를 검출하고, 검출 신호를 출력하는 신호 검출 회로를 포함하고, 상기 링크 컨트롤러는, 상기 수직 동기 신호의 스테이터스의 리드를 요구하는 리드 리퀘스트 패킷을 수신한 경우에, 상기 신호 검출 회로로부터 상기 검출 신호가 출력되는 것을 웨이트하고, 상기 신호 검출 회로로부터 상기 검출 신호가 출력된 것을 조건으로, 상기 리드 리퀘스트 패킷에 대한 레스펀스 패킷 또는 애크놀리지 패킷을 상기 시리얼 버스를 통하여 송신하는 처리를 행하는 데이터 전송 제어 장치에 관계된다.

본 발명에서는, 수직 동기 신호의 스테이터스의 리드를 요구하는 리드 리퀘스트 패킷을 수신한 경우에, 수직 동기 신호의 검출 신호가 출력되는 것을 웨이트한다. 그리고 검출 신호가 출력된(검출 신호가 액티브로 된) 것을 조건으로, 리드 리퀘스트 패킷에 대한 레스펀스 패킷 또는 애크놀리지 패킷이 시리얼 버스를 통하여 송신된다. 이와 같이 하면, 표시 드라이버로부터 출력되는 수직 동기 신호를 효율적으로 상대 디바이스(호스트측)에 전달하는 것이 가능하게 된다. 그리고 상대 디바이스는, 리드 리퀘스트 패킷을 송신한 후, 레스펀스 패킷 또는 애크놀리지 패킷이 반송되어 올 때까지의 기간에 있어서, 수직 동기 신호의 검출을 감시하지 않아도 된다. 따라서 상대 디바이스는, 그 기간 동안, 다른 처리를 행할 수 있게 되어, 시스템 전체의 퍼포먼스를 향상시킬 수 있다.

또한 본 발명에서는, 상기 시리얼 버스를 통하여 수신한 패킷이 기입되는 수 신용 패킷 버퍼와, 상기 시리얼 버스를 통하여 송신하는 패킷이 기입되는 송신용 패킷 버퍼를 포함하고, 상기 링크 컨트롤러는, 상기 리드 리퀘스트 패킷을 수신한 경우에, 상기 리드 리퀘스트 패킷에 대한 상기 레스펀스 패킷 또는 상기 애크놀리지 패킷을 생성하여, 상기 송신용 패킷 버퍼에 기입하고, 상기 신호 검출 회로로부터 상기 검출 신호가 출력된 것을 조건으로, 상기 송신용 패킷 버퍼에 기입된 상기 레스펀스 패킷 또는 상기 애크놀리지 패킷을 상기 송신용 패킷 버퍼로부터 판독하여, 상기 시리얼 버스를 통하여 송신하는 처리를 행하도록 해도 된다.

이와 같이 하면, 수직 동기 신호가 검출되고나서 레스펀스 패킷 또는 애크놀리지 패킷이 회신될 때까지의 타임 러그를 짧게 하는 것이 가능하게 되어, 표시 패널이 비표시 기간인 것을 짧은 시간에 상대 디바이스에 전달할 수 있게 된다.

또한 본 발명에서는, 상기 링크 컨트롤러는, 상기 레스펀스 패킷 또는 상기 애크놀리지 패킷이 상기 시리얼 버스를 통하여 송신된 후에, 커맨드 또는 데이터의 라이트를 요구하는 라이트 리퀘스트 패킷을 수신한 경우에, 라이트가 요구된 상기 커맨드 또는 상기 데이터를 상기 인터페이스 회로에 출력하고, 상기 인터페이스 회로는, 상기 링크 컨트롤러로부터 출력된 상기 커맨드 또는 상기 데이터를, 상기 인터페이스 버스를 통하여 상기 표시 드라이버에 출력하도록 해도 된다.

이와 같이 하면, 상대 디바이스로부터의 커맨드나 데이터를, 표시 패널의 비표시 기간 내에 표시 드라이버에 전송하는 것이 가능하게 된다. 이에 의해, 커맨드나 데이터의 기입이 표시 패널의 표시 동작에 악영향을 미치는 사태를 방지할 수 있다.

또한 본 발명에서는, 상기 라이트 리퀘스트 패킷은, 애크놀리지 패킷에 의한 핸드 셰이크 전송을 행할지의 여부를 통지하기 위한 응답 요구 필드를 갖고, 상기 응답 요구 필드에는 응답 요구 없음의 응답 요구값이 설정되어 있고, 상기 링크 컨트롤러는, 응답 요구 없음의 응답 요구값이 설정된 상기 라이트 리퀘스트 패킷을 수신한 경우에, 상기 라이트 리퀘스트 패킷에 대한 애크놀리지 패킷의 송신을 지시하지 않고, 라이트가 요구된 상기 커맨드 또는 상기 데이터를 상기 인터페이스 회로에 출력하도록 해도 된다.

이와 같이 하면 표시 패널의 비표시 기간이 짧은 경우에도, 이 짧은 기간 내에 커맨드나 데이터를 표시 드라이버에 전송하는 것이 가능하게 된다.

또한 본 발명에서는, 상기 수직 동기 신호의 상승 엣지 또는 하강 엣지 중 어느 한 쪽의 엣지를 검출할지를 설정하기 위한 엣지 설정 레지스터를 포함하고, 상기 신호 검출 회로는, 상기 엣지 설정 레지스터에 상승 엣지의 검출이 설정되어 있던 경우에는, 상기 수직 동기 신호의 상승 엣지가 검출된 것을 조건으로, 상기 검출 신호를 출력하고, 상기 엣지 설정 레지스터에 하강 엣지의 검출이 설정되어 있던 경우에는, 상기 수직 동기 신호의 하강 엣지가 검출된 것을 조건으로, 상기 검출 신호를 출력하도록 해도 된다.

이와 같이 하면, 수직 동기 신호의 신호 형태가 서로 다른 여러 타입의 표시 드라이버에 대응할 수 있게 된다.

또한 본 발명에서는, 상기 수직 동기 신호의 스테이터스를 리드하기 위해서 리드 레지스터를 포함하고, 상기 수직 동기 신호의 스테이터스의 리드를 요구하는 상기 리드 리퀘스트 패킷은, 상기 리드 레지스터의 리드를 요구하는 패킷이어도 된다.

이와 같이 하면 특별한 레지스터 등을 설치하지 않더라도, 수직 동기 신호의 검출을 대기하여 레스펀스 패킷 또는 애크놀리지 패킷을 반송한다고 하는 처리를 실현할 수 있게 된다.

또한 본 발명에서는, 상기 인터페이스 회로는, MPU 인터페이스용의 인터페이스 신호를 생성하는 MPU 인터페이스 회로이어도 된다.

또한 본 발명에서는, 상기 시리얼 버스의 차동 신호선을 이용하여, 호스트측 데이터 전송 제어 장치와의 사이에서 패킷의 송수신을 행하는 트랜시버를 포함해도 된다.

또한 본 발명은, 상기한 것 중 어느 하나에 기재된 데이터 전송 제어 장치와, 상기 인터페이스 버스를 통하여 상기 데이터 전송 제어 장치에 접속되는 상기 표시 드라이버를 포함하는 전자 기기에 관계된다.

<실시예>

이하, 본 발명의 적합인 실시예에 대하여 상세하게 설명한다. 또한 이하에 설명하는 본 실시예는 특허 청구의 범위에 기재된 본 발명의 내용을 부당하게 한정하는 것은 아니고, 본 실시예에서 설명되는 구성의 전부가 본 발명의 해결 수단으로서 필수라고는 할 수 없다.

1. 시스템 구성

도 1에 본 실시예의 데이터 전송 제어 장치(데이터 전송 제어 회로) 및 그 시스템 구성예를 도시한다. 본 실시예에서는 도 1의 호스트측, 타깃측의 데이터 전송 제어 장치(10, 30)를 이용함으로써, 소위 시스템 버스, 인터페이스 버스 사이의 브릿지 기능을 실현하고 있다.

또한 데이터 전송 제어 장치(10, 30)는 도 1의 구성에 한정되지 않고, 도 1의 회로 블록의 일부를 생략하거나, 회로 블록 사이의 접속 형태를 변경하거나, 도 1과는 상이한 회로 블록을 추가해도 된다. 예를 들면 호스트측 데이터 전송 제어 장치(10)에서 트랜시버(20)의 구성을 생략하거나, 타깃측 데이터 전송 제어 장치(30)에서 트랜시버(40)의 구성을 생략해도 된다. 또한 데이터 전송 제어 장치(30)와 표시 드라이버(6)는 2 칩(반도체 칩)으로 구성해도 되지만, 1 칩으로 구성할 수 있다. 예를 들면 데이터 전송 제어 장치(30)를 IP(Intellectual Property) 코어로서 이용하는 경우에는, 표시 드라이버(6)의 반도체 칩에 데이터 전송 제어 장치(30)를 내장할 수 있다. 호스트 디바이스(5)(시스템 디바이스)와 데이터 전송 제어 장치(10)에 대해서도 마찬가지로 1 칩으로 구성할 수 있다.

호스트(TX)측 데이터 전송 제어 장치(10)와 타깃(RX)측 데이터 전송 제어 장치(30)는, 차동 신호(differntial signals)의 시리얼 버스를 통하여 패킷 전송을 행한다. 보다 구체적으로는, 시리얼 버스의 차동 신호선(differntial signal lines)을 전류 구동 또는 전압 구동함으로써 패킷의 송수신을 행한다.

호스트측 데이터 전송 제어 장치(10)는, 호스트 디바이스(5)(CPU, 베이스 밴드 엔진, 표시 컨트롤러 등)와의 사이의 인터페이스 처리를 행하는 인터페이스 회로(92)를 포함한다. 이 인터페이스 회로(92)는 시스템 버스(호스트 버스)를 통하 여 호스트 디바이스(5)에 접속된다. 시스템 버스는, RGB 인터페이스 버스로서 이용하거나, MPU(Micro Processor Unit) 인터페이스 버스로서 이용할 수 있다. RGB 인터페이스 버스로서 이용하는 경우에는, 시스템 버스는, 수평 동기 신호, 수직 동기 신호, 클럭 신호, 데이터 신호 등의 신호선을 포함할 수 있다. MPU 인터페이스 버스로서 이용하는 경우에는, 시스템 버스는, 데이터 신호, 리드 신호, 라이트 신호, 어드레스 0 신호(커맨드/파라미터 식별 신호), 칩 셀렉트 신호 등의 신호선을 포함할 수 있다.

호스트측 데이터 전송 제어 장치(10)는, 링크층의 처리를 행하는 링크 컨트롤러(90)(링크층 회로)를 포함한다. 이 링크 컨트롤러(90)는, 시리얼 버스(LVDS)를 통하여 타깃측 데이터 전송 제어 장치(30)에 전송되는 패킷(리퀘스트 패킷, 스트림 패킷 등)을 생성하고, 생성한 패킷을 송신하는 처리를 행한다. 구체적으로는, 송신 트랜잭션을 기동하여, 생성한 패킷의 송신을 트랜시버(20)에 지시한다.

호스트측 데이터 전송 제어 장치(10)는, 물리층의 처리 등을 행하는 트랜시버(20)(PHY)를 포함한다. 이 트랜시버(20)는, 링크 컨트롤러(90)에 의해 지시된 패킷을, 시리얼 버스를 통하여 타깃측 데이터 전송 제어 장치(30)에 송신한다. 또한 트랜시버(20)는 타깃측 데이터 전송 제어 장치(30)로부터의 패킷의 수신도 행한다. 이 경우에는 링크 컨트롤러(90)가, 수신한 패킷을 해석하여, 링크층(트랜잭션층)의 처리를 행한다.

타깃측 데이터 전송 제어 장치(30)는, 물리층의 처리 등을 행하는 트랜시버(40)(PHY)를 포함한다. 이 트랜시버(40)는, 시리얼 버스를 통하여 호스트측 데이 터 전송 제어 장치(10)로부터의 패킷을 수신한다. 또한 트랜시버(40)는 호스트측 데이터 전송 제어 장치(10)에의 패킷의 송신도 행한다. 이 경우에는 링크 컨트롤러(100)가, 송신할 패킷을 생성하고, 생성한 패킷의 송신을 지시한다.

타깃측 데이터 전송 제어 장치(30)는 링크 컨트롤러(100)(링크층 회로)를 포함한다. 이 링크 컨트롤러(100)는, 호스트측 데이터 전송 제어 장치(10)로부터의 패킷의 수신 처리를 행하고, 수신한 패킷을 해석하는 링크층(트랜잭션층)의 처리를 행한다.

타깃측 데이터 전송 제어 장치(30)는, 표시 패널(7)(LCD 등)을 구동하는 표시 드라이버(6)(표시 드라이버 회로)와의 사이의 인터페이스 처리를 행하는 인터페이스 회로(110)를 포함한다. 이 인터페이스 회로(110)는, 각종 인터페이스 신호를 생성하여, 인터페이스 버스에 출력한다. 이 인터페이스 회로(110)는, RGB 인터페이스 회로, MPU 인터페이스 회로, 혹은 시리얼 인터페이스 회로(광의로는 제1~제N 인터페이스 회로) 등을 포함할 수 있다. 또 인터페이스 회로(110)가, 카메라 디바이스나 서브 LCD 사이의 인터페이스 처리를 행하도록 해도 된다.

호스트측(호스트 디바이스(5))의 시스템 버스가 RGB 인터페이스 버스로서 이용되는 경우에는, 타깃측(표시 드라이버(6))의 인터페이스 버스도 RGB 인터페이스 버스로서 이용된다. 그리고 인터페이스 회로(110)(RGB 인터페이스 회로)는, RGB용의 인터페이스 신호를 생성하여 표시 드라이버(6)(광의로는 디바이스)에 출력한다. 또한 호스트측의 시스템 버스가 MPU 인터페이스 버스로서 이용되는 경우에는, 타깃측의 인터페이스 버스도 MPU 인터페이스 버스로서 이용된다. 그리고 인터페이스 회로(110)(MPU 인터페이스 회로)는, MPU용의 인터페이스 신호를 생성하여 표시 드라이버(6)에 출력한다. 또 호스트측과 타깃측의 인터페이스 버스의 인터페이스 형식을 서로 다르게 해도 된다. 예를 들면 호스트측의 시스템 버스를 RGB 인터페이스 버스에 설정하고, 타깃측의 인터페이스 버스를 MPU 인터페이스 버스에 설정하거나, 호스트측의 시스템 버스를 MPU 인터페이스 버스에 설정하고, 타깃측의 인터페이스 버스를 RGB 인터페이스 버스에 설정해도 된다.

이상과 같은 인터페이스 회로(92, 110)를 설치함으로써, 본 실시예에서는 호스트측의 시스템 버스와 타깃측의 인터페이스 버스 사이의 버스 브릿지 기능을 실현하고 있다. 즉 시스템 버스가 RGB 인터페이스 버스로서 이용되는 경우에는, 호스트 디바이스(5)가 출력한 RGB 인터페이스 신호를, 차동 신호의 시리얼 버스를 통한 패킷 전송에 의해 타깃측에 전달한다. 그리고 타깃측의 인터페이스 회로(110)가, 호스트측으로부터의 RGB 인터페이스 신호에 따른 RGB 인터페이스 신호를 표시 드라이버(6)에 출력한다. 또한 시스템 버스가 MPU 인터페이스 버스로서 이용되는 경우에는, 호스트 디바이스(5)가 출력한 MPU 인터페이스 신호를, 차동 신호의 시리얼 버스를 통한 패킷 전송에 의해 타깃측에 전달한다. 그리고 타깃측의 인터페이스 회로(110)가, 호스트측으로부터의 MPU 인터페이스 신호에 따른 MPU 인터페이스 신호를 표시 드라이버(6)에 출력한다.

구체적으로는, 타깃측의 데이터 전송 제어 장치(30)의 내부 레지스터(350)에는, 인터페이스 회로(110)로부터 출력되는 인터페이스 신호의 신호 형식(출력 포맷)을 규정하기 위한 인터페이스 정보 등이 기억된다. 즉, 내부 레지스터(350)에 는, 인터페이스 신호의 신호 레벨이 변화하는 타이밍을 특정하기 위한 타이밍 정보 등이 기억된다. 이 경우, 호스트측의 데이터 전송 제어 장치(10)의 내부 레지스터(250)에 기억되는 정보 중 타깃측에 필요한 정보가, 시리얼 버스를 통하여 타깃측에 전송되어, 타깃측의 내부 레지스터(350)에 기입된다. 즉 타깃측의 내부 레지스터(350)는 호스트측의 내부 레지스터(250)의 서브세트(섀도우 레지스터)로 되어 있다. 그리고 인터페이스 회로(110)는, 타깃측의 내부 레지스터(350)에 설정된 타이밍 정보에 기초하여, 이 타이밍 정보에 따른 타이밍에서 신호 레벨이 변화하는 인터페이스 신호(인터페이스 제어 신호, 데이터 신호)를 생성하여 출력한다.

더욱 구체적으로는, 호스트 디바이스(5)는, 데이터 전송에 앞서서, 초기 설정으로서 인터페이스 신호의 타이밍 정보를 호스트측의 내부 레지스터(250)에 설정한다. 그리고 호스트 디바이스(5)는, 호스트측의 내부 레지스터(250)에 포함되는 레지스터 전송 스타트 레지스터를 이용하여, 레지스터 전송의 스타트를 지시한다. 그렇게 하면, 호스트측의 내부 레지스터(250)에 기입된 인터페이스 신호의 타이밍 정보가, 시리얼 버스를 통하여 호스트측 데이터 전송 제어 장치(10)로부터 타깃측 데이터 전송 제어 장치(30)에 패킷 전송된다. 그리고 전송된 타이밍 정보는, 타깃측의 내부 레지스터(350)에 기입된다.

이러한 초기 설정 후, 호스트 디바이스(5)는, 호스트측의 내부 레지스터(250)의 포트 라이트 레지스터에 데이터(커맨드, 파라미터)를 기입한다. 그렇게 하면, 시리얼 버스를 통하여 호스트측 데이터 전송 제어 장치(10)로부터 타깃측 데이터 전송 제어 장치(30)에 대하여, 데이터 필드에 데이터가 설정된 패킷이 송신된 다. 그렇게 하면, 인터페이스 회로(110)는, 타깃측의 내부 레지스터(350)에 설정된 타이밍 정보에 따른 타이밍에서, 패킷에 설정된 데이터의 신호를 포함하는 인터페이스 신호를 인터페이스 버스에 출력한다.

또 이하에서는 설명의 간소화를 위해, 호스트측의 데이터 전송 제어 장치(10)가 타깃측의 데이터 전송 제어 장치(30)에 리퀘스트 패킷을 송신하는 경우의 본 실시예의 구성 및 동작을 설명하지만, 타깃측의 데이터 전송 제어 장치(30)가 호스트측의 데이터 전송 제어 장치(10)에 리퀘스트 패킷을 송신하는 경우의 구성 및 동작도 마찬가지이다.

2. 패킷 포맷

도 2의 (A)∼도 3의 (B)에, 본 실시예의 데이터 전송 제어 장치에 의해 전송되는 패킷의 포맷예를 도시한다. 또한, 각 패킷의 필드의 구성이나 배치는 도 2의 (A)~도 3의 (B)의 예에 한정되지 않고, 다양한 변형 실시가 가능하다. 즉 이들 필드의 일부를 생략하거나, 다른 종류의 필드를 설치해도 된다.

도 2의 (A)의 라이트 리퀘스트 패킷은, 데이터(커맨드)의 라이트를 요구하기 위한 패킷이다. 이 라이트 리퀘스트 패킷은, 응답 요구, 패킷 타입, 라벨, 리트라이, 어드레스 사이즈, 규격 번호, 데이터 렝스(length), 어드레스/커맨드의 필드를 갖는다. 또한 CP, A+, A+ 사이즈, 포트 번호, 데이터/파라미터, CRC(Cyclic Redundancy Check)의 필드를 갖는다.

도 2의 (B)의 리드 리퀘스트 패킷은, 데이터의 리드를 요구하기 위한 패킷이다. 이 리드 리퀘스트 패킷은, 도 2의 (A)의 라이트 리퀘스트 패킷의 데이터/파라 미터의 필드 대신에, 리드 데이터 요구 사이즈의 필드를 갖고 있고, 그 이외에는 라이트 리퀘스트 패킷과 마찬가지이다.

도 3의 (A)의 레스펀스 패킷은, 도 2의 (B)의 리드 리퀘스트 패킷에 대하여 그 레스펀스를 회신하기 위한 패킷이다. 이 레스펀스 패킷에서는, 데이터/파라미터의 필드에, 레스펀스로서 회신되는 데이터/파라미터가 설정(삽입)된다.

도 3의 (B)의 애크놀리지 패킷(핸드셰이크 패킷)은, 애크놀리지먼트(ACK)나 네가티브 애크놀리지먼트(NACK)를 송신하기 위한 패킷이다. 이 애크놀리지 패킷에는, 데이터/파라미터의 필드는 설치되어 있지 않다.

리퀘스트 패킷(라이트 리퀘스트 패킷, 리드 리퀘스트 패킷)이 갖는 응답 요구 필드는, 애크놀리지 패킷(ACK, NACK)에 의한 핸드셰이크 전송을 행할지의 여부를 통지하기 위한 필드이다. 예를 들면 응답 요구 필드의 응답 요구값(응답 요구 플래그)가 「0」인 경우에는 애크놀리지 패킷이 불필요한 것을 나타내고, 「1」인 경우에는 애크놀리지 패킷이 필요한 것을 나타낸다.

패킷 타입 필드는 패킷의 타입을 통지하기 위한 필드이다. 본 실시예에서는 패킷의 타입으로서, 라이트 리퀘스트 패킷, 리드 리퀘스트 패킷, 레스펀스 패킷, 애크놀리지 패킷 등이 준비되어 있다. 라벨 필드는, 현재의 트랜잭션을 다른 트랜잭션과 식별하기 위한 라벨을 설정하기 위한 필드이다. 리트라이 필드는, 현재의 트랜잭션이 리트라이를 행하고 있는지의 여부를 나타내기 위한 필드이다. 어드레스 사이즈 필드는, 어드레스/커맨드 필드에 설정되는 어드레스(커맨드)의 사이즈를 통지하기 위한 필드이다.

데이터 렝스 필드는, 데이터 렝스를 통지하기 위한 필드이다. 이 데이터 렝스는 예를 들면 CP로부터 CRC1까지의 바이트 수를 나타낸다(데이터 렝스=서브 헤더+전송 데이터+CRC). 어드레스/커맨드 필드는, 어드레스(커맨드)를 통지하기 위한 필드이다. CP 필드는 데이터의 패킷 분할을 지시하기 위한 필드이다. A+ 필드는 어드레스 자동 갱신 모드를 설정하기 위한 필드이고, A+ 사이즈 필드는 어드레스의 자동 갱신 사이즈(자동 갱신 횟수)를 설정하기 위한 필드이다. 포트 번호 필드는, 패킷의 수신처인 포트 번호(트랜잭션의 실행처)를 지시하기 위한 필드이다. 데이터/파라미터 필드는 라이트 데이터(파라미터)를 설정(삽입)하기 위한 필드이다. 리드 데이터 요구 사이즈 필드는, 레스펀스 패킷에 의해 회신되는 데이터의 데이터 렝스를 지정하기 위한 필드이다. CRC 필드는, 패킷의 헤더 및 데이터의 에러 체크를 위한 필드이다. 예를 들면 CRC의 생성 다항식으로서는, G(X)=X¹⁶+X¹²+X⁵+1 등의 표준적인 식(알고리즘)을 이용할 수 있다.

레스펀스 패킷의 데이터/파라미터 필드는, 리드 리퀘스트 패킷에 의해 요구된 리드 데이터를 설정(삽입)하기 위한 필드이다. 예를 들면 리드 리퀘스트 패킷을 상대 디바이스에 송신하면, 상대 디바이스는, 리드 리퀘스트 패킷에 대응하는 리드 데이터를 레스펀스 패킷의 데이터/파라미터 필드에 설정하여 송신한다.

애크놀리지 패킷의 응답 코드 필드는, 수신한 패킷의 수신 상황을 통지하기 위한 필드이다. 예를 들면 응답 코드값이 「F」인 경우에는, 수신이 성공한 것을 나타내고, 응답 코드값이 「0」인 경우에는, 수신이 실패한 것을 나타낸다.

본 실시예에서는 도 2의 (A), (B)에 도시하는 바와 같이 리퀘스트 패킷이 응답 요구 필드를 갖고 있다. 그리고 호스트측(타깃측이어도 됨)이, 응답 요구 필드에 응답 요구 있음이 설정된 리퀘스트 패킷을 타깃측(호스트측이어도 됨)에 송신하면, 타깃측은 리퀘스트 패킷에 대한 응답으로서 애크놀리지 패킷(ACK, NACK)을 호스트측에 송신한다. 한편, 호스트측이, 응답 요구 필드에 응답 요구 없음이 설정된 리퀘스트 패킷을 타깃측에 송신하면, 타깃측은 애크놀리지 패킷을 호스트측에 송신하지 않는다. 이에 의해, 스트림 전송과 같은 효율적인 데이터 전송을 실현할 수 있다.

또 도 4의 (A), (B)에, 응답 요구 있음이 설정된 경우의 트랜잭션의 예를 도시하고, 도 4의 (C)에, 응답 요구 없음이 설정된 경우의 트랜잭션의 예를 나타낸다.

이와 같이 본 실시예에서는, 리퀘스트 패킷에 응답 요구 필드를 갖게 하고 있다. 이에 의해, 1 종류의 리퀘스트 패킷을, 상대 디바이스에 데이터를 확실하게 전송하기 위한 핸드셰이크 전송을 행하는 타입의 패킷과, 스트림 데이터와 같이 신뢰성을 희생하더라도 등시성을 유지한 데이터 전송을 행하는 타입의 패킷으로 구분하여 사용하는 것이 가능하게 된다. 즉 동일 필드 구성의 리퀘스트 패킷을, 응답 요구 필드를 재기입함으로써, 비동기 전송 패킷과 같이 사용하거나, 아이소크로너스(isochronous) 전송 패킷과 같이 사용하거나 할 수 있다. 이에 의해, 패킷의 종류를 줄이면서도, 여러 상황에 대응할 수 있게 되어, 적은 종류의 패킷으로 효율적인 데이터 전송을 실현할 수 있다.

또한 본 실시예에 따르면, 응답 요구 필드에 응답 요구 없음의 설정이 이루어진 리퀘스트 패킷을 송신한 경우에는, 상대측으로부터의 응답을 대기할 필요가 없어, 송신측은 어떠한 타이밍에서 리퀘스트 패킷을 송신해도 되게 된다. 이에 의해 송신측은, 스트림 데이터의 리퀘스트 패킷을 자유로운 타이밍에서 생성하여 송신할 수 있게 되어, 적은 종류의 패킷으로 효율적인 데이터 전송을 실현할 수 있다.

3. 수직 동기 신호에 의한 비표시 기간의 통지

도 5의 (A)에 도시하는 바와 같이, LCD 등의 표시 패널(7)을 구동하는 표시 드라이버(6)에는, 수직 동기 신호 VCIN을 출력하는 것이 있다. 이 VCIN을 이용함으로써, 표시 드라이버(6)는, 표시 패널(7)의 비표시 기간(수직 동기 기간)을 호스트측에 알릴 수 있다.

이러한 수직 동기 신호 VCIN이 출력된 경우에, 도 5의 (A)의 제1 비교예에서는, 타깃측의 데이터 전송 제어 장치(30)가 이 VCIN을 받고, 인터럽트 신호 TGINT를 호스트측의 데이터 전송 제어 장치(10)에 출력한다. 그리고 호스트측의 데이터 전송 제어 장치(10)는, TGINT를 받으면, 인터럽트 신호 INT를 호스트 디바이스(5)에 출력한다. 이렇게 함으로써, 호스트 디바이스(5)는, 표시 패널(7)이 비표시 기간인 것을 알 수 있다.

그러나 도 5의 (A)의 제1 비교예에서는, 일부러 신호선의 개수를 적게 할 수 있는 시리얼 버스를 사용하고 있음에도 불구하고, 이 시리얼 버스와는 별도로 TGINT의 신호선이 필요하게 된다. 따라서, 전화 번호 버튼이 설치되어 있는 제1 기기 부분과 LCD나 카메라가 설치되어 있는 제2 기기 부분과의 접속 부분의 신호선의 개수를 줄인다고 하는 목적의 달성이 불충분하게 된다.

또한, 도 5의 (B)의 제2 비교예에서는, 타깃측의 데이터 전송 제어 장치(30)에, 수직 동기 신호 VCIN의 스테이터스를 리드하기 위한 VCIN 리드 레지스터(352)를 설치한다. 그리고 도 6의 A1로 도시한 바와 같이 호스트측은, VCIN 리드 레지스터(352)의 스테이터스의 리드를 요구하는 리드 리퀘스트 패킷 RREQ(도 2의 (B))를 송신한다. 타깃측은, 표시 드라이버(6)로부터 VCIN이 입력되어 있지 않은 경우에는, 도 6의 A2로 도시한 바와 같이, VCIN이 입력되어 있지 않은 것을 알리는 레스펀스 패킷 RESP(도 3의 (A))를 호스트측에 회신한다. 한편, 표시 드라이버(6)로부터 VCIN이 입력된 경우에는, A3으로 도시한 바와 같이 VCIN이 입력된 것을 알리는 레스펀스 패킷 RESP를 호스트측에 회신한다. 그렇게 하면, A4로 도시한 바와 같이 호스트측은, 커맨드나 데이터가 설정된 라이트 리퀘스트 패킷 WREQ를 타깃측에 송신한다.

그러나 도 5의 (B)의 제2 비교예에서는, 도 6의 A5로 도시한 바와 같이, 표시 드라이버(6)가 VCIN을 출력할 때까지의 기간, 호스트 디바이스(5)는, VCIN 리드 레지스터(352)의 스테이터스를 항상 폴링하여 감시해야 한다. 이 때문에 호스트 디바이스(5)는, 이 기간 동안, 본래 행해야 할 처리(전자 기기의 전체 제어, 베이스 밴드 엔진으로서의 처리)를 실행할 수 없게 되어, 호스트 디바이스(5)의 처리에 지장이 발생한다.

4. 데이터 전송 제어 장치의 구성예

이상과 같은 과제를 해결하기 위해 본 실시예에서는 도 7에 도시하는 방법을 채용하고 있다. 즉, 도 7의 B1로 도시한 바와 같이 호스트측(호스트 디바이스(5), 데이터 전송 제어 장치(10))이, VCIN의 스테이터스의 리드를 요구하는 리드 리퀘스트 패킷 RREQ를 송신하면, 타깃측(데이터 전송 제어 장치(30))은, 즉시 RREQ에 대한 레스펀스 패킷 RESP를 회신하지 않는다. 그리고 표시 드라이버(6)로부터 입력되는 수직 동기 신호 VCIN의 검출 동작을 행한다. 그리고 도 7의 B2로 도시한 바와 같이, 표시 드라이버(6)로부터의 VCIN이 검출되면 검출 신호 VDET가 액티브로 된다. 그리고 VDET가 액티브로 되면, B3로 도시한 바와 같이 타깃측은, B1로 도시하는 리드 리퀘스트 패킷 RREQ에 대한 레스펀스 패킷 RESP를 호스트측에 송신한다. 또한, 레스펀스 패킷 RESP를 송신하는 대신에, 애크놀리지 패킷을 송신하도록 해도 된다.

도 7의 B3으로 도시하는 레스펀스 패킷 RESP를 수신한 호스트측은, B4로 도시한 바와 같이, 커맨드나 데이터가 설정된 라이트 리퀘스트 패킷 WREQ를 타깃측에 송신한다. 그렇게 하면, 타깃측은, 이 라이트 리퀘스트 패킷 WREQ에 설정된 커맨드나 데이터를, 표시 드라이버(6)에 대하여 출력한다. 이렇게 함으로써, 표시 패널(7)의 비표시 기간에, 커맨드나 데이터를 표시 드라이버(6)에 전송할 수 있게 된다. 따라서 커맨드나 데이터의 전송이 표시 패널(7)의 표시 동작에 악영향을 미치는 사태를 방지할 수 있다.

도 8에, 이상과 같은 본 실시예의 방법을 실현할 수 있는 데이터 전송 제어 장치(30)의 구성예를 도시한다. 또한 도 8의 회로 블록의 일부를 생략하거나, 회 로 블록 사이의 접속 형태를 변경하거나, 도 8과는 상이한 다른 회로 블록을 추가해도 된다. 또한 패킷 버퍼(301, 302), 멀티플렉서(304), 전송 회로(340), 내부 레지스터(350), 혹은 신호 검출 회로(360) 등은, 링크 컨트롤러(100)의 내부에 설치해도 되고, 외부에 설치해도 된다.

도 8에서, 물리층의 아날로그 회로를 포함하는 트랜시버(40)는, 시리얼 버스의 차동 신호선을 통하여 호스트측의 데이터 전송 제어 장치(10)로부터 송신된 패킷(데이터)을 수신한다. 또한 시리얼 버스의 차동 신호선을 통하여 호스트측의 데이터 전송 제어 장치(10)에 대하여 패킷을 송신한다.

패킷 버퍼(301)(제1 패킷 버퍼)는, 시리얼 버스를 통하여 수신한 패킷이 기입되는 버퍼(수신용 패킷 버퍼)이다. 즉, 시리얼 버스를 통하여 수신한 패킷은, 트랜시버(40)로부터 멀티플렉서(디멀티플렉서)(304)를 통하여 입력되어, 패킷 버퍼(301)에 기입된다. 패킷 버퍼(302)(제2 패킷 버퍼)는, 시리얼 버스를 통하여 송신하는 패킷이 기입되는 버퍼(송신용 패킷 버퍼)이다. 송신 패킷은 패킷 버퍼(302)로부터 읽어내어져, 멀티플렉서(디멀티플렉서)(304)를 통하여 트랜시버(40)에 출력된다. 또한, 이들의 패킷 버퍼(301, 302)는 예를 들면 FIFO(First In First Out)에 의해 구성할 수 있다.

패킷 해석 회로(310)는, 시리얼 버스를 통하여 수신한 패킷의 해석을 행한다. 구체적으로는 수신한 패킷의 헤더와 데이터를 분리하여, 헤더를 추출한다. 그리고 응답 요구 필드를 해석하여, 응답 요구가 필요한지의 여부를 판단하거나, 패킷 타입 필드를 해석하여, 수신한 패킷의 타입(라이트 리퀘스트 패킷, 리드 리퀘 스트 패킷 등)을 판단한다. 또한 어드레스 사이즈 필드를 해석하여, 어드레스/커맨드 필드에 설정되는 어드레스의 사이즈를 판단한다.

패킷 생성 회로(320)는 시리얼 버스를 통하여 송신하는 패킷(헤더)의 생성을 행한다. 구체적으로는, 송신할 패킷의 헤더를 생성하고, 헤더와 데이터를 결합하여 패킷을 조립한다. 이 경우에, 송신하는 패킷의 타입에 따른 헤더를 생성한다. 예를 들면 레스펀스 패킷을 송신하는 경우에는 도 3의 (A)에 도시하는 바와 같은 헤더를 생성하고, 애크놀리지 패킷을 송신하는 경우에는 도 3의 (B)에 도시하는 바와 같은 헤더를 생성한다.

트랜잭션 컨트롤러(330)는, 데이터 전송의 트랜잭션층에 관한 처리를 행한다. 구체적으로는, 리퀘스트 패킷, 레스펀스 패킷, 애크놀리지 패킷 등의 패킷의 전송 제어를 행하고, 복수의 패킷에 의해 구성되는 트랜잭션을 제어한다. 또한 트랜잭션 컨트롤러(330)는, 링크 컨트롤러(100) 내의 각 회로 블록의 전체적인 제어를 행한다.

전송 회로(340)는 링크 컨트롤러(100) 내에서의 정보의 전송을 제어한다. 구체적으로는 패킷 버퍼(301)에 기입된 정보를, 인터페이스 회로(110)에 전송하거나, 내부 레지스터(350)에 전송한다. 또한 인터페이스 회로(110)로부터의 정보나, 내부 레지스터(350)로부터의 정보를, 패킷 버퍼(302)에 전송한다.

내부 레지스터(350)는 각종 제어 레지스터나 스테이터스 레지스터를 포함한다. 또한 내부 레지스터(350)는, 인터페이스 회로(110)로부터 출력되는 인터페이스 신호의 신호 형식(출력 포맷)을 규정하기 위한 인터페이스 정보 등을 기억한다.

내부 레지스터(350)가 포함하는 VCIN 리드 레지스터(352)(더미 레지스터)는, 표시 드라이버(6)로부터의 수직 동기 신호 VCIN의 스테이터스를 리드하기 위한 레지스터이다. 본 실시예에서는, VCIN의 스테이터스의 리드를 요구하는 리드 리퀘스트 패킷을 호스트측으로부터 수신한 경우에, 그 리드 리퀘스트 패킷(도 2의 (B))에 대한 레스펀스 패킷(도 3의 (A))을 즉시는 회신하지 않도록 한다. 그리고 신호 검출 회로(360)로부터 검출 신호 VDET가 출력되는 것을 웨이트하고, VDET가 출력된 것을 조건으로, 리드 리퀘스트 패킷에 대한 레스펀스 패킷(또는 애크놀리지 패킷)을 시리얼 버스를 통하여 호스트측에 송신한다.

내부 레지스터(350)가 포함하는 엣지 설정 레지스터(354)는, VCIN의 상승 엣지 또는 하강 엣지 중 어느 한 쪽의 엣지를 검출할지를 설정하기 위한 레지스터이다.

신호 검출 회로(360)는, 표시 패널의 비표시 기간을 통지하기 위한 수직 동기 신호 VCIN이 표시 드라이버(6)로부터 입력된 경우에, VCIN을 검출하고, 검출 신호 VDET를 출력하는 회로이다. 이 경우에 신호 검출 회로(360)는, 엣지 설정 레지스터(354)에의 설정(VCIN의 엣지 극성의 설정)에 따라서, VCIN의 검출을 행한다. 예를 들면 엣지 설정 레지스터(354)에 상승 엣지 검출이 설정되어 있던 경우에는, VCIN의 상승 엣지가 검출된 것을 조건으로, VDET를 출력한다. 한편, 엣지 설정 레지스터(354)에 하강 엣지 검출이 설정되어 있던 경우에는, VCIN의 하강 엣지가 검출된 것을 조건으로, VDET를 출력한다. 예를 들면 도 7의 B2의 경우에는, 엣지 설정 레지스터(354)에 하강 엣지 검출이 설정되어 있기 때문에, VCIN의 하강 엣지에 의해, 검출 신호 VDET가 액티브로 되어 있다. 표시 드라이버의 종류에 따라서는, 로우 액티브(부논리)의 VCIN을 출력하는 것이나, 하이 액티브(정론리)의 VCIN을 출력하는 것이 있다. 엣지 설정 레지스터(354)를 설치하면, 이러한 다양한 표시 드라이버에 대응할 수 있게 된다.

인터페이스 회로(110)가 포함하는 신호 제너레이터(112)는, 링크 컨트롤러(100)로부터의 데이터나, 내부 레지스터(350)에 설정되는 인터페이스 정보(타이밍 정보) 등에 기초하여, 데이터 신호 DATA_O, 어드레스0 신호 A0, 라이트 신호 WR, 리드 신호 RD, 칩 셀렉트 신호 CS 등의 MPU 인터페이스 신호를 생성한다. 그리고 생성된 MPU 인터페이스 신호는 인터페이스 버스를 통하여 표시 드라이버(6)에 출력된다. 또한 표시 드라이버(6)로부터의 출력 데이터는, 신호 DATA_I로서 인터페이스 회로(110)에 입력된다.

다음에 도 9~도 13을 이용하여 본 실시예의 데이터 전송 제어 장치의 동작에 대하여 설명한다. 도 9에 도시하는 바와 같이 호스트측으로부터 리드 리퀘스트 패킷을 수신하면, 수신한 리드 리퀘스트 패킷이 멀티플렉서(304)를 통하여 수신용의 패킷 버퍼(301)에 기입된다. 또한 패킷 해석 회로(310)는, 수신한 리드 리퀘스트 패킷의 해석을 행한다.

그리고 수신한 리드 리퀘스트 패킷이, 수직 동기 신호 VCIN의 스테이터스의 리드를 요구하는 패킷(VCIN 리드 레지스터(352)의 리드를 요구하는 패킷)이었을 때에는, VCIN 리드 레지스터(352)의 리드 동작(더미 리드)이 행해진다. 이 경우에 도 5의 (B), 도 6의 제2 비교예에서는, VCIN 리드 레지스터(352)의 스테이터스를 회신하기 위한 레스펀스 패킷을 즉시 회신하고 있었다. 이에 대하여 본 실시예에서는, 즉시는 레스펀스 패킷을 회신하지 않고, 신호 검출 회로(360)로부터 VCIN의 검출 신호 VDET가 출력되는 것을 웨이트한다.

이 경우에 패킷 생성 회로(320)(헤더 생성 회로)는, VCIN의 스테이터스의 리드를 요구하는 리드 리퀘스트 패킷을 수신하면, 그 리드 리퀘스트 패킷에 대한 레스펀스 패킷(애크놀리지 패킷)의 헤더를 미리 생성하여 준비해 둔다. 구체적으로는 도 10에 도시하는 바와 같이, 리드 리퀘스트 패킷에 대한 레스펀스 패킷(애크놀리지 패킷)을 미리 생성해 두고, 송신용의 패킷 버퍼(302)에 미리 기입해 둔다. 이와 같이 레스펀스 패킷(애크놀리지 패킷)을 미리 준비해 두면, VCIN의 검출 시에 바로 레스펀스 패킷을 회신하는 것이 가능하게 되어, 패킷 전송의 효율화를 도모할 수 있다. 즉 VCIN이 검출되고나서 레스펀스 패킷이 회신될 때까지의 타임 러그를 짧게 할 수 있기 때문에, 표시 패널(7)이 비표시 기간인 것을, 짧은 시간에 호스트측에 전달할 수 있게 된다.

그리고 도 11에 도시하는 바와 같이, 표시 패널(7)이 비표시 기간으로 되고, 표시 드라이버(6)가 수직 동기 신호 VCIN을 출력하면, 신호 검출 회로(360)가 이 VCIN을 검출하고, 검출 신호 VDET를 출력한다(도 7의 B2 참조). 그렇게 하면 링크 컨트롤러(100)(트랜잭션 컨트롤러(330))는, 리드 리퀘스트 패킷에 대한 레스펀스 패킷(애크놀리지 패킷)을 시리얼 버스를 통하여 송신하는 처리를 행한다(도 7의 B3 참조). 즉 트랜시버(40)에 대하여 레스펀스 패킷의 정보를 출력하여, 레스펀스 패킷의 송신을 지시한다.

또한, 패킷 생성 회로(320)가 레스펀스 패킷(애크놀리지 패킷)을 미리 생성하여 송신용의 패킷 버퍼(302)에 기입하고 있는 경우에는, 기입되어 있던 레스펀스 패킷(애크놀리지 패킷)을 패킷 버퍼(302)로부터 읽어내어, 시리얼 버스를 통하여 송신하는 처리를 행한다. 이에 의해, VCIN이 검출되고나서 레스펀스 패킷이 회신될 때까지의 타임 러그를 짧게 할 수 있게 된다.

레스펀스 패킷을 수신한 호스트측은, 표시 패널(7)이 비표시 기간인 것을 인식한다. 그리고 비표시 기간 내에 커맨드 또는 데이터(파라미터)를 표시 드라이버(6)의 레지스터나 RAM에 기입하기 위해, 도 12에 도시하는 바와 같이 커맨드 또는 데이터의 라이트를 요구하는 라이트 리퀘스트 패킷을 시리얼 버스를 통하여 송신한다. 즉 커맨드가 어드레스/커맨드 필드에 설정(삽입)된 라이트 리퀘스트 패킷이나, 데이터가 데이터/파라미터 필드에 설정된 라이트 리퀘스트 패킷을 송신한다(도 7의 B4 참조).

링크 컨트롤러(100)는, 이와 같이 레스펀스 패킷(애크놀리지 패킷)이 시리얼 버스를 통하여 송신된 후에 커맨드 또는 데이터의 라이트를 요구하는 라이트 리퀘스트 패킷을 수신하면, 도 12에 도시하는 바와 같이 라이트가 요구된 커맨드 또는 데이터(파라미터)를 인터페이스 회로(110)에 출력한다. 즉 멀티플렉서(304)를 통하여 수신용의 패킷 버퍼(301)에 기입된 라이트 리퀘스트 패킷으로부터, 그 라이트 리퀘스트 패킷에 설정되어 있는 커맨드 또는 데이터를 추출하여, 인터페이스 회로(110)에 출력한다.

그렇게 하면 인터페이스 회로(110)는, 링크 컨트롤러(100)로부터 출력된 커 맨드 또는 데이터를, 인터페이스 버스를 통하여 표시 드라이버(6)에 출력한다. 도 13에, 이 경우의 인터페이스 버스의 신호 파형예를 나타낸다.

도 13에서, CS 신호가 로우 레벨인 경우에는 표시 드라이버(6)가 칩 셀렉트된다. 그리고 A0 신호가 로우 레벨인 경우에는, DATA_O 신호는 커맨드라고 표시 드라이버(6)에 인식되고, A0 신호가 하이 레벨인 경우에는, DATA_O 신호는 데이터(커맨드의 파라미터)라고 인식된다. 그리고 WR 신호가 로우 레벨인 경우에, DATA_O의 커맨드 또는 데이터가 표시 드라이버(6)에 기입된다.

이와 같이 함으로써, 호스트측으로부터의 커맨드나 데이터를, 표시 패널(7)의 비표시 기간 내에 표시 드라이버(6)의 레지스터나 RAM에 기입하는 것이 가능하게 된다. 이에 의해, 커맨드나 데이터의 기입 동작이, 표시 패널(7)의 표시 동작에 악영향을 미치는 사태를 방지할 수 있다.

또한, 도 2의 (A)에서 설명한 바와 같이, 라이트 리퀘스트 패킷은, 애크놀리지 패킷에 의한 핸드셰이크 전송을 행할지의 여부를 통지하기 위한 응답 요구 필드를 갖고 있다. 그리고 도 12에서 호스트측으로부터 송신되는 라이트 리퀘스트 패킷의 응답 요구 필드에는, 응답 요구 없음의 응답 요구값이 설정되어 있는 것이 바람직하다.

이와 같이 하면 링크 컨트롤러(100)는, 응답 요구 없음의 응답 요구값이 설정된 라이트 리퀘스트 패킷을 수신한 경우에, 그 라이트 리퀘스트 패킷에 대한 애크놀리지 패킷의 송신을 지시하지 않고, 라이트가 요구된 커맨드 또는 데이터를 인터페이스 회로(110)에 출력할 수 있게 된다. 즉 도 4의 (C)에 도시하는 바와 같 이, 스트림 전송과 같은 패킷 전송을 행할 수 있게 되어, 효율적인 데이터 전송을 실현할 수 있다.

특히 표시 패널(7)의 비표시 기간이 짧은 경우에는, 이 짧은 기간 내에 커맨드나 데이터를 표시 드라이버(6)에 기입할 필요가 있다. 이 점, 본 실시예에서는, 라이트 리퀘스트 패킷에 응답 요구 없음의 응답 요구값이 설정되어 있어, 호스트측은, 애크놀리지 패킷의 회신을 대기할 필요가 없다. 따라서 도 7의 B4로 도시하는 바와 같이 호스트측은, 많은 라이트 리퀘스트 패킷을 짧은 기간에 송신할 수 있다. 따라서, 표시 패널(7)의 비표시 기간이 짧은 경우에도, 이 짧은 기간 내에 커맨드나 데이터를 표시 드라이버(6)에 적정하게 기입할 수 있게 된다.

5. 변형예

도 14에 본 실시예의 변형예를 도시한다. 도 14의 변형예에서는, 도 8의 구성에 부가하여, 절환 회로(303), 멀티플렉서(306), 패킷 검출 회로(312)가 설치되어 있다.

여기서 절환 회로(303)는, 수신한 패킷의 기입처의 절환 제어를 행한다. 즉 수신한 패킷을, 패킷 버퍼(301, 302) 중 어느 한 쪽에 기입할지를 절환한다.

멀티플렉서(306)는, 패킷 버퍼(301, 302) 중 어느 한 쪽의 출력을 선택한다. 예를 들면 패킷 버퍼(301)에 기입된 정보를 출력하는 경우에는 패킷 버퍼(301)의 출력을 선택하고, 패킷 버퍼(302)에 기입된 정보를 출력하는 경우에는 패킷 버퍼(302)의 출력을 선택한다.

패킷 검출 회로(312)는, 패킷 해석 회로(310)로부터 수신 패킷의 해석 결과 를 받는다. 그리고 그 해석 결과에 기초하여, 그 패킷의 수신 종료(종료 위치)를 검출한다. 구체적으로는, 패킷의 헤더에 설정되는 데이터 렝스에 기초하여 패킷의 수신 종료를 검출한다. 즉 도 2의 (A), (B)의 CRC1의 최후를 검출한다. 이 패킷 검출 회로(312)는, 데이터 렝스에 기초하여 카운트 처리를 행하는 바이트 카운터 등에 의해 실현할 수 있다. 또한 패킷 검출 회로(312)가, 패킷의 수신 개시(개시 위치)를 검출하도록 해도 된다. 즉, 도 2의 (A), (B)의 응답 요구 필드의 최초를 검출하도록 해도 된다.

도 14의 구성에서는 링크 컨트롤러(100)는, 시리얼 버스를 통하여 수신한 패킷이 리드 리퀘스트 패킷인 경우에는, 도 9~도 11에서 설명한 것과 마찬가지로, 패킷 버퍼(301)를 수신용 패킷 버퍼에 설정하고, 패킷 버퍼(302)를 송신용 패킷 버퍼에 설정한다. 즉 수신한 리드 리퀘스트 패킷은 수신용의 패킷 버퍼(301)에 기입되는 한편, 송신하는 레스펀스 패킷이나 애크놀리지 패킷은 송신용의 패킷 버퍼(302)에 기입된다.

한편, 도 15에 도시하는 바와 같이, 링크 컨트롤러(100)는, 수신한 패킷이 라이트 리퀘스트 패킷인 경우에는, 패킷 버퍼(301, 302)의 양 쪽을, 절환 회로(303)에 의해 그 기입처가 절환되는 수신용의 패킷 버퍼에 설정한다. 즉 패킷 버퍼(301, 302)를 소위 더블 버퍼 구성으로 한다.

구체적으로는 절환 회로(303)는, 패킷 버퍼(301, 302)의 한 쪽의 패킷 버퍼에 제K(K는 정수) 패킷이 기입되고, 제K 패킷의 수신 종료(또는 다음 제K+1 패킷의 수신 개시)가 패킷 검출 회로(312)에 의해 검출되면, 제K+1 패킷의 기입처를 한 쪽 과는 상이한 다른 쪽의 패킷 버퍼로 절환한다. 예를 들면 패킷 버퍼(301)에 제1 패킷이 기입되고, 제1 패킷의 수신 종료가 검출되면, 다음에 수신한 제2 패킷의 기입처를, 패킷 버퍼(302)로 절환한다. 또한 패킷 버퍼(302)에 제2 패킷이 기입되고, 제2 패킷의 수신 종료가 검출되면, 다음에 수신한 제3 패킷의 기입처를, 패킷 버퍼(301)로 절환한다. 이와 같이 패킷 버퍼(301, 302)를 더블 버퍼 구성으로 하면, 데이터 전송을 효율화할 수 있다.

즉 수신용의 패킷 버퍼가 싱글 버퍼 구성인 경우에는, 호스트측으로부터 수신한 패킷이 패킷 버퍼에 모두 기입되고, CRC 체크 등의 패킷 해석이 모두 종료한 후에, 수신 패킷을 후단(어플리케이션층 등)에 송출한다. 그리고 패킷(데이터)의 전부가 후단으로 보내어진 후에, 다음의 패킷의 수신을 개시하여, 수신용의 패킷 버퍼에 기입할 필요가 있었다.

따라서, 호스트측(송신측)은, 패킷의 송신 후, 다음의 패킷의 송신 개시까지의 기간, 타깃측(수신측)의 수신용 패킷 버퍼가 엠프티(empty)로 되는 것을 대기할 필요가 있었다. 이 때문에 호스트측은 패킷을 연속적으로 타깃측에 송신할 수 없었다. 특히 표시 패널(7)에 동화상을 표시하는 경우에는, 동화상에 도중 끊김이 발생하지 않도록 호스트측은 타깃측에 대하여 끊임없이 패킷을 송신할 필요가 있다. 그러나 타깃측의 수신용 패킷이 싱글 버퍼 구성이면, 이러한 끊임없는 패킷 전송(스트림 전송)을 실현하는 것이 곤란하게 된다.

도 15에 도시하는 바와 같이 패킷 버퍼(301, 302)를 더블 버퍼 구성으로 하면, 호스트측은, 패킷 버퍼가 엠프티로 되는 것을 대기할 필요가 없어져, 연속적으 로 패킷을 타깃측에 송신하는 것이 가능하게 된다. 이에 의해, 데이터 전송을 비약적으로 효율화할 수 있다. 또한 표시 패널(7)에 텔레비전 화상 등의 동화상을 표시하는 것도 용이하게 된다.

특히 표시 패널(7)의 비표시 기간이 짧은 경우에는, 상술한 바와 같이 라이트 리퀘스트 패킷에 응답 요구 없음의 응답 요구값을 설정함과 함께, 도 15에 도시하는 바와 같이 패킷 버퍼(301, 302)를 더블 버퍼 구성으로 하면, 호스트측은, 많은 라이트 리퀘스트 패킷을, 짧은 기간에 송신할 수 있게 된다. 따라서, 표시 패널(7)의 비표시 기간이 짧은 경우에도, 이 짧은 기간 내에 커맨드나 데이터를 표시 드라이버(6)에 기입할 수 있게 된다고 하는 이점이 있다.

6. 차동 신호에 의한 데이터 전송 방식

다음에 도 16을 이용하여 본 실시예의 시리얼 전송 방법에 대하여 설명한다. 도 16에서 DTO+, DTO-는 호스트측(데이터 전송 제어 장치(10))이 타깃측(데이터 전송 제어 장치(30))에 출력하는 데이터(OUT 데이터)이다. CLK+, CLK-는, 호스트측이 타깃측에 공급하는 클럭이다. 호스트측은 CLK+/-의 엣지(예를 들면 상승 엣지. 하강 엣지이어도 됨)에 동기하여 DTO+/-를 출력한다. 따라서 타깃측은, CLK+/-를 이용하여 DTO+/-를 샘플링하여 취득할 수 있다. 또한, 도 16에서는, 타깃측은 호스트측으로부터 공급된 클럭 CLK+/-에 기초하여 동작한다. 즉 CLK+/-는 타깃측의 시스템 클럭으로 된다. 이 때문에 PLL(Phase Locked Loop) 회로(12)(광의로는 클럭 생성 회로)는 호스트측에 설치되고, 타깃측에는 설치되어 있지 않는다.

DTI+, DTI-는 타깃측이 호스트측에 출력하는 데이터(IN 데이터)이다. STB+, STB-는, 타깃측이 호스트측에 공급하는 스트로브(광의로는 클럭)이다. 타깃측은 호스트측으로부터 공급된 CLK+/-에 기초하여 STB+/-를 생성하여 출력한다. 그리고 타깃측은 STB+/-의 엣지(예를 들면 상승 엣지. 하강 엣지이어도 됨)에 동기하여 DTI+/-를 출력한다. 따라서 호스트측은, STB+/-를 이용하여 DTI+/-를 샘플링하여 취들할 수 있다.

DTO+/-, CLK+/-, DTI+/-, STB+/-의 각각은, 트랜스미터 회로(드라이버 회로)가 이들 각각에 대응하는 차동 신호선(Differential Signal Lines)을 예를 들면 전류 구동(또는 전압 구동)함으로써 송신된다. 또한, 보다 고속의 전송을 실현하기 위해서는, DTO+/-, DTI+/-의 각 차동 신호선을 2페어 이상 설치하면 된다.

호스트측의 트랜시버(20)는, OUT 전송용(광의로는 데이터 전송용), 클럭 전송용의 트랜스미터 회로(22, 24)나, IN 전송용(광의로는 데이터 전송용), 스트로브 전송용(광의로는 클럭 전송용)의 리시버 회로(26, 28)를 포함한다. 타깃측의 트랜시버(40)는, OUT 전송용, 클럭 전송용의 리시버 회로(42, 44)나, IN 전송용, 스트로브 전송용의 트랜스미터 회로(46, 48)를 포함한다. 또 이들 회로 블록의 일부를 포함하지 않는 구성으로 해도 된다.

OUT 전송용, 클럭 전송용의 트랜스미터 회로(22, 24)는, 각각 DTO+/-, CLK+/-의 차동 신호선을 전류 구동함으로써 DTO+/-, CLK+/-를 송신한다. OUT 전송용, 클럭 전송용의 리시버 회로(42, 44)는, 각각 DTO+/-, CLK+/-의 차동 신호선에 흐르는 전류에 기초하여 전류·전압 변환을 행하고, 전류·전압 변환에 의해 얻어진 차동 전압 신호(제1, 제2 전압 신호)의 비교 처리(차동 증폭 처리)를 행함으로 써, DTO+/-, CLK+/-를 수신한다.

IN 전송용, 클럭 전송용의 트랜스미터 회로(46, 48)는, 각각 DTI+/-, STB+/-의 차동 신호선을 전류 구동함으로써 DTI+/-, STB+/-를 송신한다. IN 전송용, 스트로브 전송용의 리시버 회로(26, 28)는, 각각 DTI+/-, STB+/-의 차동 신호선에 흐르는 전류에 기초하여 전류·전압 변환을 행하고, 전류·전압 변환에 의해 얻어진 차동 전압 신호(제1, 제2 전압 신호)의 비교 처리(차동 증폭 처리)를 행함으로써, DTI+/-, STB+/-를 수신한다.

7. 전자 기기

도 17에 본 실시예의 전자 기기의 구성예를 도시한다. 이 전자 기기는 본 실시예에서 설명한 데이터 전송 제어 장치(502, 512, 514, 520, 530)를 포함한다. 또한 베이스 밴드 엔진(500)(광의로는 통신 디바이스), 어플리케이션 엔진(510)(광의로는 프로세서), 카메라(540)(광의로는 촬상 디바이스), 혹은 LCD(550)(광의로는 표시 디바이스)를 포함한다. 또한 이들의 일부를 생략하는 구성으로 해도 된다. 이 구성에 따르면, 카메라 기능과 LCD(Liquid Crystal Display)의 표시 기능을 갖는 휴대 전화 등을 실현할 수 있다. 단, 본 실시예의 전자 기기는 휴대 전화에는 한정되지 않고, 디지털 카메라, PDA, 전자 수첩, 전자 사전, 혹은 휴대형 정보 단말기 등 여러 전자 기기에 적용할 수 있다.

도 17에 도시하는 바와 같이 베이스 밴드 엔진(500)에 설치된 호스트측의 데이터 전송 제어 장치(502)와, 어플리케이션 엔진(510)(그래픽 엔진)에 설치된 타깃측의 데이터 전송 제어 장치(512) 사이에서, 본 실시예에서 설명한 시리얼 전송이 행해진다. 또한 어플리케이션 엔진(510)에 설치된 호스트측의 데이터 전송 제어 장치(514)와, 카메라 인터페이스 회로(522)를 포함하는 데이터 전송 제어 장치(520)나, LCD 인터페이스 회로(532)를 포함하는 데이터 전송 제어 장치(530) 사이에서도, 본 실시예에서 설명한 시리얼 전송이 행해진다. 또한 베이스 밴드 엔진(500)과 어플리케이션 엔진(510)을 동일한 하드웨어(CPU 등)로 실현해도 된다.

도 17의 구성에 따르면, 종래의 전자 기기에 비하여, EMI 노이즈를 저감할 수 있다. 또한 데이터 전송 제어 장치의 소규모화, 전력 절약화를 실현함으로써, 전자 기기의 전력 절약화를 더욱 도모할 수 있다. 또한 전자 기기가 휴대 전화인 경우에는, 휴대 전화의 접속 부분(힌지 부분)에 통과하는 신호선을 시리얼 신호선으로 하는 것이 가능하게 되어, 실장의 용이화를 도모할 수 있다.

또한, 상기한 바와 같이 본 실시예에 대하여 상세하게 설명하였지만, 본 발명의 신규 사항 및 효과로부터 실체적으로 일탈하지 않는 많은 변형이 가능한 것은 당업자라면 용이하게 이해할 수 있을 것이다. 따라서, 이러한 변형예는 전부 본 발명의 범위에 포함되는 것으로 한다. 예를 들면, 명세서 또는 도면에서, 적어도 한번, 보다 광의 또는 동의의 서로 다른 용어(디바이스, 상대 디바이스 등)와 함께 기재된 용어(표시 드라이버, 호스트측 데이터 전송 제어 장치 등)는, 명세서 또는 도면의 어떠한 개소에서도, 그의 상이한 용어로 치환할 수 있다.

또한 데이터 전송 제어 장치나 전자 기기의 구성이나 동작도 본 실시예에서 설명한 구성이나 동작에 한정되지 않고, 다양한 변형 실시가 가능하다. 또한 라이트 리퀘스트 패킷 등의 각 패킷의 포맷도 도 2의 (A)~도 3의 (B)에서 설명한 것에 한정되지 않는다. 또한 수직 동기 신호, 검출 신호, 인터페이스 신호 등의 신호 파형도 본 실시예에서 설명된 것에 한정되지 않는다.

이상, 본 발명에 따르면, 표시 드라이버로부터 출력되는 수직 동기 신호를 효율적으로 상대 디바이스에 전달할 수 있는 데이터 전송 제어 장치 및 이것을 포함하는 전자 기기를 제공할 수 있다.

Claims

데이터 전송을 제어하는 데이터 전송 제어 장치로서,

시리얼 버스를 통하여 수신한 패킷의 해석과, 시리얼 버스를 통하여 송신하는 패킷의 생성을 행하는 링크 컨트롤러와,

인터페이스 버스를 통하여 접속되는 표시 드라이버와의 사이의 인터페이스 처리를 행하는 인터페이스 회로와,

표시 패널의 비표시 기간을 통지하기 위한 수직 동기 신호가 상기 표시 드라이버로부터 입력된 경우에, 상기 수직 동기 신호를 검출하고, 검출 신호를 출력하는 신호 검출 회로를 포함하고,

상기 링크 컨트롤러는,

상기 수직 동기 신호의 스테이터스의 리드를 요구하는 리드 리퀘스트 패킷을 수신한 경우에, 상기 신호 검출 회로로부터 상기 검출 신호가 출력되는 것을 웨이트하고, 상기 신호 검출 회로로부터 상기 검출 신호가 출력된 것을 조건으로, 상기 리드 리퀘스트 패킷에 대한 레스펀스 패킷 또는 애크놀리지 패킷을 상기 시리얼 버스를 통하여 송신하는 처리를 행하는 것을 특징으로 하는 데이터 전송 제어 장치.
제1항에 있어서,

상기 시리얼 버스를 통하여 수신한 패킷이 기입되는 수신용 패킷 버퍼와,

상기 시리얼 버스를 통하여 송신하는 패킷이 기입되는 송신용 패킷 버퍼를 포함하고,

상기 링크 컨트롤러는,

상기 리드 리퀘스트 패킷을 수신한 경우에, 상기 리드 리퀘스트 패킷에 대한 상기 레스펀스 패킷 또는 상기 애크놀리지 패킷을 생성하여, 상기 송신용 패킷 버퍼에 기입하고,

상기 신호 검출 회로로부터 상기 검출 신호가 출력된 것을 조건으로, 상기 송신용 패킷 버퍼에 기입된 상기 레스펀스 패킷 또는 상기 애크놀리지 패킷을 상기 송신용 패킷 버퍼로부터 판독하여, 상기 시리얼 버스를 통하여 송신하는 처리를 행하는 것을 특징으로 하는 데이터 전송 제어 장치.
제1항에 있어서,

상기 링크 컨트롤러는,

상기 레스펀스 패킷 또는 상기 애크놀리지 패킷이 상기 시리얼 버스를 통하여 송신된 후에, 커맨드 또는 데이터의 라이트를 요구하는 라이트 리퀘스트 패킷을 수신한 경우에, 라이트가 요구된 상기 커맨드 또는 상기 데이터를 상기 인터페이스 회로에 출력하고,

상기 인터페이스 회로는,

상기 링크 컨트롤러로부터 출력된 상기 커맨드 또는 상기 데이터를, 상기 인터페이스 버스를 통하여 상기 표시 드라이버에 출력하는 것을 특징으로 하는 데이터 전송 제어 장치.
제2항에 있어서,

상기 링크 컨트롤러는,

상기 레스펀스 패킷 또는 상기 애크놀리지 패킷이 상기 시리얼 버스를 통하여 송신된 후에, 커맨드 또는 데이터의 라이트를 요구하는 라이트 리퀘스트 패킷을 수신한 경우에, 라이트가 요구된 상기 커맨드 또는 상기 데이터를 상기 인터페이스 회로에 출력하고,

상기 인터페이스 회로는,

상기 링크 컨트롤러로부터 출력된 상기 커맨드 또는 상기 데이터를, 상기 인터페이스 버스를 통하여 상기 표시 드라이버에 출력하는 것을 특징으로 하는 데이터 전송 제어 장치.
제3항 또는 제4항에 있어서,

상기 라이트 리퀘스트 패킷은, 애크놀리지 패킷에 의한 핸드셰이크 전송을 행할지의 여부를 통지하기 위한 응답 요구 필드를 갖고, 상기 응답 요구 필드에는 응답 요구 없음의 응답 요구값이 설정되어 있고,

상기 링크 컨트롤러는,

응답 요구 없음의 응답 요구값이 설정된 상기 라이트 리퀘스트 패킷을 수신한 경우에, 상기 라이트 리퀘스트 패킷에 대한 애크놀리지 패킷의 송신을 지시하지 않고, 라이트가 요구된 상기 커맨드 또는 상기 데이터를 상기 인터페이스 회로에 출력하는 것을 특징으로 하는 데이터 전송 제어 장치.
제1항 내지 제4항 중 어느 한 항에 있어서,

상기 수직 동기 신호의 상승 엣지 또는 하강 엣지 중 어느 한 쪽의 엣지를 검출할지를 설정하기 위한 엣지 설정 레지스터를 포함하고,

상기 신호 검출 회로는,

상기 엣지 설정 레지스터에 상승 엣지의 검출이 설정되어 있던 경우에는, 상기 수직 동기 신호의 상승 엣지가 검출된 것을 조건으로, 상기 검출 신호를 출력하고, 상기 엣지 설정 레지스터에 하강 엣지의 검출이 설정되어 있던 경우에는, 상기 수직 동기 신호의 하강 엣지가 검출된 것을 조건으로, 상기 검출 신호를 출력하는 것을 특징으로 하는 데이터 전송 제어 장치.
제1항 내지 제4항 중 어느 한 항에 있어서,

상기 수직 동기 신호의 스테이터스를 리드하기 위해서 리드 레지스터를 포함하고,

상기 수직 동기 신호의 스테이터스의 리드를 요구하는 상기 리드 리퀘스트 패킷은, 상기 리드 레지스터의 리드를 요구하는 패킷인 것을 특징으로 하는 데이터 전송 제어 장치.
제1항 내지 제4항 중 어느 한 항에 있어서,

상기 인터페이스 회로는, MPU 인터페이스용의 인터페이스 신호를 생성하는 MPU 인터페이스 회로인 것을 특징으로 하는 데이터 전송 제어 장치.
제1항 내지 제4항 중 어느 한 항에 있어서,

상기 시리얼 버스의 차동 신호선을 이용하여, 호스트측 데이터 전송 제어 장치와의 사이에서 패킷의 송수신을 행하는 트랜시버를 포함하는 것을 특징으로 하는 데이터 전송 제어 장치.
제1항 내지 제4항 중 어느 한 항의 데이터 전송 제어 장치와,

상기 인터페이스 버스를 통하여 상기 데이터 전송 제어 장치에 접속되는 상기 표시 드라이버를 포함하는 것을 특징으로 하는 전자 기기.