KR20060097760A - 동작 코드에 따라 동적으로 조절될 수 있는 데이터 필드를갖는 투와이어 인터페이스 - Google Patents

동작 코드에 따라 동적으로 조절될 수 있는 데이터 필드를갖는 투와이어 인터페이스 Download PDF

Info

Publication number
KR20060097760A
KR20060097760A KR1020067011745A KR20067011745A KR20060097760A KR 20060097760 A KR20060097760 A KR 20060097760A KR 1020067011745 A KR1020067011745 A KR 1020067011745A KR 20067011745 A KR20067011745 A KR 20067011745A KR 20060097760 A KR20060097760 A KR 20060097760A
Authority
KR
South Korea
Prior art keywords
frame
field
slave
component
response message
Prior art date
Application number
KR1020067011745A
Other languages
English (en)
Other versions
KR100766031B1 (ko
Inventor
제인 씨 하힌
제럴드 엘 딥세터
Original Assignee
피니사 코포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 피니사 코포레이숀 filed Critical 피니사 코포레이숀
Publication of KR20060097760A publication Critical patent/KR20060097760A/ko
Application granted granted Critical
Publication of KR100766031B1 publication Critical patent/KR100766031B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)

Abstract

본 발명은 동작이 슬레이브 구성요소(120,121,122)상에서 수행되는 것으로 판단될 때, 마스터 구성요소(110)가 해당 프레임의 적어도 일부분을 데이터 와이어(132)를 통해 슬레이브 구성요소(120,121,122)로 전송하는 게런티 투와이어(131,132) 인터페이스에 관한 것이다. 마스터 구성요소(110)는 상기 슬레이브 구성요소와 동일한 구성요소이거나 다른 슬레이브 구성요소가 이전에 통신되었는지 여부에 따라 동작이 슬레이브 구성요소(120,121,122)상에서 수행되는 것으로 판단할 때마다 이러한 검출 및 전송을 반복한다. 프레임 구조 자체는 수행되는 동작에 따라 변할 수 있다. 예컨대, 한 프레임이 또 다른 프레임에 포함된 기본 어드레스 필드를 초과하는 확장 어드레스 정보를 포함하는 확장된 어드레스 데이터 필드를 포함할 수 있다. 한 프레임은 (순환중복검사 필드, 응답메세지 필드, 및/또는 오류 필드와 같이) 신뢰 필드를 포함할 수 있는 반면에, 다른 동작을 갖는 또 다른 프레임은 포함하지 않을 수 있다.
투와이어 인터페이스, 마스터 구성요소, 슬레이브 구성요소, 순환중복검사

Description

동작 코드에 따라 동적으로 조절될 수 있는 데이터 필드를 갖는 투와이어 인터페이스{Two-Wire Interface Having Dynamically Adjustable Data Fields Depending On Operation Code}
본 발명은 일반적으로 투와이어 인터페이스(two-wire interface)를 사용하여 2개 이상의 부품이 통신하게 하는 구조에 관한 것이다. 보다 상세하게는, 본 발명은 동작 코드(operation code)에 따라 동적으로 조절될 수 있는 데이터 필드를 갖는 투와이어 인터페이스에 관한 것으로 이에 의해 상황에 따라 투와이어 인터페이스 프로토콜을 동적으로 조절한다.
전자 및 컴퓨팅 기술은 일하고 노는 방식을 바꾸었다. 많은 전자 또는 컴퓨팅 시스템은 복잡한 기능을 수행하도록 공동으로 상호작용하는 다양한 부품들에 의지한다. 이러한 공동 상호작용은 종종 다양한 부품들이 효과적으로 통신하게 하는 능력에 따른다.
전자 부품들이 통신할 수 있는 많은 방법들이 있다. 그러나, 종종 투와이어 인터페이스가 부품들 간에 통신하는데 사용된다. 투와아어 인터페이스를 사용하는 통신은 다른 인터페이스를 통한 통신보다 더 느릴 수 있으나, 이러한 인터페이스는 종종 부품들 간의 칩 또는 보드 공간을 덜 차지하기 때문에 일부 구현에서는 투와 이어 인터페이스를 사용하는 것이 바람직하다. 또한, 투와이어 인터페이스는 종종 많은 병렬 인터페이스보다 칩 및/또는 보드 받침대에 더 적은 전자기 간섭을 도입한다.
몇몇 종래의 투와이어 인터페이스에서, 한 와이어는 클럭 신호(clock signal)를 전달하는데 사용되고 다른 와이어는 데이터 신호(data signal)를 전달하는데 사용된다. 클럭 신호는 일반적으로 마스터 구성요소(master component)에 의해 발생되며, 마스터 구성요소 뿐만 아니라 하나 이상의 슬레이브 구성요소(slave component)에 의해 사용된다. 마스트 구성요소나 슬레이브 구성요소 중 어느 하나가 공유된 클럭 신호의 타이밍에 따라 데이터 와이어(data wire)상으로 데이터를 보낼 수 있다. 각각의 통신 구성요소는 통신에 사용되는 공통의 투와이어 프로토콜을 파악하고, 이에 따라 주어진 데이터에 적절하게 각각 기능을 할 수 있다. 투와이어 인터페이스용 데이터 라인(data line)은 일반적으로 데이터를 포함할 뿐만 아니라 수행되는 동작(즉, 동작 코드), (다수의 슬레이브 구성요소가 서로 통신될 수 있는 경우) 장치 식별자 및 데이터가 읽혀져야 하거나 데이터가 기록되어야 하는 어드레스를 식별하는 헤더 필드(header field)를 포함한다.
많은 투와이어 인터페이스의 일예로는 I2C 인터페이스이다. I2C 인터페이스는 단일의 대응하는 헤더 필드를 사용하여 대량(예컨대, 킬로바이트 또는 메가바이트)의 데이터를 전송하는데 사용될 수 있다. 다르게 말하면, 헤더 필드가 일단 제공되고, 이에 따른 동작이 잇따르는 모든 데이터에 일치하게 해석된다. 헤더 필드 는 대량의 데이터에 대해서 단지 한번만 제공되기 때문에, I2C 인터페이스는 메모리를 오가며 대량의 데이터를 전할 때 매우 효율적이다.
또 다른 종류의 투와이어 인터페이스는 전송되는 데이터의 각 바이트 또는 워드에 대한 헤더 필드를 포함한다. 이러한 투와이어 인터페이스를 "게런티 헤더 투와이어 인터페이스(guaranted header two-wire interface)"라고 하며, 이는 각 바이트 또는 워드 또는 다른 정해진 소량의 데이터가 수행되는 동작을 식별하는 그 자신의 헤더 필드를 가지도록 보장하기 때문이다. 데이터의 각 바이트 또는 워드가 그 자신의 헤더 필드를 가지기 때문에, 전송되는 데이터 유닛당 사용되는 대역폭이상으로 상당히 더 커진다. 대부분, 실제로, 이러한 게런티 헤더 인터페이스를 사용하는 경우 실제 데이터가 읽혀지거나 기록되게 나타내는 비트들 보다 헤더 정보를 나타내는 전송되는 비트들이 더 많다. 따라서, 게런티 헤더 투와이어 인터페이스는 일반적으로 연이은 대량의 데이터를 읽거나 기록하는데 사용되지 않는다. 대신에, 게런티 헤더 투와이어 인터페이스는 예컨대 가끔 구성 레지스터 값을 설정할 때와 같이 소량의 데이터를 간헐적으로 전송하는데 종종 사용된다.
한가지 종래의 보장된 투와이어 인터페이스의 프레임이 도 7에 예시되어 있으며, 종종 "MDIO" 인터페이스라고 한다. 이 명세서와 청구의 범위에서, 게런티 헤더 투와이 인터페이스의 "프레임"은 대응하는 일 바이트 또는 일 워드(또는 다른 정해진 소량)의 데이터를 전달하는데 사용되는 구조 정보로서 형성된다.
마스터 구성요소는 데이터 와이어에 있어 프리앰블(preamble)을 확정적으로 나타냄으로써 프레임을 개시한다. 프리앰블은 32비트를 포함하며, 각각은 (64:33에 해당하는) 로직 1을 갖는다. 이 프리앰블은 다른 헤더 정보 및 데이터가 막 전송되려고 하는 하나 이상의 각 슬레이브 구성요소에 대한 표시를 제공한다.
그런 후 마스터 구성요소는 프레임의 시작을 나타내도록 로직 0을 갖는 (32:31에 해당하는) 다음의 2비트를 전송한다. 이는 더 의미있는 데이터가 막 전송되는 것을 나타낸다.
특히, 프레임 비트의 시작 후에, 마스터 구성요소는 (30:29에 해당하는) 동작 코드를 전송한다. MDIO 표준하에서, 어드레스 동작은 00의 동작 비트값에 해당하고, 와이어 동작은 01의 동작 비트값에 해당하며, 읽기 동작은 11의 동작 비트값에 해당하고, 읽기 증가 동작은 10의 동작 비트값에 해당한다.
그리고 나서, 마스터 구성요소는 (비트 28:24에 해당하는) 포트 어드레스를 전송한다. 이는 통신하기로 예정되어 있는 슬레이브 포트를 식별한다. MDIO 표준하에서, 하나 이상의 슬레이브 구성요소가 개개의 포트에 대응할 수 있다. 따라서, 통신되는 슬레이브 구성요소를 고유하게 식별하기 위해, 마스터 구성요소는 (비트 23:19에 해당하는) 장치 식별자를 전달하여 상기 슬레이브 구성요소가 프레임내의 다른 정보를 수신하도록 준비하게 한다. 이는 또한 통신되지 않아야 하는 임의의 다른 슬레이브 구성요소는 상기 프레임의 나머지를 무시하도록 하게 한다.
다음의 (비트 18:17에 해당하는) 2개의 클럭 싸이클은 어느 구성요소가 데이터 와이어상에 비트를 나타내고 있는 가를 전환시키는데 사용된다. 동작이 어드레스 또는 쓰기 동작인 경우, 마스터 구성요소는 먼저 로직 1을 전송하고 잇따라 로 직 0을 전송한다. 동작이 읽기 또는 읽기 증가 동작인 경우, 한편, 마스터 구성요소는 고임피던스를 사용하여 데이터 와이어를 플로트(float)시킨다. 이는 마스터 구성요소에 전환 싸이클(transition cycle)을 제공하여 데이터 와이어의 제어를 해제시키고, 상기 슬레이브 구성요소가 잇따르는 싸이클에서 로직 0으로 상기 데이터 와이어를 구동시키게 하며, 이에 의해 상기 슬레이브 구성요소가 데이터 와이어의 제어를 획득하게 한다.
동작이 어드레스 동작인 경우, 마스터 구성요소는 후속 동작에서 동작되어지기로 예정된 (비트 16:01에 해당하는) 어드레스를 나타낸다. 동작이 쓰기 동작인 경우, 마스터 구성요소는 이전 어드레스 동작에서 지정된 (비트 16:01에 해당하는) 어드레스에 데이터를 기록한다. 동작이 읽기 동작인 경우, 슬레이브 구성요소는 데이터 와이어상에 앞서 지정한 어드레스로부터 (비트 16:01에 해당하는) 읽기 데이터를 위치시킨다. 동작이 읽기 증가 동작인 경우, 슬레이브 구성요소는 데이터 와이어상에 다음의 연이은 어드레스를 위해 (비트 16:01에 해당하는) 읽기 데이터를 위치시킨다.
데이터 와이어의 제어는 구성요소에 무관하며, 상기 구성요소는 (비트 00에 해당하는) 데이터 와이어를 플로트시킨다. 이것으로 프레임을 종료한다.
MDIO 인터페이스는 대부분 데이터를 전송하는데 유효하다. 그러나, 프레임 구조는 매우 고정적이다. 예컨대, (읽기 증가 동작이 수행되는 경우를 제외하고) 읽기 또는 쓰기가 수행되어 지는 경우, 개개의 어드레스 동작이 요구된다. 더욱이, 고정된 16 비트의 어드레스 비트가 어드레스 동작에 할당된다. 더 적은 메모리 용 량을 갖는 장치에 대해서는 너무 양이 많고, 이에 의해 어드레스 비트의 대부분이 낭비될 수 있는 예일 수 있다.
통신 요구에 동적으로 조절되는 게런티 헤더 투와이어 인터페이스가 이점적일 수 있다.
해당기술분야의 종래 상태가 갖는 전술한 문제는 본 발명의 원리에 의해 극복된다. 본 발명의 원리는 마스터 구성요소와 하나 이상의 슬레이브 구성요소를 포함하는 시스템으로 구현될 수 있다. 마스터 구성요소는 게런티 헤더 투와이어 인터페이스를 사용하여 데이터 와이어 및 클럭 와이어를 통해 슬레이브 구성요소와 통신하도록 구성된다. 다르게 말하면, 전송된 데이터의 각 바이트 또는 워드(또는 다른 정해진 소량)는 그 자신의 전용 헤더 정보를 포함한다.
동작이 슬레이브 구성요소상에서 수행되어는 것으로 판단될 때, 마스터 구성요소가 해당 프레임의 적어도 일부분을 데이터 와이어를 통해 슬레이브 구성요소로 전송한다. 동시에, 상기 마스터 구성요소는 클럭 와이어상에 클럭 신호를 나타낸다. 마스터 구성요소는 다른 특징을 갖는 다수의 슬레이브 구성요소로 프레임들을 전송할 수 있다.
그러나, 프레임 구조 자체는 수행되는 동작에 따라(즉, 마스터 구성요소에 의해 프레임에서 식별된 동작 코드에 따라) 변경될 수 있다. 예컨대, 한 프레임은 또 다른 프레임에 포함된 기본 어드레스 필드를 초과하는 확장 어드레스 정보를 포함하는 확장 어드레스 데이터 필드를 포함할 수 있다. 한 프레임은 (순환중복검사 필드, 응답메세지 필드, 및/또는 오류 필드와 같은) 신뢰 필드를 포함할 수 있는 반면에, 다른 동작을 갖는 또 다른 필드는 포함하지 않을 수 있다.
따라서, 프레임의 구조는 현재의 상황에 따라 동적으로 변경될 수 있다. 신뢰에 대한 필요가 대역폭을 보존하는 필요보다 더 큰 경우, 신뢰 필드가 포함될 수 있다. 확장 메모리 용량을 갖는 슬레이브 구성요소와 통신하는 경우, 확장 어드레스 필드가 포함될 수 있다.
본 발명의 또 다른 특징 및 이점은 잇따른 설명에 나타나지며, 부분적으로는 상기 설명으로부터 명백해지거나 본 발명의 실시에 의해 알 수 있다. 본 발명의 특징과 이점은 특히 특허청구범위에 지적된 수단 및 조합에 의해 구현되고 달성될 수 있다. 본 발명의 이들 특징과 이점은 하기의 설명 및 특허청구범위로부터 더 완전히 명백해지거나 하기에 나타낸 바와 같이 본 발명의 실시에 의해 알 수 있다.
본 발명의 상기 언급한 이점 및 특징과 다른 이점 및 특징이 달성될 수 있는 방식을 설명하기 위해, 첨부도면에 도시된 구체적인 실시예에 대해 간략히 상술한 본 발명의 더 상세한 설명이 이루어 진다. 이들 도면은 본 발명의 대표적인 실시예만을 도시한 것이며 따라서 본 발명의 범위를 제한하는 것으로 간주되지 않아야 함을 이해하면서, 본 발명은 첨부도면의 사용을 통해 추가적인 특이성 및 세부내용과 함께 기술되고 설명되어 진다:
도 1은 마스터 구성요소가 클럭 와이어 및 데이터 와이어를 포함하는 투와이어 인터페이스를 통해 하나 이상의 슬레이브 구성요소와 통신하는 시스템의 예를 도시한 것이다;
도 2는 본 발명의 원리에 따른 게런티 헤더 투와이어 인터페이스를 형성하는 프레임의 연속 데이터 구조를 개략적으로 도시한 것이다;
도 3a는 동작이 확장 필드를 사용하고, 순환중복검사(CRC) 및 응답메세지를 사용하여 쓰거나 읽는 예시적인 프레임을 도시한 것이다;
도 3b는 동작이 확장 필드를 사용하지 않고, CRC와 응답메세지를 사용하여 쓰거나 읽는 예시적인 프레임을 도시한 것이다;
도 3c는 동작이 확장 필드를 사용하지 않고 그리고 CRC와 응답메세지를 사용하지 않으면서 쓰거나 읽는 예시적인 프레임을 도시한 것이다;
도 4는 본 발명의 원리에 따라 수행되는 동작을 수용하도록 게런티 헤더 투와이어 인터페이스 프레임을 동적으로 조절하는 방법의 흐름도를 도시한 것이다;
도 5는 본 발명의 원리가 사용될 수 있는 많은 시스템들 중 하나를 나타내는 레이저 송신기/수신기의 개략도를 도시한 것이다;
도 6은 도 5에 도시된 컨트롤 칩의 디지털 부분을 도시한 것으로, 상기 디지털 부분은 비트별로 접속가능한 부분을 포함하는 메모리를 포함한다; 그리고
도 7은 종래 기술에 따른 게런티 헤더 투와이어 인터페이스 프레임을 도시한 것이다.
본 발명의 원리는 수행되는 동작에 따라 조절가능한 게런티 헤더 투와이어 인터페이스에 관한 것이다. 따라서, 동작은 변경될 수 있고, 프레임은 기존의 통신 파라미터를 수용하도록 동적으로 조절될 수 있다. 예컨대, 더 많은 비트가 더 큰 메모리 공간을 어드레스할 필요가 있는 경우, 이는 동적으로 수용될 수 있다. 더 적은 비트가 어드레스할 필요가 있는 경우, 그 또한 수용될 수 있다. 더 신뢰할 수 있는 통신이 필요한 경우, (순환중복검사 및 응답메세지와 같은) 신뢰 정보가 선택적으로 포함될 수 있다.
도면으로 돌아가서, 도 1은 마스터 구성요소(100)가 하나 이상의 슬레이브 구성요소(20)와 통신하는 전자 또는 컴퓨팅 시스템(100)을 도시한 것이다. 슬레이브 구성요소(120)는 세로 타원(22)으로 표시된 바와 같이 가능한 임의의 개수의 다른 슬레이브 구성요소 중에 하나의 슬레이브 구성요소(121)를 포함한다. 마스터 구성요소(110)는 클럭 와이어(131) 및 데이터 와이어(132)를 포함하는 투와이어를 통해 슬레이브 구성요소(120) 중 어느 하나와 통신한다.
마스터 구성요소(110)는 "마스터" 구성요소라고 하는데 왜냐하면 클럭 와이어(131)상에 클럭 신호를 나타내며 이에 의해 각각의 슬레이브 구성요소(120)의 타이밍을 제어하기 때문이다. 또한, 마스터 구성요소(110)는 데이터 와이어(132)상에 신호를 나타냄으로써 수행되는 동작을 식별한다. 슬레이브 구성요소(120)는 "슬레이브" 구성요소이라 하는데 왜냐하면 이들의 타이밍이 마스터 구성요소(110)에 의해 제어되고 마스터 구성요소(110)에 의해 지정된 동작을 따르도록 구성되기 때문이다. 마스터 구성요소(110)가 동작을 개시하는 경우, 마스터 구성요소는 클럭 와이어(131)상에 클럭 신호를 나타내고, 데이터 와이어(132)상에 프레임의 표시를 시작한다. 동작 타입에 따라, 통신되는 슬레이브 구성요소(120)는 데이터 와이 어(132)의 제어를 받아들일 수 있고 있고 이에 의해 데이터 와이어(132)상으로 프레임 데이터를 통신하게 한다. 하기 설명에서, 통신되는 슬레이브 구성요소(120)를 종종 슬레이브 구성요소(121)라고 하나, 마스터 구성요소(110)가 슬레이브 구성요소(120) 중 어느 하나와 통신하도록 선택할 수 있다.
도 2는 본 발명의 원리에 따른 게런티 헤더 투와이어 인터페이스의 프레임의 데이터 구조의 개략도를 도시한 것이다. 프레임(200)은 프리앰블 필드(preamble field)(201), 프레임 시작 필드(202), 동작 필드(203), 장치 식별자 필드(204), 동작 확장 필드(205), 기본 어드레스 필드(206), 제 1 버스 턴어라운드 필드(bus turnaround field)(207), 선택적 버스 홀드 필드(208), 데이터 필드(209), 선택적 순환중복검사(CRC) 필드(210), 제 2 버스 턴어라운드 필드(211), 선택적 응답메세지 필드(212), 선택적 오류 상태 필드(213) 및 프레임 종료 필드(214)를 포함한다. 하기에 더 상세히 설명한 바와 같이, 프레임(200)은 데이터 와이어의 제어를 위한 어떤 구성요소의 턴(trun)내에서, 게런티 제로(guaranteed zero)가 프리앰블 길이(preamble length)보다 더 빈번히 산재되도록 설계된다.
버스 턴어라운드 필드는 마스터 구성요소(110)와 슬레이브 구성요소(121) 사이의 데이터 와이어의 제어에 대한 선택적인 전송을 가능하게 한다. 따라서, 마스터 구성요소가 프레임의 일부를 제공할 수 있는 반면에, 슬레이브 구성요소가 상기 프레임의 다른 부분을 제공할 수 있다. 필드의 특정 순서가 도 2에 도시되어 있으나, 이 설명을 검토한 후에 당업자에게 명백한 바와 같이 프레임(200)의 기능에 악영향을 끼치지 않으면서 필드의 순서와 관련하여 상당한 융통성이 있음을 유의하 라.
도 3a, 3b 및 3c는 프레임(200)의 특정 실시예를 도시한 것이다. 선택 필드 중 일부는 수행되는 동작에 따라 포함되거나 배제된다. 도 3a는 동작이 확장 필드를 사용하고, 그리고 순환중복검사(CRC)와 응답메세지를 사용하여 쓰거나 읽는 예시적인 프레임을 도시한 것이다. 도 3b는 동작이 확장 필드를 사용하지 않으나, CRC와 응답메세지를 사용하여 쓰거나 읽는 예시적인 프레임을 도시한 것이다. 도 3c는 동작이 확장 필드를 사용하지 않고 또한 CRC와 응답메세지를 사용하지 않으며 쓰거나 읽는 예시적인 프레임을 도시한 것이다.
도 3a는 가장 포괄적인 프레임 예를 도시한 것이므로, 상기 프레임의 다양한 필드를 도 3a을 참조로 더 상세히 설명한다. 도 3a의 프레임은 동작이 라인(301A)에 지정된 바와 같은 읽기 동작이거나 라인(304A)에 특정된 바와 같은 쓰기 동작인지에 무관하게 비트 74:0에 따른 75개 비트를 포함한다.
라인(302A)은 읽기 동작동안 마스터 구성요소(110)가 데이터 와이어(132)의 제어상태에 있을 때 시간 증가시에 별표를 나타내고 있으나 그렇지 않은 경우에는 주기를 포함한다. 라인의 처음에 있는 "MOE"는 "마스터 데이터 아웃풋 이네이블(Master data Output Enable)"을 나타낸다. 라인(303A)은 슬레이브 구성요소(121)가 읽기 동작동안 데이터 와이어(132)의 제어상태에 있을 때 시간 증가시에 별표를 나타내고 있으나, 그렇지 않은 경우에는 주기를 포함한다. 라인의 처음에 있는 "SOE"는 "슬레이브 데이터 아웃풋 이네이블(Slave data Output Enable)"을 나타낸다.
마찬가지로, 라인(305A)은 마스터 구성요소(110)가 쓰기 동작동안 데이터 와이어(132)의 제어상태에 있을 때 시간 증가시에 별표를 나타내고 있으나, 그렇지 않은 경우에는 주기를 포함한다. 또한, 라인(306A)은 마스터 구성요소(110)가 쓰기 동작동안 데이터 와이어(132)의 제어상태에 있을 때 시간 증가시에 별표를 나타내고 있으나, 그렇지 않은 경우에는 주기를 포함한다. 라인(307A 및 308A)을 하기에 더 설명한다.
프레임은 도 3a에 나타낸 바와 같이 74:60의 15개 비트 의한 프리앰블로 시작된다. 이 프리앰블은 도 2의 프리앰블 필드(201)의 예이다. 데이터 와이어(132)는 고임피던스 상태로 남아 있다. 마스터 구성요소(110) 또는 슬레이브 구성요소(120) 중 어느 하나에 의해 데이터 와이어(132)상에 어떠한 표시도 없으면, 데이터 와이어(132)는 약한 풀업 저항에 의해 로직 1로 유지된다. 예컨대, 도 1을 참조하면, 공급전압(141)이 하이 공급전압이였다면, 저항(142)은 풀업 저항일 수 있다. 마스터 구성요소(110)가 슬레이브 구성요소(121)와 통신이 이루어진다고 판단하는 경우, 마스터 구성요소(110)는 클럭 와이어(131)상에 클럭 신호를 발생시킨다. 동시에, 클럭 싸이클마다, 마스터 구성요소(110)는 15개의 연속한 1들에 대해 데이터 와이어(132)를 감시한다. 고임피던스 데이터 와이어(132)는 약한 풀업 저항이 있음에도 불구하고 데이터 와이어상에 데이터의 적절한 표시를 가능하게 한다.
마스터 구성요소(110)가 프리앰블 페이지(preamble phase)동안 데이터 와이어(132)상에 어떠한 것도 표시하지 않는 경우, 데이터 와이어(132)는 어떠한 슬레이브 구성요소도 데이터 와이어(132)상으로 이전 프레임의 나머지를 전송하지 않는 다면 로직 1을 유지해야 한다. 대안으로, 설령 마스터 구성요소(110)가 프리앰블의 적어도 일부 중에 데이터 와이어상에 로직 1을 나타낼 수 있더라도, 데이터 와이어(132)는 어떠한 슬레이브 구성요소도 그 때 데이터 와이어(132)상으로 전송되지 않은 것으로 가정하여 프리앰블 페이지동안 로직 1을 여전히 유지해야 한다. 한편, 프레임이 마스터나 슬레이브 중 어느 것도 상기 프레임의 논프리앰블 부분 전송시에 한 줄에 15개 이상의 연속한 1를 유지하지 않도록 설계된다.
상기와 같이 주어진 경우, 마스터 구성요소(110)는 프레임의 프리앰블 페이지동안 데이터 와이어(132)를 감시하면서 데이터 와이어(132)상에 로직 0을 검출하면, 슬레이브 구성요소가 데이터 와이어(132)상으로 통화가능해 진다. 로직 0이 검출되든 검출되지 않든, 마스터 구성요소(110)는 프레임과 계속 전에 데이터 와이어(132)상에 로직 1의 15개의 싸이클이 있을 때까지 대기하게 된다. 프레임 설계내에 산재된 게런티 제로들로 인해, 마스터 구성요소(110)는 슬레이브 구성요소 중 하나가 데이터 와이어(132)상으로 또한 통신되고 있는 것을 데이터 와이어(132)로 아무런 위험없이 안전하게 전송할 수 있게 된다.
따라서, 마스터 구성요소(110)와 슬레이브 구성요소(121) 사이의 동기에서 오류가 있더라도, 슬레이브 구성요소(121)가 처리전 데이터 와이어(132)의 사용을 완료하도록 마스터 구성요소(110)가 대기할 때 동기가 요구된다. 슬레이브 구성요소(121)는 또한 15개의 연속한 1들에 대해 데이터 와이어(132)를 감시한다. 따라서, 슬레이브 구성요소(121)가 15개의 연속한 1들을 헤아릴 때, 슬레이브 구성요소(121)는 프레임의 나머지를 기다린다. 따라서, 슬레이브 구성요소(121)는 상기 슬레이브 구성요소(121)가 마스터 구성요소(110)와 이전에 동기를 상실했었는지 여부에 무관하게 프리앰블 동안에 데이터 와이어(132)를 사용하지 않기 때문에, 상기 슬레이브 구성요소는 프레임의 프리앰블 페이지에서 상기 프리앰블에 대해 주의를 기울여야 한다. 따라서, 슬레이브 구성요소는 마스터 구성요소(110)와의 동기를 필요로 한다.
이에 따라, 프리앰블은 동기의 상실로 인한 오류 복구(error recovery)를 더 유지하면서도 상당히 단축된다. 더욱이, 데이터 와이어(132)는 약한 풀업 저항으로 인해 하이(high)로 바이어스되기 때문에, 마스터 구성요소는 프리앰블 페이지동안 데이터 와이어(132)상에 어떠한 데이터도 나타낼 필요가 없으며, 이에 의해 전력 소요가 감소된다. 프리앰블은 (1 대신에) 일련의 로직 0일 수 있고, 프레임의 나머지는 산재된 (0 대신에) 게런티 1을 가지며, 저항은 약한 풀다운 저항이고, 효과가 동일함을 유의하라. 예컨대, 도 1을 참조하면, 공급전압(141)이 로우 공급전압이었다면, 저항(142)은 풀다운 저항일 수 있다. 풀다운 저항의 경우, 프리앰블과 비트 01은 도시된 바와 같이 로직 1이기보다는 오히려 모두가 로직 0일 수 있다.
프리앰블 페이지가 완료된 후(즉, 마스터 구성요소(110)가 데이터 와이어(132)상에 적어도 15개의 연속한 1들을 검출된 후), 마스터 구성요소(110)는 비트 59에 의해 표시된 바와 같이 데이터 와이어상에 로직 1을 나타낸다. 이는 마스터 구성요소(110)에 대해 출력 이네이블을 온 시키고, 하나 이상의 싸이클동안 데이터 와이어(132)를 로직 1로 유지시킨다.
그런 후, 마스터 구성요소(110)는 게런티 로직 0인 2개의 시작 프레임 비트 58:57를 전송한다. 이들 시작 프레임 비트는 도 2의 시작 프레임 필드(202)의 예이다. 프리앰블 페이지가 완료된 후, 슬레이브 구성요소가 이들 로직 0에 주의를 기울인다. 로직 0이 도착하면, 슬레이브 구성요소는 2개의 로직 0이 프레임의 나머지의 시작에 해당하는 것을 인식함으로써 동기를 달성한다. 2개의 로직 0들은 상기 2개의 로직 0들이 실제로 시작 프레임을 나타내는 충분한 통계적 확률을 제공하기 위해 제공된다.
그런 후 마스터 구성요소(110)가 3개의 동작 코드 비트 56:54를 전송한다. 이들 동작 코드 비트는 도 2의 동작 필드(203)의 예이다. 3개의 동작 코드 비트는 통상적으로 식별되는 8개의 고유한 동작을 허용하게 한다. 그러나, 이러한 동작 코드에 적어도 하나의 로직 0을 보장하기 위해, 3비트로 표시되는 동작의 개수는 6개이며, 동작 코드의 다른 2개 순열은 유지된다. 도시된 예에서, 비트 시퀀스 011 및 111이 유지된다.
예에서, 동작 비트 000은 (하기에 더 설명되는) 확장 필드를 사용하지 않으나, CRC 검사 및 응답메세지를 사용하는 쓰기 동작을 의미한다. 이러한 동작에 대한 프레임이 도 3b의 라인 304B에 도시되어 있다(라인 304B의 비트 47:45 참조).
동작 비트 001은 확장 필드를 사용하며, CRC 검사 및 응답메세지를 사용하는 쓰기 동작을 의미한다. 이러한 동작의 프레임은 도 3a의 라인 304A에 도시되어 있다(라인 304A의 비트 56:54 참조).
동작 비트 010은 확장 필드를 사용하지 않으며 그리고 CRC 검사 및 응답메세지를 사용하지 않는 쓰기 동작을 의미한다. 이러한 동작의 프레임은 도 3c의 라인 304C에 도시되어 있다(라인 304C의 비트 35:33 참조).
동작 비트 100은 확장 필드를 사용하지 않으나, CRC 검사 및 응답메세지를 사용하는 읽기 동작을 의미한다. 이러한 동작에 대한 프레임이 도 3b의 라인 301B에 도시되어 있다(라인 301B의 비트 47:45 참조).
동작 비트 101은 확장 필드를 사용하며, CRC 검사 및 응답메세지를 사용하는 읽기 동작을 의미한다. 이러한 동작의 프레임은 도 3a의 라인 301A에 도시되어 있다(라인 301A의 비트 56:54 참조).
동작 비트 110은 확장 필드를 사용하지 않으며 그리고 CRC 검사 및 응답메세지를 사용하지 않는 읽기 동작을 의미한다. 이러한 동작의 프레임은 도 3c의 라인 301C에 도시되어 있다(라인 301C의 비트 35:33 참조).
프레임의 구조가 동작에 따라 어떻게 다른지 유의하라. 따라서, 마스터 구성요소(110)는 어떤 프레임 구조가 동작 코드를 제어하는데 사용되는지를 제어한다. 동작 코드를 읽자마자, 슬레이브 구성요소는 상기 동작 코드에 해당하는 프레임 구조를 예측하도록 구성된다. 따라서, 마스터 구성요소(110)는 필요에 따라 프레임 구조를 동적으로 조절할 수 있다. 대역폭에 더 많이 치중할 때에는, 더 짧고 약간 신뢰성이 저하된 프레임 구조(예컨대, 도 3c)가 사용될 수 있다. 신뢰에 더 많이 치중할 때에는, 더 길고 신뢰가 더 높은 프레임 구조(예컨대, 도 3a 및 도 3b)가 사용될 수 있다. 어떤 이유로 또 다른 비트들이 필요하는 경우, 확장 필드를 갖는 프레임(예컨대, 도 3a)이 사용될 수 있다. 이들 또 다른 비트들이 필요하지 않은 경우, 확장 필드가 없는 프레임(예컨대, 도 3b 및 도 3c)이 사용될 수 있다.
도 3a를 다시 참조하면, 마스터 구성요소(110)가 동작 코드(즉, 비트 56:54)를 전송한 후에, 마스터 구성요소(110)는 비트 53:51에 대응하는 3비트 장치 식별자를 전송한다. 이들 장치 식별자 비트는 도 2의 장치 식별자 필드(204)의 예이다. 장치 식별자는 슬레이브 구성요소(120) 중 어떤 슬레이브 구성요소가 상기 마스터 구성요소(110)와 통신하는 지를 식별한다. 3비트가 이 실시예에서 장치 식별자에 사용되기 때문에, 이 실시예에서는 8개의 슬레이브 구성요소(또는 마스터 구성요소가 자가진단 용도의 어드레스를 갖게 되는 경우 7개의 슬레이브 구성요소)까지 있을 수 있다.
장치 식별자 비트가 제공될 때까지, 각각의 슬레이브 구성요소(120)는 데이터 와이어(132)를 통해 통신을 감시하였다. 그러나, 장치 식별자 비트를 수신하자마자, 슬레이브 구성요소(121)가 상기 장치 식별자에 해당할 때 스스로 식별할 수 있다. 다른 슬레이브 구성요소는, 있다하더라도, 프레임의 나머지를 무시한다. 상기 다른 슬레이브 구성요소가 상기 프레임의 나머지를 무시하더라도, 상기 다른 슬레이브 구성요소는 즉시 또 다른 프레임이 전송되는 것을 나타내는 또 다른 프리앰블에 대해 데이터 와이어(132)를 계속 감시할 수 있다. 대안으로, 다른 슬레이브 구성요소는 다음 프레임이 막 시작하는 것을 나타내는 클럭 신호가 다시 한번 클럭 와이어(131)상에 나타난 후에 이러한 감시를 시작할 수 있다.
마스터 구성요소(110)가 데이터 와이어(132)상에 장치 식별자 비트 53:51를 나타낸 후에, 상기 마스터 구성요소는 확장 필드에 대응하는 8개의 비트 50:43를 나타낸다. 이들 확장 비트는 도 2의 확장 필드(205)의 예이다. 도 3a의 경우, 동작 코드는 슬레이브 구성요소가 이들 확장 비트를 예측하게 한다. 그런 후, 마스터 구성요소는 비트 42와 같이 게런티 로직 0을 전송하고 이에 의해 프레임이 프리앰블 페이지에 있는 것을 뜻하는 데이터 와이어(132)상에 15개의 연이은 로직 1을 확실히 함으로써 상술한 동기 회복 구조를 지원한다.
확장 필드는 비트의 의미가 양 통신 구성요소에 의해 공통으로 인식되는 한 유용한 임의의 확장 비트를 포함할 수 있다. 예컨대, 확장 필드의 일부 또는 모두가 더 큰 어드레스 공간을 갖는 슬레이브 구성요소와 통신할 때 사용하기 위한 확장 어드레스를 나타낼 수 있다. 대안적으로 또는 추가로, 확장 필드의 일부 또는 모두는 또 다른 동작 타입들이 요구되는 확장 동작 코드를 나타낼 수 있다.
그런 후, 마스터 구성요소(110)가 기본 어드레스에 해당하는 8비트 41:34를 나타낸다. 이들 8비트 41:34는 도 2의 기본 어드레스 필드(206)의 예이다. 모든 확장 필드가 확장 어드레스를 나타내는 경우, 슬레이브 구성요소(121)가 동작에 적용되는 어드레스 공간을 바르게 식별하도록 16개 비트 50:43 및 41:34 모두를 사용할 수 있다.
프레임에서 다음 비트 33는 제 1 턴어라운드 비트이며 이는 도 2의 제 1 턴어라운드 필드(207)의 예를 나타낸 것이다. 턴어라운드 비트는 상기 비트가 마스터 구성요소(110)와 슬레이브 구성요소(121) 사이에서 데이터 와이어(132)의 제어에 대한 선택적 교환을 가능하게 하는 점에서 약간 독특하다.
쓰기 동작의 경우, 제 1 턴어라운드 비트 33는 로직 0이고, 이는 제어가 마스터 구성요소(110)와 함께 있는 시간동안 유지되는 것을 나타낸다. 따라서, 도 3a 의 라인 305A룰 참조하면, 마스터 구성요소(110)는 턴어라운드 비트 33를 통해 데이터 와이어의 제어를 유지한다. 그리고 도 3a의 라인 306A를 참조하면, 슬레이브 구성요소(121)는 턴어라운드 비트 33를 통해 데이터 와이어의 제어를 얻지 못한다. 이러한 제어의 유지가 적절하며, 이는 마스터 구성요소(110)가 상기 마스터 구성요소(110)에 의해 개시된 쓰기 동작의 대상인 데이터를 제공하는 구성요소이기 때문이다.
한편, 읽기 동작의 경우, 제 1 턴어라운드 비트 33는 데이터 와이어(132)가 마스터 구성요소(110) 또는 슬레이브 구성요소(121) 중 어느 것도 활동적으로 데이터 와이어(132)상에 비트를 나타내지 않는 고임피던스 상태에서 플로트하게 허용되는 것을 의미하는 하이-제트(high-z)이다. 이는 데이터 전송의 제어가 슬레이브 구성요소로 전해진 것을 나타낸다(도 3a의 라인 302A 및 303A 참조). 이러한 제어의 전송이 적절하며, 이는 슬레이브 구성요소(121)가 상기 마스터 구성요소(110)에 의해 개시된 읽기 동작의 대상인 데이터를 제공하는 구성요소이기 때문이다.
읽기 동작의 경우, 슬레이브 구성요소(121)는 상기 슬레이브 구성요소(121)가 이 단계에서 계속되도록 준비하지 않은 경우 프레임을 중단시키는 기회를 갖는다. 상기 슬레이브 구성요소가 계속 준비하지 못하는 경우 비트 32에 로직 0을 보유한다. 계속 준비하는 경우, 처리가 준비되고 이에 의해 상기 슬레이브 구성요소(110)가 계속 준비하는 것을 통지하는 경우 상기 슬레이브 구성요소(121)는 로직 1을 나타낸다. 이는 상기 슬레이브 구성요소가 당분가 계속 준비하지 못하는 경우 슬레이브 구성요소(121)에 프레임을 중지시킬 기회를 제공한다. 상기 슬레이브 구 성요소에 이용가능한 추가 중단 선택이 응답메세지 비트를 참조로 하기에 설명된다. 쓰기 동작의 경우, 버스 홀드 비트 32는 게런티 로직 1이다. 상기 버스 홀더 비트 32는 도 2의 버스 홀더 비트(208)의 예이다.
읽기 동작의 경우, 슬레이브 구성요소(121)가 비트 홀더 비트 32를 전송한 후에, 상기 슬레이브 구성요소(121)는 8개의 가장 중요한 비트 다음에 게런티 0 비트를 전송한다. 쓰기 동작의 경우, 마스터 구성요소(110)가 비트 홀드 비트 32를 전송한 후에, 상기 마스터 구성요소(110)는 8개의 가장 중요한 비트 다음에 게러티 0 비트를 전송한다. 어느 경우에서나, 8개의 가장 중요한 비트는 비트 31:24로 표시되고, 잇따른 게런티 0 비트는 비트 23으로 표시된다.
읽기 동작의 경우, 슬레이브 구성요소(121)가 게런티 0 비트(23)를 전송한 후에, 상기 슬레이브 구성요소(121)는 8개의 가장 중요한 비트 다음에 또 다른 게런티 0 비트를 전송한다. 쓰기 동작의 경우, 마스터 구성요소(110)가 게런티 0 비트 23을 전송한 후에, 상기 마스터 구성요소(110)는 8개의 가장 중요한 비트 다음에 다른 게런티 0 비트를 전송한다. 어느 경우에서나, 8개의 가장 중요한 비트는 비트 22:15로 표시되는 한편, 다른 게런티 0 비트는 비트 14로 표현된다. 데이터 비트 31:24 및 22:15의 조합이 도 2의 데이터 필드(209)의 예이다.
읽기 동작의 경우, 슬레이브 구성요소(121)가 게런티 0 비트 14를 전송한 후에, 슬레이브 구성요소(121)는 13:06에 해당하는 8비트의 순환중복검사(CRC) 데이터를 전송한다. CRC 비트는 도 2의 CRC 필드(210)의 일예이다. 시작 프레임 비트 58:57 이후 및 CRC 비트 13:06 이전의 모든 비트를 사용하여, 마스터 구성요 소(110) 및 슬레이브 구성요소(121) 모두가 라인 307A에 도시된 바와 같이 CRC 데이터를 계산한다. 마스터 구성요소(110)가 슬레이브 구성요소(121)로부터 다시 CRC 비트 13:06를 수신하는 경우, 상기 마스터 구성요소(110)는 라인 308A에 도시된 바와 같이 마스터 구성요소(110) 및 슬레이브 구성요소(121) 모두에 의해 발생된 CRC 정보를 비교한다. 만일 불일치가 있는 경우, 전송에 있어 오류가 있을 수 있고, 상기 마스터 구성요소(110)는 현재의 프레임이 종료된 후에 다시 프레임을 시작할 수 있다.
쓰기 동작의 경우, 마스터 구성요소(110)가 게런티 0 비트 14를 전송한 후에, 상기 마스터 구성요소(110)는 CRC 비트 13:06를 전송한다. 다시 한번, 마스터 구성요소(110) 및 슬레이브 구성요소(121) 모두가 CRC 데이터를 계산한다. 슬레이브 구성요소(121)가 마스터 구성요소(110)로부터 CRC 비트 13:06를 수신하는 경우, 상기 슬레이브 구성요소(121)는 마스터 구성요소(110) 및 슬레이브 구성요소(121) 모두에 의해 발생된 CRC 정보를 비교한다. 만일 불일치가 있는 경우, 전송에 있어 오류가 있을 수 있고, 마스터 구성요소(110)는 상기 마스터 구성요소(110)가 오류를 통보받은 후, 현재의 프레임이 종료된 후에 다시 프레임을 시작할 수 있다. 어떤 경우, 오류성 쓰기 동작은 심각한 (또는 적어도 유해한) 영향을 끼칠 수 있다. 예컨대, 오류성 쓰기 동작이 레이저 바이어스 전류를 설정하기 위한 것인 경우, 레이저 세기가 너무 강해질 수 있어 이러한 신호 왜곡이 발생할 수 있다. 따라서, 이러한 상황에서는 신뢰할만한 통신이 중요하다. 슬레이브 구성요소(121)는 이와 같은 오류가 검출되는 경우 쓰기 동작을 억제시키기 위해 선택될 수 있다.
CRC 비트 13:06 다음에, 제 2 턴어라운드 비트 05가 있다. 이러한 제 2 턴어라운드 비트는 도 2의 제 2 턴어라운드 필드(211)의 예이다. 이러한 턴어라운드 동작은 제어가 아직 없는 경우 데이터 와이어(132)의 제어가 슬레이브 구성요소(121)에 주어지게 한다. 이는 슬레이브 구성요소(121)가 마스터 구성요소(110)로 다시 신뢰 정보를 제공하게 한다.
읽기 동작의 경우, 데이터 와이어(132)의 제어가 이미 제 1 턴어라운드 비트를 사용하여 슬레이브 구성요소(121)에 전해졌다. 따라서, 이러한 제 2 턴어라운드 비트는 데이터 와이어(132)의 제어에 있어 어떠한 변화도 나타내지 않는 로직 0이다. 한편, 쓰기 동작의 경우, 데이터 와이어(132)의 제어가 이전에 제 1 턴어라운드 비트를 사용하여 슬레이브 구성요소(121)에 주어지지 못했다. 따라서, 데이터 와이어(132)는 슬레이브 구성요소(121)로 데이터 와이어(132)의 제어 전달을 나타내는 고임피던스 상태로 플로트되게 한다. 따라서, 제 2 턴어라운드 비트 05 다음에, 슬레이브 구성요소(121)는 동작이 읽기 동작인지 또는 쓰기 동작인지에 무관하게 데이터 와이어(110)에 대한 제어를 갖는다.
제 2 턴어라운드 비트 05 다음에, 슬레이브 구성요소는 응답메세지 비트 04를 나타내고, 이는 도 2의 응답메세지 필드 212의 예이다. 이 응답메세지 비트는 동작이 성공적인지 여부를 나타낼 수 있다. 이 경우, 로직 1은 동작의 성공적인 완료를 의미한다. 슬레이브 구성요소(121)가 너무 바빠서 마스터 구성요소(110)에 응답하지 못했다면, 슬레이브 구성요소는 응답메세지 비트(104)에 대해 로직 0을 나타낼 수 있으며, 이에 의해 마스터 구성요소(110)가 프레임을 재개하게 한다. 따라 서, 응답메세지 비트 03 및 비트 홀드 비트 32는 슬레이브 구성요소(121)가 요청에 응답할 수 없는 상황을 어드레스하는 방법을 제공한다.
그런 후, 슬레이브 구성요소(121)는 게런티 0 비트 03 다음에 오류 비트 02를 나타내며, 이는 도 2의 오류필드(213)의 예이다. 오류 필드는 CRC 검사에서 오류 및/또는 프로토콜 위반이 있었는지 여부(예컨대, 로직 0이 나타나야 하는 곳에 로직 1이 검출됨)를 나타낼 수 있다. 읽기 동작의 경우, 마스터 구성요소는 이미 이러한 결정을 하는데 충분한 CRC 데이터의 소유 상태에 있게 된다. 그러나, 쓰기 동작의 경우, 슬레이브 구성요소(121)는 CRC 데이터를 비교하는 구성요소이다. 따라서, 이 때 슬레이브 구성요소(121)는 마스터 구성요소(110)에게 CRC 데이터에서의 어떤 불일치를 통보한다. 불일치가 프레임을 재개하는 마스터 구성요소(110)에서 발생될 수 있다. 프레임에 CRC 및 응답메세지 정보가 있음으로 해서 마스터 구성요소(110)와 슬레이브 구성요소(120) 간에 더 신뢰할 수 있는 통신을 가능하게 한다.
그런 후, 슬레이브 구성요소(121)는 2개의 종료 프레임 비트 01:00를 나타내며, 이는 프레임의 종료를 나타낸다. 제 1 비트 01은 로직 1이고, 이는 데이터 버스가 즉시 로직 1이게 한다. 제 2 비트에서, 데이터 버스(132)는 다음 프레임이 시작하도록 준비하기 위해 고임피던스 상태에서 플로트하게 한다. 제 1 비트 01이 로직 0이었다면, 약한 풀업 저항이 로직 1로 해석될 수 있는 전압 레벨까지 데이터 와이어(132)를 끌어올리게 하는데 소정의 시간이 걸리 수 있다. 따라서, 제 1 비트 01를 로직 1로 설정하는 것은 다음 프레임이 곧 시작될 수 있어, 성능을 향상시 키게 하는 것을 의미한다.
도 3b는 동작이 확장 필드를 사용하지 않으나 CRC와 응답메세지를 사용하여 쓰거나 읽을 수 있는 예시적인 프레임을 도시한 것이다. 도 3b의 프레임은 동작이 확장 필드를 사용하지 않고 쓰거나 읽을 수 있는 것을 제외하고는 도 3a에 대해 상술한 프레임과 유사하다. 따라서, 도 3a의 비트 50:42가 도 3b에서는 빠져있고 이에 따라 상기 비트는 다시 번호매겨진다.
도 3c는 동작이 확장 필드를 사용하지 않고 그리고 CRC와 응답메세지를 사용하지 않으며 쓰거나 읽을 수 있는 예시적인 프레임을 도시한 것이다. 도 3c의 프레임은 동작이 확장 필드를 사용하지 않고 쓰거나 읽을 수 있는 것을 제외하고는 도 3a에 대해 상술한 프레임과 유사하다. 따라서, 도 3a의 비트 50:42가 도 3b에서 빠져있다. 또한, 프레임내에 신뢰 정보가 없다. 이에 따라, 도 3a의 비트 13:02가 도 3c에서 빠져있다. 도 3a에 있는 비트의 도 3c에서는 없기 때문에 도 3c에 있는 나머지 비트를 다시 번호매겨진다.
도 4는 수행되는 동작을 수용하기 위해 게런티 헤더 프레임을 동적으로 조절하는 방법의 흐름도(400)를 도시한 것이다. 이 방법의 몇몇 태양이 상술되었으나, 흐름도를 참조로 더 구체적인 내용을 제공한다.
동작이 슬레이브 구성요소상에서 수행되는 것으로 판단될 때(동작 401), 마스터 구성요소는 데이터 와이어를 통해 대응하는 프레임의 적어도 일부분을 슬레이브 구성요소로 전송한다(동작 402). 동시에, 마스터 구성요소는 클럭 와이어상에 클럭 신호를 나타낸다. 마스터 구성요소는 동작이 슬레이브 구성요소상에서 수행되 는 것으로 판단할 때마다 상기 슬레이브 구성요소와 동일한 구성요소이거나 다른 슬레이브 구성요소가 이전에 통신되었는지 여부에 대해 검출 및 전송을 반복한다.
그러나, 프레임 구조 자체는 수행되는 동작에 따라 (즉, 마스터 구성요소에 의해 프레임에서 식별된 동작 코드에 따라) 변할 수 있다. 예컨대, 한 프레임은 어떤 유용하며 공통으로 인식된 정보(예컨대, 기본 어드레스 필드를 초과하는 확장 어드레스 정보)를 포함하는 확장 필드(도 3a 참조)를 포함할 수도 있다. 한 프레임은 (순환중복검사 필드, 응답메세지 필드 및/또는 오류 필드와 같은) 신뢰 필드(도 3a 및 도 3b 참조)를 포함할 수 있는 반면에, 또 다른 프레임(도 3c 참조)은 포함하지 않을 수 있다.
따라서, 프레임의 구조는 현재의 환경에 따라 동적으로 변경될 수 있다. 신뢰에 대한 필요가 대역폭을 유지하기 위한 필요보다 더 큰 경우, 신뢰 필드가 포함될 수 있다. 확장 메모리 용량을 가지고/갖거나 다른 동작 타입이 수행되어야 하는 슬레이브 구성요소와 통신하는 경우, 확장 필드가 포함될 수 있다. 본 발명의 기본 원리를 기술한, 특정한 예시적인 환경을 설명할 것이나, 본 발명은 이 예시적인 환경에 결코 국한되지 않는다.
도 5는 본 발명의 원리가 이용될 수 있는 레이저 송신기/수신기(500)를 도시한 것이다. 레이저 송신기/수신기(500)가 일부 상세하게 설명되는 한편, 레이저 송신기/수신기(500)는 단지 예로서 기술되며 본 발명의 범위를 제한하려는 것이 아니다. 본 발명의 원리는 온도, 전압공급 및 처리변동을 고려하여 (레이저 바이어스 전류, 레이저 변조와 같이) 송신기/수신기(500)의 동작에 중요한 레지스터 값의 더 효율적이고 정확한 조정을 가능하게 한다. 이는 더 빠른 비트율 전송에 점점 더 중요해지게 된다. 따라서, 본 발명의 원리는 1G, 2G, 4G, 10G 및 더 높은 대역폭의 광섬유 채널에 적합하다. 더욱이, 본 발명의 원리는 제한없이 XFP, SFP, 및 SFF와 같은 임의의 폼팩터(form factor)의 레이저 송신기/수신기에 구현될 수 있다. 상기를 포함하나, 본 발명의 원리는 레이저 송수신기 환경에 전혀 국한되지 않는다.
레이저 송신기/수신기(500)는 수신기(501)를 사용하여 광섬유(510A)로부터 광신호를 수신한다. 수신기(501)는 광신호를 전기신호로 변환시키고 상기 전기신호를 후치증폭기(502)에 제공한다. 후치증폭기(502)는 상기 신호를 증폭시키고 상기 증폭된 신호를 화살표 502A로 나타낸 바와 같이 호스트에 제공한다.
레이저 송신기/수신기(500)는 광섬유(510B)로의 전송을 위해 호스트로부터 전기 신호를 또한 수신할 수 있다. 특히, 레이저 드라이버(503)는 화살표 503A에 의해 표시된 바와 같이 전기 신호를 수신하고, 송신기(504)가 상기 호스트에 의해 제공된 전기신호에 정보를 나타내는 광신호를 상기 광섬유(510B)로 방출하게 하는 신호와 함께 상기 송신기(504)(즉, 레이저)를 구동시킨다.
수신기(501), 후치증폭기(502), 레이저 드라이버(513) 및 송신기(504)의 기능은 많은 요인들로 인해 동적으로 가변될 수 있다. 예컨대, 온도변화, 전력 변동 및 피드백 조건이 이들 구성요소의 성능에 각각 영향을 끼칠 수 있다. 따라서, 레이저 송신기/수신기(500)는 온도 및 전압 상태를 평가하는 컨트롤 칩(505)을 포함하고 (화살표 505A로 표시된 바와 같이) 후치증폭기(502)와 (화살표 505B로 표시된 바와 같이) 레이저 드라이버(503)로부터 정보를 수신하며, 이는 상기 컨트롤 칩(505)이 동적으로 가변 성능에 반작용을 하게 하고 신호 손실이 있을 때 검출하게 한다.
특히, 컨트롤 칩(505)은 화살표 505A 및 505B로 표시된 바와 같이 후치증폭기(502) 및/또는 레이저 드라이버(503)상의 설정을 조절함으로써 이들 변화에 반작용을 할 수 있다. 이들 설정 조절은 매우 간헐적이며, 이는 상기 조절이 온도 또는 전압 또는 다른 낮은 주파수 변화가 허가될 때만 이루어지기 때문이다. 따라서, 설정 조절은 도 1, 도 2, 및 도 3a 내지 도 3c에 대해 상술한 타입의 게런티 헤더 투와이어 인터페이스(a guaranteed header two-wire interface)에 의해 이루어진다.
컨트롤 칩(505)은, 일실시예에서, 전기적 소거 및 프로그램 가능 읽기전용 기억장치(Electrically Erasable and Programmable Read Only Memory, EEPROM)인 비휘발성 메모리(506)에 대한 접근을 갖는다. 데이터 및 클럭 신호가 직렬클럭신호 (serial clock signals, SCL) 및 직렬데이터라인(serial data line, SDA)을 사용하여 호스트로부터 컨트롤 칩(505)으로 제공될 수 있다. 또한 데이터는 직렬 데이터 신호(SDA)를 사용하여 컨트롤 칩(505)으로부터 호스트로 제공될 수 있어 온도 레벨, 송신기/수신기 전력 레벨 등의 디지털 진단 및 판독을 가능하게 한다.
컨트롤 칩(505)은 아날로그 부분(508)과 디지털 부분 모두를 포함한다. 함께, 이들은 컨트롤 칩이 로직을 디지털적으로 구현하게 하는 한편 또한 아날로그 신호를 사용하여 레이저 송신기/수신기(500)의 나머지와 주로 인터페이스하게 한다. 예컨대, 아날로그 부분(508)은 디지털 아날로그 변환기 및 아날로그 디지털 변환기, (예컨대 이벤트 검출용) 고속 비교기, 전압기반의 리셋 발생기, 전압 제어 기, 전압 표시, 클록 발생기 및 다른 아날로그 부품들을 포함할 수 있다.
도 6은 더 상세하게 컨트롤 칩(505)의 디지털 부분(600)을 도시한 것이다. 예컨대, 타이머 모듈(603)은 디지털 부분에 의해 사용된 다양한 타이밍 신호를 제공한다. 이러한 타이밍 신호는, 예컨대, 프로그래머블 프로세서 타임(programmable processor times)을 포함할 수 있다. 타이머 모듈(602)은 또한 감시 계시자(watchdog timer)로서 동작할 수 있다.
2개의 일반용도의 프로세서(603A 및 603B)도 또한 포함된다. 프로세서는 특정 명령 세트를 따르는 명령어들을 인식하고 쉬프팅(shifting), 브랜칭(branching), 더하기, 빼기, 곱하기, 나누기, 불리안 연산, 비교 연산 등과 같은 통상적인 일반용도의 연산을 수행할 수 있다. 일실시예에서, 일반용도의 프로세서(603A 및 603B)는 각각 16비트 프로세서이며 동일한 구조일 수 있다.
호스트 통신 인터페이스(604)가 레이저 송신기/수신기(500)의 직렬클럭라인(SCL) 및 직렬데이터라인(SDA)을 사용하는 호스트와 통신하는데 사용된다. 외부 장치 인터페이스(605)는 예컨대 후치증폭기(502), 레이저 드라이버(503), 또는 메모리(506)와 같이 레이저 송신기/수신기(500)내의 다른 모듈들과 통신하는데 사용된다.
메모리(606)는 램(Random Access Memory, RAM)일 수 있다. 메모리 컨트롤(607)은 각각의 프로세서(603A 및 603B) 중에서 그리고 호스트 통신 인터페이스(604)와 외부장치 인터페이스(605)와 함께 메모리(606)에 대한 접속을 공유한다. 일실시예에서, 호스트 통신 인터페이스(604)는 직렬 인터페이스 컨트롤러(601A)를 포함하고, 외부 장치 인터페이스(605)는 직렬 인터페이스 컨트롤러(601B)를 포함한다. 2개의 직렬 인터페이스 컨트롤러(601A 및 601B)는 상술한 투와이어 인터페이스를 사용하여 통신할 수 있다. 한 직렬 인터페이스 컨트롤러(예컨대, 직렬 인터페이스 컨트롤러(601B))가 마스터(master) 구성요소인 반면에, 다른 직렬 인터페이스 컨트롤러(예컨대, 직렬 인터페이스 컨트롤러(601A))는 슬레이브(slave) 구성요소이다.
입출력 멀티플렉서(608)는 컨트롤 칩(505)의 다양한 입출력 핀을 컨트롤 칩(505)내의 다양한 구성요소들에 다중화시킨다. 이는 다른 구성요소들이 칩의 현재 동작 환경에 따라 동적으로 핀을 할당하게 이네이블한다. 따라서, 컨트롤 칩(505)상에 이용가능한 핀들이 있기 보다는 컨트롤 칩(505)내에 더 많은 입출력 모드들이 있을 수 있어, 이에 의해 컨트롤 칩(505)의 풋프린트(footprint)를 감소시킬 수 있다.
도 1, 2, 3a, 3b, 3c 및 4에 대해 설명된 본 발명의 원리가 이용될 수 있는 도 5 및 도 6에 대한 특정 환경을 설명하였으나, 이러한 특정 환경은 본 발명의 원리가 이용될 수 있는 무수히 많은 구조 중 단 하나인 것으로 이해될 것이다. 상술한 바와 같이, 본 발명의 원리는 어떤 특정 환경에 국한되지 않도록 의도하고 있다.
본 발명은 기술사상 또는 기본 특징으로부터 벗어남이 없이 다른 특정 형태로 구현될 수 있다. 상술한 실시예는 모든 면에서 단지 예시적이며 제한적이지 않는 것으로 간주되어야 한다. 따라서, 본 발명의 범위는 상술한 설명에 의해서라기 보다는 특허청구범위에 의해 나타내어 진다. 특허청구범위의 의미 및 균등 범위내에 있는 모든 변경들도 본 발명의 범위내에 포함되어져야 한다.
본 발명의 상세한 내용에 포함됨.

Claims (32)

  1. 클럭 와이어 및 데이터 와이어를 통해 하나 이상의 슬레이브 구성요소와 통신하도록 구성되는 마스터 구성요소를 포함하는 시스템에서, 상기 마스터 구성요소가 상기 하나 이상의 슬레이브 구성요소와 통신하는데 사용되는 게런티 헤더 투와이어 인터페이스(guaranteed header two-wire interface)용 프레임 구조를 동적으로 조절하도록 통신하는 방법에 있어서,
    상기 하나 이상의 슬레이브 구성요소 중 제 1 슬레이브 구성요소상에 제 1 동작이 수행되는 것으로 판단하는 과정;
    상기 제 1 동작을 나타내는 제 1 동작 코드(operation code)를 포함하여 상기 하나 이상의 슬레이브 구성요소에 제 1 프레임의 적어도 일부분을 전송하는 과정;
    상기 하나 이상의 슬레이브 구성요소 중 제 2 슬레이브 구성요소상에 제 2 동작이 수행되는 것으로 판단하는 과정; 그리고
    상기 제 2 동작을 나타내는 제 2 동작 코드를 포함하여 상기 하나 이상의 슬레이브 구성요소에 제 2 프레임의 적어도 일부분을 전송하는 과정을 포함하고,
    상기 제 2 프레임은 상기 제 1 프레임에 포함되지 않는 필드를 포함하는 게런티 헤더 투와이어 인터페이스용 프레임 구조를 동적으로 조절하는 통신 방법.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 프레임은 동작이 상기 동일한 슬레이브 구성요소상에서 수행되게 하는 것인 게런티 헤더 투와이어 인터페이스용 프레임 구조를 동적으로 조절하는 통신 방법.
  3. 제 1 항에 있어서,
    상기 제 1 및 제 2 프레임은 동작이 상기 다른 슬레이브 구성요소상에서 수행되게 하는 것인 게런티 헤더 투와이어 인터페이스용 프레임 구조를 동적으로 조절하는 통신 방법.
  4. 제 1 항에 있어서,
    상기 전송과정 동안 상기 클럭 와이어에 클럭 신호를 마스터 구성요소가 나타내는 과정을 더 포함하는 게런티 헤더 투와이어 인터페이스용 프레임 구조를 동적으로 조절하는 통신 방법.
  5. 제 1 항에 있어서,
    상기 제 2 프레임에는 포함되나 상기 제 1 프레임에는 포함되지 않는 상기 필드가 확장동작 코드정보(extended operation code information)를 포함하는 확장 필드를 더 포함하는 게런티 헤더 투와이어 인터페이스용 프레임 구조를 동적으로 조절하는 통신 방법.
  6. 제 1 항에 있어서,
    상기 제 2 프레임에는 포함되나 상기 제 1 프레임에는 포함되지 않는 상기 필드가 상기 제 1 프레임에 포함된 기본 어드레스 필드를 초과하는 확장 어드레스 정보를 포함하는 확장 필드를 더 포함하는 게런티 헤더 투와이어 인터페이스용 프레임 구조를 동적으로 조절하는 통신 방법.
  7. 제 6 항에 있어서,
    상기 제 2 프레임에는 포함되나 상기 제 1 프레임에는 포함되지 않는 상기 필드가 순환중복검사(cyclic redundancy checking, CRC) 정보를 포함하는 순환중복검사 필드를 더 포함하는 게런티 헤더 투와이어 인터페이스용 프레임 구조를 동적으로 조절하는 통신 방법.
  8. 제 7 항에 있어서,
    상기 제 2 프레임에는 포함되나 상기 제 1 프레임에는 포함되지 않는 상기 필드가 동작의 성공적인 완료의 응답메세지를 포함하는 응답메세지 필드를 더 포함하는 게런티 헤더 투와이어 인터페이스용 프레임 구조를 동적으로 조절하는 통신 방법.
  9. 제 8 항에 있어서,
    상기 응답메세지 필드는 상기 슬레이브 구성요소가 여하튼 동작을 억제시키 는 것을 더 나타내는 게런티 헤더 투와이어 인터페이스용 프레임 구조를 동적으로 조절하는 통신 방법.
  10. 제 8 항에 있어서,
    상기 제 2 프레임에는 포함되나 상기 제 1 프레임에는 포함되지 않는 상기 필드는 상기 순환중복검사 정보가 전송시에 오류를 나타내는지 여부에 대한 정보를 포함하는 오류 필드를 더 포함하는 게런티 헤더 투와이어 인터페이스용 프레임 구조를 동적으로 조절하는 통신 방법.
  11. 제 8 항에 있어서,
    상기 제 2 프레임에는 포함되나 상기 제 1 프레임에는 포함되지 않는 상기 필드는 검출된 프로토콜 위반이 있는지 여부를 나타내는 오류 필드를 더 포함하는 게런티 헤더 투와이어 인터페이스용 프레임 구조를 동적으로 조절하는 통신 방법.
  12. 제 7 항에 있어서,
    상기 제 2 프레임에는 포함되나 상기 제 1 프레임에는 포함되지 않는 상기 필드는 상기 순환중복검사 정보가 전송시에 오류를 나타내는지 여부에 대한 정보를 더 포함하는 오류 필드를 더 포함하는 게런티 헤더 투와이어 인터페이스용 프레임 구조를 동적으로 조절하는 통신 방법.
  13. 제 6 항에 있어서,
    상기 제 2 프레임에는 포함되나 상기 제 1 프레임에는 포함되지 않는 상기 필드가 동작의 성공적인 완료의 응답메세지를 포함하는 응답메세지 필드를 더 포함하는 게런티 헤더 투와이어 인터페이스용 프레임 구조를 동적으로 조절하는 통신 방법.
  14. 제 1 항에 있어서,
    상기 제 2 프레임에는 포함되나 상기 제 1 프레임에는 포함되지 않는 상기 필드가 순환중복검사 정보를 포함하는 순환중복검사 필드를 더 포함하는 게런티 헤더 투와이어 인터페이스용 프레임 구조를 동적으로 조절하는 통신 방법.
  15. 제 14 항에 있어서,
    상기 제 2 프레임에는 포함되나 상기 제 1 프레임에는 포함되지 않는 상기 필드가 동작의 성공적인 완료의 응답메세지를 포함하는 응답메세지 필드를 더 포함하는 게런티 헤더 투와이어 인터페이스용 프레임 구조를 동적으로 조절하는 통신 방법.
  16. 제 15 항에 있어서,
    상기 제 2 프레임에는 포함되나 상기 제 1 프레임에는 포함되지 않는 상기 필드는 상기 순환중복검사 정보가 전송시에 오류를 나타내는지 여부 및/또는 검출 된 프로토콜 위반이 있는지 여부에 대한 정보를 더 포함하는 오류 필드를 더 포함하는 게런티 헤더 투와이어 인터페이스용 프레임 구조를 동적으로 조절하는 통신 방법.
  17. 제 14 항에 있어서,
    상기 제 2 프레임에는 포함되나 상기 제 1 프레임에는 포함되지 않는 상기 필드는 상기 순환중복검사 정보가 전송시에 오류를 나타내는지 여부에 대한 정보를 포함하는 오류 필드를 더 포함하는 게런티 헤더 투와이어 인터페이스용 프레임 구조를 동적으로 조절하는 통신 방법.
  18. 제 14 항에 있어서,
    상기 제 2 프레임에는 포함되나 상기 제 1 프레임에는 포함되지 않는 상기 필드가 동작의 성공적인 완료의 응답메세지를 포함하는 응답메세지 필드를 더 포함하는 게런티 헤더 투와이어 인터페이스용 프레임 구조를 동적으로 조절하는 통신 방법.
  19. 마스터 구성요소;
    하나 이상의 슬레이브 구성요소;
    상기 마스터 구성요소와 상기 슬레이브 구성요소 사이에 상호연결된 클럭 와이어; 및
    상기 마스터 구성요소와 상기 슬레이브 구성요소 사이에 상호연결된 데이터 와이어를 구비하고,
    상기 마스터 구성요소는
    상기 하나 이상의 슬레이브 구성요소들 중 제 1 슬레이브 구성요소에 제 1 동작이 수행되는 것으로 판단하는 과정;
    상기 제 1 동작을 나타내는 제 1 동작 코드를 포함하여 상기 하나 이상의 슬레이브 구성요소에 제 1 프레임의 적어도 일부분을 전송하는 과정;
    상기 하나 이상의 슬레이브 구성요소 중 제 2 슬레이브 구성요소상에 제 2 동작이 수행되는 것으로 판단하는 과정; 및
    상기 제 2 동작을 나타내는 제 2 동작 코드를 포함하여 상기 하나 이상의 슬레이브 구성요소에 제 2 프레임의 적어도 일부분을 전송하는 과정을 수행하도록 구성되고,
    상기 제 2 프레임은 상기 제 1 프레임에 포함되지 않은 필드를 포함하는 시스템.
  20. 제 19 항에 있어서,
    상기 제 1 및 제 2 프레임은 동작이 상기 동일한 슬레이브 구성요소에 수행되게 하는 시스템.
  21. 제 19 항에 있어서,
    상기 제 1 및 제 2 프레임은 동작이 다른 슬레이브 구성요소상에 수행되게 하는 것인 시스템.
  22. 제 19 항에 있어서,
    상기 제 2 프레임에는 포함되나 상기 제 1 프레임에는 포함되지 않는 상기 필드가 상기 제 1 프레임에 포함된 기본 어드레스 필드를 초과하는 확장 어드레스 정보를 포함하는 확장 어드레스 데이터 필드를 더 포함하는 시스템.
  23. 제 19 항에 있어서,
    상기 제 2 프레임에는 포함되나 상기 제 1 프레임에는 포함되지 않는 상기 필드가 순환중복검사 정보를 포함하는 순환중복검사 필드를 더 포함하는 시스템.
  24. 제 23 항에 있어서,
    상기 제 2 프레임에는 포함되나 상기 제 1 프레임에는 포함되지 않는 상기 필드는 상기 순환중복검사 정보가 전송시에 오류를 나타내는지 여부에 대한 정보를 포함하는 오류 필드를 더 포함하는 시스템.
  25. 제 19 항에 있어서,
    상기 제 2 프레임에는 포함되나 상기 제 1 프레임에는 포함되지 않는 상기 필드가 동작의 성공적인 완료의 응답메세지를 포함하는 응답메세지 필드를 더 포함 하는 시스템.
  26. 클럭 와이어 및 데이터 와이어를 통해 슬레이브 구성요소에 결합될 때,
    상기 하나 이상의 슬레이브 구성요소 중 제 1 슬레이브 구성요소에 제 1 동작이 수행되는 것으로 판단하는 과정;
    상기 제 1 동작을 나타내는 제 1 동작 코드를 포함하여 상기 하나 이상의 슬레이브 구성요소에 제 1 프레임의 적어도 일부분을 전송하는 과정;
    상기 하나 이상의 슬레이브 구성요소 중 제 2 슬레이브 구성요소상에 제 2 동작이 수행되는 것으로 판단하는 과정; 및
    상기 제 2 동작을 나타내는 제 2 동작 코드를 포함하여 상기 하나 이상의 슬레이브 구성요소에 제 2 프레임의 적어도 일부분을 전송하는 과정을 수행하도록 구성되고,
    상기 제 2 프레임은 상기 제 1 프레임에 포함되지 않은 필드를 포함하는 마스터 구성요소.
  27. 제 26 항에 있어서,
    상기 제 1 및 제 2 프레임은 동작이 상기 동일한 슬레이브 구성요소에서 수행되는 것인 마스터 구성요소.
  28. 제 26 항에 있어서,
    상기 제 1 및 제 2 프레임은 동작이 다른 슬레이브 구성요소에서 수행되는 것인 마스터 구성요소.
  29. 제 26 항에 있어서,
    상기 제 2 프레임에는 포함되나 상기 제 1 프레임에는 포함되지 않는 상기 필드가 상기 제 1 프레임에 포함된 기본 어드레스 필드를 초과하는 확장 어드레스 정보를 포함하는 확장 어드레스 데이터 필드를 더 포함하는 마스터 구성요소.
  30. 제 26 항에 있어서,
    상기 제 2 프레임에는 포함되나 상기 제 1 프레임에는 포함되지 않는 상기 필드가 순환중복검사 정보를 포함하는 순환중복검사 필드를 더 포함하는 마스터 구성요소.
  31. 제 30 항에 있어서,
    상기 제 2 프레임에는 포함되나 상기 제 1 프레임에는 포함되지 않는 상기 필드는 상기 순환중복검사 정보가 전송시에 오류를 나타내는지 여부에 대한 정보를 포함하는 오류 필드를 더 포함하는 마스터 구성요소.
  32. 제 26 항에 있어서,
    상기 제 2 프레임에는 포함되나 상기 제 1 프레임에는 포함되지 않는 상기 필드가 동작의 성공적인 완료의 응답메세지를 포함하는 응답메세지 필드를 더 포함하는 마스터 구성요소.
KR1020067011745A 2003-12-15 2004-12-14 동작 코드에 따라 동적으로 조절될 수 있는 데이터 필드를갖는 투와이어 인터페이스 KR100766031B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US53006703P 2003-12-15 2003-12-15
US60/530,067 2003-12-15
US10/814,024 US7304950B2 (en) 2003-12-15 2004-03-31 Two-wire interface having dynamically adjustable data fields depending on operation code
US10/814,024 2004-03-31

Publications (2)

Publication Number Publication Date
KR20060097760A true KR20060097760A (ko) 2006-09-15
KR100766031B1 KR100766031B1 (ko) 2007-10-12

Family

ID=34657338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067011745A KR100766031B1 (ko) 2003-12-15 2004-12-14 동작 코드에 따라 동적으로 조절될 수 있는 데이터 필드를갖는 투와이어 인터페이스

Country Status (5)

Country Link
US (1) US7304950B2 (ko)
EP (1) EP1697849A4 (ko)
JP (1) JP2007515143A (ko)
KR (1) KR100766031B1 (ko)
WO (1) WO2005059763A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130109791A (ko) * 2012-03-28 2013-10-08 삼성전자주식회사 반도체 패키지

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7418210B2 (en) * 2004-03-05 2008-08-26 Finisar Corporation Programmable transition time adjustment mechanism
US7634197B2 (en) * 2005-01-12 2009-12-15 Finisar Corporation Compensation for temperature and voltage effects when monitoring parameters in a transceiver module
CN1941015B (zh) * 2005-09-30 2011-08-24 西门子（中国）有限公司 一种分布式监控方法
PL2927815T3 (pl) * 2008-05-21 2017-11-30 Hewlett-Packard Development Company, L.P. Wielopunktowa szyna szeregowa z wykrywaniem położenia i sposób wykrywania położenia
JP5413060B2 (ja) * 2009-08-28 2014-02-12 富士通株式会社 メモリ診断方法及びメモリ回路
FR2952463B1 (fr) 2009-11-06 2012-12-21 Somfy Sas Communication d'ordres dans un reseau domotique et entre reseaux domotiques.
FR2952462B1 (fr) 2009-11-06 2011-12-09 Somfy Sas Communication d'ordres dans un reseau domotique et entre reseaux domotiques.
JP2011160353A (ja) * 2010-02-03 2011-08-18 Nec Access Technica Ltd 通信システム、通信装置、及び通信方法
US9454504B2 (en) 2010-09-30 2016-09-27 Hewlett-Packard Development Company, L.P. Slave device bit sequence zero driver
GB2541772B (en) * 2015-05-21 2019-12-25 Cirrus Logic Int Semiconductor Ltd Synchronous differential signaling protocol
US9990316B2 (en) 2015-09-21 2018-06-05 Qualcomm Incorporated Enhanced serial peripheral interface
JP6880854B2 (ja) * 2017-03-14 2021-06-02 オムロン株式会社 電気機器および受信機器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1274928A (en) * 1986-05-28 1990-10-02 Hirotoshi Shirasu Method and system for bidirectionally transmitting data
US6338150B1 (en) 1997-05-13 2002-01-08 Micron Technology, Inc. Diagnostic and managing distributed processor system
US6270415B1 (en) * 1997-08-15 2001-08-07 Guillemot Corporation Method for bi-directional data communication in a digital game port
US6597693B1 (en) * 1999-05-21 2003-07-22 Advanced Micro Devices, Inc. Common scalable queuing and dequeuing architecture and method relative to network switch data rate
WO2001079962A2 (en) * 2000-04-13 2001-10-25 Stratus Technologies International, S.A.R.L. Fault-tolerant maintenance bus, protocol, and method for using the same
KR100439225B1 (ko) * 2000-07-13 2004-07-05 엘지전자 주식회사 고속 데이터의 오류 검증회로
US7072360B2 (en) * 2000-09-22 2006-07-04 Narad Networks, Inc. Network architecture for intelligent network elements
GB0112017D0 (en) * 2001-05-17 2001-07-11 Koninkl Philips Electronics Nv Wireless master-slave distributed communications network
JP2003216343A (ja) * 2002-01-22 2003-07-31 Mitsubishi Electric Corp マイクロコンピュータシステムおよびそのデータアクセス方法
JP2003308288A (ja) * 2002-04-18 2003-10-31 Mitsubishi Electric Corp マイクロコンピュータシステム
US7139613B2 (en) 2002-09-25 2006-11-21 Medtronic, Inc. Implantable medical device communication system with pulsed power biasing
GB2401207B (en) 2003-04-30 2006-11-22 Agilent Technologies Inc Master slave arrangement

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130109791A (ko) * 2012-03-28 2013-10-08 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
EP1697849A4 (en) 2007-12-05
US20050132114A1 (en) 2005-06-16
US7304950B2 (en) 2007-12-04
KR100766031B1 (ko) 2007-10-12
EP1697849A1 (en) 2006-09-06
JP2007515143A (ja) 2007-06-07
WO2005059763A1 (en) 2005-06-30

Similar Documents

Publication Publication Date Title
US8667194B2 (en) Two-wire interface in which a master component monitors the data line during the preamble generation phase for synchronization with one or more slave components
KR100766031B1 (ko) 동작 코드에 따라 동적으로 조절될 수 있는 데이터 필드를갖는 투와이어 인터페이스
JP4421649B2 (ja) 集積化後置増幅器、レーザ・ドライバおよびコントローラ
US7765348B2 (en) Configurable two-wire interface module
US8225024B2 (en) Use of a first two-wire interface communication to support the construction of a second two-wire interface communication
CN100557582C (zh) 在消息接收期间阻止发送的系统、方法和设备
US7908406B2 (en) Interface architecture for facilitating communication regardless of protocol
US20060239690A1 (en) Changing transceiver module device addresses using a single host interface
US7356681B2 (en) Transient transceiver clock configuration
JP2012085359A (ja) 電力消費を低下させ、製造コストを低下させ、送信効率を増大させるために、二つの給電ピンと一つのステータスピンとを用いた光受信器を有する送信ネットワーク
US7657680B2 (en) Multiple bus interface control using a single controller
EP3246823B1 (en) Optical module and transmitting data in optical module
US7802124B2 (en) Microcode configurable frequency clock
US7287208B2 (en) Two-wire interface having embedded per frame reliability information
CN111026691A (zh) 基于apb总线的owi通讯设备
US7657186B2 (en) Consistency checking over internal information in an optical transceiver
JPH02285748A (ja) 光ファイバ用伝送制御装置
CN107147437A (zh) 光纤通信方法及设备
CN112765065B (zh) 主从系统及其数据传输方法
KR19980026617A (ko) 직렬 데이터 통신 시스템
CN112527721A (zh) 一种集成电路总线接口控制装置、方法以及系统
JP4591660B2 (ja) 赤外線通信制御装置及び電力量計
JP2695847B2 (ja) ループ式通信装置
TW202246972A (zh) Rs-485電路與通訊系統
CN1567185A (zh) 可编程逻辑控制器微处理器间的数据传输方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130926

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee