KR20060095995A - Production method of a capacitor - Google Patents

Production method of a capacitor Download PDF

Info

Publication number
KR20060095995A
KR20060095995A KR1020067005963A KR20067005963A KR20060095995A KR 20060095995 A KR20060095995 A KR 20060095995A KR 1020067005963 A KR1020067005963 A KR 1020067005963A KR 20067005963 A KR20067005963 A KR 20067005963A KR 20060095995 A KR20060095995 A KR 20060095995A
Authority
KR
South Korea
Prior art keywords
capacitor
manufacturing
conductor
capacitor according
semiconductor
Prior art date
Application number
KR1020067005963A
Other languages
Korean (ko)
Other versions
KR101043935B1 (en
Inventor
카즈미 나이토
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20060095995A publication Critical patent/KR20060095995A/en
Application granted granted Critical
Publication of KR101043935B1 publication Critical patent/KR101043935B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G9/00Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004Details
    • H01G9/07Dielectric layers

Abstract

The present invention relates to a method for producing a capacitor comprising, as one electrode, an electric conductor having formed on the surface thereof a dielectric layer and, as the other electrode, a semiconductor layer formed on the electric conductor by energization using the electric conductor as the anode, wherein fine protrusions are formed on the dielectric layer before energization; a capacitor produced by the method thereof having a good capacitance appearance factor and a low ESR; and an electronic circuit and an electronic device using the capacitor.

Description

콘덴서의 제조방법{PRODUCTION METHOD OF A CAPACITOR}Production Method of Capacitor {PRODUCTION METHOD OF A CAPACITOR}

본 발명은 용량출현율이 양호하고 저ESR인 콘덴서에 관한 것이다.The present invention relates to a capacitor having a good capacity emergence rate and low ESR.

개인용 컴퓨터 등에 중앙처리장치(CPU)에 관련된 회로에 사용되는 콘덴서는 전압의 변동을 억제하고 높은 리플(ripple)전류의 통과시에 열의 발생을 저하시키기 위해 고용량 및 저ESR(등가직렬저항)을 갖는 것이 요구된다. 일반적으로는 알루미늄 또는 탄탈륨 고체 전해 콘덴서가 사용된다.Condensers used in circuits related to central processing units (CPUs), such as personal computers, have high capacity and low ESR (equivalent series resistance) to suppress voltage fluctuations and reduce the generation of heat during the passage of high ripple currents. Is required. Generally, aluminum or tantalum solid electrolytic capacitors are used.

고체 전해 콘덴서는 표면층에 미세기공을 갖는 알루미늄 박이나 내부에 미세기공을 갖는 탄탈륨 분말 소결체를 한 쪽의 전극(도전체)으로서 제공하고, 상기 전극의 표면층상에 형성된 유전체층 및 상기 유전체층상에 형성된 다른 쪽의 전극(보통 반도체층)으로 구성되어 있다.The solid electrolytic capacitor provides an aluminum foil having micropores in the surface layer or a tantalum powder sintered body having micropores therein as one electrode (conductor), and the dielectric layer formed on the surface layer of the electrode and the other formed on the dielectric layer. It consists of an electrode (usually a semiconductor layer) of the side.

유전체층상에 형성된 반도체층의 비율은, 반도체 대신에 전해액을 함침시켰을 때에 출현하는 용량을 100%로 가정하여, 반도체층이 형성될 때에 용량의 비(백분율)로 정의되는 함침율로 나타낸다.The ratio of the semiconductor layer formed on the dielectric layer is represented by the impregnation rate defined by the ratio (percentage) of the capacity when the semiconductor layer is formed, assuming that the capacity that appears when the electrolyte solution is impregnated instead of the semiconductor is 100%.

유전체층상에 반도체층을 형성하는 방법 중의 하나는 통전에 의해 반도체층을 형성하는 방법이다. 예를 들면 직류 통전에 의해 금속 산화물을 형성하는 방법(일본 특허 제1,985,056호 공보), 교류 통전에 의해 도전성 화합물을 함유하는 반도 체층을 얻는 방법(일본 특허 제2,826,341호 공보), 직류 통전에 의해 이전에 형성된 화학 중합층상에 도전성 화합물을 함유하는 반도체층을 얻는 방법(일본 특허 제3,284,993호 공보), 또는 이전에 형성된 화학 중합층상에 별도로 준비된 외부전극을 접촉시키고 직류 통전에 의해 도전성 폴리머를 함유하는 반도체층을 얻는 방법(일본 특허 제1,988,457호 공보)을 들 수 있다.One method of forming a semiconductor layer on a dielectric layer is a method of forming a semiconductor layer by energization. For example, a method of forming a metal oxide by direct current energization (Japanese Patent No. 1,985,056), a method of obtaining a semiconductor layer containing a conductive compound by alternating current energization (Japanese Patent No. 2,826,341), and a transfer by direct current energization (Method of Japanese Patent No. 3,284,993) or a semiconductor containing a conductive polymer by direct current contacting an external electrode prepared separately on a previously formed chemical polymerization layer. The method of obtaining a layer (Japanese Patent No. 1,988,457) is mentioned.

일본 특허 제1,985,056호 공보 및 제2,826,341호 공보의 방법에 따르면, ESR은 양호하지만, 반도체층을 형성하는데 장시간이 필요하고 통상의 시간내에 함침율을 증가시킬 수 없다.According to the methods of Japanese Patent Nos. 1,985,056 and 2,826,341, ESR is good, but a long time is required to form a semiconductor layer and the impregnation rate cannot be increased within a normal time.

일본 특허 제2,826,341호 공보의 방법으로는 공업적인 규모로 여러 도전체에 동시에 반도체층을 형성하기 위해 대전극을 필요로 하지만, 반도체층이 대전극에도 부착한다고 결점이 있다.The method of Japanese Patent No. 2,826,341 requires a counter electrode to form a semiconductor layer simultaneously on several conductors on an industrial scale, but has a drawback that the semiconductor layer also adheres to the counter electrode.

또한, 일본 특허 제3,284,993호 공보 및 제1,988,457호 공보의 방법으로는 여러 도전체에 동시에 반도체층을 형성하는 경우에 이들 방법을 적용하면, 화학 중합층의 방해에 의한 통전에 의해 일부 도전체상에 반도체층이 잘 형성되지 않고, 반도체층이 잘 형성되는 경우에도 함침율은 크지만, 화학중합층이 형성되기 때문에 양호한 ESR값이 얻어지지 않는 결점이 있다.In addition, in the methods of Japanese Patent Nos. 3,284,993 and 1,988,457, when these methods are applied to simultaneously form a semiconductor layer on several conductors, the semiconductor layer is formed on some conductors by energization caused by interference of the chemically polymerized layer. Although the impregnation rate is large even when the layer is not well formed and the semiconductor layer is well formed, there is a disadvantage that a good ESR value cannot be obtained because the chemical polymerization layer is formed.

따라서, ESR이 개선되고 용량이 증가된 콘덴서의 제조방법이 요구되고 있다.Therefore, there is a need for a method of manufacturing a capacitor with improved ESR and increased capacity.

본 발명자들은 이들 문제를 해결하기 위해 예의 검토한 결과, 화학중합층을 형성하지 않고 유전체상에 특이한 미소돌기를 형성하여 이러한 문제를 해결할 수 있다는 것을 찾아내었다. 본 발명은 이 발견을 기초하여 완성되었다.The present inventors have diligently studied to solve these problems, and have found that such a problem can be solved by forming a unique microprojection on the dielectric without forming a chemical polymerization layer. The present invention has been completed based on this finding.

즉, 본 발명은 하기 콘덴서의 제조방법 및 그 제조방법에 의해 제조된 콘덴서에 관한 것이다.That is, this invention relates to the manufacturing method of the following capacitor, and the capacitor manufactured by the manufacturing method.

1. 표면에 유전체층을 형성한 도전체를 한쪽의 전극으로, 도전체를 양극으로 사용한 통전에 의해 도전체상에 형성된 반도체층을 다른 쪽의 전극으로 포함하는 제조방법으로, 통전전에 유전체층상에 미소돌기를 형성하는 콘덴서의 제조방법.1. A manufacturing method comprising a semiconductor layer formed on a conductor by an electric current using a conductor having a dielectric layer formed on its surface as an electrode, and an electrode formed on the conductor by an electric current. Method of manufacturing a capacitor to form a.

2. 1에 있어서, 미소돌기는 섬 형상 및/또는 깃털 형상인 콘덴서의 제조방법.2. The method for producing a capacitor according to 1, wherein the minute protrusions are island shape and / or feather shape.

3. 1 또는 2에 있어서, 미소돌기의 폭이 0.1~60nm인 콘덴서의 제조방법.3. The manufacturing method of the capacitor | condenser of 1 or 2 whose width | variety of a microprotrusion is 0.1-60 nm.

4. 1 내지 3 중 어느 하나에 있어서, 도전체의 외부면 및 외부면으로부터 10㎛이내에 내부 기공 표면상에 대부분의 미소돌기가 존재하는 콘덴서의 제조방법.4. The method for producing a capacitor according to any one of items 1 to 3, wherein most of the micro projections are present on the inner pore surface within 10 µm from the outer surface and the outer surface of the conductor.

5. 1 내지 4 중 어느 하나에 있어서, 미소돌기는 금속 산화물, 금속염, 전이원소 함유 무기화합물, 전이원소 함유 유기 화합물 및 폴리머 화합물로부터 선택된 1종 이상인 콘덴서의 제조방법.5. The method for producing a capacitor according to any one of 1 to 4, wherein the minute protrusions are at least one selected from metal oxides, metal salts, transition element-containing inorganic compounds, transition element-containing organic compounds, and polymer compounds.

6. 1에 있어서, 도전체는 금속, 무기 반도체, 유기 반도체 및 탄소, 또는 그 혼합물로부터 선택된 1종 이상인 콘덴서의 제조방법.6. The method for producing a capacitor according to 1, wherein the conductor is at least one selected from metals, inorganic semiconductors, organic semiconductors and carbon, or mixtures thereof.

7. 1 내지 6 중 어느 하나에 있어서, 도전체는 금속, 무기 반도체, 유기 반도체 및 탄소, 또는 그 혼합물로부터 선택된 1종 이상을 표면층으로 갖는 적층체인 콘덴서의 제조방법.7. The method for producing a capacitor according to any one of 1 to 6, wherein the conductor is a laminate having at least one selected from a metal, an inorganic semiconductor, an organic semiconductor and carbon, or a mixture thereof as a surface layer.

8. 1에 있어서, 유전체층은 금속 산화물로부터 선택된 1종인 콘덴서의 제조방법.8. The method of manufacturing a capacitor according to 1, wherein the dielectric layer is one kind selected from metal oxides.

9. 8에 있어서, 유전체층은 Ta2O5, Al2O3, TiO2 및 Nb2O5 등의 금속 산화물로부터 선택된 1종 이상을 주성분으로 하는 콘덴서의 제조방법.9. The method of manufacturing a capacitor according to 9. 8, wherein the dielectric layer has at least one selected from metal oxides such as Ta 2 O 5 , Al 2 O 3 , TiO 2, and Nb 2 O 5 .

10. 1에 있어서, 반도체층은 유기반도체층 및 무기반도체층으로부터 선택된 1종 이상인 콘덴서의 제조방법.10. The method of manufacturing a capacitor according to 1 1, wherein the semiconductor layer is at least one selected from an organic semiconductor layer and an inorganic semiconductor layer.

11. 10에 있어서, 유기 반도체는 벤조피롤린 4량체 및 클로라닐로 이루어지는 유기반도체, 테트라티오테트라센을 주성분으로 하는 유기반도체, 테트라시아노퀴노디메탄을 주성분으로 하는 유기반도체 및 하기 식(1) 또는 식(2)으로 나타낸 반복단위를 함유하는 폴리머에 도펀트를 도핑하여 얻어진 도전성 폴리머를 주성분으로 하는 유기반도체로부터 선택된 1종 이상인 콘덴서의 제조방법:11. The organic semiconductor according to 11. 10 is an organic semiconductor consisting of benzopyrroline tetramer and chloranyl, an organic semiconductor having tetrathiotetracene as a main component, an organic semiconductor having tetracyanoquinomimethane as a main component, and the following formula (1) Or a method for producing a capacitor of at least one type selected from organic semiconductors containing a conductive polymer as a main component obtained by doping a polymer containing a repeating unit represented by formula (2):

Figure 112006021401503-PCT00001
Figure 112006021401503-PCT00001

여기서 R1~R4 각각은 독립적으로 수소원자, 탄소수 1~6의 알킬기 또는 탄소수 1~6의 알콕시기를 나타내고, X는 산소원자, 황원자 또는 질소원자를 나타내고, R5는 X가 질소원자인 경우에만 존재하며, 수소원자 또는 탄소수 1~6의 알킬기를 나타내고, R1 및 R2, R3 및 R4의 각각은 서로 결합되어 환구조를 형성해도 좋다.Wherein R 1 to R 4 each independently represent a hydrogen atom, an alkyl group having 1 to 6 carbon atoms or an alkoxy group having 1 to 6 carbon atoms, X represents an oxygen atom, a sulfur atom or a nitrogen atom, and R 5 represents only when X is a nitrogen atom It exists and represents a hydrogen atom or a C1-C6 alkyl group, and each of R <1> and R <2> , R <3> and R <4> may combine with each other, and may form ring structure.

12. 11에 있어서, 식(1)으로 나타낸 반복단위를 함유하는 도전성 폴리머는 하기 식(3)으로 나타낸 구조단위를 반복단위로 함유하는 도전성 폴리머인 콘덴서의 제조방법:The manufacturing method of the capacitor | condenser of 12.11 whose conductive polymer containing the repeating unit represented by Formula (1) is a conductive polymer containing the structural unit represented by following formula (3) as a repeating unit:

Figure 112006021401503-PCT00002
Figure 112006021401503-PCT00002

여기서 R6 및 R7의 각각은 독립적으로 수소원자, 선형 또는 분기상, 탄소수 1~6의 포화 또는 불포화 알킬기, 또는 알킬기가 임의의 위치에서 서로 결합되는 경우, 2개의 산소원자를 함유하는, 적어도 하나의 5-, 6-, 또는 7원환 포화 탄화수소 환구조를 형성하기 위한 치환기를 나타내고, 환구조는 치환되어도 좋은 비닐렌 결합을 갖는 구조 및 치환되어도 좋은 페닐렌 구조를 들 수 있다.Wherein each of R 6 and R 7 independently contains a hydrogen atom, a linear or branched phase, a saturated or unsaturated alkyl group having 1 to 6 carbon atoms, or two oxygen atoms when the alkyl group is bonded to each other at any position; Substituents for forming one 5-, 6- or 7-membered ring saturated hydrocarbon ring structure are shown, and the ring structure may include a structure having a vinylene bond which may be substituted and a phenylene structure which may be substituted.

13. 11에 있어서, 도전성 폴리머는 폴리아닐린, 폴리옥시페닐렌, 폴리페닐렌 술피드, 폴리티오펜, 폴리푸란, 폴리피롤, 폴리메틸피롤, 및 치환유도체 및 그 코폴리머로부터 선택된 콘덴서의 제조방법.13. The method of claim 11 wherein the conductive polymer is selected from polyaniline, polyoxyphenylene, polyphenylene sulfide, polythiophene, polyfuran, polypyrrole, polymethylpyrrole, and substituted derivatives and copolymers thereof.

14. 12 또는 13에 있어서, 도전성 폴리머는 폴리(3,4-에틸렌디옥시티오펜)인 콘덴서의 제조방법.14. The method for producing a capacitor according to 12 or 13, wherein the conductive polymer is poly (3,4-ethylenedioxythiophene).

15. 10에 있어서, 무기 반도체는 이산화 몰리브덴, 이산화 텅스텐, 이산화 납 및 이산화 망간으로부터 선택된 1종 이상인 콘덴서의 제조방법.15. The method for producing a capacitor according to 10, wherein the inorganic semiconductor is at least one selected from molybdenum dioxide, tungsten dioxide, lead dioxide and manganese dioxide.

16. 10에 있어서, 반도체의 전도도는 10-2~103S/cm인 콘덴서의 제조방법.16. The method of manufacturing a capacitor according to 10, wherein the conductivity of the semiconductor is 10 −2 to 10 3 S / cm.

17. 1 내지 16 중 어느 하나에 기재된 제조방법으로 제조된 콘덴서.17. The capacitor manufactured by the manufacturing method in any one of 1-16.

18. 17에 있어서, 반도체의 함침율은 85% 이상인 콘덴서.18. The capacitor of 17, wherein the impregnation rate of the semiconductor is at least 85%.

19. 17 또는 18에 기재된 콘덴서를 사용한 전자회로.19. An electronic circuit using the capacitor described in 17 or 18.

20. 17 또는 18에 기재된 콘덴서를 사용한 전자기기.20. Electronic equipment using the capacitor of 17 or 18.

본 발명의 콘덴서의 제조방법 및 콘덴서의 실시형태가 후술된다.The manufacturing method of the capacitor | condenser of this invention, and embodiment of a capacitor | condenser are mentioned later.

본 발명에 사용된 도전체의 예로는 금속, 무기 반도체, 유기반도체 및 탄소, 그 혼합물, 또는 표면층으로 이러한 도전체를 적층하여 얻어진 적층체로부터 선택된 1종 이상을 들 수 있다.Examples of the conductor used in the present invention include at least one selected from a laminate obtained by laminating such a conductor with a metal, an inorganic semiconductor, an organic semiconductor and carbon, a mixture thereof, or a surface layer.

무기반도체의 예로는 이산화납, 이산화 몰리브덴, 이산화 텅스텐, 일산화 니오븀, 이산화 주석 및 일산화 지르코늄 등의 금속 산화물을 들 수 있다. 유기 반도체의 예로는 폴리피롤, 폴리티오펜, 폴리아닐린 및 이러한 폴리머 골격을 갖는 치환체 또는 코폴리머 등의 도전성 폴리머, 테트라시아노퀴노디메탄 및 테트라티오테트라센의 착체, 및 테트라시아노퀴노디메탄(TCNQ)염 등의 저분자 착체를 들 수 있다. 표층으로 도전체를 적층하여 얻어진 적층체의 예로는 종이, 절연성 폴리머, 유리 등에 상기 기재된 도전체를 적층한 적층체를 들 수 있다. Examples of the inorganic semiconductors include metal oxides such as lead dioxide, molybdenum dioxide, tungsten dioxide, niobium monoxide, tin dioxide and zirconium monoxide. Examples of organic semiconductors include conductive polymers such as polypyrrole, polythiophene, polyaniline and substituents or copolymers having such a polymer backbone, complexes of tetracyanoquinomethane and tetrathiotetracene, and tetracyanoquinomethane (TCNQ). And low molecular weight complexes such as salts. As a laminated body obtained by laminating | stacking a conductor in surface layer, the laminated body which laminated | stacked the conductor described above on paper, an insulating polymer, glass, etc. is mentioned.

도전체로서 금속을 사용한 경우에, 콘덴서 특성을 개선하기 위해, 예를 들면, LC값을 저감시키기 위해, 그 일부를 탄화, 인화, 붕소화, 질화, 및 황화로부터 선택된 적어도 하나의 처리를 실시한 후에 사용할 수 있다.In the case where a metal is used as the conductor, at least one treatment selected from carbonization, ignition, boronization, nitriding, and sulfidation is performed after a part thereof in order to improve the capacitor characteristics, for example, to reduce the LC value. Can be used.

도전체의 형상은 특별히 제한되지 않고, 박, 플레이트 또는 바형상을 가져도 좋고 또는 분말형상의 도전체를 성형하거나 성형한 다음 소결한 후에 사용해도 좋다. 또한, 미세기공을 갖도록 도전체에 에칭 등의 표면처리를 실시해도 좋다. 특히, 콘덴서의 단위 체적당 용량이 증가되기 때문에, 소결체의 형태로 분말 도전체 및 미세기공을 갖도록 표면처리하여 표면적이 증가된 도전체가 바람직하다. 분말 도전체를 성형 또는 성형후에 소결하는 경우에, 성형시의 압력을 적당하게 선택하여 성형된 또는 소결된 도전체 내부에 미세기공을 형성할 수 있다.The shape of the conductor is not particularly limited, and may be in the form of foil, plate or bar, or may be used after shaping or molding the powder conductor and then sintering. Further, the conductor may be subjected to surface treatment such as etching to have fine pores. In particular, since the capacity per unit volume of the capacitor is increased, a conductor having a surface area increased by surface treatment to have a powder conductor and micropores in the form of a sintered body is preferable. When the powder conductor is sintered after molding or molding, the pressure at the time of molding can be appropriately selected to form micropores inside the molded or sintered conductor.

반도체층을 형성하기 위한 통전전에 유전체층상에 미소돌기를 형성하는 본 발명의 방법에 따르면, 반도체의 함침율을 증가시킬 수 있다.According to the method of the present invention in which the micro projections are formed on the dielectric layer before the energization for forming the semiconductor layer, the impregnation rate of the semiconductor can be increased.

본 발명의 방법은 특히 함침율이 높은 반도체를 얻는 것이 곤란한 도전체에 적용하는 것이 효과적이다. 예를 들면, 소결체 형상을 갖는 도전체로는, 탄탈륨 금속분말 재료의 소결체의 경우에, CV값(전해액으로 측정했을 때의 용량 및 화성 전압의 곱)이 100,000㎌·V/g 이상이고, 니오븀 금속분말 재료의 소결체의 경우에는 CV값이 170,000㎌·V/g 이상으로, 5mm3 이상의 크기를 갖는 도전체에 적용하는 것이 효과적이다. 에칭된 박형상의 도전체로는, CV값이 1,000㎌·V/cm2 이상으로, 에칭에 의한 기공깊이가 200㎛ 이상의 도전체에 적용하는 것이 효과적이다.It is particularly effective to apply the method of the present invention to a conductor which is difficult to obtain a semiconductor having a high impregnation rate. For example, as a conductor having a sintered body shape, in the case of a sintered body of tantalum metal powder material, the CV value (the product of capacity and chemical conversion voltage as measured by electrolyte) is 100,000 Pa · V / g or more, and niobium metal In the case of the sintered compact of a powder material, it is effective to apply it to the conductor which has a CV value of 170,000 Pa.V / g or more and the magnitude | size of 5 mm <3> or more. As an etched thin conductor, it is effective to apply it to the conductor whose CV value is 1,000 Pa.V / cm <2> or more, and the pore depth by etching is 200 micrometers or more.

도전체에 인출 리드선에 직접 접속할 수 있다. 성형 또는 성형 후 분말 도전체를 소결하는 경우에, 별도로 제작된 인출 리드(리드선 또는 리드박)의 일부를 도전체와 함께 성형하고 인출리드의 성형 외부를 콘덴서의 한 쪽의 전극의 인출리드로 사용할 수 있다.The conductor can be directly connected to the lead wire. In the case of sintering the powder conductor after molding or molding, a part of the separately produced lead lead (lead wire or lead foil) is molded together with the conductor, and the outside of the lead lead is used as the lead lead of one electrode of the capacitor. Can be.

본 발명의 도전체의 표면상에 형성된 유전체층의 예로는 Ta2O5, Al2O3, TiO2 및 Nb2O5 등의 금속 산화물로부터 선택된 1종 이상을 주성분으로 하는 유전체층, 또는 세라믹 콘덴서 또는 막콘덴서의 분야에 있어서 종래에 공지된 유전체층을 들 수 있다. 금속 산화물로부터 선택된 1종 이상을 주성분으로 하는 전자의 유전체층의 경우에, 금속산화물의 금속원소를 갖는 도전체를 광산이나 유기산을 함유한 전해액중에 화성하여 유전체층을 형성하면, 얻어진 콘덴서는 극성을 갖는 전해콘덴서가 된다. 세라믹 또는 막콘덴서의 분야에서 종래에 공지된 유전체층의 예는 일본 특허공개 소63-29919호 공보 및 일본 특허공개 소63-34917호 공보에 기재된 유전체층을 들 수 있다. 금속 산화물로부터 선택된 1종 이상을 주성분으로 하는 유전체층이나 세라믹 또는 막콘덴서의 분야에서 종래에 공지된 유전체층을 복수층으로 적층하여 사용해도 좋다. 또한, 금속 산화물로부터 선택된 1종 이상을 주성분으로 하는 유전체층과 세라믹 또는 막콘데서의 분야에서 종래에 공지된 유전체층을 혼합해도 좋다.Examples of the dielectric layer formed on the surface of the conductor of the present invention include a dielectric layer mainly composed of one or more selected from metal oxides such as Ta 2 O 5 , Al 2 O 3 , TiO 2 and Nb 2 O 5 , or a ceramic capacitor or Conventionally known dielectric layers are mentioned in the field of membrane capacitors. In the case of the former dielectric layer having at least one selected from the metal oxide as a main component, when a conductor having a metal element of a metal oxide is formed in an electrolyte containing a mineral acid or an organic acid to form a dielectric layer, the obtained capacitor has polarity electrolysis. It becomes a capacitor. Examples of dielectric layers conventionally known in the field of ceramics or membrane capacitors include the dielectric layers described in Japanese Patent Laid-Open No. 63-29919 and Japanese Patent Laid-Open No. 63-34917. A dielectric layer mainly composed of one or more selected from metal oxides, dielectric layers conventionally known in the field of ceramics or film capacitors may be laminated and used in multiple layers. Moreover, you may mix the dielectric layer which has at least 1 sort (s) selected from a metal oxide, and the dielectric layer conventionally known in the field of a ceramic or a film capacitor.

본 발명에서, 반도체층의 형성 비율을 높이기 위한 전처리로서 유전체층상에 미소돌기를 형성해 두는 것이 중요하다.In the present invention, it is important to form micro projections on the dielectric layer as a pretreatment for increasing the formation ratio of the semiconductor layer.

유전체층상에 미소돌기를 형성하는 재료로는 무기 또는 유기재료로부터 선택된 1종 이상의 재료를 들 수 있다. 무기재료의 예로는 종래에 공지된 금속 산화물, 금속염 및 전이원소 함유 무기화합물을 들 수 있다. 유기재료로서는 유기산 또는 유기염기의 염, 전이원소 함유 유기 화합물 및 폴리머 화합물을 들 수 있다. 무기 또는 유기재료로는 절연체, 반도체 또는 도체이어도 좋지만, ESR값이 작은 콘덴서를 제작하기 위해서는 전도도 10-2~103S/cm인 반도체 또는 도체가 바람직하다. 미소돌기를 형성하는 재료가 유전체층의 전면을 덮어서 층을 형성하면, 제작된 콘덴서의 ESR값이 크게 되어 바람직하지 않다. 표면에 유전체층을 갖는 도전체에 무기 또는 유기재료를 접촉시켜서 유전체 재료상에 여러 미소돌기를 형성될 수 있다. 무기 또는 유기 재료가 고체인 경우에, 적당한 용매에 재료를 용해시켜서 얻어진 용액을 도전체에 접촉시킨 후에 용매를 증발건조시켜서 미소돌기를 형성할 수 있다. 용액 대신에, 미소돌기 재료가 분산되어 있는 졸을 사용해도 좋다. 또한, 유기 또는 무기재료의 전구체를 도전체상에서 반응시켜서 미소돌기를 제조해도 좋다.The material for forming the micro projections on the dielectric layer may be at least one material selected from inorganic or organic materials. Examples of the inorganic material include conventionally known metal oxides, metal salts and transition element-containing inorganic compounds. Examples of the organic material include salts of organic acids or organic bases, transition element-containing organic compounds, and polymer compounds. The inorganic or organic material may be an insulator, a semiconductor, or a conductor, but a semiconductor or conductor having a conductivity of 10 -2 to 10 3 S / cm is preferable in order to produce a capacitor having a small ESR value. When the material for forming the microprojections covers the entire surface of the dielectric layer to form a layer, the ESR value of the manufactured capacitor becomes large, which is not preferable. Inorganic or organic materials may be contacted with a conductor having a dielectric layer on its surface to form various microprojections on the dielectric material. In the case where the inorganic or organic material is a solid, the solution obtained by dissolving the material in a suitable solvent can be contacted with a conductor, and then the solvent is evaporated to dryness to form a microprojection. Instead of the solution, a sol in which the microprotrusion material is dispersed may be used. In addition, a fine protrusion may be produced by reacting a precursor of an organic or inorganic material on a conductor.

유전체층상에 형성된 미소돌기의 형상은 다양하지만, 낟알형상, 섬형상, 깃털형상 및 이들 형상이 혼합된 것은 ESR값이 낮고 함침율이 양호한 콘덴서를 제작할 수 있기 때문에 바람직하다. 미소돌기의 크기는 그 형상에 따라서 다르지만, 낟알형상 또는 섬형상의 미소돌기의 경우에, 폭 및 높이는 약 0.1~120nm이고, 바람직하게는 약0.5~60nm, 보다 바람직하게는 약1~30nm이고, 깃털 형상의 미소돌기의 경우에는 폭은 낟알형상 또는 섬형상 미소돌기의 것과 거의 동일하고 높이(길이)는 약0.1~600nm, 바람직하게는 1~120nm이다.Although the shape of the micro-projections formed on the dielectric layer varies, the grain shape, the island shape, the feather shape, and a mixture of these shapes are preferable because a capacitor having a low ESR value and a good impregnation rate can be produced. Although the size of the microprojections varies depending on the shape thereof, in the case of a grain- or island-like microprojection, the width and height are about 0.1 to 120 nm, preferably about 0.5 to 60 nm, more preferably about 1 to 30 nm, In the case of a feather-like microprotrusion, the width is almost the same as that of the granular or island-like microprotrusion and the height (length) is about 0.1 to 600 nm, preferably 1 to 120 nm.

도전체가 성형체 또는 소결체 또는 에칭된 기공을 갖는 형상의 경우, 미소돌기의 대부분(50% 이상, 바람직하게는 80% 이상)이 존재하는 부분은 외면(주사형 전자현미경(SEM)으로 목시확인할 수 있는 내부세공을 포함하지 않는 외면) 및 외면으로부터 10㎛ 이내에 내부(이 부분은 파단한 도전체의 SEM관찰로 확인할 수 있고;도4에는 후술한 실시예2로 형성한 소결체의 파단면의 원래의 표면으로부터 3㎛이내에 부분을 나타내는 50,000배율의 SEM사진이다.)이 바람직하다.In the case of a shape in which the conductor has a molded or sintered body or etched pores, the part where most of the fine protrusions (50% or more, preferably 80% or more) exists can be visually confirmed by the outer surface (scanning electron microscope (SEM)). The outer surface does not contain internal pores) and the inside (this part can be confirmed by SEM observation of a broken conductor within 10 μm from the outer surface; FIG. 4 shows the original surface of the fracture surface of the sintered body formed in Example 2 described later). Is a SEM photograph of 50,000 magnification showing a portion within 3 µm.

미소돌기의 형성비율로는 100,000배율의 SEM사진을 관찰하면 약300nm2에 평균 10개의 관찰점으로, 300nm2 평면 당 단폭 1~10nm의 미소돌기는 1~1,000개 존재하는 것이 바람직하고 보다 바람직하게는 3~100개이다.As the formation rate of the micro-projections, when the SEM photograph of 100,000 magnification is observed, it is an average of 10 observation points at about 300 nm 2 , and 1 to 1,000 micro projections having a short width of 1 to 10 nm per 300 nm 2 plane are more preferable. Is 3 to 100.

도1(실시예3) 및 도2(실시예2)의 각각은 본 발명의 미소돌기(후술한 실시예 및 비교예에서 제조된 미소돌기)의 한 실시예를 나타내는 SEM사진(100,000배율)이다. 또한, 도3(비교예2)는 돌기가 형성되지 않은 표면을 나타내는 SEM사진(100,000배율)이다. 도1 및 2에서, 유전체층은 소결체 형상으로 도전체의 표면에 형성되고, 도1에서는 섬 형상의 미소돌기 및 도2에서는 깃털형상 또는 섬형상의 돌기를 관찰할 수 있다.Each of Fig. 1 (Example 3) and Fig. 2 (Example 2) is an SEM photograph (100,000 magnification) showing one example of the microprotrusions (microprotrusions prepared in the examples and comparative examples described later) of the present invention. . 3 (Comparative Example 2) is an SEM photograph (100,000 magnification) showing a surface on which projections are not formed. 1 and 2, the dielectric layer is formed on the surface of the conductor in the shape of a sintered body, and in FIG. 1, microscopic projections of island shape and projections of feather or island shape in FIG. 2 can be observed.

본 발명에서, 상술한 것처럼, 미소돌기를 갖는 도전체를 양극으로 사용하는 통전에 의해 도전체의 유전체층상에 반도체층이 형성된다. 이 때에, 미소돌기가 형성되어 있는 부분의 유전체층이 불안정하기 때문에, 전류가 흐르기 쉽고, 비교적 단시간내에 반도체층이 양호하게 형성된다. 그 결과로는 제작된 콘덴서의 ESR값이 양호하고 함침율이 크고 용량 출현율이 양호한 콘덴서를 얻을 수 있다.In the present invention, as described above, the semiconductor layer is formed on the dielectric layer of the conductor by energization using the conductor having the microprojections as the anode. At this time, since the dielectric layer of the portion where the minute projections are formed is unstable, current easily flows, and the semiconductor layer is satisfactorily formed in a relatively short time. As a result, a capacitor having a good ESR value, a high impregnation rate, and a good capacity appearance rate can be obtained.

또한, 돌기물이 미소하기 때문에, 미소돌기의 존재에 의해 전기저항의 증가는 작다. 또한, 돌기는 미소하기 때문에, 반도체의 함침은 억제되지 않는다.In addition, since the projections are minute, the increase in the electrical resistance is small due to the presence of the minute projections. In addition, because the projections are minute, impregnation of the semiconductor is not suppressed.

본 발명의 미소돌기를 갖는 도전체의 유전체층상에 통전에 의해 형성된 반도체로는 유기 반도체 및 무기반도체로부터 선택된 1종 이상의 화합물이 사용된다.At least one compound selected from organic semiconductors and inorganic semiconductors is used as the semiconductor formed by energization on the dielectric layer of the conductor having the micro-projections of the present invention.

유기 반도체의 구체예는 하기 식(1) 또는 식(2)으로 나타낸 반복단위를 함유하는 폴리머에 도펀트를 도핑하여 얻어진 도전성 폴리머를 주성분으로 하는 유기 반도체를 들 수 있다:Specific examples of the organic semiconductors include organic semiconductors mainly composed of a conductive polymer obtained by doping a polymer with a repeating unit represented by the following formula (1) or (2):

Figure 112006021401503-PCT00003
Figure 112006021401503-PCT00003

여기서 R1~R4의 각각은 독립적으로 수소원자, 탄소수 1~6의 알킬기 또는 탄소수 1~6의 알콕시기를 나타내고, X는 산소원자, 황원자 또는 질소원자를 나타내고, R5는 X가 질소원자인 경우에만 존재하며, 수소원자 또는 탄소수 1~6의 알킬기를 나타내고, R1 및 R2, R3 및 R4의 쌍의 각각은 서로 결합되어 환구조를 형성해도 좋다.Wherein each of R 1 to R 4 independently represents a hydrogen atom, an alkyl group of 1 to 6 carbon atoms or an alkoxy group of 1 to 6 carbon atoms, X represents an oxygen atom, a sulfur atom or a nitrogen atom, and R 5 represents a nitrogen atom It exists only at and represents a hydrogen atom or a C1-C6 alkyl group, and each of R <1> and R <2> , R <3> and R <4> pair may combine with each other, and may form ring structure.

본 발명에서 사용하는 식(1)으로 나타낸 반복단위를 함유한 도전성 폴리머는 식(3)으로 나타낸 구조단위를 반복단위로 함유하는 도전성 폴리머가 바람직하다:As for the conductive polymer containing the repeating unit represented by Formula (1) used by this invention, the conductive polymer containing the structural unit represented by Formula (3) as a repeating unit is preferable:

Figure 112006021401503-PCT00004
Figure 112006021401503-PCT00004

여기서 R6 및 R7의 각각은 독립적으로 수소원자, 선형 또는 분기상, 탄소수 1~6의 포화 또는 불포화 알킬기, 또는 알킬기가 임의의 위치에 서로 결합되는 경우, 2개의 산소원자를 함유하는, 적어도 하나의 5-, 6-, 또는 7원환 포화 탄화수소 환구조를 형성하기 위한 치환기를 나타낸다. 환구조는 치환되어도 좋은 비닐렌 결합을 갖는 구조 및 치환되어도 좋은 페닐렌 구조를 들 수 있다. Wherein each of R 6 and R 7 independently contains a hydrogen atom, a linear or branched phase, a saturated or unsaturated alkyl group having 1 to 6 carbon atoms, or two oxygen atoms when the alkyl group is bonded to each other at an arbitrary position; And a substituent for forming one 5-, 6-, or 7-membered saturated hydrocarbon ring structure. Examples of the ring structure include a structure having a vinylene bond which may be substituted and a phenylene structure which may be substituted.

이러한 화학구조를 함유하는 도전성 폴리머가 하전되고 도펀트가 도핑된다. 도펀트는 특히 제한되지 않지만 공지된 도펀트를 사용할 수 있다.Conductive polymers containing such chemical structures are charged and dopants are doped. The dopant is not particularly limited but known dopants may be used.

식(1)~식(3)으로 나타낸 반복단위를 함유한 폴리머의 예로는 폴리아닐린, 폴리옥시페닐렌, 폴리페닐렌 술피드, 폴리티오펜, 폴리푸란, 폴리피롤, 폴리메틸피롤, 및 치환 유도체 및 그 공중합체를 들 수 있다. 이들 중에서, 폴리피롤, 폴리티오펜 및 치환유도체(예를 들면 폴리(3,4-에틸렌디옥시티오펜)이 바람직하다.Examples of the polymer containing the repeating unit represented by formulas (1) to (3) include polyaniline, polyoxyphenylene, polyphenylene sulfide, polythiophene, polyfuran, polypyrrole, polymethylpyrrole, and substituted derivatives; The copolymer is mentioned. Of these, polypyrrole, polythiophene and substituted derivatives (for example, poly (3,4-ethylenedioxythiophene) are preferable.

무기 반도체의 구체예는 이산화 몰리브덴, 이산화 텅스텐, 이산화납 및 이산화 망간 등으로부터 선택된 적어도 하나의 화합물을 들 수 있다.Specific examples of the inorganic semiconductor include at least one compound selected from molybdenum dioxide, tungsten dioxide, lead dioxide, manganese dioxide and the like.

사용된 유기 또는 무기 반도체의 전도도가 10-2~103S/cm인 경우, 제작된 콘덴서는 ESR값이 작아서 바람직하다.In the case where the conductivity of the organic or inorganic semiconductor used is 10 -2 to 10 3 S / cm, the manufactured capacitor is preferable because the ESR value is small.

도전체상에 반도체층을 형성하는 방법의 일례로는 하기에 기재된다. 미소돌기가 형성된 도전체를 별도로 준비된 반도체층 형성 용액에 침지하고 도전체를 양극으로 사용하여, 반도체층 형성용액중에 배치된 양극으로 전류를 흐르게 하여 반도체층이 형성된다. 통전방법은 정전압법, 정전류법 및 그 조합을 들 수 있지만, 전류를 여러 도전체로 동시에 흐르게 하여 반도체층을 형성하는 경우에, 반도체층을 안정하게 형성할 수 있으므로 정전류법이 바람직하다.An example of a method of forming a semiconductor layer on a conductor is described below. The semiconductor layer is formed by immersing a conductor having a minute protrusion in a separately prepared semiconductor layer forming solution and using a conductor as an anode to allow current to flow through the anode disposed in the semiconductor layer forming solution. The energization method includes a constant voltage method, a constant current method, and a combination thereof. However, the constant current method is preferable because the semiconductor layer can be stably formed when a current is flowed through various conductors simultaneously to form a semiconductor layer.

통전시간 및 소정의 전류값은, 예를 들면 사용되는 도전체의 종류, 크기 및 밀도, 형성된 유전체층의 종류 및 두께, 또는 형성된 반도체층의 종류에 따라서 다양하므로, 이들은 예비실험을 실시하여 결정된다. 예비실험을 위한 방법으로는, 반도체층의 질량을 조절하여 소정 정전류값의 적부를 판단할 수 있다. 그 예로는 미리 각 정전류값에 대해 통전시간에 대한 반도체의 질량을 플롯하고, 이 플롯이 포화값에 도달하여 반도체의 질량의 최대가 될 때의 정전류값을 선택하는 방법을 들 수 있다.The energization time and the predetermined current value vary depending on, for example, the type, size and density of the conductors used, the type and thickness of the dielectric layer formed, or the type of semiconductor layer formed, and these are determined by performing a preliminary experiment. As a method for preliminary experiments, the appropriateness of the predetermined constant current value can be determined by adjusting the mass of the semiconductor layer. An example is a method of plotting the mass of the semiconductor with respect to the energization time in advance for each constant current value, and selecting the constant current value when the plot reaches the saturation value and becomes the maximum of the mass of the semiconductor.

정전류법을 사용하는 경우, 통전에서 초기 전압값은 소정의 정전류값에 의해 결정되는 값이다. 상술한 화성에 의해 유전체층을 형성하는 경우, 초기 전압값이 화성 전압을 초과하는 경우가 있다.In the case of using the constant current method, the initial voltage value in energization is a value determined by a predetermined constant current value. When the dielectric layer is formed by the above-mentioned chemical conversion, the initial voltage value may exceed the chemical voltage.

통전후 반도체로 작용하는 원료, 필요에 따라서는 상술한 도펀트(예를 들면, 아릴술폰산 및 그 염, 알킬술폰산 또는 그 염, 각종 폴리머 술폰산 또는 그 염 및 상술한 치환기를 갖는 화합물 등의 공지의 도펀트)가 용해된 반도체층 형성 용액으로 전류를 흘려주어, 유전체층상에 반도체층이 형성된다. 반도체층 형성 용액의 온도 및 pH로서, 반도체층의 형성을 용이하게 하는 조건은 예비실험을 실시하여 결정된다. 반도체층 형성 용액에 배치된 음극판은 통전시에 대음극로서 사용되고 도전성 재료, 특히 금속박 또는 플레이트가 사용된다. 여러 도전체상에 반도체를 동시에 형성하는 경우에, 적어도 1개의 급전부에 접속되어 있는 여러 음극판에 위치시키고 반도체층 형성용액에 침지된 여러 도전체에 음극판을 사용하여 균일하게 배전되도록 이들 음극판을 배치하는 것이 바람직하다.Known dopants such as raw materials that act as semiconductors after energization, and the above-described dopants (for example, arylsulfonic acid and salts thereof, alkylsulfonic acid or salts thereof, various polymer sulfonic acids or salts thereof and compounds having substituents described above). ) Is made to flow into the semiconductor layer formation solution in which () is melt | dissolved, and a semiconductor layer is formed on a dielectric layer. As a temperature and pH of a semiconductor layer formation solution, the conditions which facilitate formation of a semiconductor layer are determined by performing a preliminary experiment. The negative electrode plate disposed in the semiconductor layer forming solution is used as the counter electrode at the time of energization, and a conductive material, in particular metal foil or plate, is used. In the case where semiconductors are simultaneously formed on several conductors, these cathode plates are placed on several cathode plates connected to at least one feeder, and the cathode plates are arranged so as to uniformly distribute the cathodes to the various conductors immersed in the semiconductor layer forming solution. It is preferable.

본 발명에서, 통전후에 반도체층이 형성되어 발생되는 유전체층의 미소결함을 수복하기 위해, 재화성(유전체층이 화성에 의해 형성되지 않는 경우에는 제1의 화성)을 실시해도 좋다. 또한, 통전과 재화성을 수회 반복하고 통전조건을 반복된 통전처리중에서 변경해도 좋다. 통전을 정지하면, 통상 반도체층 형성 용액으로부터 도전체를 꺼내어 세정 및 건조하지만, 통전-통전정지-세정-건조 공정을 수회 반복한 후, 재화성 공정을 시작해도 좋다. 이유는 확실하지 않지만, 통전을 동일한 통전시간으로 연속적으로 실시하는 경우에 비해, 통전-통전정지-세정-건조를 반복하는 경우에 반도체의 질량이 증가하는 경우가 있다.In the present invention, in order to repair the microdefects of the dielectric layer generated by the formation of the semiconductor layer after energization, recyclability (first chemical conversion when the dielectric layer is not formed by chemical conversion) may be performed. The energization and the recyclability may be repeated several times, and the energization conditions may be changed during the repeated energization process. When the energization is stopped, the conductor is usually taken out of the semiconductor layer forming solution to be washed and dried. However, after the energization-stopping-cleaning-drying step is repeated several times, the regeneration process may be started. Although the reason is not clear, there is a case where the mass of the semiconductor increases when the energization-stopping-cleaning-drying is repeated, as compared with the case where the energization is continuously performed at the same energization time.

재화성은 화성에 의한 유전체층을 형성하기 위해 상술한 방법과 동일한 방법으로 실시할 수 있다. 재화성은 화성 전압 이하의 전압으로 실시된다.Recycling can be carried out in the same manner as described above to form a dielectric layer by chemical conversion. Fire is carried out at a voltage below the Mars voltage.

본 발명에서, 상술한 방법 등으로 형성된 반도체층상에 전극층을 형성한다. 전극층은, 예를 들면 도전성 페이스트의 고체화, 도금, 금속의 증착 또는 내열성 도전수지막의 부착에 의해 형성할 수 있다. 도전성 페이스트의 바람직한 예로는 은 페이스트, 구리 페이스트, 알루미늄 페이스트, 탄소 페이스트 및 니켈 페이스트를 들 수 있고, 이들은 단독으로 또는 2종 이상의 조합으로 사용해도 좋다. 2종 이상의 페이스트를 사용하는 경우에는 혼합해도 좋고 또는 분리층으로 다른 층 위에 한층을 적층해도 좋다. 도전성 페이스트를 적용한 후 공기중에 방치하거나 가열하여 고체화된다.In the present invention, the electrode layer is formed on the semiconductor layer formed by the method described above. The electrode layer can be formed, for example, by solidifying a conductive paste, plating, depositing a metal, or adhering a heat resistant conductive resin film. Preferable examples of the conductive paste include silver paste, copper paste, aluminum paste, carbon paste and nickel paste, and these may be used alone or in combination of two or more kinds. When using 2 or more types of pastes, you may mix or you may laminate | stack one layer on another layer as a separation layer. After applying the conductive paste, it is solidified by standing in air or heating.

도전성 페이스트는 수지 및 금속 등의 도전성 분말을 주성분으로 한다. 경우에 따라서는 수지를 용해하기 위한 용매, 수지의 경화제 등이 첨가된다. 고체화시에 용매를 비산한다.The electrically conductive paste has electroconductive powders, such as resin and a metal, as a main component. In some cases, a solvent for dissolving the resin, a curing agent of the resin, and the like are added. The solvent is scattered during solidification.

도전성 페이스트에 사용하는 수지의 예로는 알키드 수지, 아크릴 수지, 에폭시 수지, 페놀 수지, 이미드 수지, 플루오로수지, 에스테르 수지, 이미드아미드 수지, 아미드 수지, 스티렌 수지 및 우레탄 수지 등의 각종 공지의 수지를 들 수 있다.Examples of the resin used for the conductive paste include various known resins such as alkyd resins, acrylic resins, epoxy resins, phenol resins, imide resins, fluororesins, ester resins, imideamide resins, amide resins, styrene resins, and urethane resins. Resin can be mentioned.

도전성 분말로는, 은, 구리, 알루미늄, 금, 탄소, 니켈 또는 이러한 금속을 주성분으로 하는 니켈 또는 합금, 이러한 금속으로 이루어지는 표면층을 갖는 도포된 분말, 및 그 혼합분말로부터 선택된 1종 이상을 사용한다.As the conductive powder, one or more selected from silver, copper, aluminum, gold, carbon, nickel or nickel or alloy mainly composed of such metals, coated powders having a surface layer composed of such metals, and mixed powders thereof are used. .

도전성 분말은 보통 40~97질량%의 양을 함유한다. 함유량이 40질량% 미만이면, 제조된 도전성 페이스트의 전도도가 작고, 반면에 97%를 초과하면 도전성 페이스트의 접착성 불량해져서 바람직하지 않다. 도전성 페이스트에 반도체를 형성하기 위한 상술한 도전성 폴리머나 금속 산화물의 분말을 혼합하여 사용해도 좋다.Conductive powder usually contains the quantity of 40-97 mass%. If the content is less than 40% by mass, the conductivity of the produced conductive paste is small, whereas if it exceeds 97%, the adhesion of the conductive paste is poor, which is not preferable. You may mix and use the above-mentioned conductive polymer and powder of metal oxide for forming a semiconductor in an electrically conductive paste.

도금의 예로는 니켈도금, 구리도금, 은도금, 금도금 및 알루미늄 도금을 들 수 있다. 금속증착의 예로는 알루미늄, 니켈, 구리, 금 및 은을 들 수 있다.Examples of the plating include nickel plating, copper plating, silver plating, gold plating and aluminum plating. Examples of metal deposition include aluminum, nickel, copper, gold and silver.

구체적으로, 예를 들면 반도체층이 형성된 양극 기판위에 탄소 페이스트 및 은 페이스트를 차례대로 적층하여 도전체층을 형성한다.Specifically, for example, the conductor layer is formed by sequentially laminating carbon paste and silver paste on the anode substrate on which the semiconductor layer is formed.

이런 방식으로, 전극층까지 적층하여 음극층을 형성한 콘덴서 소자가 제작된다.In this manner, a capacitor device in which a cathode layer is formed by stacking up to an electrode layer is produced.

이러한 구성을 갖는 본 발명의 콘덴서 소자는, 예를 들면 수지몰드, 수지케이스, 금속성 외장 케이스, 수지 디핑 또는 적층막에 의해 외장되어 각종 용도의 콘덴서 제품으로 완성될 수 있다. 이들 중에서, 수지몰드에 의한 칩콘덴서 외장은 소형화 및 저비용화를 간단하게 달성할 수 있으므로 바람직하다.The condenser element of the present invention having such a configuration can be completed by, for example, a resin mold, a resin case, a metallic outer case, a resin dipping or a laminated film to be completed as a condenser product for various uses. Among them, the chip capacitor packaging by the resin mold is preferable because it can easily achieve downsizing and cost reduction.

수지몰드 외장에서 사용된 수지의 종류로는, 에폭시 수지, 페놀수지 및 알키드 수지 등의 고체 전해콘덴서의 성형에서 사용하는 공지의 수지를 사용할 수 있지만, 사용되는 각종 수지중에서 시판되고 있는 저응력수지가 성형시에 발생된 콘덴서 소자상에 수지의 성형응력을 줄일 수 있기 때문에 바람직하다. 수지로 성형을 실시하기 위한 성형기로는 트랜스퍼 머신이 바람직하다.As the type of resin used in the resin mold exterior, known resins used for molding solid electrolytic capacitors such as epoxy resins, phenol resins, and alkyd resins can be used. It is preferable because the molding stress of the resin on the capacitor element generated during molding can be reduced. As a molding machine for molding with a resin, a transfer machine is preferable.

이와같이 제작된 콘덴서는 도전체층 형성시 또는 외장시의 발생된 유전체층의 열 및/또는 물리적 열화를 수복하기 위해서 에이징 처리를 실시해도 좋다. 에이징은 소정의 전압(보통, 정격전압의 2배이내)을 콘덴서에 가하여 실시한다. 에이징 시간 및 온도의 최적값은 콘덴서의 종류, 용량 및 정격전압에 따라서 변화되므로 이들 값은 미리 실험을 실시하여 결정되지만, 에이징 시간은 보통 몇분~몇일이고 에이징 온도는 전압인가 지그의 열 열화를 고려하여 보통 300℃이하이다. 에이징은 보통 공기중 또는 Ar, N2 및 He 등의 가스 분위기에서 실시해도 좋고 감압, 대기압 또는 가압하에서 실시해도 좋지만, 수증기를 공급하면서 또는 공급한 후에 에이징을 실시하는 경우, 유전체층의 안정화가 진행되는 경우가 있다. 수증기를 공급하는 방법의 예로는 에이징로중에 놓인 물저장소로부터 수증기를 공급하는 방법을 들 수 있다.The capacitor thus produced may be subjected to an aging treatment in order to recover heat and / or physical deterioration of the dielectric layer generated during the formation of the conductor layer or during the exterior. Aging is carried out by applying a predetermined voltage (usually within twice the rated voltage) to the capacitor. Since the optimum values of aging time and temperature vary depending on the type of capacitor, capacity and rated voltage, these values are determined by experiments in advance, but the aging time is usually several minutes to several days and the aging temperature is voltage. Usually below 300 ℃. Aging may be carried out usually in air or in a gas atmosphere such as Ar, N 2 and He, or may be carried out under reduced pressure, atmospheric pressure or pressure. However, when aging is performed while supplying or supplying water vapor, stabilization of the dielectric layer proceeds. There is a case. An example of a method of supplying steam is a method of supplying steam from a water reservoir placed in an aging furnace.

전압을 가하는 방법으로는 직류, 임의의 파형을 갖는 교류, 직류에 중첩된 교류 및 펄스전류가 통과하도록 설계할 수 있다. 저압에서 고압으로 전압을 점진적으로 가한다. 에이징중에 전압인가를 정지하고 다시 전압인가를 실시할 수 있다.As a method of applying a voltage, a direct current, an alternating current having an arbitrary waveform, an alternating current superimposed on the direct current, and a pulse current can be designed to pass. The voltage is gradually applied from low to high pressure. During aging, voltage application can be stopped and voltage can be applied again.

본 발명의 방법으로 제조된 콘덴서는, 예를 들면 중앙처리회로 및 전원 회로를 고용량 및 저ESR 콘덴서를 필요로 하는 회로에 사용하는 것이 바람직하다. 이들 회로는 개인용 컴퓨터, 서버, 카메라, 게임기, DVD장치, AV기기 및 휴대전화 등의 각종 디지털 기기, 각종 전원 등의 전자기기에 사용할 수 있다. 본 발명의 방법으로 제작된 콘덴서는 고용량 및 양호한 ESR 성능을 가지므로, 이 콘덴서를 사용하여 양호한 성능을 갖는 전자회로 및 전자기기를 얻을 수 있다.In the capacitor manufactured by the method of the present invention, it is preferable to use, for example, a central processing circuit and a power supply circuit in a circuit requiring a high capacitance and a low ESR capacitor. These circuits can be used for electronic devices such as various digital devices such as personal computers, servers, cameras, game machines, DVD devices, AV devices and mobile phones, and various power supplies. Since the capacitor manufactured by the method of the present invention has high capacity and good ESR performance, it is possible to obtain electronic circuits and electronic devices having good performance by using this capacitor.

도1은 본 발명의 실시예(실시예3)에서 미소돌기를 나타내는 SEM사진(100,000배율)이다1 is an SEM photograph (100,000 magnification) showing micro projections in an embodiment (Example 3) of the present invention.

도2는 본 발명의 다른 실시예(실시예2)에서 미소돌기를 나타내는 SEM사진(100,000배율)이다.Fig. 2 is a SEM photograph (100,000 magnification) showing micro projections in another embodiment (Example 2) of the present invention.

도3은 돌기가 형성되지 않은 표면을 나타내는 SEM사진(100,000배율)이다.3 is an SEM photograph (100,000 magnification) showing a surface on which projections are not formed.

도4는 본 발명(실시예2)에 의한 미소 돌기가 형성된 3㎛ 아래의 소결체 부분의 SEM사진(50,000배율)이다.Fig. 4 is an SEM photograph (50,000 magnification) of a sintered compact portion below 3 mu m in which minute projections according to the present invention (Example 2) are formed.

이하, 본 발명은 실시예를 참조하여 보다 상세하게 설명하지만, 본 발명은 이들 실시예로 제한되지 않는다.Hereinafter, although this invention is demonstrated in detail with reference to an Example, this invention is not limited to these Examples.

실시예1:Example 1:

CV(용량과 화성 전압의 곱)150,000㎌·V/g인 탄탈륨 분말과 0.24mmφ의 Ta리드선을 사용하여 성형하고, 크기 4.5×1.0×1.5mm의 소결체를 제작했다(소결 온도 1300℃, 소결 시간 20분 , 소결체의 밀도:6.2g/cm3; 소결체 내부에 4mm를 넣고, 외부에 10mm 나와있도록, 소결체의 1.0×1.5mm의 면 중앙부에 수직으로 Ta 리드선을 끼워넣었다.). 별도로 준비한 길이 250mm, 폭 30mm 및 두께 2mm의 폴리이미드제 수지 판(인쇄 배선에 의해 플레이트의 표면에 32개의 도전체용 회로연결 접속단자와 정전류 다이오드의 각 양극 및 플레이트 좌측의 급전단자에 이르는 회로, 및 이면에 표면의 도전체용 접속단자에 전기적으로 접속되고 정류 다이오드를 통해 플레이트의 우측에 화성용 급전단자에 이르는 회로)에 좌우 30mm의 빈공간을 남겨서 상기 제작된 소결체 32개의 리드선을 등간격 및 등디멘젼으로 정렬접속했다. 이러한 수지판의 시트20개를 5mm간격으로 병렬로 정렬하고 좌우 15mm에서 전기적으로 접속하는 금속제 프레임(프레임의 좌우의 중앙부가 전기적으로 서로 절연되고, 전자는 수 지판의 앞면, 후자는 수지판의 뒷면에 설치된 급전단자가 절연된다)에 배치했다. 이런 방식으로, 금속제 프레임상에 등간격으로 소결체 640개를 배치하고 각 소결체는 리드선을 통해 금속제 프레임상에 설치된 좌우 급전단자에 전기적으로 접속되어있다. 상기 금속제 프레임에 일련의 소결체를 1로트로서 하여, 하기와 같은 각종 조작을 실시하였다.A sintered compact of size 4.5 × 1.0 × 1.5 mm was formed by using a tantalum powder having a CV (product of capacity and chemical conversion voltage) of 150,000 Pa · V / g and a Ta lead wire of 0.24 mmφ (sintering temperature of 1300 ° C. and sintering time). Density of sintered compact: 6.2 g / cm <3> for 20 minutes; Ta lead wire was inserted perpendicularly to the 1.0 x 1.5 mm center part of the sintered compact so that 4 mm was put inside the sintered compact, and 10 mm outside.) Polyimide resin plate of 250 mm in length, 30 mm in width and 2 mm in thickness prepared separately (circuit via printed wiring to circuit conductor connection terminals for 32 conductors, each anode of a constant current diode and a feed terminal on the left side of the plate, and The lead wires of the 32 sintered sintered bodies are equally spaced and equally dimensioned, leaving a space of 30 mm left and right on the back side of the circuit electrically connected to the connection terminals for conductors on the right side of the plate through rectifier diodes). Sort by. A metal frame in which 20 sheets of resin plates are arranged in parallel at intervals of 5 mm and electrically connected at left and right sides of 15 mm (the centers of the left and right sides of the frame are electrically insulated from each other, the former being the front of the resin board, and the latter being the back of the resin board). The feed terminal installed on the is insulated). In this way, 640 sintered bodies are arrange | positioned at equal intervals on a metal frame, and each sintered body is electrically connected to the left-right feed terminal provided on the metal frame via a lead wire. A series of sintered bodies were used as one lot in the said metal frame, and the following various operations were performed.

1% 인산용액에 리드선의 일부를 제외한 소결체를 침지하고 금속제 프레임의 이면 우측에 급전단자를 이용하여 양극으로서 리드선과 수용액중에 배치한 Ta음극판 사이에 10V전압을 인가하면서 80℃, 10시간 화성하여 Ta2O5를 함유하는 유전체 산화피막층을 형성했다. 각 리드선을 제외한 얻어진 소결체를, 미소돌기 형성용액(암모늄 몰리브데이트 30g와 니켈 술페이트 헥사하이드레이트 200g을 물800g에 용해하고 1N 암모늄 하이드록사이드 250ml를 가하여 준비하였다)에 침지하고, 금속제 프레임의 표면 좌측에 급전단자를 이용하여 애노드로서 리드선과 미소돌기 형성용액에 설치된 음극으로서 Ta판 사이에 2.2V를 인가하면서 실온에서 150분간 전기적으로 반응시켜서, 유전체 산화 피막층상에 몰리브덴 산화물을 주성분으로 하는 미소 석출물을 형성했다. SEM통해 관찰하면, 폭 10nm~30nm의 입자상 돌기의 대부분이 소결체의 표면 및 표면층으로부터 100㎛ 이내의 영역에 존재한다. 따라서, 소결체를 용액에서 꺼내여, 물로 세정하고, 건조한 후 금속제 프레임의 이면 우측에 급전단자를 이용하여 0.1% 인산 수용액에서 8V, 80℃에서 30분간 재화성을 실시하였다. 다음에 소결체는 물로 세정하고 건조하였다.Immerse the sintered body except a part of the lead wire in a 1% phosphoric acid solution, and use a feed terminal on the right side of the back surface of the metal frame to apply a 10V voltage between the lead wire and the Ta cathode plate disposed in the aqueous solution to form a Ta and A dielectric oxide film layer containing 2 O 5 was formed. The obtained sintered body except each lead wire was immersed in a microprotrusion formation solution (prepared by dissolving 30 g of ammonium molybdate and 200 g of nickel sulfate hexahydrate in 800 g of water and adding 250 ml of 1N ammonium hydroxide), and the surface of the metal frame. A micro precipitate having molybdenum oxide as a main component on the dielectric oxide film layer by electrically reacting at a room temperature for 150 minutes while applying 2.2 V between the lead wire as a anode and a Ta plate as an anode using a feed terminal on the left side. Formed. When observed through SEM, most of the 10--30 nm-wide particulate protrusions exist in the area | region within 100 micrometers from the surface and surface layer of a sintered compact. Accordingly, the sintered body was taken out of the solution, washed with water, dried, and refired for 30 minutes at 8 V and 80 ° C. in a 0.1% phosphoric acid aqueous solution using a feed terminal on the right side of the rear surface of the metal frame. Next, the sintered compact was washed with water and dried.

각 리드선을 제외한 얻어진 소결체를 20% 에틸렌 글리콜 및 물을 함유한 전해액(반도체층 형성용액)을 침지하고, 에틸렌디옥시티오펜(모노머가 포화농도 이하인 수용액으로 사용) 및 안트라퀴논술폰산을 용해하고, 20mA의 직류 정전류를 좌측의 표면에 급전단자를 이용하여 리드선과 전해액에 배치된 음극 탄탈륨 전극판 사이에 실온에서 30분간 흘려주어 반도체층을 형성하는 통전을 실시하였다. 소결체를 꺼내고, 물로 세정하여 미중합 재료를 제거하고, 에탄올로 세정, 건조 및 금속제 프레임의 이면 우측에 급전단자를 이용하여, 1% 인산 수용액에 유전체층의 미소결함을 일으키는 LC(누설전류)를 수복하기 위한 재화성(80℃, 30분, 6V)을 실시했다. 이들 통전 및 재화성을 12회 반복하였다(최후 2회 통전처리는 60분간 실시하였다). 다음에 소결체를 물로 세정한 후 에탄올로 세정하고 건조하여 반도체층을 형성하였다. 다음에 리드선을 끼워넣은 표면을 제외한 반도체층상에 이 순서로 탄소 페이트 및 은 페이스트를 부착시키고 건조하여 음극층을 형성하여, 음극부를 완성하였다. 이런 식으로, 고체 전해콘던세 소자를 제작하였다.The obtained sintered body except for each lead wire was immersed in an electrolyte solution (semiconductor layer forming solution) containing 20% ethylene glycol and water, ethylenedioxythiophene (used as an aqueous solution whose monomer is below a saturated concentration) and anthraquinonesulfonic acid were dissolved, and 20 mA The DC constant current was flowed on the left side surface using a feed terminal between the lead wire and the negative electrode tantalum electrode plate disposed in the electrolytic solution at room temperature for 30 minutes to conduct a current to form a semiconductor layer. The sintered body was taken out, washed with water to remove the unpolymerized material, washed with ethanol, dried, and repaired LC (leakage current) causing micro-defects in the dielectric layer in a 1% aqueous solution of phosphoric acid using a feed terminal on the right side of the metal frame. Recyclability (80 degreeC, 30 minutes, 6V) for following was implemented. These energization and recyclability were repeated 12 times (the last two energization processes were performed for 60 minutes). Next, the sintered body was washed with water, then washed with ethanol and dried to form a semiconductor layer. Next, carbon pate and silver paste were deposited in this order on the semiconductor layer except for the surface on which the lead wires were sandwiched, and dried to form a cathode layer to complete the cathode portion. In this way, a solid electrolytic condenser element was produced.

별도로 준비한 표면에 주석이 도금된 두께100㎛의 구리 합금 리드 프레임(폭 3.4mm의 32 쌍의 선단부가 존재하고 동일 평면상에 투영되는 경우, 1.0mm의 갭이 양선단부 사이에 존재하였다)의 선단부의 한 쌍의 상부면상에, 상기 제작된 전해 콘덴서 소자 2개의 캐소드부면(4.5mm×1.5mm의 면) 및 애노드 리드선(부분적으로 절단하고 제거했다)을 각 방향으로 정렬하여 틈없이 설치한 후, 전자에서는 음극부에서 사용된 것과 동일한 은 페이스트의 고체화로, 후자는 스폿용접으로 전기적, 기계적으로 접속했다. 그 다음에, 상기 리드 프레임의 일부를 외부에 남기고 에폭 시수지로 이 소자를 트랜스퍼 성형하고 리드프레임의 수지 외부의 소정부를 절단한 후 외장부를 따라서 구부린다. 이 후 외장수지를 185℃에서 경화시킨 후, 105℃, 4V로 4시간 에이징을 실시하고, 크기 7.3×4.3×1.8mm의 칩상 고체 전해콘덴서를 320개 제작했다.A tip of a 100-μm thick copper alloy lead frame (with a pair of 3.4 mm wide ends having a width of 3.4 mm and projected on the same plane, a 1.0 mm gap was present between both ends) on a separately prepared surface. On the pair of upper surfaces of, the cathode part surfaces (4.5 mm x 1.5 mm surface) and the anode lead wires (partially cut and removed) of the two electrolytic capacitor elements manufactured above were aligned in each direction and installed without gaps. In the former, the same silver paste was used as the solid used in the cathode, and the latter was electrically and mechanically connected by spot welding. Next, the element is transferred to an epoxy resin, leaving a part of the lead frame external, and a predetermined portion outside the resin of the lead frame is cut and bent along the exterior portion. Thereafter, the external resin was cured at 185 ° C., aged at 4 ° C. at 105 ° C. for 4 hours, and 320 chip solid electrolyte capacitors having a size of 7.3 × 4.3 × 1.8 mm were produced.

비교예1:Comparative Example 1:

미소돌기를 형성하지 않고 유전체층을 형성하여 소결체가 얻어지는 것을 제외하고 칩상 고체 전해콘덴서 206개(반도체층의 비교적 잘 형성된 콘덴서 소자412개로부터 제작)를 실시예1과 동일한 방법으로 제작하였다. 얻어진 소결체를 반도체층 형성 용액에 침지하고 2mA로 30시간동안 통전공정과 실시예1과 동일한 재화성을 8회 반복하여 반도체층을 형성하였다. 206 chip-shaped solid electrolytic capacitors (manufactured from 412 relatively well formed capacitor elements of a semiconductor layer) were fabricated in the same manner as in Example 1, except that a sintered body was obtained by forming a dielectric layer without forming a fine protrusion. The obtained sintered compact was immersed in the semiconductor layer formation solution, and the semiconductor layer was formed by repeating the electricity supply process and the same recyclability as Example 1 for 30 hours at 2 mA.

실시예2:Example 2:

실시예1에서 탄탈륨 소결체 및 탄탈륨 리드선 대신에 니오브 소결체(CV 270,000㎌·V/g, 질화량:10,000ppm, 표면에 자연산화에 의한 산소량:84,000ppm, 소결온도:1,280℃, 소결시간:30분, 소결체의 밀도:3.4g/cm3) 및 니오브 리드선을 사용하여 23V로 화성을 통해 Nb2O5를 함유하는 유전체 산화피막층을 형성했다. 다음에, 일련의 조작, 즉 소결체를 2% 에틸렌디옥사티오펜의 알콜용액에 침지하고, 꺼내어, 방치하고, 18% 철 나프탈렌술포네이트의 알콜용액에 침지한 후 꺼내어, 40℃에서 30분간 방친하고 알콜에 침지하는 것을 7회 반복하고, 에틸렌디옥시 폴리머를 주성분으로 하는 미소돌기를 유전체층상에 제작하였다. SEM을 통해 관찰하면, 미소돌기 는 폭 0.1~20nm의 섬형상 또는 줄형상을 갖고, 미소돌기의 대부분은 소결의 표면 및 표면층으로부터 3㎛ 이내의 영역에 존재하였다. 소결체는 0.1% 아세트산 용액에서 17V, 80℃, 30분간 재화성을 실시하고, 물로 세정한 후 건조하였다. 이후, 통전 및 재화성(14V)를 실시예1과 동일한 방법으로 반복하여 반도체층을 형성하고, 또한 음극층의 형성과 에이징(85℃, 6V, 4시간)을 실시하였다. 이런 방법으로, 칩상 고체 전해콘데서 320개를 제작하였다.In Example 1, instead of the tantalum sintered body and the tantalum lead wire, niobium sintered body (CV 270,000 Pa · V / g, nitride amount: 10,000 ppm, oxygen content due to natural oxidation on the surface: 84,000 ppm, sintering temperature: 1,280 ° C., sintering time: 30 minutes And a dielectric oxide film layer containing Nb 2 O 5 through chemical conversion at 23 V using a density of sintered body: 3.4 g / cm 3 ) and a niobium lead wire. Next, a series of operations, that is, the sintered body is immersed in an alcohol solution of 2% ethylene dioxathiophene, taken out and left to stand, immersed in an alcohol solution of 18% iron naphthalenesulfonate, and then taken out, and left for 30 minutes at 40 ° C. The immersion in alcohol and immersion in alcohol was repeated seven times, and a micro-projection mainly composed of ethylenedioxy polymer was prepared on the dielectric layer. Observed by SEM, the microprojections had an island shape or streak with a width of 0.1 to 20 nm, and most of the microprojections existed within 3 µm from the surface and surface layer of the sinter. The sintered compact was refired at 17 V, 80 ° C. for 30 minutes in a 0.1% acetic acid solution, washed with water, and dried. Thereafter, the conduction and recyclability (14V) was repeated in the same manner as in Example 1 to form a semiconductor layer, and the formation of the cathode layer and aging (85 ° C., 6V, 4 hours) were performed. In this way, 320 solid chip electrolytic capacitors were produced.

비교예2:Comparative Example 2:

미소돌기의 형성시에 사용된 에틸렌디옥시티오펜 알콜용액의 농도를 20%로 하고, 알콜에 침지하지 않고 18% 철 나프탈렌술포네이트의 알콜용액과 이 용액에 소결체를 교대로 침지하는 조작을 30회 반복하여 미소돌기의 형성 대신에 유전체층에 준비된 도전체에 화학중합층을 형성하는 것을 제외하고, 실시예2와 동일한 방법으로 칩상 고체 전해콘덴서 187개(반도체층이 비교적 양호하게 형성된 콘덴서 소자 374개로부터 제작됨)를 제작하였다. 상술한 화학 중합층은 유전체층을 층상으로 덮고있다.The operation of immersing the alcohol solution of 18% iron naphthalenesulfonate and the sintered compact alternately in this solution without changing the concentration of the ethylenedioxythiophene alcohol solution used at the time of forming the microprotrusion to 20% and immersing the alcohol 30 times 187 chip-like solid electrolytic capacitors (from 374 capacitor elements with a relatively good semiconductor layer) were formed in the same manner as in Example 2, except that a chemical polymerization layer was formed on the conductor prepared in the dielectric layer instead of the formation of the micro projections. Produced). The chemical polymerization layer described above covers the dielectric layer in a layered manner.

실시예3:Example 3:

실시예1에서 사용된 탄탈륨 분말 대신에 CV값이 70,000㎌·V/g인 탄탈륨 분말을 사용하여 소결체(소결온도:1,360℃, 소결시간:20분, 소결체의 밀도:6.0g/cm3)를 제작하는 것을 제외하고 실시예1과 동일한 방법으로 콘덴서를 제작하였다.Instead of the tantalum powder used in Example 1, a sintered compact (sintering temperature: 1,360 ° C., sintering time: 20 minutes, density of sintered compact: 6.0 g / cm 3 ) was used using tantalum powder having a CV value of 70,000 Pa · V / g. A capacitor was manufactured in the same manner as in Example 1 except that the capacitor was manufactured.

상기 제작된 각 콘덴서의 용량, 함침율, ESR값 및 LC값이 하기 방법으로 측 정되었다. 측정결과(평균값)는 표1에 표시된다.The capacity, impregnation rate, ESR value and LC value of each of the capacitors prepared above were measured by the following method. The measurement results (average values) are shown in Table 1.

콘덴서의 용량:Capacitor Capacity:

Hewlett Packard, Ltd.의 제품인 LCR 측정기를 사용하여 실온에서, 120Hz로 용량을 측정했다.The capacity was measured at 120 Hz at room temperature using an LCR meter from Hewlett Packard, Ltd.

함침율: Impregnation rate:

콘덴서의 용량을 30% 황산에서 측정된 유전체층을 형성한 각 도전체의 용량으로 나누어 얻어진 수치의 백분율이다.It is a percentage of the value obtained by dividing the capacity of the capacitor by the capacity of each conductor which formed the dielectric layer measured in 30% sulfuric acid.

ESR값:ESR value:

콘덴서의 등가 직렬 저항은 실온에서 100KHz로 측정했다.The equivalent series resistance of the capacitor was measured at 100 KHz at room temperature.

LC값:LC value:

소정 정격전압(실시예1 및 3 및 비교예1에서 2.5V, 실시예2 및 비교예2에서 4V)을 실온에서 제작된 콘데선의 단자간에 30초간 계속적으로 인가한 후에 LC값을 측정했다.The LC value was measured after continuously applying a predetermined rated voltage (2.5 V in Examples 1 and 3 and Comparative Example 1, 4 V in Examples 2 and 2) for 30 seconds between terminals of a conde wire produced at room temperature.

(표1)Table 1

용량* (㎌)  Capacity * (㎌) 함침율* (%) Impregnation rate * (%) ESR* (mΩ) ESR * (mΩ) LC* (㎂) LC * (㎂) 실시예  Example 1  One 1071 1071 85 85 8 8 33 33 2  2 459 459 85 85 13 13 29 29 3  3 509 509 91 91 13 13 6 6 비교예  Comparative example 1  One 945 945 75 75 9 9 39 39 2  2 400 400 74 74 26 26 40 40

*실시예1~3에서, 콘데서 320개의 평균.In Examples 1-3, the average of 320 capacitors.

비교예1에서, 콘덴서 206개의 평균.In Comparative Example 1, the average of 206 capacitors.

비교예2에서, 콘덴서 187개의 평균.In Comparative Example 2, the average of 187 capacitors.

실시예1과 비교예1, 실시예2와 비교예2 및 실시예3의 비교로부터 보여진 것처럼, 반도체층의 형성의 통전전에 유전체층상에 미소돌기를 형성하면, 용량출현율이 양호하고 저ESR값을 나타내는 콘덴서를 얻을 수 있다.As shown by the comparison between Example 1 and Comparative Example 1, Example 2, and Comparative Example 2 and Example 3, when the minute projections were formed on the dielectric layer before the energization of the semiconductor layer was formed, the capacity emergence ratio was good and the low ESR value was obtained. The capacitor shown can be obtained.

본 발명은 표면에 형성된 도전체를 한쪽의 전극으로 하고, 상기 도전체를 양극으로 사용하여 통전에 의해 도전체상에 형성된 반도체층을 다른 쪽의 전극으로 제작하는 방법으로서, 미소돌기는 통전전에 유전체층상에 형성되는 것을 포함하는 콘덴서의 제조방법을 제공하는 것이다.The present invention uses a conductor formed on a surface as one electrode, and a semiconductor layer formed on a conductor by energization using the conductor as an anode. It is to provide a method for producing a capacitor comprising a formed in.

본 발명에 의하면, 용량출현율이 양호하므로, 고용량 및 저ESR인 콘덴서를 얻을 수 있다.According to the present invention, since the capacity appearance rate is good, a capacitor having a high capacity and a low ESR can be obtained.

Claims (19)

표면에 유전체층을 형성한 도전체를 한쪽의 전극으로, 도전체를 양극으로 사용한 통전에 의해 도전체상에 형성된 반도체층을 다른 쪽의 전극으로 포함하는 제조방법으로, 통전전에 유전체층상에 미소돌기를 형성하는 콘덴서의 제조방법.A manufacturing method comprising a semiconductor layer formed on a conductor by conduction using one conductor as an electrode and a conductor having a dielectric layer formed on its surface as the other electrode. Method of manufacturing a capacitor 제1항에 있어서, 미소돌기는 섬 형상 및/또는 깃털 형상인 것을 특징으로 하는 콘덴서의 제조방법.The method of manufacturing a capacitor according to claim 1, wherein the minute protrusions are island-shaped and / or feather-shaped. 제1항 또는 제2항에 있어서, 미소돌기의 폭이 0.1~60nm인 것을 특징으로 하는 콘덴서의 제조방법.The method of manufacturing a capacitor according to claim 1 or 2, wherein the width of the minute projections is 0.1 to 60 nm. 제1항 내지 제3항 중 어느 한 항에 있어서, 도전체의 외부면 및 외부면으로부터 10㎛이내에 내부 기공 표면상에 대부분의 미소돌기가 존재하는 것을 특징으로 하는 콘덴서의 제조방법.The method of manufacturing a capacitor according to any one of claims 1 to 3, wherein most of the minute projections are present on the inner pore surface within 10 m of the outer surface and the outer surface of the conductor. 제1항 내지 제4항 중 어느 한 항에 있어서, 미소돌기는 금속 산화물, 금속염, 전이원소 함유 무기화합물, 전이원소 함유 유기 화합물 및 폴리머 화합물로부터 선택된 1종 이상인 것을 특징으로 하는 콘덴서의 제조방법.The method for producing a capacitor according to any one of claims 1 to 4, wherein the micro-projections are at least one selected from metal oxides, metal salts, transition element-containing inorganic compounds, transition element-containing organic compounds and polymer compounds. 제1항에 있어서, 도전체는 금속, 무기 반도체, 유기 반도체 및 탄소, 또는 그 혼합물로부터 선택된 1종 이상인 것을 특징으로 하는 콘덴서의 제조방법.The method of manufacturing a capacitor according to claim 1, wherein the conductor is at least one selected from a metal, an inorganic semiconductor, an organic semiconductor and carbon, or a mixture thereof. 제1항 내지 제6항 중 어느 한 항에 있어서, 도전체는 금속, 무기 반도체, 유기 반도체 및 탄소, 또는 그 혼합물로부터 선택된 1종 이상을 표면층으로 갖는 적층체인 것을 특징으로 하는 콘덴서의 제조방법.The method of manufacturing a capacitor according to any one of claims 1 to 6, wherein the conductor is a laminate having at least one selected from a metal, an inorganic semiconductor, an organic semiconductor and carbon, or a mixture thereof as a surface layer. 제1항에 있어서, 유전체층은 Ta2O5, Al2O3, TiO2 및 Nb2O5 등의 금속 산화물로부터 선택된 1종 이상을 주성분으로 하는 것을 특징으로 하는 콘덴서의 제조방법.The method of manufacturing a capacitor according to claim 1, wherein the dielectric layer contains at least one selected from metal oxides such as Ta 2 O 5 , Al 2 O 3 , TiO 2, and Nb 2 O 5 . 제1항에 있어서, 반도체층은 유기반도체층 및 무기반도체층으로부터 선택된 1종 이상인 것을 특징으로 하는 콘덴서의 제조방법.The method of manufacturing a capacitor according to claim 1, wherein the semiconductor layer is at least one selected from an organic semiconductor layer and an inorganic semiconductor layer. 제9항에 있어서, 유기 반도체는 벤조피롤린 4량체 및 클로라닐로 이루어지는 유기반도체, 테트라티오테트라센을 주성분으로 하는 유기반도체, 테트라시아노퀴노디메탄을 주성분으로 하는 유기반도체 및 하기 식(1) 또는 식(2)으로 나타낸 반복단위를 함유하는 폴리머에 도펀트를 도핑하여 얻어진 도전성 폴리머를 주성분으로 하는 유기반도체로부터 선택된 1종 이상인 것을 특징으로 하는 콘덴서의 제조방법:The organic semiconductor according to claim 9, wherein the organic semiconductor is an organic semiconductor consisting of benzopyrroline tetramer and chloranyl, an organic semiconductor containing tetrathiotetracene as a main component, an organic semiconductor containing tetracyanoquinomimethane as a main component, and the following formula (1). ) Or a method for producing a capacitor, wherein the polymer containing the repeating unit represented by Formula (2) is at least one selected from organic semiconductors containing a conductive polymer as a main component:
Figure 112006021401503-PCT00005
Figure 112006021401503-PCT00005
(여기서 R1~R4의 각각은 독립적으로 수소원자, 탄소수 1~6의 알킬기 또는 탄소수 1~6의 알콕시기를 나타내고, X는 산소원자, 황원자 또는 질소원자를 나타내고, R5는 X가 질소원자인 경우에만 존재하며, 수소원자 또는 탄소수 1~6의 알킬기를 나타내고, R1 및 R2, R3 및 R4의 각각은 서로 결합되어 환구조를 형성해도 좋다.)Wherein each of R 1 to R 4 independently represents a hydrogen atom, an alkyl group of 1 to 6 carbon atoms or an alkoxy group of 1 to 6 carbon atoms, X represents an oxygen atom, a sulfur atom or a nitrogen atom, and R 5 represents a nitrogen atom It exists only in a case, and represents a hydrogen atom or a C1-C6 alkyl group, and each of R <1> and R <2> , R <3> and R <4> may combine with each other, and may form ring structure.)
제10항에 있어서, 식(1)으로 나타낸 반복단위를 함유하는 도전성 폴리머는 하기 식(3)으로 나타낸 구조단위를 반복단위로 함유하는 도전성 폴리머인 것을 특징으로 하는 콘덴서의 제조방법:The method for producing a capacitor according to claim 10, wherein the conductive polymer containing the repeating unit represented by formula (1) is a conductive polymer containing the structural unit represented by the following formula (3) as a repeating unit:
Figure 112006021401503-PCT00006
Figure 112006021401503-PCT00006
(여기서 R6 및 R7 각각은 독립적으로 수소원자, 선형 또는 분기상, 탄소수 1~6의 포화 또는 불포화 알킬기, 또는 임의의 위치에서 알킬기가 서로 결합되는 경우, 2개의 산소원자를 함유하는, 적어도 하나의 5-, 6-, 또는 7원환 포화 탄화수소 환구조를 형성하기 위한 치환기를 나타내고, 환구조는 치환되어도 좋은 비닐렌 결합을 갖는 구조 및 치환되어도 좋은 페닐렌 구조를 들 수 있다.)Wherein each of R 6 and R 7 independently contains a hydrogen atom, a linear or branched phase, a saturated or unsaturated alkyl group having 1 to 6 carbon atoms, or two oxygen atoms when the alkyl group is bonded to each other at an arbitrary position; Substituents for forming one 5-, 6- or 7-membered saturated hydrocarbon ring structure, and the ring structure may include a structure having a vinylene bond which may be substituted, and a phenylene structure which may be substituted.)
제10항에 있어서, 도전성 폴리머는 폴리아닐린, 폴리옥시페닐렌, 폴리페닐렌 술피드, 폴리티오펜, 폴리푸란, 폴리피롤, 폴리메틸피롤, 및 치환유도체 및 그 코폴리머로부터 선택되는 것을 특징으로 하는 콘덴서의 제조방법.The condenser of claim 10, wherein the conductive polymer is selected from polyaniline, polyoxyphenylene, polyphenylene sulfide, polythiophene, polyfuran, polypyrrole, polymethylpyrrole, and substituted derivatives and copolymers thereof. Manufacturing method. 제11항 또는 제12항에 있어서, 도전성 폴리머는 폴리(3,4-에틸렌디옥시티오펜)인 것을 특징으로 하는 콘덴서의 제조방법.The method for producing a capacitor according to claim 11 or 12, wherein the conductive polymer is poly (3,4-ethylenedioxythiophene). 제9항에 있어서, 무기 반도체는 이산화 몰리브덴, 이산화 텅스텐, 이산화납 및 이산화망간으로부터 선택된 1종 이상인 것을 특징으로 하는 콘덴서의 제조방법.10. The method of manufacturing a capacitor according to claim 9, wherein the inorganic semiconductor is at least one selected from molybdenum dioxide, tungsten dioxide, lead dioxide and manganese dioxide. 제9항에 있어서, 반도체의 전도도는 10-2~103S/cm인 것을 특징으로 하는 콘덴서의 제조방법.The method of claim 9, wherein the conductivity of the semiconductor is 10 −2 to 10 3 S / cm. 제1항 내지 제15항 중 어느 한 항에 기재된 제조방법으로 제조된 콘덴서.The capacitor manufactured by the manufacturing method in any one of Claims 1-15. 제16항에 있어서, 반도체의 함침율은 85% 이상인 것을 특징으로 하는 콘덴 서.17. The capacitor of claim 16, wherein the impregnation rate of the semiconductor is at least 85%. 제16항 또는 제17항에 기재된 콘덴서를 사용한 전자회로.An electronic circuit using the capacitor according to claim 16 or 17. 제16항 또는 제17항에 기재된 콘덴서를 사용한 전자기기.An electronic device using the capacitor according to claim 16 or 17.
KR1020067005963A 2003-09-26 2004-09-24 Production method of a capacitor KR101043935B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003335442 2003-09-26
JPJP-P-2003-00335442 2003-09-26

Publications (2)

Publication Number Publication Date
KR20060095995A true KR20060095995A (en) 2006-09-05
KR101043935B1 KR101043935B1 (en) 2011-06-29

Family

ID=37298759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067005963A KR101043935B1 (en) 2003-09-26 2004-09-24 Production method of a capacitor

Country Status (3)

Country Link
KR (1) KR101043935B1 (en)
CN (1) CN1860566B (en)
TW (1) TWI399772B (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5933397B2 (en) * 2012-08-30 2016-06-08 エイヴィーエックス コーポレイション Solid electrolytic capacitor manufacturing method and solid electrolytic capacitor
US9824826B2 (en) * 2013-05-13 2017-11-21 Avx Corporation Solid electrolytic capacitor containing conductive polymer particles
GB2514486B (en) * 2013-05-13 2018-08-29 Avx Corp Solid electrolytic capacitor containing a pre-coat layer
US9472350B2 (en) * 2013-05-13 2016-10-18 Avx Corporation Solid electrolytic capacitor containing a multi-layered adhesion coating
US9508976B2 (en) 2015-01-09 2016-11-29 Applied Materials, Inc. Battery separator with dielectric coating
KR102593300B1 (en) * 2015-06-05 2023-10-25 어플라이드 머티어리얼스, 인코포레이티드 Battery separator with dielectric coating

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4724053A (en) * 1985-12-20 1988-02-09 Polaroid Corporation, Patent Dept. Method for the electropolymerization of conductive polymers
EP0336299B1 (en) * 1988-03-31 1994-09-28 Matsushita Electric Industrial Co., Ltd. Solid electrolytic capacitor and method for manufacturing the same
JP3242464B2 (en) * 1992-09-03 2001-12-25 ニチコン株式会社 Method for manufacturing solid electrolytic capacitor
JP3663952B2 (en) * 1999-02-17 2005-06-22 松下電器産業株式会社 Manufacturing method of solid electrolytic capacitor
JP4453890B2 (en) 2001-04-12 2010-04-21 昭和電工株式会社 Niobium capacitor manufacturing method.
AU2002308967B2 (en) * 2001-05-15 2007-12-06 Showa Denko K.K. Niobium monoxide powder, niobium monoxide sintered product and capacitor using niobium monoxide sintered product

Also Published As

Publication number Publication date
TWI399772B (en) 2013-06-21
TW200518142A (en) 2005-06-01
CN1860566B (en) 2012-02-22
CN1860566A (en) 2006-11-08
KR101043935B1 (en) 2011-06-29

Similar Documents

Publication Publication Date Title
JP4614269B2 (en) Solid electrolytic capacitor
WO2007004554A1 (en) Solid electrolytic capacitor and production method thereof
KR101074710B1 (en) Production method of a capacitor
US7522404B2 (en) Solid electrolytic capacitor and the use thereof
KR101043935B1 (en) Production method of a capacitor
EP1665301B1 (en) Production method of a capacitor
JP2005101562A (en) Chip solid electrolytic capacitor and its manufacturing method
US7355842B2 (en) Chip solid electrolyte capacitor and production method of the same
JP4488303B2 (en) Capacitor manufacturing method
WO2007004556A1 (en) Method for manufacturing solid electrolytic capacitor device
JP3992706B2 (en) Capacitor manufacturing method
WO2007004555A1 (en) Solid electrolytic capacitor element and production method thereof
US8198126B2 (en) Method for producing solid electrolytic capacitor
JP4367752B2 (en) Method for manufacturing solid electrolytic capacitor element
TW200525567A (en) Chip solid electrolyte capacitor and production method of the samE
JP2005109466A (en) Capacitor and method of manufacturing same
JP2005101592A (en) Sintered compact and chip solid electrolytic capacitor using the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150515

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170522

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190530

Year of fee payment: 9