JP2005109466A - Capacitor and method of manufacturing same - Google Patents

Capacitor and method of manufacturing same Download PDF

Info

Publication number
JP2005109466A
JP2005109466A JP2004263491A JP2004263491A JP2005109466A JP 2005109466 A JP2005109466 A JP 2005109466A JP 2004263491 A JP2004263491 A JP 2004263491A JP 2004263491 A JP2004263491 A JP 2004263491A JP 2005109466 A JP2005109466 A JP 2005109466A
Authority
JP
Japan
Prior art keywords
capacitor
conductor
semiconductor layer
semiconductor
producing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004263491A
Other languages
Japanese (ja)
Inventor
Kazumi Naito
一美 内藤
Shoji Yabe
正二 矢部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2004263491A priority Critical patent/JP2005109466A/en
Publication of JP2005109466A publication Critical patent/JP2005109466A/en
Withdrawn legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a group of capacitors in which capacity distribution is relatively limited. <P>SOLUTION: A method of manufacturing a capacitor in which an electric conductor on a surface of which a dielectric layer is formed is assumed to be one electrode, while a semiconductor layer formed by an energization technique is assumed to be other electrode, and in which a predetermined direct current is passed through all of a plurality of the electric conductors with the electric conductor serving as an anode to form semiconductor layers, as well as a capacitor provided by the method. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は容量分布が比較的狭いコンデンサ群の製造方法に関する。   The present invention relates to a method for manufacturing a capacitor group having a relatively narrow capacitance distribution.

パソコン等に使用される中央演算処理装置(CPU)の回路に使用されるコンデンサは、電圧変動を抑え、高リップル(ripple)通過時の発熱を低くするために、高容量かつ低ESR(等価直列抵抗)のものが求められている。一般に、アルミニウム固体電解コンデンサや、タンタル固体電解コンデンサが使用されている。   Capacitors used in central processing unit (CPU) circuits used in personal computers, etc. have high capacity and low ESR (equivalent series) in order to suppress voltage fluctuations and reduce heat generation when passing through high ripple. Resistance) is required. In general, an aluminum solid electrolytic capacitor or a tantalum solid electrolytic capacitor is used.

固体電解コンデンサは、表面層に微細の細孔を有するアルミニウム箔や、内部に微小な細孔を有するタンタル粉の焼結体を一方の電極(導電体)として、その電極の表層に形成した誘電体層とその誘電体層上に設けられた他方の電極(通常は、半導体層)とから構成されている。   Solid electrolytic capacitors consist of an aluminum foil with fine pores in the surface layer and a sintered body of tantalum powder with fine pores inside as one electrode (conductor) formed on the surface of the electrode. It comprises a body layer and the other electrode (usually a semiconductor layer) provided on the dielectric layer.

半導体層を他方の電極とするコンデンサの半導体層を形成する方法としては、例えば、特許第1868722号明細書(特許文献1)、特許第1985056号明細書(特許文献2)、特開2000−188239号公報(特許文献3)、特開平3−18009号公報(特許文献4)、特開平4−42912号公報(特許文献5)や特開平2−299213号公報(特許文献6)に記載された通電手法による方法がある。   As a method for forming a semiconductor layer of a capacitor using the semiconductor layer as the other electrode, for example, Japanese Patent No. 1868722 (Patent Document 1), Japanese Patent No. 1985056 (Patent Document 2), Japanese Patent Application Laid-Open No. 2000-188239. (Patent Document 3), JP-A-3-18009 (Patent Document 4), JP-A-4-42912 (Patent Document 5) and JP-A-2-299213 (Patent Document 6). There is a method using an energization method.

特許文献1〜3は、表面に誘電体層を設けた導電体を半導体層形成溶液に漬けて、導電体側を陽極にして半導体層形成溶液中に用意した外部電極(陰極)との間に一定の電圧を印加して電流を流すことにより半導体層を形成する方法である。   In Patent Documents 1 to 3, a conductor provided with a dielectric layer on the surface is dipped in a semiconductor layer forming solution, and the conductor side is an anode, and is constant between an external electrode (cathode) prepared in the semiconductor layer forming solution. In this method, a semiconductor layer is formed by applying a current and applying a current.

特許文献4は、表面に誘電体層と半導体層を積層した導電体の半導体部に外部端子を接触させて電流を供給して半導体層形成溶液中でさらに半導体層を形成する方法である。   Patent Document 4 is a method in which an external terminal is brought into contact with a semiconductor portion of a conductor having a dielectric layer and a semiconductor layer laminated on the surface to supply a current to further form a semiconductor layer in a semiconductor layer forming solution.

特許文献5は、導電体及び陰極用導体が箔状の巻回体になっていて、コンデンサ陰極端子を兼ねる前記外部端子から電流を供給して半導体層を形成する方法である。
また、特許文献6では、導電体に交流を供給して半導体層を形成している。
Patent Document 5 is a method of forming a semiconductor layer by supplying a current from the external terminal also serving as a capacitor cathode terminal, in which a conductor and a cathode conductor are formed in a foil-like wound body.
Moreover, in patent document 6, alternating current is supplied to a conductor and the semiconductor layer is formed.

特許第1868722号明細書Japanese Patent No. 1868722 特許第1985056号明細書Japanese Patent No. 1985056 特開2000−188239号公報JP 2000-188239 A 特開平3−18009号公報JP-A-3-18009 特開平4−42912号公報JP-A-4-42912 特開平2−299213号公報JP-A-2-299213

前記特許文献1〜3に記載の定電圧を印加する通電手法によって半導体層を形成する方法の場合、1個の導電体に半導体層を形成する時には問題にならなかったが、複数個の導電体に同時に半導体層を形成する時には、各導電体が必ずしも均質でなく、また半導体の形成速度も導電体により異なることがあるため、各導電体に流れる電流値が刻々変化するばかりでなく、総電流値も時間変化するために、最終的に作製されるコンデンサ群の容量(半導体の形成具合、特に半導体質量に比例する。)分布がかなり広くなるという問題点があった。   In the case of the method of forming a semiconductor layer by the energization method of applying a constant voltage described in Patent Documents 1 to 3, there was no problem when the semiconductor layer was formed on one conductor. When forming a semiconductor layer at the same time, each conductor is not necessarily homogeneous, and the semiconductor formation speed may vary depending on the conductor, so that not only the current value flowing through each conductor changes but also the total current Since the value also changes with time, there is a problem that the capacitance distribution of the finally produced capacitor group (proportional to the formation of the semiconductor, particularly proportional to the semiconductor mass) becomes considerably wide.

また、特許文献4及び5の方法の場合は、外部端子から電流を供給する方式のため、導電体の外層から半導体が形成され、この外層の形成物が細孔内部の半導体の形成を阻害する。このため作製したコンデンサ群の容量の平均値が小さくなるばかりでなく、分布もかなり広いものになる(一般に、容量の標準偏差を容量の平均値で除した値は15%以上)という問題点があった。   In the case of the methods of Patent Documents 4 and 5, since a current is supplied from an external terminal, a semiconductor is formed from the outer layer of the conductor, and the formation of the outer layer inhibits the formation of the semiconductor inside the pores. . For this reason, not only the average value of the capacitance of the manufactured capacitor group is reduced, but also the distribution is considerably wide (in general, the value obtained by dividing the standard deviation of the capacitance by the average value of the capacitance is 15% or more). there were.

また、特許文献6の方法により複数個の導電体に同時に電流を供給するに際し、給電する端子の一つを導電体側とし、他方の端子を半導体形成容器中の電極板とした場合、交流であるために半導体形成容器中の電極板にも半導体層が形成され導電体上の半導体と最終的にはショートして危険な状態になるという問題があった。また、このような危険を避けるために、複数個の導電体と半導体形成容器中の電極板との距離を大きく離した場合には、各導電体への電流分布を均一にしづらく、その結果半導体の形成具合が不良なものが多数発生し結果的には作製したコンデンサ群の容量のばらつきがかなり大きい(容量の標準偏差を容量の平均値で除した値は15%以上)という問題があった。   In addition, when supplying current to a plurality of conductors simultaneously by the method of Patent Document 6, when one of the terminals to be fed is on the conductor side and the other terminal is an electrode plate in the semiconductor forming container, it is an alternating current. Therefore, there is a problem that a semiconductor layer is also formed on the electrode plate in the semiconductor forming container and eventually becomes short-circuited with the semiconductor on the conductor, resulting in a dangerous state. In addition, in order to avoid such a danger, when the distance between the plurality of conductors and the electrode plate in the semiconductor forming container is greatly separated, it is difficult to make the current distribution to each conductor uniform, and as a result, the semiconductor As a result, there was a problem that a large number of defective capacitors were formed, and as a result, the capacitance variation of the produced capacitor group was quite large (the value obtained by dividing the standard deviation of the capacitance by the average value of the capacitance was 15% or more). .

本発明者等は、前記課題を解決するために鋭意検討した結果、誘電体層を形成した複数個の導電体を陽極にして、一括して所定直流定電流を通電して前記誘電体層上に半導体層を形成することによって比較的簡単に容量分布の狭い一群のコンデンサを製造できることを見出し、本発明を完成するに至った。   As a result of diligent investigations to solve the above problems, the present inventors have made a plurality of conductors having a dielectric layer formed as anodes and energized a predetermined DC constant current all at once on the dielectric layer. It has been found that a group of capacitors having a narrow capacitance distribution can be manufactured relatively easily by forming a semiconductor layer on the substrate, and the present invention has been completed.

すなわち、本発明は以下のコンデンサの製造方法及びコンデンサを提供するものである。
1.表面に誘電体層を形成した導電体を一方の電極とし、通電手法により形成した半導体層を他方の電極とするコンデンサの製造方法において、導電体を陽極にして、前記導電体を複数個一括して所定直流定電流を通電して半導体層を形成することを特徴とするコンデンサの製造方法。
2.表面に誘電体層を形成した複数個の導電体の陽極部を整列して接続した金属基板を複数枚配設した金属製フレームを用意し、半導体層形成用溶液に前記導電体の半導体形成部を浸漬して前記金属性フレームに設けた給電端子から半導体層形成容器中に設けた陰極板に向かって直流定電流を通電して導電体の誘電体層上に半導体層を形成する前記1に記載のコンデンサの製造方法。
3.前記導電体が、金属、無機半導体、有機半導体、これらの少なくとも1種の混合物、及びそれらの表層に導電体を積層した積層体から選択される前記1または2に記載のコンデンサの製造方法。
4.通電手法により形成する他方の電極である半導体層が、有機半導体層及び無機半導体層から選ばれる少なくとも1種である前記1に記載のコンデンサの製造方法。
5.有機半導体が、ベンゾピロリン4量体とクロラニルからなる有機半導体、テトラチオテトラセンを主成分とする有機半導体、テトラシアノキノジメタンを主成分とする有機半導体、下記一般式(1)または(2)

Figure 2005109466
(式(1)及び(2)において,R1〜R4は、各々独立して水素原子、炭素数1〜6のアルキル基または炭素数1〜6のアルコキシ基を表し、Xは酸素、イオウまたは窒素原子を表し、R5はXが窒素原子のときのみ存在して水素原子または炭素数1〜6のアルキル基を表し、R1とR2及びR3とR4は、互いに結合して環状になっていてもよい。)
で示される繰り返し単位を含む高分子にドーパントをドープした導電性高分子を主成分とした有機半導体から選択される少なくとも1種である前記4記載のコンデンサの製造方法。
6.一般式(1)で示される繰り返し単位を含む導電性高分子が、下記一般式(3)
Figure 2005109466
(式中、R6及びR7は、各々独立して水素原子、炭素数1〜6の直鎖状もしくは分岐状の飽和もしくは不飽和のアルキル基、または該アルキル基が互いに任意の位置で結合して、2つの酸素原子を含む少なくとも1つ以上の5〜7員環の飽和炭化水素の環状構造を形成する置換基を表す。また、前記環状構造には置換されていてもよいビニレン結合を有するもの、置換されていてもよいフェニレン構造のものが含まれる。)
で示される構造単位を繰り返し単位として含む導電性高分子である前記5記載のコンデンサの製造方法。
7.導電性高分子が、ポリアニリン、ポリオキシフェニレン、ポリフェニレンサルファイド、ポリチオフェン、ポリフラン、ポリピロール、ポリメチルピロール、及びこれらの置換誘導体及び共重合体から選択される前記6記載のコンデンサの製造方法。
8.導電性高分子が、ポリ(3,4−エチレンジオキシチオフェン)である前記7記載のコンデンサの製造方法。
9.無機半導体が、二酸化モリブデン、二酸化タングステン、二酸化鉛、及び二酸化マンガンから選ばれる少なくとも1種の化合物である前記4に記載のコンデンサの製造方法。
10.半導体の電導度が10-2〜103S/cmの範囲である前記1記載のコンデンサの製造方法。
11.前記1乃至10のいずれかに記載の方法によって製造されたコンデンサ。
12.前記1乃至10のいずれかに記載の方法によって製造された、容量の標準偏差を容量の平均値で除した値が10%以下であるコンデンサ群。
13.前記11または12に記載のコンデンサを使用した電子回路。
14.前記11または12に記載のコンデンサを使用した電子機器。 That is, the present invention provides the following capacitor manufacturing method and capacitor.
1. In a method of manufacturing a capacitor using a conductor having a dielectric layer formed on the surface as one electrode and a semiconductor layer formed by an energization method as the other electrode, the conductor is used as an anode, and a plurality of the conductors are batched. And forming a semiconductor layer by applying a predetermined constant DC current.
2. A metal frame having a plurality of metal substrates on which a plurality of conductor anodes having a dielectric layer formed on the surface are aligned and connected is prepared, and the semiconductor formation portion of the conductor is added to the semiconductor layer forming solution. The semiconductor layer is formed on the dielectric layer of the conductor by applying a constant DC current from a power supply terminal provided on the metallic frame to a cathode plate provided in the semiconductor layer formation container The manufacturing method of the capacitor | condenser described.
3. 3. The method for producing a capacitor according to 1 or 2, wherein the conductor is selected from a metal, an inorganic semiconductor, an organic semiconductor, a mixture of at least one of these, and a laminate in which a conductor is laminated on a surface layer thereof.
4). 2. The method for producing a capacitor as described in 1 above, wherein the semiconductor layer which is the other electrode formed by the energization method is at least one selected from an organic semiconductor layer and an inorganic semiconductor layer.
5). An organic semiconductor composed of a benzopyrroline tetramer and chloranil, an organic semiconductor mainly composed of tetrathiotetracene, an organic semiconductor mainly composed of tetracyanoquinodimethane, the following general formula (1) or (2)
Figure 2005109466
(In Formula (1) and (2), R < 1 > -R < 4 > represents a hydrogen atom, a C1-C6 alkyl group, or a C1-C6 alkoxy group each independently, X is oxygen, sulfur, Or a nitrogen atom, R 5 is present only when X is a nitrogen atom and represents a hydrogen atom or an alkyl group having 1 to 6 carbon atoms, and R 1 and R 2 and R 3 and R 4 are bonded to each other. (It may be annular.)
5. The method for producing a capacitor as described in 4 above, which is at least one selected from organic semiconductors mainly composed of a conductive polymer obtained by doping a polymer containing a repeating unit represented by formula (1) with a dopant.
6). The conductive polymer containing the repeating unit represented by the general formula (1) is represented by the following general formula (3).
Figure 2005109466
(Wherein R 6 and R 7 are each independently a hydrogen atom, a linear or branched saturated or unsaturated alkyl group having 1 to 6 carbon atoms, or the alkyl group is bonded to each other at an arbitrary position. And a substituent that forms a cyclic structure of at least one 5- to 7-membered saturated hydrocarbon containing two oxygen atoms, and a vinylene bond that may be substituted on the cyclic structure. And those having a phenylene structure which may be substituted.
6. The method for producing a capacitor as described in 5 above, wherein the capacitor is a conductive polymer containing a structural unit represented by
7). 7. The method for producing a capacitor as described in 6 above, wherein the conductive polymer is selected from polyaniline, polyoxyphenylene, polyphenylene sulfide, polythiophene, polyfuran, polypyrrole, polymethylpyrrole, and substituted derivatives and copolymers thereof.
8). 8. The method for producing a capacitor as described in 7 above, wherein the conductive polymer is poly (3,4-ethylenedioxythiophene).
9. 5. The method for producing a capacitor as described in 4 above, wherein the inorganic semiconductor is at least one compound selected from molybdenum dioxide, tungsten dioxide, lead dioxide, and manganese dioxide.
10. 2. The method for producing a capacitor as described in 1 above, wherein the electrical conductivity of the semiconductor is in the range of 10 −2 to 10 3 S / cm.
11. 11. A capacitor manufactured by the method according to any one of 1 to 10 above.
12 A capacitor group manufactured by the method according to any one of 1 to 10 above, wherein a value obtained by dividing a standard deviation of capacitance by an average value of capacitance is 10% or less.
13. 13. An electronic circuit using the capacitor described in 11 or 12 above.
14 13. An electronic device using the capacitor described in 11 or 12 above.

本発明のコンデンサの製造方法及びコンデンサの一形態について説明する。
本発明に使用される導電体の一例として、金属、無機半導体、有機半導体、カーボン、これらの少なくとも1種の混合物、それらの表層に導電体を積層した積層体が挙げられる。
A method for manufacturing a capacitor and one embodiment of the capacitor of the present invention will be described.
As an example of the conductor used in the present invention, a metal, an inorganic semiconductor, an organic semiconductor, carbon, a mixture of at least one of these, and a laminate in which a conductor is stacked on the surface layer thereof can be given.

無機半導体として、二酸化鉛、二酸化モリブデン、二酸化タングステン、一酸化ニオブ、二酸化スズ、一酸化ジルコニウム等の金属酸化物が挙げられ、有機半導体としてポリピロール、ポリチオフェン、ポリアニリン及びこれら高分子骨格を有する置換体、共重合体等の導電性高分子、テトラシアノキノジメタンとテトラチオテトラセンとの錯体、テトラシアノキノジメタン(TCNQ)塩等の低分子錯体が挙げられる。また、表層に導電体を積層した積層体としては、紙、絶縁性高分子、ガラス等に前記導電体を積層した積層体が挙げられる。   Examples of inorganic semiconductors include metal oxides such as lead dioxide, molybdenum dioxide, tungsten dioxide, niobium monoxide, tin dioxide, and zirconium monoxide. Examples thereof include conductive polymers such as copolymers, complexes of tetracyanoquinodimethane and tetrathiotetracene, and low-molecular complexes such as tetracyanoquinodimethane (TCNQ) salts. Moreover, as a laminated body which laminated | stacked the conductor on the surface layer, the laminated body which laminated | stacked the said conductor on paper, insulating polymer, glass, etc. is mentioned.

導電体として金属を使用する場合、金属の一部を、炭化、燐化、ホウ素化、窒化、硫化から選ばれる少なくとも1種の処理を行ってから使用してもよい。   When a metal is used as the conductor, a part of the metal may be used after being subjected to at least one treatment selected from carbonization, phosphation, boronation, nitridation, and sulfidation.

導電体の形状は特に限定されず、箔状、板状、棒状、導電体自身を粉状にして成形または成形後焼結した形状等として用いられる。導電体表面をエッチング等で処理して、微細な細孔を有するようにしてもよい。導電体を粉状にして成形体形状または成形後焼結した形状とする場合には、成形時の圧力を適当に選択することにより、成形または焼結後の内部に微小な細孔を設けることができる。また、導電体を粉状にして成形体形状または成形後焼結した形状とする場合は、成形時に別途用意した引き出しリード線(またはリード箔)の一部を導電体と共に成形し、引き出しリード線(またはリード箔)の成形外部の箇所を、コンデンサの一方の電極の引き出しリードとすることもできる。勿論、導電体に引き出しリードを直接接続することも可能である。   The shape of the conductor is not particularly limited, and may be used as a foil shape, a plate shape, a rod shape, a shape obtained by forming the conductor itself into a powder shape, or sintering after forming. The conductor surface may be processed by etching or the like to have fine pores. When the conductor is powdered to form a molded body or a sintered shape after molding, fine pores should be provided in the interior after molding or sintering by appropriately selecting the pressure during molding. Can do. If the conductor is powdered to form a molded body or a sintered shape after molding, a part of the lead wire (or lead foil) prepared separately at the time of molding is molded together with the conductor, and the lead wire A portion outside the molding of the (or lead foil) can be used as a lead for the one electrode of the capacitor. Of course, it is also possible to connect the lead lead directly to the conductor.

本発明の導電体表面に形成される誘電体層としては、Ta25、Al23、TiO2、Nb25等の金属酸化物から選ばれる少なくとも1つを主成分とする誘電体層、セラミックコンデンサやフイルムコンデンサの分野で従来公知の誘電体層が挙げられる。前者の金属酸化物から選ばれる少なくとも1つを主成分とする誘電体層の場合、金属酸化物の金属元素を有する前記導電体を鉱酸や有機酸を含有した電解液中で化成することによって誘電体層を形成すると得られるコンデンサは、極性を持つ電解コンデンサとなる。セラミックコンデンサやフイルムコンデンサで従来公知の誘電体層の例としては、本出願人による、特開昭63−29919号公報、特開昭63−34917号公報に記載した誘電体層を挙げることができる。また、金属酸化物から選ばれる少なくとも1つを主成分とする誘電体層やセラミックコンデンサやフイルムコンデンサで従来公知の誘電体層を複数積層して使用してもよい。また、金属酸化物から選ばれる少なくとも1つを主成分とする誘電体やセラミックコンデンサやフイルムコンデンサで従来公知の誘電体を混合した誘電体層でもよい。 The dielectric layer formed on the surface of the conductor according to the present invention is a dielectric mainly composed of at least one selected from metal oxides such as Ta 2 O 5 , Al 2 O 3 , TiO 2 , and Nb 2 O 5. Conventionally known dielectric layers in the field of body layers, ceramic capacitors and film capacitors can be mentioned. In the case of a dielectric layer mainly composed of at least one selected from the former metal oxides, the conductor having the metal element of the metal oxide is formed in an electrolytic solution containing a mineral acid or an organic acid. A capacitor obtained by forming the dielectric layer is an electrolytic capacitor having polarity. Examples of conventionally known dielectric layers for ceramic capacitors and film capacitors include the dielectric layers described in Japanese Patent Application Laid-Open Nos. 63-29919 and 63-34917 by the present applicant. . Further, a plurality of conventionally known dielectric layers may be used by laminating a dielectric layer mainly composed of at least one selected from metal oxides, ceramic capacitors, and film capacitors. Further, a dielectric layer in which at least one selected from metal oxides as a main component, a dielectric layer in which a conventionally known dielectric material is mixed with a ceramic capacitor, or a film capacitor may be used.

一方、本発明のコンデンサの他方の電極としては、有機半導体及び無機半導体から選ばれる少なくとも1種の化合物が挙げられるが、ここで前記の化合物を後述する通電手法により形成することが肝要である。   On the other hand, the other electrode of the capacitor of the present invention includes at least one compound selected from an organic semiconductor and an inorganic semiconductor, but it is important to form the compound by an energization method described later.

有機半導体の具体例としては、ベンゾピロリン4量体とクロラニルからなる有機半導体、テトラチオテトラセンを主成分とする有機半導体、テトラシアノキノジメタンを主成分とする有機半導体、下記一般式(1)または(2)で示される繰り返し単位を含む高分子にドーパントをドープした導電性高分子を主成分とした有機半導体が挙げられる。   Specific examples of the organic semiconductor include an organic semiconductor composed of benzopyrroline tetramer and chloranil, an organic semiconductor mainly composed of tetrathiotetracene, an organic semiconductor mainly composed of tetracyanoquinodimethane, and the following general formula (1) Or the organic semiconductor which has as a main component the conductive polymer which doped the dopant to the polymer containing the repeating unit shown by (2) is mentioned.

Figure 2005109466
Figure 2005109466

式(1)及び(2)において、R1〜R4は、各々独立して水素原子、炭素数1〜6のアルキル基または炭素数1〜6のアルコキシ基を表し、Xは酸素、イオウまたは窒素原子を表し、R5はXが窒素原子のときのみ存在して水素原子または炭素数1〜6のアルキル基を表し、R1とR2及びR3とR4は、互いに結合して環状になっていてもよい。 In the formulas (1) and (2), R 1 to R 4 each independently represent a hydrogen atom, an alkyl group having 1 to 6 carbon atoms or an alkoxy group having 1 to 6 carbon atoms, and X is oxygen, sulfur or Represents a nitrogen atom, R 5 is present only when X is a nitrogen atom and represents a hydrogen atom or an alkyl group having 1 to 6 carbon atoms, and R 1 and R 2 and R 3 and R 4 are bonded to each other to form a ring It may be.

さらに、本発明においては、前記一般式(1)で示される繰り返し単位を含む導電性高分子としては、好ましくは下記一般式(3)で示される構造単位を繰り返し単位として含む導電性高分子が挙げられる。   Furthermore, in the present invention, the conductive polymer containing a repeating unit represented by the general formula (1) is preferably a conductive polymer containing a structural unit represented by the following general formula (3) as a repeating unit. Can be mentioned.

Figure 2005109466
Figure 2005109466

式中、R6及びR7は、各々独立して水素原子、炭素数1〜6の直鎖状もしくは分岐状の飽和もしくは不飽和のアルキル基、または該アルキル基が互いに任意の位置で結合して、2つの酸素原子を含む少なくとも1つ以上の5〜7員環の飽和炭化水素の環状構造を形成する置換基を表す。また、前記環状構造には置換されていてもよいビニレン結合を有するもの、置換されていてもよいフェニレン構造のものも含まれる。 In the formula, R 6 and R 7 are each independently a hydrogen atom, a linear or branched saturated or unsaturated alkyl group having 1 to 6 carbon atoms, or the alkyl group is bonded to each other at an arbitrary position. And a substituent that forms a cyclic structure of at least one 5- to 7-membered saturated hydrocarbon containing two oxygen atoms. The cyclic structure includes those having a vinylene bond which may be substituted and those having a phenylene structure which may be substituted.

このような化学構造を含む導電性高分子は、荷電されており、ドーパントがドープされる。ドーパントは特に限定されず公知のドーパントが使用できる。
式(1)〜(3)で示される繰り返し単位を含む高分子としては、例えば、ポリアニリン、ポリオキシフェニレン、ポリフェニレンサルファイド、ポリチオフェン、ポリフラン、ポリピロール、ポリメチルピロール、及びこれらの置換誘導体や共重合体などが挙げられる。中でもポリピロール、ポリチオフェン及びこれらの置換誘導体(例えばポリ(3,4−エチレンジオキシチオフェン)等)が好ましい。
A conductive polymer containing such a chemical structure is charged and doped with a dopant. A dopant is not specifically limited, A well-known dopant can be used.
Examples of the polymer containing the repeating unit represented by the formulas (1) to (3) include polyaniline, polyoxyphenylene, polyphenylene sulfide, polythiophene, polyfuran, polypyrrole, polymethylpyrrole, and substituted derivatives and copolymers thereof. Etc. Of these, polypyrrole, polythiophene, and substituted derivatives thereof (for example, poly (3,4-ethylenedioxythiophene)) are preferable.

無機半導体の具体例としては、二酸化モリブデン、二酸化タングステン、二酸化鉛、二酸化マンガン等から選ばれる少なくとも1種の化合物が挙げられる。
上記有機半導体及び無機半導体として、電導度10-2〜103S/cmの範囲のものを使用すると、作製したコンデンサのESR値が小さくなり好ましい。
Specific examples of the inorganic semiconductor include at least one compound selected from molybdenum dioxide, tungsten dioxide, lead dioxide, manganese dioxide and the like.
When the organic semiconductor and the inorganic semiconductor have a conductivity in the range of 10 −2 to 10 3 S / cm, the ESR value of the manufactured capacitor is preferably reduced.

前述した半導体層は、通電操作を行わない純粋な化学反応(溶液反応、気相反応及びそれらの組み合わせ)によって形成したり、通電手法によって形成したり、あるいはこれらの方法を組み合わせて形成するが、本発明では、半導体層形成工程で少なくとも1回は通電手法を採用する。   The semiconductor layer described above is formed by a pure chemical reaction (solution reaction, gas phase reaction and a combination thereof) without performing an energization operation, formed by an energization method, or a combination of these methods. In the present invention, the energization method is adopted at least once in the semiconductor layer forming step.

本発明の方法により表面に誘電体層を形成した複数個の導電体に同時に半導体層を形成する方法の一例について説明する。
長尺金属板上に複数個(例えば、10〜1000個、好ましくは10〜200個)の導電体の陽極部を等間隔かつ等寸に整列接続する。このような長尺金属板を等間隔に複数枚(例えば、10〜500枚、好ましくは10〜200枚)配設した金属製フレームを、金属製フレーム上の導電体の半導体形成部を、別途用意した半導体層形成用溶液に浸漬するように載置して所定時間半導体層形成反応を行う。本発明においては、前記金属性フレームに設けた給電端子から半導体層形成容器中に設けた陰極板に向かって所定直流定電流を通電して導電体の誘電体層上に半導体層形成を行うことが重要である。
An example of a method for simultaneously forming a semiconductor layer on a plurality of conductors having a dielectric layer formed on the surface by the method of the present invention will be described.
A plurality of (for example, 10 to 1000, preferably 10 to 200) anode parts of conductors are aligned and connected at equal intervals and on the long metal plate. A metal frame in which a plurality of such long metal plates are arranged at equal intervals (for example, 10 to 500 sheets, preferably 10 to 200 sheets), a conductor semiconductor formation portion on the metal frame is separately provided. The substrate is soaked in the prepared semiconductor layer forming solution and a semiconductor layer forming reaction is performed for a predetermined time. In the present invention, the semiconductor layer is formed on the dielectric layer of the conductor by passing a predetermined direct current from the power supply terminal provided on the metallic frame toward the cathode plate provided in the semiconductor layer forming container. is important.

所定直流定電流で所定時間通電して半導体層を形成することにより、作製したコンデンサ群の容量の標準偏差を容量の平均値で除した値が10%以下、好ましくは7%以下、より好ましくは5%以下にすることが可能になる。所定定電流で通電することにより各導電体に供給される通電量が決まるが、数個の導電体について何らかの具合で通電量が変動しても全通電電流値が一定であるために、残りの導電体への通電量が変動を打ち消すように変化する結果、全通電時間に渡って各導電体への電流供給量が安定化する。半導体層の質量は、副反応が無ければ全電流量と時間の積分値で与えられるため、半導体層の質量に比例関係にあるコンデンサの容量が安定化し、作製したコンデンサ群の容量の標準偏差が小さなものとなる。一方、従来の定電圧で所定時間通電して半導体層を形成する方法では、各導電体に供給される電流値は全通電時間に渡って安定化されることが無く、その結果作製されるコンデンサ群の容量の標準偏差が小さなものとなる可能性は低い。   By forming a semiconductor layer by energizing for a predetermined time with a predetermined DC constant current, the value obtained by dividing the standard deviation of the capacitance of the manufactured capacitor group by the average value of the capacitance is 10% or less, preferably 7% or less, more preferably It becomes possible to make it 5% or less. The energization amount supplied to each conductor is determined by energizing with a predetermined constant current, but the total energization current value is constant even if the energization amount fluctuates in some way for some conductors. As a result of the amount of current supplied to the conductor changing so as to cancel out the fluctuation, the amount of current supplied to each conductor is stabilized over the entire current supply time. If there is no side reaction, the mass of the semiconductor layer is given by the integral value of the total current and time, so the capacitance of the capacitor proportional to the mass of the semiconductor layer is stabilized, and the standard deviation of the capacitance of the fabricated capacitor group is It will be small. On the other hand, in the conventional method of forming a semiconductor layer by energizing for a predetermined time at a constant voltage, the current value supplied to each conductor is not stabilized over the entire energizing time, and the capacitor produced as a result The standard deviation of group capacity is unlikely to be small.

本発明においては、通電時間や所定電流値は、使用する導電体の種類、大きさ、密度、形成した誘電体層の種類、厚さ、形成する半導体層の種類等によって変化するために、予備実験によって決定される。予備実験の1手法として、半導体層の質量を管理することによって所定定電流値の良否を判断することができる。例えば、予め各定電流値で通電時間と半導体質量についてプロットを行い、このプロットが飽和値に達した半導体質量が最大になるときの定電流値を選択する方法を挙げることができる。   In the present invention, the energization time and the predetermined current value vary depending on the type, size and density of the conductor used, the type and thickness of the formed dielectric layer, the type of semiconductor layer to be formed, etc. Determined by experiment. As one method of the preliminary experiment, it is possible to determine whether the predetermined constant current value is good or not by managing the mass of the semiconductor layer. For example, there can be mentioned a method in which energization time and semiconductor mass are plotted in advance at each constant current value, and the constant current value is selected when the semiconductor mass reaches a saturation value.

また、通電時の初期の電圧値は、所定定電流値によって決まる一定の値をもつ。前述した化成によって形成した誘電体層の場合、初期電圧値は、化成電圧以上になることもある。従来の通電手法により半導体層を形成する場合は、化成電圧以下に設定することを基本とするために、化成電圧を常に意識できる定電圧による通電であり、本願方法のような定電流で通電する方法を予想することができなかった。   Further, the initial voltage value during energization has a constant value determined by a predetermined constant current value. In the case of the dielectric layer formed by the chemical conversion described above, the initial voltage value may be equal to or higher than the chemical conversion voltage. When a semiconductor layer is formed by a conventional energization method, since it is basically set to be equal to or lower than the formation voltage, it is energized with a constant voltage that can always be conscious of the formation voltage, and is energized with a constant current as in the present method. The method could not be expected.

半導体層形成溶液には、通電により半導体となる原料や、場合によっては前述したドーパント(例えば、アリールスルホン酸または塩、アルキルスルホン酸または塩、各種高分子スルホン酸または塩、及び前記の各置換基を有する化合物等の公知のドーパント)が少なくとも1種溶解していて、通電することにより誘電体層上に半導体層が形成される。半導体層形成溶液の温度・pHは、予備実験によって半導体層が形成しやすい条件が決定される。半導体層形成溶液中に設ける陰極板は、通電時の対陰極として使用されるものであり、電導性材料、特に金属の箔や板が用いられる。少なくとも1箇所の給電部に電気的に接続された複数枚の陰極板を使用して、半導体層形成溶液に漬けられた複数個の導電体全てに均一に配電できるように配置されることが好ましい。   The semiconductor layer forming solution includes a raw material that becomes a semiconductor when energized, and in some cases, the above-described dopants (for example, aryl sulfonic acid or salt, alkyl sulfonic acid or salt, various polymer sulfonic acids or salts, and each of the above substituents. At least one kind of known dopant such as a compound having a compound is dissolved, and a semiconductor layer is formed on the dielectric layer by energization. The temperature and pH of the semiconductor layer forming solution are determined under conditions that facilitate the formation of the semiconductor layer by preliminary experiments. The cathode plate provided in the semiconductor layer forming solution is used as an anti-cathode during energization, and an electrically conductive material, particularly a metal foil or plate is used. It is preferable to use a plurality of cathode plates electrically connected to at least one power feeding portion so that the plurality of conductors immersed in the semiconductor layer forming solution can be uniformly distributed. .

本発明においては、所定定電流で通電した後に、半導体層が形成されることによって生じる誘電体層の微小な欠陥を修復するために、再化成(誘電体層を化成により形成していない場合は、これが1回目の化成)を行ってもよい。また、所定定電流での通電と再化成を複数回繰り返してもよいし、繰り返し時の定電流値を変更してもよい。通常、定電流通電を止める場合、半導体層形成溶液から前記した金属製フレームを引き上げて洗浄・乾燥した後再化成工程に入るが、再化成工程に入れずに、再度定電流通電を1回以上行った後に再化成工程に入れてもよい。理由は定かでないが、続けて定電流通電を行うよりも、通電時間を同じにして途中で通電を止めて洗浄・乾燥を行うことを繰り返すほうが半導体層質量が上昇する場合がある。   In the present invention, in order to repair minute defects in the dielectric layer caused by the formation of the semiconductor layer after energization with a predetermined constant current, re-formation (when the dielectric layer is not formed by chemical conversion) This may be the first chemical conversion). Further, energization and re-forming with a predetermined constant current may be repeated a plurality of times, or the constant current value at the time of repetition may be changed. Normally, when stopping constant current energization, the above-mentioned metal frame is lifted from the semiconductor layer forming solution, washed and dried, and then entered into the re-formation process. After performing, you may put into a re-forming process. The reason is not clear, but the mass of the semiconductor layer may increase when the energization time is kept the same and the energization is stopped halfway and the cleaning and drying are repeated rather than continuing the constant current energization.

再化成は、前述した化成による誘電体層の形成方法と同様にして行うことができる。再化成電圧は、通常化成電圧以下で行われる。   The re-chemical conversion can be performed in the same manner as the above-described dielectric layer forming method. The re-forming voltage is usually performed below the forming voltage.

本発明では、前述した方法等で形成された半導体層の上に導電体層が設けられる。導電体層は、例えば、導電ペーストの固化、メッキ、金属蒸着、耐熱性の導電樹脂フイルムの付着等により形成することができる。導電ペーストとしては、銀ペースト、銅ペースト、アルミニウムペースト、カーボンペースト、ニッケルペースト等が好ましいが、これらは1種を用いてもよいし2種以上を用いてもよい。2種以上を用いる場合は、混合してもよく、または別々の層として重ねてもよい。導電ペーストを適用した後、空気中に放置するか、または加熱して固化せしめる。導電ペースト層は、固化後の厚さが約0.1〜約100μmの範囲となるように設けられる。   In the present invention, the conductor layer is provided on the semiconductor layer formed by the above-described method or the like. The conductor layer can be formed, for example, by solidifying a conductive paste, plating, metal vapor deposition, attaching a heat-resistant conductive resin film, or the like. As the conductive paste, a silver paste, a copper paste, an aluminum paste, a carbon paste, a nickel paste, and the like are preferable, but these may be used alone or in combination of two or more. When using 2 or more types, they may be mixed or may be stacked as separate layers. After applying the conductive paste, it is left in the air or heated to solidify. The conductive paste layer is provided so that the thickness after solidification is in the range of about 0.1 to about 100 μm.

導電ペーストは、樹脂と金属等の導電粉を主成分とし、場合によっては樹脂を溶解するための溶媒や樹脂の硬化剤等が加えられているが、溶媒は固化時に飛散する。   The conductive paste is mainly composed of conductive powder such as resin and metal, and a solvent for dissolving the resin, a curing agent for the resin, or the like is added in some cases, but the solvent is scattered when solidified.

樹脂としては、アルキッド樹脂、アクリル樹脂、エポキシ樹脂、フェノール樹脂、イミド樹脂、フッ素樹脂、エステル樹脂、イミドアミド樹脂、アミド樹脂、スチレン樹脂等の公知の各種樹脂が使用される。導電粉としては、銀、銅、アルミニウム、金、カ−ボン、ニッケル及びこれら金属を主成分とする合金の粉、これら金属が表層にあるコート粉やこれらの混合物粉の少なくとも1種が使用される。   As the resin, various known resins such as alkyd resin, acrylic resin, epoxy resin, phenol resin, imide resin, fluororesin, ester resin, imidoamide resin, amide resin, styrene resin are used. As the conductive powder, at least one of silver, copper, aluminum, gold, carbon, nickel, and an alloy powder mainly composed of these metals, a coat powder having these metals on the surface layer, or a mixed powder thereof is used. The

導電粉は通常40〜97質量%含まれている。40質量%未満であると作製した導電ペーストの導電性が小さく、97質量%を超えると、導電ペーストの接着性が不良になるため好ましくない。導電ペーストに前述した半導体層を形成する導電性高分子や金属酸化物の粉を混合して使用してもよい。   The conductive powder is usually contained in an amount of 40 to 97% by mass. If it is less than 40% by mass, the conductivity of the produced conductive paste is small, and if it exceeds 97% by mass, the adhesion of the conductive paste becomes poor, which is not preferable. You may mix and use the conductive polymer and metal oxide powder which form the semiconductor layer mentioned above in the electrically conductive paste.

メッキとしては、ニッケルメッキ、銅メッキ、銀メッキ、アルミニウムメッキ等が挙げられる。また蒸着金属としては、アルミニウム、ニッケル、銅、銀等が挙げられる。
具体的には、例えば半導体層が形成された陽極基体の上にカーボンペースト、銀ペーストを順次積層し導電体層が形成される。
Examples of the plating include nickel plating, copper plating, silver plating, and aluminum plating. Examples of the deposited metal include aluminum, nickel, copper, and silver.
Specifically, for example, a carbon paste and a silver paste are sequentially laminated on an anode substrate on which a semiconductor layer is formed to form a conductor layer.

このようにして導電体層まで積層して陰極部を形成したコンデンサ素子が作製される。
以上のような構成の本発明のコンデンサ素子は、例えば、樹脂モールド、樹脂ケース、金属性の外装ケース、樹脂のディッピング、ラミネートフイルムによる外装などの外装により各種用途のコンデンサ製品とすることができる。これらの中でも、とりわけ樹脂モールド外装を行ったチップ状コンデンサが、小型化と低コスト化が簡単に行えるので好ましい。
In this manner, a capacitor element in which the cathode portion is formed by stacking up to the conductor layer is manufactured.
The capacitor element of the present invention having the above-described configuration can be made into a capacitor product for various uses by, for example, an exterior such as a resin mold, a resin case, a metallic exterior case, a resin dipping, or an exterior with a laminate film. Among these, a chip-shaped capacitor with a resin mold is particularly preferable because it can be easily reduced in size and cost.

樹脂モールド外装に使用される樹脂の種類として、エポキシ樹脂、フェノール樹脂、アルキッド樹脂等固体電解コンデンサの封止に使用される公知の樹脂が採用できるが、各樹脂とも低応力樹脂を使用すると、封止時におきるコンデンサ素子への封止応力の発生を緩和することができるために好ましい。また、樹脂封口するための製造機としてトランスファーマシンが好んで使用される。   As the type of resin used for the resin mold exterior, known resins used for sealing solid electrolytic capacitors such as epoxy resin, phenol resin, alkyd resin, etc. can be adopted. It is preferable because generation of sealing stress to the capacitor element that occurs at the time of stopping can be mitigated. A transfer machine is preferably used as a manufacturing machine for sealing the resin.

このように作製されたコンデンサは、導電体層形成時や外装時の熱的及び/または物理的な誘電体層の劣化を修復するために、エージング処理を行ってもよい。エージング方法は、コンデンサに所定の電圧(通常、定格電圧の2倍以内)を印加することによって行われる。エージング時間や温度は、コンデンサの種類、容量、定格電圧によって最適値が変化するので予め実験によって決定されるが、通常、時間は数分から数日、温度は電圧印加冶具の熱劣化を考慮して300℃以下で行われる。エージングの雰囲気は、空気中でもよいし、Ar、N2、He等のガス中でもよい。また、減圧、常圧、加圧下のいずれの条件で行ってもよいが、水蒸気を供給しながら、または水蒸気を供給した後に前記エージングを行うと誘電体層の安定化が進む場合がある。水蒸気の供給方法の1例として、エージングの炉中に置いた水溜めから熱により水蒸気を供給する方法が挙げられる。 The capacitor thus fabricated may be subjected to an aging treatment in order to repair the deterioration of the thermal and / or physical dielectric layer during the formation of the conductor layer and the exterior. The aging method is performed by applying a predetermined voltage (usually within twice the rated voltage) to the capacitor. Aging time and temperature are determined in advance by experiment because optimum values vary depending on the type, capacity, and rated voltage of the capacitor. Usually, the time is from several minutes to several days, and the temperature is determined in consideration of thermal degradation of the voltage application jig. It is performed at 300 ° C. or lower. The aging atmosphere may be air or a gas such as Ar, N 2 , or He. Moreover, although it may be performed under any conditions of reduced pressure, normal pressure, and increased pressure, stabilization of the dielectric layer may progress if the aging is performed while supplying water vapor or after supplying water vapor. One example of a method for supplying water vapor is a method for supplying water vapor by heat from a water reservoir placed in an aging furnace.

電圧印加方法として、直流、任意の波形を有する交流、直流に重畳した交流やパルス電流等の任意の電流を流すように設計することができる。エージングの途中に一旦電圧印加を止め、再度電圧印加を行うことも可能である。   As a voltage application method, it can be designed to flow an arbitrary current such as a direct current, an alternating current having an arbitrary waveform, an alternating current superimposed on the direct current, or a pulse current. It is also possible to stop the voltage application once during the aging and apply the voltage again.

本発明で製造されるコンデンサは、例えば、中央演算回路や電源回路等の高容量で低ESRのコンデンサを必要とする回路に好ましく用いることができ、これらの回路は、パソコン、サーバー、カメラ、ゲーム機、DVD、AV機器、携帯電話等の各種デジタル機器や、各種電源等の電子機器に利用可能である。
本発明で製造されたコンデンサは、高容量でばらつきが少なく、またESR性能がよいことから、これを用いることにより信頼性が高く品質にばらつきの無い電子回路及び電子機器を得ることができる。
The capacitor manufactured in the present invention can be preferably used for a circuit that requires a high-capacity and low-ESR capacitor such as a central processing circuit and a power supply circuit, and these circuits are used in personal computers, servers, cameras, games, and the like. It can be used for various digital devices such as a computer, a DVD, an AV device, and a mobile phone, and electronic devices such as various power sources.
Since the capacitor manufactured according to the present invention has high capacity, little variation, and good ESR performance, the use of this makes it possible to obtain an electronic circuit and an electronic device with high reliability and no variation in quality.

本発明は、導電体を陽極にして、前記導電体を複数個一括して所定直流定電流を通電して半導体層を形成することを特徴とするコンデンサの製造方法及びその製造方法によって作製されるコンデンサを提供したものであって、本発明によれば、容量分布が比較的狭いコンデンサ群を得ることができる。   The present invention is produced by a capacitor manufacturing method and a manufacturing method thereof, characterized in that a semiconductor layer is formed by energizing a predetermined DC constant current in a batch with a plurality of the conductors as an anode. According to the present invention, a capacitor group having a relatively narrow capacitance distribution can be obtained.

以下、本発明の具体例についてさらに詳細に説明するが、以下の例により本発明は限定されるものではない。   Hereinafter, specific examples of the present invention will be described in more detail, but the present invention is not limited to the following examples.

実施例1:
1.金属製フレームへの複数個導電体の設置
CV10万μF・V/gのタンタル焼結体(大きさ4.5×3.3×1mm、質量81mg、引き出しリード線0.29mmφが7mm表面に出ている)を導電体として使用した。後に行う半導体層形成時の溶液はねあがり防止用として、リード線にポリテトラフルオロエチレン製ワッシャーを装着させた。別途用意した長さ250mm、幅20mm、厚さ2mmのステンレス製長尺金属板に左右30mmを残して前記焼結体32個の各リード線を等間隔かつ等寸に整列接続した。このような長尺金属板20枚を5mm間隔に並列に並べ、長尺金属板の左右15mmのところで電気的に接続するように金属製フレームに配設した。以上により焼結体640個が金属製フレームに等間隔に配置され、各焼結体はリード線を通して金属性フレームに設けた給電端子に電気的に接続されている。
Example 1:
1. Installing multiple conductors on a metal frame Conducting a tantalum sintered body (size 4.5 x 3.3 x 1 mm, mass 81 mg, lead wire 0.29 mmφ on the surface of 7 mm) with a CV of 100,000 µF · V / g Used as a body. A polytetrafluoroethylene washer was attached to the lead wire to prevent the solution from splashing when the semiconductor layer was formed later. The lead wires of the 32 sintered bodies were aligned and equidistantly arranged at equal intervals, leaving 30 mm on the left and right on a stainless steel long metal plate having a length of 250 mm, a width of 20 mm, and a thickness of 2 mm. Twenty such long metal plates were arranged in parallel at intervals of 5 mm, and arranged on a metal frame so as to be electrically connected at 15 mm on the left and right sides of the long metal plate. As described above, 640 sintered bodies are arranged on the metal frame at equal intervals, and each sintered body is electrically connected to a power supply terminal provided on the metal frame through a lead wire.

2.コンデンサの作製
別途用意した1%燐酸水溶液が入った化成槽(4側面と底面の5面にTa板が貼り付けられている。)に焼結体とリード線の一部が化成槽に入るように前記金属製フレームを配設し、80℃,9Vで8時間化成し、焼結体の内部細孔表面と外部表面及びリード線の一部に五酸化二タンタルを主成分とする誘電体層を形成した。化成槽から引き上げ水洗・乾燥した後、金属製フレームを調節して3% 3,4−エチレンジオキシチオフェンアルコール溶液が入った槽と1.5%過硫酸アンモニウムが溶解した13% アントラキノン−2−スルホン酸水溶液が入った槽とに焼結体部分のみが浸漬するように交互に浸漬することを7回繰り返すことにより誘電体層上にエチレンジオキシポリマーを主成分とする多数の点状微小接触物を付着させ誘電体層に電気的な微小欠陥部分を多数個作製した。水洗・乾燥後、3,4−エチレンジオキシチオフェン(モノマーが飽和濃度以下となる水溶液として使用)とアントラキノン−2−スルホン酸が溶解した水と20%エチレングリコール電解液が入った半導体層形成容器(5面にTa板が貼り付けられている。)に焼結体部分のみが浸漬するように金属製フレームを調整して設置し、金属性フレームに設けた給電端子を陽極に、半導体層形成容器中のTa板を陰極にして25mAの定電流を2時間通電した。金属性フレームを引き上げ水洗・アルコール洗浄・乾燥した後、前述した化成槽中に焼結体とリード線の一部を浸漬するように金属性フレームを設置し誘電体層の微小なLC(漏れ電流)の欠陥を修復するための再化成(80℃、30分、7V)を行った。引き上げて水洗・乾燥した後、前記通電と再化成を20回繰り返した(最後の19回目と20回目の定電流値は、45mA)後、水洗・アルコール洗浄・乾燥し、陰極である半導体層を形成した。ついでカーボンペースト槽、アクリル系樹脂10質量部と銀粉90質量部の銀ペースト槽に焼結体部のみを順次浸漬・乾燥することを行い、導電体層を形成し陰極部を設けたコンデンサ素子を作製した。その後金属製フレームから長尺金属板をはずし、別途用意した表面に錫メッキした厚さ100μmの銅合金リードフレーム(幅3.4mmの一対の先端部が32個存在し、両先端部には同一平面に投影して1.0mmの隙間がある。)の一対の先端部の上面に、前記したコンデンサ素子を、陰極部面(4.5mm×3.3mmの面)と一部切断除去したリード線を各々載置し、前者は、陰極部と同一の銀ペーストの固化で、後者は、スポット溶接で電気的・機械的に接続した。ついで前記リードフレームの一部を残してエポキシ樹脂でトランスファー成形して樹脂外装し、さらに、リードフレームの樹脂外部の所定部を切断後外装部に沿って折り曲げ加工し、大きさ7.3×4.3×1.8mmのチップ状コンデンサを640個作製した。さらに、85℃、4Vで5時間エージングを行い、185℃に30分放置して最終的な定格2.5Vのコンデンサとした。
2. Capacitor production A sintered body and a part of the lead wire enter the chemical conversion tank in a chemical conversion tank (Ta side plates are attached to the four sides and five sides) containing a 1% phosphoric acid solution prepared separately. The metal frame is disposed at 8 ° C. for 8 hours at 80 ° C. and 9 V, and the dielectric layer is mainly composed of tantalum pentoxide on the inner pore surface and outer surface of the sintered body and part of the lead wire. Formed. After pulling up from the chemical conversion tank, washing with water and drying, adjust the metal frame, and the tank containing 3% 3,4-ethylenedioxythiophene alcohol solution and 13% anthraquinone-2-sulfonic acid aqueous solution containing 1.5% ammonium persulfate dissolved A large number of point-like microcontacts mainly composed of ethylenedioxypolymer are deposited on the dielectric layer by repeating the immersion 7 times so that only the sintered body part is immersed in the bath containing A large number of electrical microdefects were produced in the dielectric layer. After washing with water and drying, a semiconductor layer forming container containing 3,4-ethylenedioxythiophene (used as an aqueous solution in which the monomer is less than the saturation concentration), anthraquinone-2-sulfonic acid dissolved water, and 20% ethylene glycol electrolyte The metal frame is adjusted and installed so that only the sintered body part is immersed in (the 5 side has a Ta plate affixed), and the semiconductor layer is formed with the feeding terminal provided on the metallic frame as the anode A constant current of 25 mA was applied for 2 hours using the Ta plate in the container as a cathode. After the metallic frame is pulled up, washed with water, washed with alcohol, and dried, the metallic frame is placed so that the sintered body and a part of the lead wire are immersed in the above-mentioned chemical conversion tank, and a minute LC (leakage current) of the dielectric layer is installed. ) Was re-formed (80 ° C., 30 minutes, 7 V) to repair the defects. After being pulled up, washed with water and dried, the energization and re-formation were repeated 20 times (the last 19th and 20th constant current values were 45 mA), then washed with water, washed with alcohol and dried, and the semiconductor layer as the cathode was formed. Formed. Subsequently, the sintered body part is immersed and dried sequentially in a carbon paste tank, a silver paste tank of 10 parts by mass of acrylic resin and 90 parts by mass of silver powder, and a capacitor element in which a conductor layer is formed and a cathode part is provided. Produced. Then, remove the long metal plate from the metal frame, and tin-plated a separately prepared surface with a 100 μm thick copper alloy lead frame (32 pairs of 3.4 mm wide tip portions exist, and both tip portions have the same plane. (There is a gap of 1.0 mm when projected onto the upper surface of each of the above-mentioned capacitor elements.) On the upper surface of a pair of tip portions, the cathode portion surface (4.5 mm × 3.3 mm surface) and a part of the lead wire obtained by partially cutting and removing are mounted. The former was solidification of the same silver paste as the cathode part, and the latter was electrically and mechanically connected by spot welding. Next, transfer molding with epoxy resin leaving a part of the lead frame, and resin exterior, further cutting a predetermined portion outside the resin of the lead frame and bending along the exterior portion, size 7.3 × 4.3 × 1.8 640 chip capacitors of mm were produced. Further, aging was performed at 85 ° C. and 4 V for 5 hours, and the resultant was left at 185 ° C. for 30 minutes to obtain a final capacitor having a rated rating of 2.5 V.

比較例1及び2:
実施例1で定電流での通電の代わりに、7Vの定電圧通電(比較例1)、5Vの定電圧通電(比較例2、再化成電圧は5V)にしたこと以外は実施例1と同様にしてコンデンサを作製した。
Comparative Examples 1 and 2:
Example 1 is the same as Example 1 except that 7V constant voltage energization (Comparative Example 1) and 5V constant voltage energization (Comparative Example 2, re-forming voltage is 5V) instead of energization with constant current in Example 1 Thus, a capacitor was produced.

実施例2:
実施例1で導電体をCV8万μF・V/gのニオブ焼結体(寸法は実施例1に同じ。質量は54mg)とし、化成電圧を20V、誘電体層を五酸化二ニオブ、定電流値を18mA(最終の2回を34mA)、回数を30回、再化成電圧を14Vとして定格4Vとした以外は実施例1と同様にしてコンデンサを作製した。
Example 2:
In Example 1, the conductor is a CV 80,000 μF · V / g niobium sintered body (the dimensions are the same as in Example 1. The mass is 54 mg), the formation voltage is 20 V, the dielectric layer is niobium pentoxide, constant current. A capacitor was fabricated in the same manner as in Example 1 except that the value was 18 mA (the last two times was 34 mA), the number of times was 30, the re-forming voltage was 14 V, and the rating was 4 V.

比較例3及び4:
実施例2で定電流での通電の代わりに、14Vの定電圧通電(比較例3)、12Vの定電圧通電(比較例4、再化成電圧は12V)としたこと以外は実施例2と同様にしてコンデンサを作製した。
Comparative Examples 3 and 4:
Example 2 is the same as Example 2 except that constant voltage energization of 14V (Comparative Example 3) and constant voltage energization of 12V (Comparative Example 4, re-forming voltage is 12V) instead of energization with constant current in Example 2. Thus, a capacitor was produced.

以上作製したコンデンサの平均容量、ESR、LCを以下の方法で測定した。測定結果及び容量については標準偏差を平均容量で除した値を表1にまとめて示した。
コンデンサの容量:ヒューレットパッカード社製LCR測定器を用い、室温、120Hzで容量を測定した。
ESR値:コンデンサの等価直列抵抗を100kHzで測定した。
LC値:室温において、所定の定格電圧(実施例1及び比較例1、2は2.5V値、実施例2及び比較例3、4は4V値)を作製したコンデンサの端子間に30秒間印加し続けた後に測定した。
The average capacity, ESR, and LC of the capacitor thus prepared were measured by the following methods. Regarding the measurement results and capacity, Table 1 shows the values obtained by dividing the standard deviation by the average capacity.
Capacitor capacity: The capacity was measured at room temperature and 120 Hz using an LCR measuring instrument manufactured by Hewlett-Packard Company.
ESR value: The equivalent series resistance of the capacitor was measured at 100 kHz.
LC value: At room temperature, a predetermined rated voltage (2.5 V value for Example 1 and Comparative Examples 1 and 2, and 4 V value for Example 2 and Comparative Examples 3 and 4) was applied between terminals of a capacitor for 30 seconds. Measured after continuing.

Figure 2005109466
Figure 2005109466

実施例1と比較例1及び2、実施例2と比較例3及び4を比べることにより、導電体を陽極にして、前記導電体を複数個一括して所定直流定電流を通電して半導体層を形成すると、容量分布が比較的狭い例えば、(容量の標準偏差/平均容量)が10%以下であるコンデンサ群が得られることがわかる。   By comparing Example 1 with Comparative Examples 1 and 2, and Example 2 with Comparative Examples 3 and 4, a semiconductor layer was formed by applying a predetermined DC constant current to a plurality of the conductors at once by using the conductor as an anode. It is understood that a capacitor group having a relatively narrow capacitance distribution, for example, (standard deviation of capacitance / average capacitance) of 10% or less can be obtained.

Claims (14)

表面に誘電体層を形成した導電体を一方の電極とし、通電手法により形成した半導体層を他方の電極とするコンデンサの製造方法において、導電体を陽極にして、前記導電体を複数個一括して所定直流定電流を通電して半導体層を形成することを特徴とするコンデンサの製造方法。   In a method of manufacturing a capacitor using a conductor having a dielectric layer formed on the surface as one electrode and a semiconductor layer formed by an energization method as the other electrode, the conductor is used as an anode, and a plurality of the conductors are batched. And forming a semiconductor layer by applying a predetermined constant DC current. 表面に誘電体層を形成した複数個の導電体の陽極部を整列して接続した金属基板を複数枚配設した金属製フレームを用意し、半導体層形成用溶液に前記導電体の半導体形成部を浸漬して前記金属性フレームに設けた給電端子から半導体層形成容器中に設けた陰極板に向かって直流定電流を通電して導電体の誘電体層上に半導体層を形成する請求項1に記載のコンデンサの製造方法。   A metal frame having a plurality of metal substrates on which a plurality of conductor anodes having a dielectric layer formed on the surface are aligned and connected is prepared, and the semiconductor formation portion of the conductor is added to the semiconductor layer forming solution. 2. A semiconductor layer is formed on a dielectric layer of a conductor by applying a constant DC current from a power supply terminal provided on the metallic frame to a cathode plate provided in the semiconductor layer forming container by dipping A method for producing a capacitor as described in 1. above. 前記導電体が、金属、無機半導体、有機半導体、これらの少なくとも1種の混合物、及びそれらの表層に導電体を積層した積層体から選択される請求項1または2に記載のコンデンサの製造方法。   The method for producing a capacitor according to claim 1 or 2, wherein the conductor is selected from a metal, an inorganic semiconductor, an organic semiconductor, a mixture of at least one of these, and a laminate in which a conductor is laminated on a surface layer thereof. 通電手法により形成する他方の電極である半導体層が、有機半導体層及び無機半導体層から選ばれる少なくとも1種である請求項1に記載のコンデンサの製造方法。   The method for producing a capacitor according to claim 1, wherein the semiconductor layer which is the other electrode formed by the energization method is at least one selected from an organic semiconductor layer and an inorganic semiconductor layer. 有機半導体が、ベンゾピロリン4量体とクロラニルからなる有機半導体、テトラチオテトラセンを主成分とする有機半導体、テトラシアノキノジメタンを主成分とする有機半導体、下記一般式(1)または(2)
Figure 2005109466
(式(1)及び(2)において,R1〜R4は、各々独立して水素原子、炭素数1〜6のアルキル基または炭素数1〜6のアルコキシ基を表し、Xは酸素、イオウまたは窒素原子を表し、R5はXが窒素原子のときのみ存在して水素原子または炭素数1〜6のアルキル基を表し、R1とR2及びR3とR4は、互いに結合して環状になっていてもよい。)
で示される繰り返し単位を含む高分子にドーパントをドープした導電性高分子を主成分とした有機半導体から選択される少なくとも1種である請求項4記載のコンデンサの製造方法。
An organic semiconductor composed of a benzopyrroline tetramer and chloranil, an organic semiconductor mainly composed of tetrathiotetracene, an organic semiconductor mainly composed of tetracyanoquinodimethane, the following general formula (1) or (2)
Figure 2005109466
(In Formula (1) and (2), R < 1 > -R < 4 > represents a hydrogen atom, a C1-C6 alkyl group, or a C1-C6 alkoxy group each independently, X is oxygen, sulfur, Or a nitrogen atom, R 5 is present only when X is a nitrogen atom and represents a hydrogen atom or an alkyl group having 1 to 6 carbon atoms, and R 1 and R 2 and R 3 and R 4 are bonded to each other. (It may be annular.)
The method for producing a capacitor according to claim 4, wherein the capacitor is at least one selected from organic semiconductors mainly composed of a conductive polymer obtained by doping a polymer containing a repeating unit represented by formula 1 with a dopant.
一般式(1)で示される繰り返し単位を含む導電性高分子が、下記一般式(3)
Figure 2005109466
(式中、R6及びR7は、各々独立して水素原子、炭素数1〜6の直鎖状もしくは分岐状の飽和もしくは不飽和のアルキル基、または該アルキル基が互いに任意の位置で結合して、2つの酸素原子を含む少なくとも1つ以上の5〜7員環の飽和炭化水素の環状構造を形成する置換基を表す。また、前記環状構造には置換されていてもよいビニレン結合を有するもの、置換されていてもよいフェニレン構造のものが含まれる。)
で示される構造単位を繰り返し単位として含む導電性高分子である請求項5記載のコンデンサの製造方法。
The conductive polymer containing the repeating unit represented by the general formula (1) is represented by the following general formula (3).
Figure 2005109466
(Wherein R 6 and R 7 are each independently a hydrogen atom, a linear or branched saturated or unsaturated alkyl group having 1 to 6 carbon atoms, or the alkyl group is bonded to each other at an arbitrary position. And a substituent that forms a cyclic structure of at least one 5- to 7-membered saturated hydrocarbon containing two oxygen atoms, and a vinylene bond that may be substituted on the cyclic structure. And those having a phenylene structure which may be substituted.
The method for producing a capacitor according to claim 5, wherein the capacitor is a conductive polymer including a structural unit represented by
導電性高分子が、ポリアニリン、ポリオキシフェニレン、ポリフェニレンサルファイド、ポリチオフェン、ポリフラン、ポリピロール、ポリメチルピロール、及びこれらの置換誘導体及び共重合体から選択される請求項6記載のコンデンサの製造方法。   The method for producing a capacitor according to claim 6, wherein the conductive polymer is selected from polyaniline, polyoxyphenylene, polyphenylene sulfide, polythiophene, polyfuran, polypyrrole, polymethylpyrrole, and substituted derivatives and copolymers thereof. 導電性高分子が、ポリ(3,4−エチレンジオキシチオフェン)である請求項7記載のコンデンサの製造方法。   The method for producing a capacitor according to claim 7, wherein the conductive polymer is poly (3,4-ethylenedioxythiophene). 無機半導体が、二酸化モリブデン、二酸化タングステン、二酸化鉛、及び二酸化マンガンから選ばれる少なくとも1種の化合物である請求項4に記載のコンデンサの製造方法。   The method for producing a capacitor according to claim 4, wherein the inorganic semiconductor is at least one compound selected from molybdenum dioxide, tungsten dioxide, lead dioxide, and manganese dioxide. 半導体の電導度が10-2〜103S/cmの範囲である請求項1記載のコンデンサの製造方法。 The method for producing a capacitor according to claim 1, wherein the electrical conductivity of the semiconductor is in the range of 10 −2 to 10 3 S / cm. 請求項1乃至10のいずれかに記載の方法によって製造されたコンデンサ。   A capacitor manufactured by the method according to claim 1. 請求項1乃至10のいずれかに記載の方法によって製造された、容量の標準偏差を容量の平均値で除した値が10%以下であるコンデンサ群。   A capacitor group manufactured by the method according to claim 1, wherein a value obtained by dividing the standard deviation of the capacitance by the average value of the capacitance is 10% or less. 請求項11または12に記載のコンデンサを使用した電子回路。   An electronic circuit using the capacitor according to claim 11. 請求項11または12に記載のコンデンサを使用した電子機器。   An electronic device using the capacitor according to claim 11.
JP2004263491A 2003-09-11 2004-09-10 Capacitor and method of manufacturing same Withdrawn JP2005109466A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004263491A JP2005109466A (en) 2003-09-11 2004-09-10 Capacitor and method of manufacturing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003319121 2003-09-11
JP2004263491A JP2005109466A (en) 2003-09-11 2004-09-10 Capacitor and method of manufacturing same

Publications (1)

Publication Number Publication Date
JP2005109466A true JP2005109466A (en) 2005-04-21

Family

ID=34554304

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004263491A Withdrawn JP2005109466A (en) 2003-09-11 2004-09-10 Capacitor and method of manufacturing same

Country Status (1)

Country Link
JP (1) JP2005109466A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007004554A1 (en) * 2005-06-30 2007-01-11 Showa Denko K. K. Solid electrolytic capacitor and production method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007004554A1 (en) * 2005-06-30 2007-01-11 Showa Denko K. K. Solid electrolytic capacitor and production method thereof
JPWO2007004554A1 (en) * 2005-06-30 2009-01-29 昭和電工株式会社 Solid electrolytic capacitor and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JP3974645B2 (en) Solid electrolytic capacitor element, manufacturing method thereof, and solid electrolytic capacitor
JP4299297B2 (en) Capacitor and method for manufacturing the capacitor
JP4614269B2 (en) Solid electrolytic capacitor
TWI400732B (en) Manufacturing method of capacitor for capacitor, capacitor manufacturing method and capacitor
WO2006049317A1 (en) Capacitor manufacturing jig, capacitor manufacturing device, and capacitor manufacturing method
KR101074710B1 (en) Production method of a capacitor
JP4717824B2 (en) Reaction vessel for manufacturing capacitor element, method for manufacturing capacitor element, capacitor element and capacitor
WO2007061034A1 (en) Capacitor element manufacturing jig and capacitor element manufacturing method
JP3992706B2 (en) Capacitor manufacturing method
JP4049804B2 (en) Reaction vessel for manufacturing capacitor element, method for manufacturing capacitor element, and method for manufacturing capacitor
KR101043935B1 (en) Production method of a capacitor
JP4488303B2 (en) Capacitor manufacturing method
JP2005101562A (en) Chip solid electrolytic capacitor and its manufacturing method
US20090090997A1 (en) Solid electrolytic capacitor element and production method thereof
JP4689381B2 (en) Capacitor element manufacturing method
JP2005109466A (en) Capacitor and method of manufacturing same
JP5099831B2 (en) Manufacturing method of solid electrolytic capacitor
JP4367752B2 (en) Method for manufacturing solid electrolytic capacitor element
TWI469163B (en) Solid electrolytic capacitor element, solid electrolytic capacitor and manufacturing method thereof
JP2005101592A (en) Sintered compact and chip solid electrolytic capacitor using the same

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071204