KR20060091201A - 플라즈마 디스플레이 패널 구동장치 - Google Patents

플라즈마 디스플레이 패널 구동장치 Download PDF

Info

Publication number
KR20060091201A
KR20060091201A KR1020050012094A KR20050012094A KR20060091201A KR 20060091201 A KR20060091201 A KR 20060091201A KR 1020050012094 A KR1020050012094 A KR 1020050012094A KR 20050012094 A KR20050012094 A KR 20050012094A KR 20060091201 A KR20060091201 A KR 20060091201A
Authority
KR
South Korea
Prior art keywords
sustain
scan
driver
scan driver
period
Prior art date
Application number
KR1020050012094A
Other languages
English (en)
Other versions
KR100692821B1 (ko
Inventor
최정필
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050012094A priority Critical patent/KR100692821B1/ko
Priority to US11/276,078 priority patent/US20070037689A1/en
Priority to US11/276,102 priority patent/US20060181487A1/en
Publication of KR20060091201A publication Critical patent/KR20060091201A/ko
Application granted granted Critical
Publication of KR100692821B1 publication Critical patent/KR100692821B1/ko

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03F—SEWERS; CESSPOOLS
    • E03F5/00—Sewerage structures
    • E03F5/10—Collecting-tanks; Equalising-tanks for regulating the run-off; Laying-up basins
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03F—SEWERS; CESSPOOLS
    • E03F5/00—Sewerage structures
    • E03F5/10—Collecting-tanks; Equalising-tanks for regulating the run-off; Laying-up basins
    • E03F5/105—Accessories, e.g. flow regulators or cleaning devices
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03F—SEWERS; CESSPOOLS
    • E03F5/00—Sewerage structures
    • E03F5/14—Devices for separating liquid or solid substances from sewage, e.g. sand or sludge traps, rakes or grates

Landscapes

  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Hydrology & Water Resources (AREA)
  • Public Health (AREA)
  • Water Supply & Treatment (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널의 구동장치에 관한 것이다.
이러한 본 발명의 플라즈마 디스플레이 패널 구동장치는 복수의 서브필드가 리셋 기간, 어드레스 기간, 서스테인 기간으로 나뉘고, 각 기간에 따라 리셋 펄스, 어드레싱 펄스 및 서스테인 펄스를 공급하는 스캔 구동부, 서스테인 구동부, 어드레스 구동부를 포함고, 상기 스캔 구동부는 복수개의 스캔 드라이버 보드 및 제 1서스테인 드라이버 보드를 구비하고, 상기 서스테인 구동부는 복수개의 제 2서스테인 드라이버 보드를 구비하고, 상기 스캔 구동부와 서스테인 구동부는 상기 리셋 기간, 어드레스 기간 및 서스테인 기간 중 적어도 어느 한 기간에 각각 독립적으로 구동되거나 동시에 구동되는 것을 특징으로 한다.

Description

플라즈마 디스플레이 패널 구동장치 {Device for driving Plasma Display Panel}
도 1은 종래의 교류형 PDP를 구성하는 하나의 방전셀을 확대한 도.
도 2는 도 1에 도시된 방전셀(30)을 포함하는 PDP의 전체적인 전극 배치 구조를 나타낸 도.
도 3은 다수의 서브필드들 중 한 서브필드(SF1)에서 도 2에 도시된 PDP에 공급되는 일반적인 구동 파형을 나타낸 도.
도 4는 종래 PDP의 구동장치를 나타낸 도.
도 5는 본 발명에 따른 PDP의 구동장치를 나타낸 도.
도 6는 본 발명에 따른 PDP의 구동방법을 나타낸 도.
***** 도면의 주요한 부분에 대한 부호의 설명 *****
400: PDP 420: 콘트롤부
450: 스캔 구동부 470: 서스테인 구동부
490: 데이터 구동부
본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 더욱 상세하게는 플라즈마 디스플레이 패널의 구동보드를 개선하여 플라즈마 디스플레이 패널의 대형화 됨에 따른 제조비용을 절감하고, 이에 맞는 구동방법을 달리 구동마진을 확보할 수 있는 플라즈마 디스플레이 패널의 구동장치에 관한 것이다.
일반적으로 플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 He+Xe 또는 Ne+Xe 불활성 혼합가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다.
도 1은 종래의 교류형 PDP를 구성하는 하나의 방전셀을 확대 도시한 것이다.도 1에 도시된 방전셀(30)은 상부 기판(10) 상에 순차적으로 형성된 서스테인 전극쌍(12A, 12B), 상부 유전체층(14) 및 보호막(16)을 갖는 상판과, 하부 기판(18) 상에 순차적으로 형성된 데이터 전극(20), 하부 유전체층(22), 격벽(24) 및 형광체층(26)을 갖는 하판을 구비한다.
서스테인 전극쌍(12A, 12B) 각각은 투명 전극과, 그 투명 전극의 높은 저항을 보상하기 위한 금속 전극으로 구성된다. 이러한 서스테인 전극쌍(12A, 12B)은 스캔 전극(12A)과 서스테인 전극(12B)으로 분리된다. 스캔 전극(12A)은 어드레스 방전을 위한 스캔 신호와 서스테인 방전을 위한 서스테인 신호를, 서스테인 전극(12B)은 서스테인 신호를 주로 공급한다. 데이터 전극(20)은 상기 서스테인 전극쌍(12A, 12B)과 교차하게 형성된다. 이 데이터 전극(20)은 어드레스 방전을 위한 데이터 신호를 공급한다.상부 유전체층(14)과 하부 유전체층(22)에는 방전으로 생성된 전하들이 축적된다. 보호막(16)은 방전시 스퍼터링으로 인한 상부 유전체층(14)의 손상을 방지하고 2차 전자의 방출 효율을 증가시킨다. 이러한 유전체층(14, 22)과 보호막(16)은 외부에서 인가되는 방전전압을 낮출 수 있게 한다. 격벽(24)은 상하부 기판(10, 18)과 함께 방전 공간을 마련한다. 그리고, 격벽(24)은 데이터 전극(20)과 나란하게 형성되어 가스 방전에 의해 생성된 자외선이 인접한 셀에 누설되는 것을 방지한다. 형광체층(26)은 하부 유전체층(22) 및 격벽(24)의 표면에 도포되어 적색, 녹색 또는 청색 가시광을 발생한다. 방전 공간에는 가스방전을 위한 He, Ne, Ar, Xe, Kr 등의 불활성 가스, 이들이 조합된 방전 가스, 또는 방전에 의해 자외선을 발생시킬 수 있는 엑시머(Excimer)가스가 충진된다. 이러한 구조의 방전셀(30)은 데이터 전극(20)과 스캔 전극(12A)에 의한 대향 방전으로 선택된 후 서스테인 전극쌍(12A, 12B)에 의한 면방전으로 방전을 유지한다. 이에 따라, 방전셀(30)에서는 서스테인 방전시 발생되는 자외선에 의해 형광체(26)가 발광함으로써 가시광이 방출된다. 이 경우, 방전셀(30)은 비디오 데이터에 따라 서스테인 방전 기간, 즉, 서스테인 방전 횟수를 조절하여 영상 표시에 필요한 계조(Gray Scale)를 구현하게 된다. 그리고, 적색, 녹색, 청색 형광체(26)가 각각 도포된 3개의 방전셀들의 조합으로 한 화소의 칼러를 구현한다.
도 2는 도 1에 도시된 방전셀(30)을 포함하는 PDP의 전체적인 전극 배치 구조를 도시한 것이다. 도 2에서 방전셀(30)은 스캔 전극 라인들(Y1 내지 Ym), 서스테인 전극 라인들(Z1 내지 Zm) 및 데이터 전극 라인들(X1 내지 Xn)의 교차 지점마 다 구성됨을 알 수 있다. 스캔 전극 라인들(Y1 내지 Ym)은 스캔 펄스와 서스테인 펄스를 공급하여 방전셀들(30)이 라인 단위로 스캔되게 함과 아울러 방전셀들(30)에서 방전이 유지되게 한다. 서스테인 전극 라인들(Z1 내지 Zm)은 공통적으로 서스테인 펄스를 공급하여 상기 스캔 전극 라인들(Y1 내지 Ym)과 함께 방전셀들(30)에서 방전이 유지되게 한다. 데이터 전극 라인들(X1 내지 Xn)은 상기 스캔 펄스와 동기되는 데이터 펄스를 라인 단위로 공급하여 데이터 펄스의 논리값에 따라 방전이유지될 방전셀들(30)이 선택되게 한다.
이러한 PDP 구동 방법으로는 어드레스 기간과 디스플레이 기간, 즉 서스테인 기간으로 분리되어 구동되게 하는 ADS(Address and Display Separation) 구동 방법이 대표적이다. ADS 구동 방법에서는 한 프레임을 비디오 데이터의 각 비트에 해 당하는 다수의 서브필드들로 분할하고, 그 서브필드들 각각을 다시 리셋 기간 및 어드레스 기간과 서스테인 기간으로 분할한다. 이러한 서브필드들 각각은 리셋 기간(RPD) 및 어드레스 기간(APD)은 동일하게 부여하고 서스테인 기간(SPD)에 서로 다른 가중치를 부여한다. 이에 따라, PDP는 비디오 데이터에 따라 방전을 유지하는 서스테인 기간들의 조합으로 그 비디오 데이터에 해당하는 계조를 표현한다.
도 3은 다수의 서브필드들 중 한 서브필드(SF1)에서 도 2에 도시된 PDP에 공급되는 일반적인 구동 파형을 도시한 것이다.
도 3과 같이 PDP는 리셋 기간(RPD)에서 리셋 펄스(RP)을 이용하여 전면 라이팅 방전이 발생되게 한 후 벽전하를 소거하여 모든 방전셀들(30)을 벽전하가 잔류하는 오프 상태로 초기화시킨다. 이를 위하여, 스캔 전극 라인들(Y1 내지Ym)에는 리셋 펄스(RP)로서, 스텝 전압(Vs)을 기준으로 피크 전압(Vr)으로 서서히 증가하는 상승 램프 펄스와 기저전압(0V)으로 서서히 감소하는 하강 램프 펄스가 공급된다. 상승 램프 펄스에 의해 모든 방전셀들(30)에서는 1차 암(Dark) 방전이 발생한다. 그 다음, 하강 램프 펄스와 서스테인 전극 라인들(Z1 내지 Zm)에 공급되는 바이어스 펄스(BP)에 의해 모든 방전셀들(30)에서는 2차 암 방전이 발생한다. 이어서, 하강 램프 펄스에 따라 스캔 전극 라인들(Y1 내지 Ym) 및 서스테인 전극 라인들(Z1 내지 Zm)에 형성된 벽전하가 감소함으로써 모든 방전셀들(30)은 벽전하가 잔류하는 오프 상태로 초기화된다. 이러한 리셋 기간(RPD)에서 데이터 전극 라인들(X1 내지 Xn)의 전압은 기저 전압(0V)으로 고정된다.
어드레스 기간(APD)에서 스캔 전극 라인들(Y1 내지 Ym)에는 라인 단위로 스 캔 펄스(SP)가 공급됨과 아울러 그 스캔 펄스(SP)에 동기하여 데이터 전극 라인들(X1 내지 Xn) 각각에 데이터 펄스(DP)가 선택적으로 공급된다. 이에 따라, 스캔 펄스(SP)와 함께 데이터 펄스(DP)가 공급된 방전셀들에서는 어드레스 방전이 발생됨으로써 다음의 서스테인 방전을 위한 벽전하가 충분히 형성된 온 상태가 된다. 반면에, 스캔 펄스(SP)와 함께 데이터 펄스(DP)가 공급되지 않은 방전셀들에서는 어드레스 방전이 발생되지 않음으로써 오프 상태를 유지한다.
서스테인 기간(SPD)에서 스캔 전극 라인들(Y1 내지 Ym)과 서스테인 전극 라인들(Z1 내지 Zm)에 교번적으로 Y 및 Z 서스테인 펄스(SUSPy, SUSPz)를 공급하여 상기 어드레스 기간(APD)에서 결정된 방전셀의 상태를 유지한다. 구체적으로, 어드레스 기간(APD)에서 벽전하가 충분히 형성된 온 상태의 방전셀들은 Y 및 Z 서스테 인 펄스(SUSPy, SUSPz)에 의한 방전으로 온 상태를 유지하고, 오프 상태의 방전셀들은 방전없이 오프 상태를 유지한다. 이러한 서스테인 기간(SPD)에 이은 소거 기간(EPD)에서 서스테인 전극 라인들(Z1 내지 Zm)에 소거 펄스(EP)를 공급하여 소거 방전을 일으킴으로써 모든 방전셀들(30)에 존재하는 벽전하가 소거되게 한다.
이러한 구동 파형들을 도 2에 도시된 PDP에 공급하기 위하여 구동 장치는 도 4에 도시된 바와 같이 PDP(40)의 배면 측에 위치하는 방열판(64)의 배면에 설치된다.
도 4에 도시된 PDP의 구동 장치는 PDP(40)의 스캔 전극 라인들(Y1 내지 Ym)을 구동하기 위한 스캔 구동부(45)와, 서스테인 전극 라인들(Z1 내지 Zm) 을 구동하기 위한 서스테인 구동부(48)와, 데이터 전극 라인들(X1 내지 Xm)을 구동하기 위한 데이터 구동부(50)와, 상기 스캔 구동부(45)와 서스테인 구동부(48) 및 데이터 구동부(50)를 제어하기 위한 컨트롤부(42)와, 상기 스캔, 서스테인, 데이터 구동부 및 컨트롤부(42, 45, 48, 50) 각각에 전원을 공급하는 전원 보드(미도시)를 구비한다.
스캔 구동부(45)는 PDP(40)의 도 3에 도시된 리셋 펄스(RP) 및 스캔 펄스(SP)를 발생하는 스캔 드라이버 보드(44)와, Y 서스테인 펄스(SUSPy)를 발생하는 Y 서스테인 드라이버 보드(46)를 구비한다. 스캔 드라이버 보드(44)는 Y 가요성 인쇄 필름(Flexible Printed Circuit; 이하, FPC라 함)(51)를 경유하여 스캔 펄스(SP)를 PDP(40)의 스캔 전극 라인들(Y1 내지 Ym)에 공급한다. Y 서스테인 드라이버 보드(46)는 스캔 드라이버 보드(44) 및 Y FPC(51)를 경유하여 Y 서스테인 펄스(SUSPy) 를 스캔 전극 라인들(Y1 내지 Ym)에 공급한다.
서스테인 구동부(47)는 도 3에 도시된 바이어스 펄스(BP) 및 Z 서스테인 펄스(SUSz)를 발생하는 Z 서스테인 드라이버 보드(48)를 구비하고, Z 서스테인 드라이버 보드는 Z FPC(52)를 경유하여 PDP(40)의 서스테인 전극 라인들(Z1 내지 Zm)에 공급한다.
데이터 구동부(49)는 도 3에 도시된 데이터 펄스(DP)를 발생하는 X 데이터 드라이버 보드(50)를 구비하고, X 데이터 드라이버 보드(50)는 X FPC(54)를 경유하여 PDP(40)의 데이터 전극 라인들(X1 내지 Xn)에 공급한다.
컨트롤부(42)는 스캔, 서스테인, 데이터 구동부의 타이밍 제어 신호들 각각을 발생한다. 그리고, 컨트롤부(42)는 제1 FPC(56)를 경유하여 Y 타이밍 제어 신호를 스캔 구동부(45)로, 제2 FPC(58)를 경유하여 Z 타이밍 제어 신호를 서스테인 구동부(47)로, 제3 FPC(60)를 경유하여 X 타이밍 제어신호를 데이터 구동부(49)로 공급한다.
한편, 최근 PDP의 고해상도 제품이 본격화됨에 따라 Full HD(1920*1080) 해상도를 구현하는 대형 PDP 제품이 개발되고 있다. 이 같은 대형 PDP 제품 역시 도 4와 같은 구동장치 구조를 이루고 있는데. 즉, 서스테인 회로를 포함하는 Y 스캔 구동부, Z 서스테인 구동부가 하나로 구성되어 있다.
그러나 이와 같은 구조는 PDP가 대형화 되면 구동부 역시 단일개로 대형화 됨에 따라 취급이 쉽지않고, 생산비용이 상승하는 문제점이 있다.
따라서 본 발명은 플라즈마 디스플레이 패널의 구동부를 개선하여 취급의 용이함과 생산비용을 절감시킬 수 있고 동시에 구동방법을 달리하여 구동마진을 향상시킬 수 있는 플라즈마 디스플레이 패널의 구동장치를 제공하는데 그 목적이 있다.
이와 같은 기술적 과제를 해결하기 위한 본 발명에 따른 플라즈마 디스플레이 패널 구동장치는 복수의 서브필드가 리셋 기간, 어드레스 기간, 서스테인 기간으로 나뉘고, 각 기간에 따라 리셋 펄스, 어드레싱 펄스 및 서스테인 펄스를 공급하는 스캔 구동부, 서스테인 구동부, 어드레스 구동부를 포함하고, 상기 스캔 구동부는 복수개의 스캔 드라이버 보드 및 제 1서스테인 드라이버 보드를 구비하고, 상기 서스테인 구동부는 복수개의 제 2서스테인 드라이버 보드를 구비하고, 상기 스캔 구동부와 서스테인 구동부는 상기 리셋 기간, 어드레스 기간 및 서스테인 기간 중 적어도 어느 한 기간에 각각 독립적으로 구동되거나 동시에 구동되는 것을 특징으로 한다.
상기 스캔 구동부는 제 1스캔 드라이버 보드와 제 2스캔 드라이버 보드를 구비하고, 상기 스캔 구동부는 상기 서브필드의 홀 수번째 리셋기간에 상기 제 1스캔 드라이버 보드로부터 생성된 리셋 펄스를 패널에 공급하고, 상기 서브필드의 짝수 번째 리셋기간에 상기 제 2스캔 드라이버 보드로부터 생성된 리셋 펄스를 패널에 공급하는 것을 특징으로 한다.
상기 스캔 구동부는 제 1스캔 드라이버 보드와 제 2스캔 드라이버 보드를 구비하고, 상기 스캔 구동부는 상기 서브필드의 저계조 리셋기간에 상기 제 1스캔 드 라이버 보드로부터 생성된 리셋 펄스를 패널에 공급하고, 상기 서브필드의 고계조 리셋기간에 상기 제 2스캔 드라이버 보드로부터 생성된 리셋 펄스를 패널에 공급하는 것을 특징으로 한다.
상기 스캔 구동부는 제 1스캔 드라이버 보드와 제 2스캔 드라이버 보드를 구비하고, 상기 스캔 구동부는 상기 서브필드의 홀 수번째 어드레스기간에 상기 제 1스캔 드라이버 보드로부터 생성된 스캔 펄스를 패널에 공급하고, 상기 서브필드의 짝수 번째 어드레스기간에 상기 제 2스캔 드라이버 보드로부터 생성된 스캔 펄스를 패널에 공급하는 것을 특징으로 한다.
상기 복수개의 스캔 드라이버 보드, 제 1서스테인 드라이버 보드, 제 2서스테인 드라이버 보드는 각각 동일 드라이버 보드끼리 전기적으로 서로 연결되어 소정의 펄스를 패널에 공급하는 것을 특징으로 한다.
이하에서는 첨부된 도면을 참고로 하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.
도 5는 본 발명에 따른 플라즈마 디스플레이 패널의 구동장치를 나타낸 도이다. 도시된 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동장치는 의 스캔 전극 라인들(Y1 내지 Ym)을 구동하기 위한 스캔 구동부(450)와, 서스테인 전극 라인들(Z1 내지 Zm) 을 구동하기 위한 서스테인 구동부(480)와, 데이터 전극 라인들(X1 내지 Xm)을 구동하기 위한 데이터 구동부(500)와, 스캔 구동부(450)와 서스테인 구동부(480) 및 데이터 구동부(500)를 제어하기 위한 컨트롤부(420)와, 스캔, 서스테인, 데이터 구동부 및 컨트롤부(420, 450, 480, 500) 각각에 전원을 공 급하는 전원 보드(미도시)를 구비한다.
스캔 구동부(450)는 PDP(400) 구동시 리셋기간과 어드레스 기간에 리셋 펄스(RP) 및 스캔 펄스(SP)를 발생하는 스캔 드라이버 보드(440a,440b)와, 서스테인 기간에 Y 서스테인 펄스(SUSPy)를 발생하는 제 1서스테인 드라이버 보드(460a,460b)를 각각 복수개 구비한다. 스캔 드라이버 보드 및 제 1서스테인 드라이버 보드의 개수는 PDP의 화면 사이즈에 비례적으로 구비된다. 이와 같이 복수개의 스캔 드라이버 보드 및 제 1서스테인 드라이버 보드를 구비한 스캔 구동부는 Y 가요성 인쇄 필름(Flexible Printed Circuit; 이하, FPC라 함.)(510a,510b)을 경유하여 스캔 드라이버 보드(440a,440b)로부터 생성된 스캔 펄스(SP)를 PDP(400)의 스캔 전극 라인들(Y1 내지 Ym)에 공급하고, 스캔 드라이버 보드(440a,440b) 및 Y FPC(510a,510b)를 경유하여 제 1서스테인 드라이버 보드(460a,460b)로부터 생성된 Y 서스테인 펄스(SUSPy)를 스캔 전극 라인들(Y1 내지 Ym)에 공급한다.
서스테인 구동부(470)는 PDP(400) 구동시 어드레스 기간에 바이어스 펄스(BP) 및 Z 서스테인 펄스(SUSz)를 발생하는 복수개의 제 2서스테인 드라이버 보드(480a,480b)를 구비하고, 제 2서스테인 드라이버 보드의 개수 역시 PDP의 화면 사이즈에 비례적으로 구비된다. 이와 같이 복수개의 제 2서스테인 드라이버 보드를 구비한 서스테인 구동부(470)는 FPC(520a,520b)를 경유하여 제 2서스테인 드라이버 보드에서 생성된 바이어스 펄스(BP) 및 Z 서스테인 펄스(SUSz)를 PDP(400)의 서스테인 전극 라인들(Z1 내지 Zm)에 공급한다.
데이터 구동부(490)는 PDP(400) 구동시 어드레스 기간에 데이터 펄스(DP)를 발생하는 X 데이터 드라이버 보드(500)를 구비하고, 이러한 데이터 펄스(DP)는 X FPC(540)를 경유하여 PDP(400)의 데이터 전극 라인들(X1 내지 Xn)에 공급된다.
컨트롤부(420)는 스캔 구동부(450), 서스테인 구동부(470), 데이터 구동부(490)의 타이밍 제어 신호들 각각을 발생한다. 그리고, 컨트롤부(420)는 제1 FPC(560a,560b)를 경유하여 Y 타이밍 제어 신호를 스캔 구동부(450)로, 제2 FPC(580a,580b)를 경유하여 Z 타이밍 제어 신호를 서스테인 구동부(480)로, 제3 FPC(600)를 경유하여 X 타이밍 제어신호를 데이터 구동부(490)로 공급한다.
이와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동장치는 각 구동부의 드라이버 보드를 복수개로 구성함에 따라 PDP가 대형화됨에 따라 발생된 양산성 문제를 해결할 수 있고, 또한, 복수개로 구성된 드라이버 보드는 리셋구간, 어드레스구간, 서스테인 구간 중 어느 한 구간에 각각 독립적으로 구동파형을 발생시키거나 동시에 구동파형을 발생시킬 수 있어 구동마진을 향상시킬 수 있으며 동시에 PDP의 발열 특성도 향상시킬 수 있게된다.
한편, 본 발명에 따른 플라즈마 디스프레이 패널의 구동장치는 복수개의 드라이버 보드에서 발생된 각 구간에서의 파형은 패널에서 동일한 기능으로 나타나야 한다. 따라서 본 발명의 스캔구동부(450), 서스테인 구동부(470), 데이터 구동부(490)에 포함된 복수개의 스캔 드라이버 보드, 제 1서스테인 드라이버 보드, 제 2서스테인 드라이버 보드는 커넥터와 같은 전기적 연결수단(c)을 이용하여 각각 동일 드라이버 보드끼리 전기적으로 연결시키도록 한다.
이와 같은 구조를 갖는 본 발명의 플라즈마 디스플레이 패널의 구동장치에 따른 구동방법은 복수의 서브필드가 리셋기간, 어드레스 기간, 서스테인 기간으로 나뉘어 각 기간에 소정의 펄스가 공급되어 화상을 표현하게 되는데, 이에 대하여 다음 도 6을 참조하여 살펴보기로 한다.
도 6는 본 발명의 플라즈마 디스플레이 패널 구동방법를 나타낸 도이다. 도시된 바와 같이, 먼저, 리셋 기간(RPD)에는 리셋 펄스(RP)을 이용하여 전면 라이팅 방전이 발생되게 한 후 벽전하를 소거하여 모든 방전셀들(30)을 벽전하가 잔류하는 오프 상태로 초기화시킨다. 이를 위하여, 복수개의 스캔 드라이버 보드를 구비한 스캔 구동부가 스캔 전극 라인들(Y1 내지 Ym)에 복수의 리셋 펄스(RP)를 공급한다.
더욱 자세하게는 스캔 구동부(450)의 복수개의 스캔 드라이버 보드(440a,440b)로부터 생성된 복수개의 리셋펄스(RP1, RP2)는 각 서브필드의 리셋기간에 독립적으로 패널에 공급되고, 바람직하게는 스캔 구동부는 제1스캔 드라이버 보드(440a,A)와 제 2스캔 드라이버 보드(440b,B) 두개를 구비하여 리셋펄스(RP1,RP2)를 패널에 공급한다. 이 때, (a)와 같이, 제 1스캔 드라이버 보드(440a,A)로부터 생성된 제 1리셋펄스(RP1)는 서브필드(SF)의 홀수 번째 리셋기간동안에 패널에 공급되고, 제 2스캔 드라이버 보드(440b,B)로부터 생성된 제 2리셋펄스(RP2)는 서브필드의 짝수번째 리셋기간동안에 패널에 공급된다. 혹은 (b)와 같이, 제 1스캔 드라이버 보드(440a,A)로부터 생성된 제 1리셋펄스(RP1)는 서브필드의 저계조 리셋기간(SF1,SF2,SF3,SF4)동안 패널에 공급되고, 제 2스캔 드라이버 보드(440b,B)로부터 생성된 제 2리셋펄스(RP2)는 서브필드의 고계조 리셋기간(SF5,SF6,SF7,SF8)동안 패널에 공급된다.
어드레스 기간(APD)에서 스캔 전극 라인들(Y1 내지 Ym)에는 라인 단위로 스 캔 펄스(SP)가 공급됨과 아울러 그 스캔 펄스(SP)에 동기하여 데이터 전극 라인들(X1 내지 Xn) 각각에 데이터 펄스(DP,미도시)가 선택적으로 공급된다. 이를 위하여, 복수개의 스캔 드라이버 보드를 구비한 스캔 구동부가 스캔 전극 라인들(Y1 내지Ym)에 복수의 스캔 펄스(SP)를 공급한다.
더욱 자세하게는 스캔 구동부(450)의 복수개의 스캔 드라이버 보드(440a,440b)로부터 생성된 복수개의 리셋펄스(SP1, SP2)는 각 서브필드의 어드레스기간에 독립적으로 패널에 공급되고, 바람직하게는 스캔 구동부는 제1스캔 드라이버 보드(440a,A)와 제 2스캔 드라이버 보드(440b,B) 두개를 구비하여 스캔펄스(SP1,SP2)를 패널에 공급한다. 이 때, (c)와 같이, 제 1스캔 드라이버 보드(440a,A)로부터 생성된 제 1스캔펄스(SP1)는 서브필드(SF)의 홀수 번째 어드레스기간동안 패널에 공급되고, 제 2스캔 드라이버 보드(440b,B)로부터 생성된 제 2스캔펄스(SP2)는 서브필드의 짝수번째 어드레스기간동안 패널에 공급된다.
서스테인 기간(SPD)에서 스캔 전극 라인들(Y1 내지 Ym)과 서스테인 전극 라인들(Z1 내지 Zm)에 교번적으로 Y 및 Z 서스테인 펄스(SUSPy, SUSPz)를 공급하여 어드레스 기간(APD)에서 결정된 방전셀의 상태를 유지한다. 구체적으로, 스캔 구동부와 서스테인 구동부에 포함된 복수의 제 1서스테인 드라이버 보드와 제 2서스테인 드라이버 보드가 스캔 전극 라인들(Y1 내지 Ym)과 서스테인 전극 라인들(Z1 내지 Zm)에 복수의 서스테인 펄스를 공급한다.
이상에서 보는 바와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하 는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이와 같이 본 발명은 PDP가 대형화됨에 따라 발생되는 제조비용을 절감할 수 있고, 또한, PDP 구동시 각 구간에서 독립적인 구동파형을 패널에 공급함으로써 구동마진을 향상 시킬 수 있는 효과가 있다.

Claims (5)

  1. 복수의 서브필드가 리셋 기간, 어드레스 기간, 서스테인 기간으로 나뉘고, 각 기간에 따라 리셋 펄스, 어드레싱 펄스 및 서스테인 펄스를 공급하는 스캔 구동부, 서스테인 구동부, 어드레스 구동부를 포함하는 플라즈마 디스플레이 패널 구동장치에 있어서,
    상기 스캔 구동부는 복수개의 스캔 드라이버 보드 및 제 1서스테인 드라이버 보드를 구비하고,
    상기 서스테인 구동부는 복수개의 제 2서스테인 드라이버 보드를 구비하고,
    상기 스캔 구동부와 서스테인 구동부는
    상기 리셋 기간, 어드레스 기간 및 서스테인 기간 중 적어도 어느 한 기간에 각각 독립적으로 구동되거나 동시에 구동되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  2. 제 1항에 있어서,
    상기 스캔 구동부는 제 1스캔 드라이버 보드와 제 2스캔 드라이버 보드를 구비하고,
    상기 스캔 구동부는
    상기 서브필드의 홀 수번째 리셋기간에 상기 제 1스캔 드라이버 보드로부터 생성된 리셋 펄스를 패널에 공급하고,
    상기 서브필드의 짝수 번째 리셋기간에 상기 제 2스캔 드라이버 보드로부터 생성된 리셋 펄스를 패널에 공급하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  3. 제 1항에 있어서,
    상기 스캔 구동부는 제 1스캔 드라이버 보드와 제 2스캔 드라이버 보드를 구비하고,
    상기 스캔 구동부는
    상기 서브필드의 저계조 리셋기간에 상기 제 1스캔 드라이버 보드로부터 생성된 리셋 펄스를 패널에 공급하고,
    상기 서브필드의 고계조 리셋기간에 상기 제 2스캔 드라이버 보드로부터 생성된 리셋 펄스를 패널에 공급하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  4. 제 1항에 있어서,
    상기 스캔 구동부는 제 1스캔 드라이버 보드와 제 2스캔 드라이버 보드를 구비하고,
    상기 스캔 구동부는
    상기 서브필드의 홀 수번째 어드레스기간에 상기 제 1스캔 드라이버 보드로부터 생성된 스캔 펄스를 패널에 공급하고,
    상기 서브필드의 짝수 번째 어드레스기간에 상기 제 2스캔 드라이버 보드로부터 생성된 스캔 펄스를 패널에 공급하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  5. 제 1항에 있어서,
    상기 복수개의 스캔 드라이버 보드, 제 1서스테인 드라이버 보드, 제 2서스테인 드라이버 보드는 각각 동일 드라이버 보드끼리 전기적으로 서로 연결되어 소정의 펄스를 패널에 공급하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
KR1020050012094A 2005-02-14 2005-02-14 플라즈마 디스플레이 패널 구동장치 KR100692821B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050012094A KR100692821B1 (ko) 2005-02-14 2005-02-14 플라즈마 디스플레이 패널 구동장치
US11/276,078 US20070037689A1 (en) 2005-02-14 2006-02-13 Dieletric composition for plasma display panel and plasma display panel
US11/276,102 US20060181487A1 (en) 2005-02-14 2006-02-14 Plasma display apparatus and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050012094A KR100692821B1 (ko) 2005-02-14 2005-02-14 플라즈마 디스플레이 패널 구동장치

Publications (2)

Publication Number Publication Date
KR20060091201A true KR20060091201A (ko) 2006-08-18
KR100692821B1 KR100692821B1 (ko) 2007-03-09

Family

ID=37593084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050012094A KR100692821B1 (ko) 2005-02-14 2005-02-14 플라즈마 디스플레이 패널 구동장치

Country Status (1)

Country Link
KR (1) KR100692821B1 (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502346B1 (ko) * 2003-04-24 2005-07-20 삼성에스디아이 주식회사 어드레스-디스플레이 혼합 구동 방법을 효율적으로수행하는 플라즈마 디스플레이 패널의 구동 장치
KR100542212B1 (ko) * 2003-10-29 2006-01-10 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 그 장치

Also Published As

Publication number Publication date
KR100692821B1 (ko) 2007-03-09

Similar Documents

Publication Publication Date Title
JP4636901B2 (ja) プラズマディスプレイ装置およびその駆動方法
KR100943900B1 (ko) 플라즈마 디스플레이 패널 모듈
JP2007004169A (ja) プラズマディスプレイ装置及びその駆動方法
JP2006146150A (ja) プラズマディスプレイ装置及びその駆動方法
JP2006293318A (ja) プラズマディスプレイ装置、プラズマディスプレイパネルの駆動装置、プラズマディスプレイパネル及びプラズマディスプレイパネルの駆動方法
KR100747168B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 그 구동방법
JP2004348140A (ja) プラズマディスプレイパネルの駆動方法及び装置
JP4639070B2 (ja) プラズマディスプレイパネルの駆動方法
JP2006235574A (ja) プラズマディスプレイ装置、その駆動方法、プラズマディスプレイパネル及びプラズマディスプレイパネルの駆動装置
JP2006293300A (ja) プラズマディスプレイ装置及びその駆動方法
KR100524306B1 (ko) 플라즈마 디스플레이 패널의 리셋 방법 및 장치
KR101098814B1 (ko) 통합 구동 보드를 갖는 플라즈마 디스플레이 패널 모듈 및그 구동 방법
JP4198125B2 (ja) プラズマディスプレイ装置
KR100692821B1 (ko) 플라즈마 디스플레이 패널 구동장치
KR100681035B1 (ko) 플라즈마 표시장치
KR100607512B1 (ko) 플라즈마 디스플레이 패널 및 그의 모듈
KR20060091202A (ko) 플라즈마 디스플레이 패널의 구동장치
KR100680708B1 (ko) 플라즈마 표시장치 및 그 구동방법
KR100533731B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 구동장치
KR20040088939A (ko) 플라즈마 디스플레이 패널 모듈
KR100482349B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100524304B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 장치
KR100646319B1 (ko) 플라즈마 디스플레이 장치, 그의 구동방법, 플라즈마디스플레이 패널 및 플라즈마 디스플레이 패널의 구동장치
KR100489879B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR100646215B1 (ko) 플라즈마 표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091230

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee