KR20060086624A - Thin film transistor substrate and manufacturing method of the same - Google Patents

Thin film transistor substrate and manufacturing method of the same Download PDF

Info

Publication number
KR20060086624A
KR20060086624A KR1020050007482A KR20050007482A KR20060086624A KR 20060086624 A KR20060086624 A KR 20060086624A KR 1020050007482 A KR1020050007482 A KR 1020050007482A KR 20050007482 A KR20050007482 A KR 20050007482A KR 20060086624 A KR20060086624 A KR 20060086624A
Authority
KR
South Korea
Prior art keywords
metal layer
data
gate
line
repair line
Prior art date
Application number
KR1020050007482A
Other languages
Korean (ko)
Other versions
KR101119177B1 (en
Inventor
전재홍
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050007482A priority Critical patent/KR101119177B1/en
Publication of KR20060086624A publication Critical patent/KR20060086624A/en
Application granted granted Critical
Publication of KR101119177B1 publication Critical patent/KR101119177B1/en

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42F—SHEETS TEMPORARILY ATTACHED TOGETHER; FILING APPLIANCES; FILE CARDS; INDEXING
    • B42F1/00—Sheets temporarily attached together without perforating; Means therefor
    • B42F1/02—Paper-clips or like fasteners
    • B42F1/10—Paper-clips or like fasteners non-metallic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B42—BOOKBINDING; ALBUMS; FILES; SPECIAL PRINTED MATTER
    • B42P—INDEXING SCHEME RELATING TO BOOKS, FILING APPLIANCES OR THE LIKE
    • B42P2241/00—Parts, details or accessories for books or filing appliances
    • B42P2241/10—Means for suspending

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터 기판 및 그 제조방법에 관한 것이다. 본 발명에 따른 박막 트랜지스터 기판 및 그 제조방법은 게이트 배선과; 게이트 배선과 절연교차하여 표시영역을 정의하는 데이터 배선; 및 표시영역의 둘레를 따라 형성되어 있으며, 게이트 배선과 동일 재질로 이루어진 게이트 금속층과 데이터 배선과 동일 재질로 이루어진 데이터 금속층을 포함하는 리페어 라인을 포함 하는 것을 특징으로 한다. 이에 의해, 리페어 라인의 RC지연을 감소 시킬 수 있다.The present invention relates to a thin film transistor substrate and a method of manufacturing the same. A thin film transistor substrate and a method of manufacturing the same according to the present invention include a gate wiring; Data wirings insulated from and intersecting the gate wirings to define the display area; And a repair line formed along the periphery of the display area, the repair line including a gate metal layer made of the same material as the gate wiring and a data metal layer made of the same material as the data wiring. As a result, the RC delay of the repair line can be reduced.

Description

박막 트랜지스터 기판 및 그 제조방법{THIN FILM TRANSISTOR SUBSTRATE AND MANUFACTURING METHOD OF THE SAME}Thin Film Transistor Substrate and Manufacturing Method Thereof {THIN FILM TRANSISTOR SUBSTRATE AND MANUFACTURING METHOD OF THE SAME}

도 1은 본 발명의 일실시예에 따른 박막 트랜지스터 기판의 평면도,1 is a plan view of a thin film transistor substrate according to an embodiment of the present invention;

도 2는 도 1의 B영역의 확대 평면도,2 is an enlarged plan view of region B of FIG. 1;

도 3은 도 2의 Ⅲ-Ⅲ선을 따른 단면도,3 is a cross-sectional view taken along line III-III of FIG. 2;

도4는 본 발명의 다른 실시예에 따른 리페어 라인 사용시 접촉구 형성을 설명하는 도면이다.4 is a view for explaining the formation of contact holes when using a repair line according to another embodiment of the present invention.

* 도면의 주요부분의 부호에 대한 설명 *Explanation of Signs of Major Parts of Drawings

1 : 박막 트래지스터 기판 30 : 게이트 라인1 thin film transistor substrate 30 gate line

50 : 데이터 라인 100 : 절연기판50: data line 100: insulated substrate

110 : 게이트 금속층 120 : 게이트 절연층110: gate metal layer 120: gate insulating layer

130 : 데이터 금속층 135 : 보호층130: data metal layer 135: protective layer

140 : 투명전도층 150 : 리페어 라인140: transparent conductive layer 150: repair line

151, 152 : 접촉구151, 152: contact hole

본 발명은, 박막 트랜지스터 기판 및 그 제조방법에 관한 것으로, RC지연을 감소시킬 수 있는 리페어 라인을 포함하는 박막 트랜지스터 기판 및 그 제조방법에 관한 것이다.The present invention relates to a thin film transistor substrate and a method for manufacturing the same, and to a thin film transistor substrate including a repair line capable of reducing RC delay and a method of manufacturing the same.

액정표시패널(Liquid Crystal Display Panel)은 매트릭스(Matrix) 형태로 배열된 액정 셀들의 광 투과율을 화상 신호 정보에 따라 조절하여 원하는 화상을 표시하는 것이다. 액정표시패널은 박막 트랜지스터 기판과, 박막 트랜지스터 기판에 대향 되도록 상호 부착되며 컬러필터, 블랙 매트릭스 및 공통전극을 포함하는 컬러필터 기판과, 상기 박막 트랜지스터 기판과 상기 컬러필터 기판 사이에 주입되는 액정을 포함한다.The liquid crystal display panel displays a desired image by adjusting the light transmittance of liquid crystal cells arranged in a matrix form according to image signal information. The liquid crystal display panel includes a thin film transistor substrate, a color filter substrate attached to each other so as to face the thin film transistor substrate, and including a color filter, a black matrix, and a common electrode, and a liquid crystal injected between the thin film transistor substrate and the color filter substrate. do.

일반적으로 박막 트랜지스터(Thin Film Transistor; TFT) 기판은 액정 표시장치(LCD; Liquid Crystal Display)나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로 소정의 패턴으로 형성된 게이트 배선과 데이터 배선을 포함한다. 그리고, 데이터 배선은 데이터 라인과, 데이터 라인의 한쪽 끝에 연결되어 외부로부터 화상신호를 인가 받는 데이터 패드를 포함한다.In general, a thin film transistor (TFT) substrate is a circuit board for driving each pixel independently in a liquid crystal display (LCD) or an organic electroluminescence (EL) display, and is formed in a predetermined pattern. Wiring and data wiring. The data line includes a data line and a data pad connected to one end of the data line to receive an image signal from the outside.

박막 트랜지스터 기판을 제작함에 있어서, 공정상의 결함으로 인하여 데이터 라인이 오픈되는 문제점이 발생될 수 있다. 상기 데이터 라인의 오픈 불량으로 인하여 액정표시패널의 제조수율 및 양산성이 감소되는 문제점이 있다. 이를 해결하기 위해, 표시영역 외부에 절연기판의 가장자리를 따라 리페어 라인을 형성하고, 오픈된 데이터 라인과 리페어 라인을 쇼트(short) 시켜 수리한다. In fabricating a thin film transistor substrate, a problem may occur in that a data line is opened due to a process defect. Due to the open failure of the data line, there is a problem in that manufacturing yield and mass productivity of the liquid crystal display panel are reduced. To solve this problem, a repair line is formed along the edge of the insulating substrate outside the display area, and the open data line and the repair line are shorted for repair.                         

그러나, 수리(Repair)를 하더라도 완벽한 수리는 어려우며, 특히, 리페어 라인은 데이터 라인에 비하여 길기 때문에, 리페어 라인을 통해 입력되는 신호의 RC지연이 커져서 수리된 데이터 라인의 응답특성이 좋지 못하여 불량으로 감지되는 문제점이 있다.However, even if the repair is performed, perfect repair is difficult. Especially, since the repair line is longer than the data line, the RC delay of the signal input through the repair line becomes large, so that the response characteristic of the repaired data line is not good, so it is detected as bad. There is a problem.

따라서, 본 발명의 목적은, 리페어 라인의 RC지연을 감소시킬 수 있는 박막 트랜지스터 기판 및 그 제조방법을 제공하는 것이다.Accordingly, an object of the present invention is to provide a thin film transistor substrate and a method of manufacturing the same which can reduce the RC delay of the repair line.

상기 목적은, 본 발명에 따라, 게이트 배선과; 게이트 배선과 절연교차하여 표시영역을 정의하는 데이터 배선; 및 표시영역의 둘레를 따라 형성되어 있으며, 게이트 배선과 동일 재질로 이루어진 게이트 금속층과 데이터 배선과 동일 재질로 이루어진 데이터 금속층을 포함하는 리페어 라인을 포함 하는 것을 특징으로 하는 박막 트랜지스터 기판에 의하여 달성된다.The above object is, according to the present invention, gate wiring; Data wirings insulated from and intersecting the gate wirings to define the display area; And a repair line formed along the periphery of the display area, the repair line including a gate metal layer made of the same material as the gate wiring and a data metal layer made of the same material as the data wiring.

여기서, 리페어 라인은 게이트 금속층과 데이터 금속층 사이에 게이트 절연막을 더 포함할 수 있다.The repair line may further include a gate insulating layer between the gate metal layer and the data metal layer.

그리고, 게이트 금속층과 데이터 금속층에는 각각 접촉구가 형성되어 있으며, 접촉구를 통하여 게이트 금속층과 데이터 금속층을 전기적으로 연결시키는 투명전도층을 더 포함한다.In addition, a contact hole is formed in each of the gate metal layer and the data metal layer, and further includes a transparent conductive layer electrically connecting the gate metal layer and the data metal layer through the contact hole.

또한, 상기 투명전도층은 상기 화소전극의 형성공정과 동시에 형성되므로 ITO 및 IZO 중 어느 하나인 것이 바람직하다. In addition, the transparent conductive layer is formed at the same time as the forming step of the pixel electrode, it is preferably one of ITO and IZO.                     

여기서, 복수의 데이터 라인의 오픈 불량을 수리하기 위해 리페어 라인은 적어도 하나 이상인 것이 바람직하다.Here, it is preferable that at least one repair line be used for repairing an open failure of the plurality of data lines.

그리고, 레이저에 의한 쇼트를 위하여 데이터 라인과 리페어 라인은 오버랩되어 절연교차되어 있는 것이 바람직하다.In addition, it is preferable that the data line and the repair line overlap each other and are insulated from each other for short by the laser.

본 발명의 다른 목적은, 게이트 금속물질을 절연기판 상에 증착하고 패터닝하여 비표시영역에 절연기판의 가장자리를 따라 게이트 금속층을 형성하는 단계와; 게이트 금속층 상에 게이트 절연층을 형성하는 단계와; 게이트 절연층 상에 데이터 금속물질을 증착하고 패터닝 하여 게이트 금속층을 따라 데이터 금속층을 형성하는 단계와; 데이터 금속층 상에 보호층을 형성하는 단계; 및 보호층에 접촉구를 형성하고 투명 전도층을 도포하여 게이트 금속층과 데이터 금속층을 연결시켜 리페어 라인을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 기판의 제조방법에 의하여 달성된다.Another object of the present invention is to deposit and pattern a gate metal material on an insulating substrate to form a gate metal layer along an edge of the insulating substrate in a non-display area; Forming a gate insulating layer on the gate metal layer; Depositing and patterning a data metal material on the gate insulating layer to form a data metal layer along the gate metal layer; Forming a protective layer on the data metal layer; And forming a repair line by forming a contact hole in the protective layer and applying a transparent conductive layer to connect the gate metal layer and the data metal layer to form a repair line.

이하에서는, 본 발명에 따른 박막 트랜지스터 기판(1)에 대하여 도면을 참조하여 상세히 설명한다. Hereinafter, the thin film transistor substrate 1 according to the present invention will be described in detail with reference to the drawings.

도 1은 본 발명에 따른 박막 트랜지스터 기판(1)의 평면도이다. 액정표시패널은 박막 트랜지스터 기판(1)과 박막 트랜지스터 기판(1)에 대향하여 결합되어 있는 컬러필터 기판(미도시) 및 박막 트랜지스터 기판(1)과 컬러필터 기판(미도시) 사이에 위치하는 액정층(미도시)으로 이루어진다.1 is a plan view of a thin film transistor substrate 1 according to the present invention. The liquid crystal display panel includes a color filter substrate (not shown) coupled between the thin film transistor substrate 1 and the thin film transistor substrate 1 and a liquid crystal positioned between the thin film transistor substrate 1 and the color filter substrate (not shown). It consists of layers (not shown).

상기 충진된 액정은 광학적 이방성과 분극성질을 가지고 있어서, 서로 대향되는 두 전극에 전압을 인가하게 되면 발생된 전기장의 변화에 의하여 구동하게 된다. 즉, 액정에 인위적인 전기장을 인가하여 액정의 분자배열 방향을 제어하고, 이에 따라 달라지는 빛의 투과율을 통해 화상을 형성하게 된다.The filled liquid crystal has optical anisotropy and polarization, and is driven by a change in electric field generated when a voltage is applied to two electrodes facing each other. That is, an artificial electric field is applied to the liquid crystal to control the direction of molecular arrangement of the liquid crystal, thereby forming an image through the light transmittance which varies.

도 1에 도시된 바와 같이, 박막 트랜지스터 기판(1)은 절연기판(100) 상에 게이트 라인(30)과 게이트 라인(30)의 한쪽 끝에 연결된 게이트 패드(미도시)를 포함하는 다수의 게이트 배선 및 데이터 라인(50)과 데이터 라인(50)의 한쪽 끝에 연결되어 외부로부터 화상신호를 인가 받는 데이터 패드(미도시)를 포함하는 데이터 배선이 절연교차하여 배치되어 있다. 그리고, 표시영역(a)의 외측, 즉, 비표시영역(b)에 상기 데이터 라인(50)과 오버랩(overlap) 되게 절연기판(100)의 가장자리를 따라 리페어 라인(150)이 배치되어 있다. As shown in FIG. 1, the thin film transistor substrate 1 includes a plurality of gate wirings including a gate line 30 and a gate pad (not shown) connected to one end of the gate line 30 on the insulating substrate 100. And data lines (not shown) connected to one end of the data line 50 and the data line 50 to receive an image signal from the outside, and are insulated and arranged. The repair line 150 is disposed outside the display area a, that is, the non-display area b, along the edge of the insulating substrate 100 so as to overlap the data line 50.

도 1의 A지점과 같이 데이터 라인(50)이 오픈된 경우, 액정표시패널의 제조수율 및 양산성 향상을 위하여 상기 오픈된 데이터 라인(50)을 수리하여야 한다. 데이터 라인(50)을 수리하게 위해, 상기 데이터 라인(50)과 리페어 라인(150)이 오버랩 되어 있는 부분(C)을 레이저를 이용하여 전기적으로 쇼트(short)시켜 오픈된 데이터 라인(50)으로 입력되는 신호를 리페어 라인(150)을 통하여 흐르도록 함으로써 상기 불량을 수리할 수 있다.When the data line 50 is opened as illustrated at point A of FIG. 1, the open data line 50 needs to be repaired to improve manufacturing yield and mass productivity of the liquid crystal display panel. In order to repair the data line 50, the portion C overlapping the data line 50 and the repair line 150 is electrically shorted by using a laser to the open data line 50. The defect can be repaired by allowing an input signal to flow through the repair line 150.

여기서, 리페어 라인(150)은, 도 2 및 도 3에 도시된 바와 같이, 게이트 라인(30)을 이루는 게이트 금속층(110)과 데이터 라인(50)을 이루는 데이터 금속층(130)을 포함한다. 게이트 금속층(110)은 긴 라인 형상으로 후술할 접촉구(152)가 형성될 영역에는 소정의 길이로 돌출 형성되어 있고, 데이터 금속층(130)은 상기 게이트 금속층(110) 상부에 라인 형상으로 상기 게이트 라인(110)을 따라 형성되어 있다. 그리고, 게이트 금속층(110)과 데이터 금속층(130) 사이에는 게이트 절연층(120)이 개재될 수 있다. 그리고, 데이터 금속층(130) 상부에 보호층(135)을 더 포함할 수 있다.2 and 3, the repair line 150 may include a gate metal layer 110 constituting the gate line 30 and a data metal layer 130 constituting the data line 50. The gate metal layer 110 has a long line shape and protrudes to a predetermined length in a region where the contact hole 152 to be described later is formed, and the data metal layer 130 has a gate shape in a line shape on the gate metal layer 110. It is formed along the line 110. In addition, a gate insulating layer 120 may be interposed between the gate metal layer 110 and the data metal layer 130. The protective layer 135 may be further included on the data metal layer 130.

본 발명의 일실시예의 리페어 라인(150)은 하부의 몰리브덴과 상부의 알루미늄으로 이루어진 2중층의 게이트 금속층(110)과 몰리브덴, 알루미늄, 몰리브덴으로 이루어진 3중층의 터이터 금속층(130)을 사용한 경우이다. 이는 하부층에는 배선저항에 의한 신호저항을 막기 위해 비저항이 작은 알루미늄 또는 알루미늄 합금을 사용하고, 상부층에는 화학약품에 의한 내식성이 약하며 쉽게 산화되어 단선이 발생되는 알루미늄 또는 알루미늄 합금의 단점을 보완하기 위해 화학약품에 대한 내식성이 강한 몰리브덴을 상부층으로 형성하는 것이다.The repair line 150 according to the exemplary embodiment of the present invention uses a double-layered gate metal layer 110 formed of a lower molybdenum and an upper aluminum, and a triple layer terminator metal layer 130 made of molybdenum, aluminum, and molybdenum. . The lower layer uses aluminum or aluminum alloy with low specific resistance to prevent signal resistance due to wiring resistance, and the upper layer uses chemicals to compensate for the shortcomings of aluminum or aluminum alloy where corrosion resistance by chemicals is weak and easily oxidized to cause disconnection. Molybdenum is formed as a top layer, which is highly resistant to chemicals.

하부의 게이트 금속층(110)과 상부의 데이터 금속층(130)을 전기적으로 연결시키기 위해 게이트 금속층(110)과 데이터 금속층(130)이 외부로 드러나도록 보호층(135) 상에 각각 접촉구(151, 152)를 형성하며, 상기 접촉구(151, 152)를 통하여 게이트 금속층(110)과 데이터 금속층(130)을 전기적으로 연결시키는 투명전도층(140)을 더 포함하는 것을 특징으로 한다. 여기서, 투명전도층(140)은 ITO(indium tin oxide) 및 IZO(indium zinc oxide) 중 어느 하나인 것이 바람직하다. 상기 접촉구(151, 152)는 리페어 라인(150)에 소정 간격을 유지하면서 다수가 형성되어 있다. 이는, 게이트 금속층(110)과 데이터 금속층(130)의 접속을 원활히 하기 위함이다.In order to electrically connect the lower gate metal layer 110 and the upper data metal layer 130 to each other, the contact holes 151 and 151 are respectively formed on the protective layer 135 so that the gate metal layer 110 and the data metal layer 130 are exposed to the outside. 152 and a transparent conductive layer 140 electrically connecting the gate metal layer 110 and the data metal layer 130 through the contact holes 151 and 152. Here, the transparent conductive layer 140 is preferably any one of indium tin oxide (ITO) and indium zinc oxide (IZO). The contact holes 151 and 152 are formed in the repair line 150 while maintaining a predetermined interval. This is to smoothly connect the gate metal layer 110 and the data metal layer 130.

종래의 리페어 라인은 게이트 금속층 만으로 이루어졌으나, 본 발명의 일실시 예에 따른 리페어 라인(150)은 게이트 금속층(110)과 데이터 금속층(130)으로 이루져 있으므로, 리페어 라인(150)이 두꺼워져 단면적이 증가된다. 저항은 단면적에 반비례하고, 길이에 비례하므로, 리페어 라인(150)의 단면적이 증가되어, 리페어 라인(150)의 RC지연이 감소되게 된다. 그러므로, 리페어 라인(150)을 통해 입력되는 신호의 RC지연에 의한 데이터 라인(50)의 오픈 불량이 줄어들게 되고, 전체적으로 데이터 라인 오픈 불량의 수리 성공률이 향상된다.Conventional repair line is made of only the gate metal layer, the repair line 150 according to an embodiment of the present invention is composed of the gate metal layer 110 and the data metal layer 130, the repair line 150 is thickened cross-sectional area Is increased. Since the resistance is inversely proportional to the cross-sectional area and proportional to the length, the cross-sectional area of the repair line 150 is increased, so that the RC delay of the repair line 150 is reduced. Therefore, the open failure of the data line 50 due to the RC delay of the signal input through the repair line 150 is reduced, and the overall repair success rate of the data line open failure is improved.

본 발명의 일실시예에 따른 리페어 라인(150)의 제조는 표시영역(a)의 제조 공정을 이용한다. 즉, 더 부가되는 공정이 없이 종래의 표시영역(a)의 제조공정을 이용하여 제조된다. 리페어 라인(150)을 이루는 게이트 금속층(110)은 액정표시패널의 비표시 영역(b)의 최외각부분, 즉, 형성될 데이터 라인(50)의 끝단과 오버랩 되도록 절연기판(100)의 가장자리를 따라, 표시영역(a)의 게이트 라인(30) 형성과 동시에 형성된다. 즉, 절연기판(100) 상에 게이트 금속물질을 증착한 후, 소정의 패턴이 형성된 마스크를 이용하여 게이트 라인(30)과 리페어 라인(150)을 이루는 게이트 금속층(110)을 동시에 형성한다. 그리고, 표시영역(a)의 게이트 절연막이 형성됨과 동시에 리페어 라인(150)의 게이트 금속층(110) 상에도 게이트 절연층(120)이 형성된다. Manufacturing of the repair line 150 according to an embodiment of the present invention uses a manufacturing process of the display area a. That is, it is manufactured using the manufacturing process of the conventional display area a without any further process. The gate metal layer 110 forming the repair line 150 has an edge of the insulating substrate 100 so as to overlap the outermost portion of the non-display area b of the liquid crystal display panel, that is, the end of the data line 50 to be formed. Accordingly, the gate line 30 is formed at the same time as the gate line 30 is formed in the display area a. That is, after the gate metal material is deposited on the insulating substrate 100, the gate metal layer 110 forming the gate line 30 and the repair line 150 is formed at the same time by using a mask having a predetermined pattern. The gate insulating layer 120 is also formed on the gate metal layer 110 of the repair line 150 while the gate insulating layer of the display area a is formed.

그리고, 절연기판(100) 상에 데이터 금속물질을 전체적으로 도포한 후, 소정의 패턴이 형성된 마스크를 이용하여, 표시영역(a)의 데이터 라인(50)을 형성과 동시에 비표시영역(b)에도 상기 데이터 금속층(130)을 형성한다. 이에 의해, 리페어 라인(150)은 하단에 게이트 금속층(110)과 상단에 데이터 금속층(130) 및 게이트 금속층(110)과 데이터 금속층(130) 사이에 게이트 절연막(120)이 개재되게 된다. After the data metal material is entirely coated on the insulating substrate 100, the data line 50 of the display area a is formed by using a mask having a predetermined pattern, and the non-display area b is also formed. The data metal layer 130 is formed. As a result, the repair line 150 has the gate insulating layer 120 interposed between the gate metal layer 110 and the data metal layer 130 and the gate metal layer 110 and the data metal layer 130.

다음, 표시영역(a)에 보호막이 형성됨과 동시에 비표시영역(b)에도 보호층(135)을 더 형성할 수 있다. 표시영역(a)에 위치하는 보호막에 드레인 전극(미도시), 데이터 패드(미도시)의 일부를 드러내는 접촉구멍(미도시)과 게이트 패드(미도시)의 일부를 드러내는 접촉구멍(미도시)을 형성함과 동시에, 비표시영역(b)에도 상기 게이트 금속층(110)과 데이터 금속층(130)을 전기적으로 연결시키기 위한 접촉구(151, 152)를 형성한다.Next, a passivation layer may be formed in the display area a and a passivation layer 135 may be further formed in the non-display area b. A contact hole (not shown) exposing a part of the drain electrode (not shown) and a data pad (not shown) and a contact hole (not shown) exposing a portion of the gate pad (not shown) are disposed in the passivation layer disposed in the display area (a). In addition, contact holes 151 and 152 for electrically connecting the gate metal layer 110 and the data metal layer 130 are also formed in the non-display area b.

게이트 금속층(110) 상에 형성된 접촉구(152)는 게이트 금속층(110)을 드러나도록 하며, 데이터 금속층(130) 상에 형성된 접촉구(151)는 데이터 금속층(130)을 드러나도록 한다. The contact hole 152 formed on the gate metal layer 110 exposes the gate metal layer 110, and the contact hole 151 formed on the data metal layer 130 exposes the data metal layer 130.

그리고, 표시영역(a)에 화소전극을 형성하기 위해 투명전도물질을 도포함과 동시에, 상기 접촉구(151, 152) 상에도 투명전도물질(140)을 도포하여 상기 게이트 금속층(110)과 상기 데이터 금속층(130)을 전기적으로 연결시킨다. 이에 의해, 게이트 금속층(110)과 데이터 금속층(130)을 포함하는 리페어 라인(150)이 마련된다. 게이트 금속층(110)과 데이터 금속층(130)을 연결시키는 접촉구(151, 152)는 소정 간격을 유지하면서 다수 형성되어 있다. 여기서, 투명전도물질(140)은 ITO 또는 IZO로 이루어 지는 것이 바람직하다.In addition, a transparent conductive material is coated to form a pixel electrode in the display area a, and a transparent conductive material 140 is also coated on the contact holes 151 and 152 to form the gate metal layer 110 and the gate electrode. The data metal layer 130 is electrically connected. As a result, a repair line 150 including the gate metal layer 110 and the data metal layer 130 is provided. A plurality of contact holes 151 and 152 connecting the gate metal layer 110 and the data metal layer 130 are formed at predetermined intervals. Here, the transparent conductive material 140 is preferably made of ITO or IZO.

액정표시패널에 적어도 하나 이상의 데이터 라인(50)의 오픈 불량이 발생할 수 있고, 이를 수리하기 위하여, 본 발명의 실시예에 따른 리페어 라인(150)은 비표시영역(b)에 적어도 하나 이상이 마련될 수 있다. Open failure of at least one or more data lines 50 may occur in the liquid crystal display panel, and in order to repair them, at least one repair line 150 may be provided in the non-display area b. Can be.                     

데이터 라인(50)에 오픈 불량이 감지되면, 상기 오픈 불량이 감지된 데이터 라인(50)과 비표시영역(b)에 마련된 리페어 라인(150)이 오버랩되는 영역에 레이저를 가하여 상기 오픈된 데이터 라인(50)과 리페어 라인(150)을 쇼트시키므로써, 상기 오픈 불량이 발생된 데이터 라인에서의 데이터 신호 전달이 정상적으로 이루어지도록 한다. When an open failure is detected in the data line 50, the open data line is applied by applying a laser to an area where the repair line 150 provided in the non-display area b overlaps with the data line 50 where the open failure is detected. By shorting the repair line 150 with the 50, the data signal transmission in the data line where the open failure occurs is normally performed.

특히, 본 발명의 일실시예에 따른 리페어 라인(150)은 게이트 금속층(110)과 데이터 금속층(130)을 포함하고 있어, 리페어 라인(150)의 단면적이 증가 되었으므로 리페어 라인(150)을 통해 입력되는 신호의 RC지연에 의한 데이터 라인(50)의 불량이 줄어들게 되고, 전체적으로 데이터 라인 오픈 불량의 수리 성공률이 향상된다.In particular, since the repair line 150 according to the embodiment of the present invention includes the gate metal layer 110 and the data metal layer 130, since the cross-sectional area of the repair line 150 is increased, the repair line 150 is input through the repair line 150. The failure of the data line 50 due to the RC delay of the signal to be reduced is reduced, and the overall success rate of repair of the data line open failure is improved.

이하, 도4를 참조하여 본 발명의 다른 실시예를 설명한다.Hereinafter, another embodiment of the present invention will be described with reference to FIG.

상술한 실시예와 달리, 리페어 라인(150)은 크롬/알루미늄합금(Cr/AlNd)으로 제조할 수 있다. 이 경우, 상부의 알루미늄합금과 하부의 크롬으로 이루어진 게이트 금속층(110) 및 데이터 금속층(130)의 리페어 라인(150)이 사용된다. 여기서, 게이트 금속층(110)과 데이터 금속층(130)을 전기적으로 연결시키기 위해 게이트 금속층(110)과 데이터 금속층(130)이 외부로 드러나도록 보호층(135) 상에 각각 접촉구(151, 152)를 형성한다. 접촉구(151, 152) 형성시, 하부의 크롬층이 외부로 드러나도록 접촉구(151, 152)를 형성하여야 한다. 이는, 상부에 위치하는 알루미늄합금이 드러나도록 접촉구(151, 152)를 형성하는 경우, 알루미늄 합금에 의하여 생성된 알루미늄 산화막에 의하여 게이트 금속층(110)과 데이터 금속층(130)이 제대로 연결이 되지 않기 때문이다. Unlike the above-described embodiment, the repair line 150 may be made of chromium / aluminum alloy (Cr / AlNd). In this case, the repair line 150 of the gate metal layer 110 and the data metal layer 130 formed of the upper aluminum alloy and the lower chromium is used. The contact holes 151 and 152 are respectively formed on the protective layer 135 so that the gate metal layer 110 and the data metal layer 130 are exposed to the outside to electrically connect the gate metal layer 110 and the data metal layer 130. To form. When the contact holes 151 and 152 are formed, the contact holes 151 and 152 should be formed so that the lower chromium layer is exposed to the outside. When the contact holes 151 and 152 are formed to expose the aluminum alloy positioned on the upper portion, the gate metal layer 110 and the data metal layer 130 may not be properly connected by the aluminum oxide film formed by the aluminum alloy. Because.

그리고, 상술한 실시예에와는 달리, 접촉구(151, 152)도 더 넓게 형성하여야 한다. 접촉구(151, 152)를 작게 형성하면 게이트 금속층(110)과 데이터 금속층(130)을 연결시키기 위해 알루미늄합금을 제거할 때 알루미늄 함금물질이 접촉구(151, 152) 내부로 흘러 들어 접촉이 잘 이루어 지지 않게 되거나 접촉구 주변에 스텝 오픈이 생겨 불량이 발생된다. 그러므로, ITO 또는 IZO에 의하여 상기 게이트 금속층(110)과 데이터 금속층(130)을 제대로 연결시키기 위해서는 종래보다 더 큰 접척구(151, 152)를 형성하여야 한다. And, unlike the above-described embodiment, the contact holes 151, 152 should also be formed wider. When the contact holes 151 and 152 are made small, when the aluminum alloy is removed to connect the gate metal layer 110 and the data metal layer 130, aluminum alloy material flows into the contact holes 151 and 152 to make good contact. It is not made or a step open occurs around the contact hole, and a defect occurs. Therefore, in order to properly connect the gate metal layer 110 and the data metal layer 130 by ITO or IZO, larger contact holes 151 and 152 must be formed.

그러므로, 큰 접촉구(151)를 형성하기 위해, 도 4에 도시된 바와 같이, 데이터 금속층(130)을 옆으로 약간 돌출시켜 게이트 금속층(110)과 연결시키는 접촉구(151)를 형성함이 바람직하다.Therefore, in order to form the large contact hole 151, as shown in FIG. 4, it is preferable to form the contact hole 151 connecting the gate metal layer 110 by slightly protruding the data metal layer 130 to the side. Do.

이에 의해, 상술한 실시예와 같이 리페어 라인(150)을 통해 입력되는 신호의 RC지연에 의한 데이터 라인(50)의 불량이 줄어들게 되고, 전체적으로 데이터 라인 오픈 불량의 수리 성공률이 향상된다. As a result, as described above, the failure of the data line 50 due to the RC delay of the signal input through the repair line 150 is reduced, and the repair success rate of the data line open failure is improved as a whole.

이상 설명한 바와 같이, 본 발명에 따르면, 리페어 라인의 RC지연을 감소시킬 수 있는 박막 트랜지스터 기판을 제공할 수 있다.As described above, according to the present invention, a thin film transistor substrate capable of reducing the RC delay of the repair line can be provided.

Claims (7)

게이트 배선과;Gate wiring; 상기 게이트 배선과 절연교차하여 표시영역을 정의하는 데이터 배선; 및A data line insulated from and intersecting the gate line to define a display area; And 상기 표시영역의 둘레를 따라 형성되어 있으며, 상기 게이트 배선과 동일 재질로 이루어진 게이트 금속층과 상기 데이터 배선과 동일 재질로 이루어진 데이터 금속층을 포함하는 리페어 라인을 포함 하는 것을 특징으로 하는 박막 트랜지스터 기판.And a repair line formed along a circumference of the display area and including a gate metal layer made of the same material as the gate wiring and a data metal layer made of the same material as the data wiring. 제 1 항에 있어서,The method of claim 1, 상기 리페어 라인은 게이트 금속층과 데이터 금속층 사이에 게이트 절연막을 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.The repair line further comprises a gate insulating film between the gate metal layer and the data metal layer. 제 2 항에 있어서,The method of claim 2, 상기 게이트 금속층과 상기 데이터 금속층에는 각각 접촉구가 형성되어 있으며,Contact holes are formed in the gate metal layer and the data metal layer, respectively. 상기 접촉구를 통하여 상기 게이트 금속층과 상기 데이터 금속층을 전기적으로 연결시키는 투명전도층을 더 포함하는 것을 특징으로 하는 박막 트랜지스터 기판.And a transparent conductive layer electrically connecting the gate metal layer and the data metal layer through the contact hole. 제 3 항에 있어서,The method of claim 3, wherein 상기 투명전도층은 ITO 및 IZO 중 어느 하나인 것을 특징으로 하는 박막 트랜지스터 기판.The transparent conductive layer is a thin film transistor substrate, characterized in that any one of ITO and IZO. 제 1 항에 있어서,The method of claim 1, 상기 리페어 라인은 적어도 하나 이상인 것을 특징으로 하는 박막 트랜지스터 기판.The repair line is at least one thin film transistor substrate, characterized in that. 제 1 항에 있어서,The method of claim 1, 상기 데이터 라인과 상기 리페어 라인은 오버랩되어 절연교차되어 있는 것을 특징으로 하는 박막 트랜지스터 기판.And the data line and the repair line overlap each other to be insulated from each other. 게이트 금속물질을 절연기판 상에 증착하고 패터닝하여 비표시영역에 절연기판의 가장자리를 따라 게이트 금속층을 형성하는 단계와;Depositing and patterning a gate metal material on the insulating substrate to form a gate metal layer along an edge of the insulating substrate in the non-display area; 상기 게이트 금속층 상에 게이트 절연층을 형성하는 단계와;Forming a gate insulating layer on the gate metal layer; 상기 게이트 절연층 상에 데이터 금속물질을 증착하고 패터닝 하여 상기 게이트 금속층을 따라 데이터 금속층을 형성하는 단계와;Depositing and patterning a data metal material on the gate insulating layer to form a data metal layer along the gate metal layer; 상기 데이터 금속층 상에 보호층을 형성하는 단계; 및Forming a protective layer on the data metal layer; And 상기 보호층에 접촉구를 형성하고 투명 전도층을 도포하여 상기 게이트 금속층과 상기 데이터 금속층을 연결시켜 리페어 라인을 형성하는 단계를 포함하는 것 을 특징으로 하는 박막 트랜지스터 기판의 제조방법.Forming a repair line by forming a contact hole in the protective layer and applying a transparent conductive layer to connect the gate metal layer and the data metal layer to form a repair line.
KR1020050007482A 2005-01-27 2005-01-27 Thin film transistor substrate and manufacturing method of the same KR101119177B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050007482A KR101119177B1 (en) 2005-01-27 2005-01-27 Thin film transistor substrate and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050007482A KR101119177B1 (en) 2005-01-27 2005-01-27 Thin film transistor substrate and manufacturing method of the same

Publications (2)

Publication Number Publication Date
KR20060086624A true KR20060086624A (en) 2006-08-01
KR101119177B1 KR101119177B1 (en) 2012-03-20

Family

ID=37175809

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050007482A KR101119177B1 (en) 2005-01-27 2005-01-27 Thin film transistor substrate and manufacturing method of the same

Country Status (1)

Country Link
KR (1) KR101119177B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101521660B1 (en) * 2008-12-24 2015-05-20 엘지디스플레이 주식회사 Liquid crystal lens device
WO2016086606A1 (en) * 2014-12-04 2016-06-09 京东方科技集团股份有限公司 Array substrate, repairing patch, display panel, and method for repairing array substrate

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0158642B1 (en) * 1995-11-06 1998-12-15 김광호 Liquid crystal display device and its manufacturing method
KR100318541B1 (en) * 1999-03-19 2001-12-22 윤종용 Liquid crystal display and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101521660B1 (en) * 2008-12-24 2015-05-20 엘지디스플레이 주식회사 Liquid crystal lens device
WO2016086606A1 (en) * 2014-12-04 2016-06-09 京东方科技集团股份有限公司 Array substrate, repairing patch, display panel, and method for repairing array substrate
US9746731B2 (en) 2014-12-04 2017-08-29 Boe Technology Group Co., Ltd. Array substrate, repairing sheet, display panel and method of repairing array substrate

Also Published As

Publication number Publication date
KR101119177B1 (en) 2012-03-20

Similar Documents

Publication Publication Date Title
US7710529B2 (en) Liquid crystal display panel and method of manufacturing the same
US7952677B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
KR101327847B1 (en) Liquid crystal display device and method for fabricating the same
CN103365009B (en) Liquid crystal display of line on glass type part and manufacture method thereof
WO2012070498A1 (en) Display device and television receiver
KR20080044645A (en) Liquid crystal display panel and menufacturing method thereof
US10971527B2 (en) Thin-film transistor substrate including data line with lower layer data line and upper layer data line, and liquid crystal display device and organic electroluminescent display device including same
US7489370B2 (en) Liquid crystal display device and method for making the same and method for repairing defective pixel using the same
EP3798722A1 (en) Display substrate, display device having the same, and method of manufacturing the same display substrate
KR101119177B1 (en) Thin film transistor substrate and manufacturing method of the same
CN106990632A (en) Array base palte and display device
KR20070036915A (en) Liquid crystal display, thin film transistor panel and fabricating method of the same
JP2005283830A (en) Mounting structure, electrooptic device, electronic equipment, inspection method of mounting structure and inspection method of electrooptic device
KR100926429B1 (en) Liquid crystal display device and method of manufacturing the same
KR20060001702A (en) Liquid crystal display device for preventing gate pad from erosion
KR20020012795A (en) Array substrate for Liquid crystal display and method for fabricating thereof
KR100482343B1 (en) Thin film transistor array substrate for protecting loading effect and manufacturing method thereof
KR100920022B1 (en) Array Panel for Liquid Crystal Display Device
KR20180078925A (en) Liquid crystal display device
KR101009666B1 (en) Liquid Crystal Display Device and method for fabricating the same
KR100993458B1 (en) Liquid Crystal Display Device And Fabricating Method Thereof
KR20080018487A (en) Thin film transistor substrate and repairing method thereof
KR101124479B1 (en) The substrate for LCD and method for fabricating of the same
KR20040026978A (en) Array Panel used for a Liquid Crystal Display Device having a Repair Structure
JP2005266683A (en) Mounting structure, electro-optical device, and electronic equipment

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 9