KR20060086149A - Luminescence device and method of manufacturing the same - Google Patents

Luminescence device and method of manufacturing the same Download PDF

Info

Publication number
KR20060086149A
KR20060086149A KR1020050007083A KR20050007083A KR20060086149A KR 20060086149 A KR20060086149 A KR 20060086149A KR 1020050007083 A KR1020050007083 A KR 1020050007083A KR 20050007083 A KR20050007083 A KR 20050007083A KR 20060086149 A KR20060086149 A KR 20060086149A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
layer
substrate
host substrate
light emitting
Prior art date
Application number
KR1020050007083A
Other languages
Korean (ko)
Other versions
KR101165257B1 (en
Inventor
윤형수
이정훈
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to KR1020050007083A priority Critical patent/KR101165257B1/en
Publication of KR20060086149A publication Critical patent/KR20060086149A/en
Application granted granted Critical
Publication of KR101165257B1 publication Critical patent/KR101165257B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
    • G06F3/0354—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor with detection of 2D relative movements between the device, or an operating part thereof, and a plane or surface, e.g. 2D mice, trackballs, pens or pucks
    • G06F3/03543—Mice or pucks
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B25/00—Eyepieces; Magnifying glasses
    • G02B25/002—Magnifying glasses
    • G02B25/005—Magnifying glasses with means for adjusting the magnifying glass or the object viewed
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B25/00—Eyepieces; Magnifying glasses
    • G02B25/002—Magnifying glasses
    • G02B25/007—Magnifying glasses comprising other optical elements than lenses

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 발광 소자 및 이의 제조 방법에 관한 것으로, 반도체층 및 반도체층 상에 소정의 절단 패턴을 갖는 호스트 기판을 포함하는 발광 소자 및 이의 제조 방법을 제공한다. 여기서, 절단패턴이 형성된 호스트 기판을 이용하여 패터닝된 반도체층을 지지하여 개개의 발광 소자를 제조하게 되면 소자간을 용이하게 분리하는 것이 가능하며 대량 생산의 경우 생산성을 향상시키는 중용한 인자로서 작용할 수 있고, 반도체층 상에 호스트 기판을 바로 성장시켜 공정 시간을 단축시킬 수 있고, 가압에 의한 반도체층이 손상을 방지할 수 있으며, 금속성의 호스트 기판과 반도체층 사이의 열팽장 계수의 차이에 의해 발생하는 문제도 해결할 수 있다.

The present invention relates to a light emitting device and a method for manufacturing the same, and provides a light emitting device including a semiconductor substrate and a host substrate having a predetermined cutting pattern on the semiconductor layer, and a method for manufacturing the same. In this case, when the individual light emitting devices are manufactured by supporting the patterned semiconductor layer using the host substrate on which the cutting patterns are formed, the devices can be easily separated from each other, and in the case of mass production, they can act as important factors for improving productivity. It is possible to shorten the process time by growing the host substrate directly on the semiconductor layer, to prevent damage to the semiconductor layer due to pressure, and is generated by the difference in thermal expansion coefficient between the metallic host substrate and the semiconductor layer You can also solve the problem.

호스트 기판, 절단패턴, 관통공, 수직 발광 소자, 금속도금Host board, cutting pattern, through hole, vertical light emitting device, metal plating

Description

발광 소자 및 이의 제조 방법{Luminescence device and method of manufacturing the same} Light emitting device and method of manufacturing the same {Luminescence device and method of manufacturing the same}             

도 1은 본 발명에 따른 발광 소자를 설명하기 위한 단면 사시도. 1 is a cross-sectional perspective view for explaining a light emitting device according to the present invention.

도 2는 본 발명에 따른 호스트 기판을 설명하기 위한 도면. 2 is a view for explaining a host substrate according to the present invention.

도 3 및 도 4는 본 발명의 다른 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 단면도. 3 and 4 are cross-sectional views illustrating a method of manufacturing a light emitting device according to another embodiment of the present invention.

도 5 내지 도 10는 본 발명에 따른 발광 소자의 제조 방법을 설명하기 위한 도면.
5 to 10 are views for explaining the manufacturing method of the light emitting device according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

110 : 성장 기판 120 : N형 반도체층110: growth substrate 120: N-type semiconductor layer

130 : 활성층 140 : P형 반도체층130: active layer 140: P-type semiconductor layer

150, 155 : 금속층 160 : 배리어층150, 155: metal layer 160: barrier layer

170 : 시드층 180, 190 : 금속도금층170: seed layer 180, 190: metal plating layer

185 : 관통공 200 : 도전성판185: through hole 200: conductive plate

210 : 본딩 금속층 215 : 절단 패턴 210: bonding metal layer 215: cutting pattern                 

300 : 호스트 기판
300: host board

본 발명은 발광 소자 및 이의 제작 방법에 관한 것으로, 칩간의 분리가 용이한 호스트 기판을 포함하는 발광 소자 및 이의 제작 방법을 제공한다.
The present invention relates to a light emitting device and a method for manufacturing the same, and provides a light emitting device and a method for manufacturing the same, including a host substrate which is easily separated between chips.

종래의 GaN에 기반을 둔 물질의 소자는 처음에 개발이 되었을 때부터, 광 소자로서의 특성을 향상시키기 위한 여러 가지 연구를 진행하여 오고 있으며, 최근에는 반도체층을 성장시키기 위해 사용한 기판을 제거하여 광 특성을 개선시키는 방법에 대한 연구가 많이 진행되고 있다. 또한, 조명 시장에서 사용될 소자 제작을 위해 GaN계 물질이 상당히 중요한 역할을 할 것으로 기대된다. Since the first GaN-based materials have been developed, various researches have been conducted to improve their characteristics as optical devices. Recently, the substrates used to grow the semiconductor layer have been removed to provide optical There is a lot of research on how to improve the characteristics. In addition, GaN-based materials are expected to play a significant role in the fabrication of devices for use in the lighting market.

그러나 GaN계 물질을 사용하는 반도체 소자를 조명용으로 사용하기 위해서는 GaN계 반도체 소자가 개선하여야 할 점들이 많고, 현재 이러한 문제점들을 개선하기 위한 많은 연구가 이루어지고 있다. GaN계 소자의 문제중 가장 중요한 이슈로 대두되고 있는 것은, GaN계 반도체층을 성장시킬 때 사용하는 기판으로 절연성의 사파이어를 사용함에 있다. 이는 사파이어 상에 반도체층을 형성한 후, 가장 마지막 층 위에 P, N 두개의 전극을 형성하여 소자를 구동시켜야 한다. 즉, 빛이 방출하는 방향에 두개의 전극을 형성함으로 인해 빛의 방출영역이 줄어들게 되는 문제 가 발생한다. However, in order to use a semiconductor device using a GaN-based material for lighting, there are many improvements to the GaN-based semiconductor device, and many studies have been made to improve these problems. Among the problems of GaN-based devices, the most important issue is to use insulating sapphire as a substrate for growing GaN-based semiconductor layers. After forming the semiconductor layer on the sapphire, the P and N two electrodes must be formed on the last layer to drive the device. That is, the problem that the emission area of the light is reduced by forming two electrodes in the direction in which the light is emitted.

또한, GaN계 반도체 소자를 조명용으로 사용하기 위해서는 반도체 물질의 특성상 구현할 수 있는 내부 양자 효율의 증대에 있어서는 그 한계가 있기 때문에, 대전류를 인가하여 발광효율을 증대시켜야 한다. 그러나 대전류를 인가할 때 PN 접합부근에서 많은 열이 발생하게 되는데, 상술한 구조의 반도체 소자에서는 열을 충분히 방출시키지 못하기 때문에 대전류의 소자 구현이 불가능하고, 이러한 열에 의해 소자의 신뢰성 확보가 어려워지는 문제가 발생하였다. In addition, in order to use GaN-based semiconductor devices for illumination, there is a limit in increasing internal quantum efficiency that can be realized due to the characteristics of semiconductor materials, and therefore, luminous efficiency should be increased by applying a large current. However, when a large current is applied, a lot of heat is generated in the vicinity of the PN junction. In the semiconductor device having the above-described structure, since the heat is not sufficiently discharged, it is impossible to implement a large current device, and it is difficult to secure the reliability of the device by such heat. A problem occurred.

이러한 문제를 해결하기 위해, GaN 기판을 만들어 사용하는 방법과 전도성의 기판인 SiC 기판을 이용하여 소자를 만드는 방법이 제시되었다. 하지만, 이들 기판의 가격이 비싸기 때문에 가격적인 측면에서 시장을 확대해 나감에 있어서 장애 요인이 되고 있다. 또한, 종래에는 플립 칩(Flip Chip)을 이용하여 소자의 발광 효율을 증가시키는 방법을 사용하고 있었으나, 공정의 난이함과 수율의 저하 문제점이 있다. To solve this problem, a method of making and using a GaN substrate and a method of making a device using a SiC substrate, which is a conductive substrate, have been proposed. However, the price of these substrates is expensive, which is an obstacle in expanding the market in terms of price. In addition, in the related art, a method of increasing the light emitting efficiency of the device using a flip chip has been used, but there are problems of difficulty of the process and a decrease in yield.

따라서, 최근에는 기판제거를 통해 광 효율을 확대하는 방안이 차츰 각광을 받고 있다. 이는 사파이어 성장 기판 상에 GaN계 반도체층을 형성한 다음, 성장 기판을 제거하기 전에 성장 기판이 제거된 GaN계 반도체층을 지지할 수 있는 호스트 기판을 GaN계 반도체층과 접합시켰다. 이 또한, 호스트 기판으로 도전성 기판 즉, 금속을 사용할 경우 호스트 기판을 절단하여 발광 칩간을 분리하기 어려운 문제가 있었다.
Therefore, recently, the method of increasing the light efficiency by removing the substrate has been in the spotlight. This formed a GaN-based semiconductor layer on the sapphire growth substrate, and then bonded the GaN-based semiconductor layer to a host substrate capable of supporting the GaN-based semiconductor layer from which the growth substrate was removed before removing the growth substrate. In addition, when a conductive substrate, that is, a metal, is used as the host substrate, there is a problem that it is difficult to separate the light emitting chips by cutting the host substrate.

따라서, 본 발명은 상기의 문제점을 해결하기 위하여 하부 성장기판의 제거와 셀간의 분리가 용이한 구조의 호스트 기판을 통해 발광 셀간의 분리를 용이하게 할 수 있고, 대량 생산시 생산성을 향상시킬 수 있는 발광 소자 및 이의 제조 방법을 제공한다.
Therefore, the present invention can facilitate the separation between the light emitting cells through the host substrate of the structure that is easy to remove the lower growth substrate and the separation between the cells in order to solve the above problems, it is possible to improve the productivity in mass production A light emitting device and a method of manufacturing the same are provided.

본 발명에 따른 반도체층 및 상기 반도체층이 접속되고, 소정의 절단 패턴을 갖는 호스트 기판을 포함하는 발광 소자를 제공한다. Provided is a light emitting device comprising a semiconductor layer according to the present invention and a host substrate to which the semiconductor layer is connected and having a predetermined cutting pattern.

상기에서 상기 절단 패턴은 호스트 기판의 가장자리에 형성하되, 그 형상이 요철 형상이다. 이때, 상기 반도체층과 상기 호스트 기판 사이에 형성된 적어도 한층의 금속층을 더 포함한다. The cutting pattern is formed on the edge of the host substrate, the shape is uneven. In this case, the semiconductor device may further include at least one metal layer formed between the semiconductor layer and the host substrate.

또한, 본 발명에 따른 도전성 판 및 상기 도전성 판의 하부 소정영역에 형성된 다수의 본딩 금속판을 포함하되, 상기 본딩 금속층 사이 일부에 절단 패턴이 형성된 발광 소자용 호스트 기판를 제공한다. In addition, the present invention provides a host substrate for a light emitting device including a conductive plate and a plurality of bonding metal plates formed in a lower predetermined region of the conductive plate, wherein a cutting pattern is formed between a portion of the bonding metal layers.

여기서, 상기 절단패턴은 적어도 1개의 관통공인 것이 바람직하다. Here, the cutting pattern is preferably at least one through hole.

또한, 본 발명에 따른 패터닝된 다수의 반도체층이 형성된 성장기판 및 소정의 절단 패턴이 형성된 호스트 기판을 마련하는 단계와, 상기 반도체층을 상기 호스트 기판에 본딩하는 단계 및 상기 성장 기판을 제거하는 단계를 포함하는 발광 소자의 제조 방법을 제공한다. The method may further include providing a growth substrate on which a plurality of patterned semiconductor layers are formed and a host substrate on which a predetermined cutting pattern is formed, bonding the semiconductor layer to the host substrate, and removing the growth substrate. It provides a method of manufacturing a light emitting device comprising a.                     

여기서, 상기 성장 기판을 제거하는 단계 후, 상기 절단 패턴영역으로 상기 호스트 기판을 절단하는 단계를 더 포함한다. The method may further include cutting the host substrate into the cutting pattern region after removing the growth substrate.

또한, 본 발명에 따른 패터닝된 다수의 반도체층이 형성된 성장기판을 마련하는 단계와, 상기 반도체층 사이를 배리어층으로 매립하는 단계와, 전체 구조상에 상기 배리어층 상의 일부에 절단 패턴이 형성된 도금층을 형성하는 단계 및 상기 성장 기판 및 배리어층을 제거하는 단계를 포함하는 발광 소자의 제조 방법을 제공한다. 여기서, 상기 성장 기판 및 배리어층을 제거하는 단계 후, 상기 절단 패턴영역으로 상기 도금층을 제거하는 단계를 더 포함한다.
In addition, providing a growth substrate having a plurality of patterned semiconductor layer according to the present invention, the step of filling the barrier layer between the semiconductor layer, and a plating layer having a cut pattern formed on a part of the barrier layer on the entire structure Forming and removing the growth substrate and the barrier layer provides a method for manufacturing a light emitting device. Here, after removing the growth substrate and the barrier layer, the method further includes removing the plating layer with the cut pattern region.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention in more detail. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the embodiments are intended to complete the disclosure of the present invention, and to those skilled in the art to fully understand the scope of the invention. It is provided to inform you. Like numbers refer to like elements in the figures.

도 1은 본 발명에 따른 발광 소자를 설명하기 위한 단면 사시도이다. 1 is a cross-sectional perspective view for explaining a light emitting device according to the present invention.

도 1을 참조하면, 본 발명에 따른 발광 소자는 반도체층(120, 130, 140)과, 반도체층(120, 130, 140) 상에 마련된 소정의 절단패턴을 갖는 호스트 기판(300)을 포함한다. Referring to FIG. 1, a light emitting device according to the present invention includes a semiconductor layer 120, 130 and 140, and a host substrate 300 having a predetermined cutting pattern provided on the semiconductor layers 120, 130 and 140. .

상기의 반도체층(120, 130, 140)은 N형 반도체층(120)과 P형 반도체층(140) 을 지칭한다. 또한, N형 반도체층(120)과 P형 반도체층(140) 간에 형성된 활성층(130)을 더 포함한다. 또한, N형 반도체층(120) 하부에 버퍼층(미도시)을 더 포함할 수도 있다. 또한, P형 반도체층(140) 상에 오믹 전극층을 더 포함할 수도 있다. 물론 이에 한정되지 않고, 발광 효율을 향상시킬 수 있는 다양한 반도체 물질층이 더 포함될 수 있다.The semiconductor layers 120, 130, and 140 refer to the N-type semiconductor layer 120 and the P-type semiconductor layer 140. In addition, the semiconductor device may further include an active layer 130 formed between the N-type semiconductor layer 120 and the P-type semiconductor layer 140. In addition, a buffer layer (not shown) may be further included below the N-type semiconductor layer 120. In addition, the ohmic electrode layer may be further included on the P-type semiconductor layer 140. Of course, the present invention is not limited thereto, and may further include various semiconductor material layers capable of improving luminous efficiency.

호스트 기판(300)과 반도체층(120, 130, 140) 사이에 마련된 본딩을 위한 적어도 한층의 금속층을 포함한다. 호스트 기판(300)으로는 금, 은, 구리, 텅스텐, 니켈, 백금, 아연, 알루미늄, 몰리브텐, 실리콘, 게르마늄, 티타늄, 갈륨, 인듐, 주석 및 납 중 적어도 어느 하나를 사용한다. 호스트 기판(300)은 성장 방법, 도금방법 등을 통해 반도체층(120, 130, 140) 상부에 형성할 수도 있고, 별도의 공정을 통해 제작한 다음, 이를 반도체층(120, 130, 140) 상에 본딩할 수도 있다.At least one metal layer for bonding provided between the host substrate 300 and the semiconductor layers 120, 130, and 140 is included. As the host substrate 300, at least one of gold, silver, copper, tungsten, nickel, platinum, zinc, aluminum, molybdenum, silicon, germanium, titanium, gallium, indium, tin, and lead is used. The host substrate 300 may be formed on the semiconductor layers 120, 130, and 140 through a growth method, a plating method, or the like, and may be manufactured through a separate process, and then, on the semiconductor layers 120, 130, and 140. You can also bond to.

절단 패턴은 호스트 기판(300)의 가장자리에 형성된다. 바람직하게는 반도체층이 본딩되지 않는 영역에 형성된다. 본 실시예에서는 절단패턴의 형상은 호스트 기판(300)의 가장자리 영역에 요철형상으로 형성한다. The cutting pattern is formed at the edge of the host substrate 300. Preferably, the semiconductor layer is formed in an unbonded region. In the present embodiment, the shape of the cutting pattern is formed in an uneven shape in the edge region of the host substrate 300.

반도체층(120, 130, 140) 하부에는 별도의 전극이 형성될 수도 있고, 호스트 기판(300) 상부에도 전극이 형성될 수도 있다. Separate electrodes may be formed under the semiconductor layers 120, 130, and 140, and electrodes may also be formed on the host substrate 300.

도 2는 본 발명에 따른 호스트 기판을 설명하기 위한 도면이다. 2 is a view for explaining a host substrate according to the present invention.

도 2a는 호스트 기판의 사시도이고, 도 2b는 평면도이고, 도 2c는 도 2b의 Ⅰ-Ⅰ’선상의 단면도이고, 도 2d는 도 2b의 Ⅱ-Ⅱ’선상의 단면도이다. FIG. 2A is a perspective view of the host substrate, FIG. 2B is a plan view, FIG. 2C is a sectional view taken along line II ′ of FIG. 2B, and FIG. 2D is a sectional view taken along line II-II ′ of FIG. 2B.

도 2a 내지 도 2d를 참조하면, 본 발명에 따른 발광 소자용 호스트 기판 (300)은 도전성판(200)과 도전성판(200)의 하부 소정영역에 형성된 다수의 본딩 금속층(210)을 포함하되, 본딩 금속층(210) 사이 일부에 도전성판(200)에 절단 패턴(215)이 형성되어 있다. 2A to 2D, the light emitting device host substrate 300 according to the present invention includes a conductive plate 200 and a plurality of bonding metal layers 210 formed in predetermined regions under the conductive plate 200. A cutting pattern 215 is formed on the conductive plate 200 between the bonding metal layers 210.

여기서 절단패턴(215)은 적어도 1개의 관통공인 것이 바람직하다. 절단 패턴(215)은 관통공에 한정되지 않고, 호스트 기판(300)의 절단을 용이하게 할 수 있는 다양한 구조 및 형상이 가능하다. 절단패턴(215)의 형상은 도 2a 및 도 2d에서 보여지는 바와 같이 본딩 금속층(210) 사이 영역의 중심부에 절단면 방향으로 정렬된 다수의 사각형 형상으로 형성된다. 물론 이에 한정되지 않고, 절단의 편의를 위한 다양한 형상이 가능하다. 즉, 평면으로 보았을 경우, 다각형 형상, 원 형상, 타원 형상, 직선 형상, 메시 형상등을 포함한 다양한 형상이 가능하다. 이때 관통공의 폭/지름이 너무 크게 되면 하부의 반도체층을 지지할 수 없게 되는 문제가 발생하기 때문에 이를 적정하게 조절해 주어야 한다. 본 실시예에서는 본딩 금속층(210) 사이 영역을 1로 하였을 경우, 관통공에 의해 관통된 영역이 차지하는 비율이 0.05 내지 0.9가 되도록 한다. 바람직하게는 0.15 내지 0.7이 되도록 한다. 더욱 바람직하게는 0.2 내지 0.6이 되도록 한다. The cutting pattern 215 is preferably at least one through hole. The cutting pattern 215 is not limited to the through hole, and may have various structures and shapes that may facilitate the cutting of the host substrate 300. As shown in FIGS. 2A and 2D, the cutting patterns 215 may be formed in a plurality of quadrangular shapes aligned in the cutting plane direction at the center of the region between the bonding metal layers 210. Of course, it is not limited to this, various shapes are possible for the convenience of cutting. That is, when viewed in plan, various shapes including a polygonal shape, a circular shape, an elliptic shape, a linear shape, a mesh shape, and the like are possible. At this time, if the width / diameter of the through hole is too large, a problem arises in that the lower semiconductor layer cannot be supported. In the present embodiment, when the area between the bonding metal layers 210 is 1, the ratio of the area penetrated by the through hole is 0.05 to 0.9. Preferably it is 0.15 to 0.7. More preferably, it is made 0.2 to 0.6.

상기의 호스트 기판(300)으로는 금, 은, 구리, 텅스텐, 니켈, 백금, 아연, 알루미늄, 몰리브텐, 실리콘, 게르마늄, 티타늄, 갈륨, 인듐, 주석 및 납 중 적어도 어느 하나를 사용한다. The host substrate 300 includes at least one of gold, silver, copper, tungsten, nickel, platinum, zinc, aluminum, molybdenum, silicon, germanium, titanium, gallium, indium, tin, and lead.

이하, 상술한 바와 같이 소정의 절단 패턴이 형성된 호스트 기판(300)을 이용하여 형성된 수직형 발광 소자에 관해 설명한다. Hereinafter, the vertical light emitting device formed using the host substrate 300 having the predetermined cut pattern as described above will be described.                     

도 3a, 도 3b 및 도 4는 본 발명의 다른 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 단면도이다. 3A, 3B and 4 are cross-sectional views illustrating a method of manufacturing a light emitting device according to another embodiment of the present invention.

도 3a 및 도 3b를 참조하면, 성장 기판(110)상에 패터닝된 반도체층(120, 130, 140)과 호스트 기판(300)을 본딩한다. 이때 패터닝된 반도체층(120, 130, 140) 상부에는 소정의 금속층(150, 155)이 형성되어 호스트 기판(300)의 본딩 금속층(210)과 본딩되도록 한다. 이때 본딩은 금속층(150, 155)이 형성된 반도체층(120, 130, 140) 상부에 호스트 기판(300)을 장착하되, 반도체층(120, 130, 140)의 금속층(150, 155)과 호스트 기판(300)의 본딩 금속층(150, 155)을 일치시킨 다음, 가압하여 두 금속층(150, 155와 210) 간을 본딩하여 패터닝된 반도체층(120, 130, 140)과 호스트 기판(300)을 결합한다. 3A and 3B, the semiconductor layers 120, 130, and 140 patterned on the growth substrate 110 are bonded to the host substrate 300. In this case, predetermined metal layers 150 and 155 are formed on the patterned semiconductor layers 120, 130, and 140 to be bonded to the bonding metal layer 210 of the host substrate 300. In this case, the bonding is performed by mounting the host substrate 300 on the semiconductor layers 120, 130, and 140 on which the metal layers 150 and 155 are formed, and the metal layers 150, 155 and the host substrate of the semiconductor layers 120, 130, and 140, respectively. The bonding metal layers 150 and 155 of (300) are matched and then pressed to bond the two metal layers 150, 155 and 210 to bond the patterned semiconductor layers 120, 130 and 140 to the host substrate 300. do.

도 4를 참조하면, 패터닝된 반도체층(120, 130, 140) 하부의 성장 기판(110)을 분리한 다음, 호스트 기판(300)을 가공하여 개개의 발광 소자를 제조한다. Referring to FIG. 4, the growth substrate 110 under the patterned semiconductor layers 120, 130, and 140 is separated, and then the host substrate 300 is processed to manufacture individual light emitting devices.

상기의 성장 기판(110)의 분리는 레이저를 이용한 분리 공정을 통해 반도체층(120, 130, 140) 하부의 성장 기판(110)을 분리한다. 이때, 반도체층(120, 130, 140)은 호스트 기판(300)에 본딩되어 있어 성장 기판(110) 분리시 지지될 수 있다. 이후, 본딩 금속층(210) 사이의 호스트 기판(300)을 절단하여 개개의 발광 소자를 제조하되, 본딩 금속층(210) 사이 영역에는 관통공을 포함하는 절단패턴(215)이 형성되어있어 호스트 기판(300)의 절단이 매우 용이하다. 특히, 호스트 기판(300)이 금속으로 형성된 경우 기존의 호스트 기판에는 관통공인 절단패턴(215)이 형성되지 않았으므로 이를 절단함에 있어서 많은 어려움이 있지만, 본 발명에서는 관통공 사 이 영역만을 절단하면 되는 이점이 있다.The growth substrate 110 is separated from the growth substrate 110 under the semiconductor layers 120, 130, and 140 through a separation process using a laser. In this case, the semiconductor layers 120, 130, and 140 may be bonded to the host substrate 300 to be supported when the growth substrate 110 is separated. Subsequently, individual light emitting devices are manufactured by cutting the host substrate 300 between the bonding metal layers 210, and a cutting pattern 215 including through holes is formed in the region between the bonding metal layers 210, thereby forming a host substrate ( 300) is very easy to cut. In particular, when the host substrate 300 is formed of a metal, since a cutting pattern 215 that is a through hole is not formed in the existing host substrate, there are many difficulties in cutting it. However, in the present invention, only the area between the through holes needs to be cut. There is an advantage.

상술한 바와 같이 별도의 호스트 기판을 제작한 다음, 이를 가압하여 성장기판 제거시 패터닝된 반도체층을 지지할 수 있음 뿐 아니라 반도체층 상에 소정의 도금 공정을 통해 패터닝된 반도체층 간을 연결하기 위한 금속 도금층을 형성하여 패터닝된 반도체층을 지지할 수도 있다. As described above, a separate host substrate may be manufactured and then pressed to support the patterned semiconductor layer when the growth substrate is removed, as well as to connect the patterned semiconductor layers through a predetermined plating process on the semiconductor layer. A metal plating layer may be formed to support the patterned semiconductor layer.

도 5 내지 도 10는 본 발명에 따른 발광 소자의 제조 방법을 설명하기 위한 도면들이다. 상기 도면들에서 도 5a 내지 도 10a는 단면도이고, 도 5b 내지 도 10b는 평면도이다. 5 to 10 are views for explaining a method of manufacturing a light emitting device according to the present invention. 5A to 10A are cross-sectional views and FIGS. 5B to 10B are plan views.

도 5a 및 도 5b를 참조하면, 성장 기판(110)상에 N형 반도체층(120), 활성층(130) 및 P형 반도체층(140)을 순차적으로 형성한다. 패터닝 공정을 통해 P형 반도체층(140), 활성층(130) 및 N형 반도체층(140)의 일부를 제거한다.5A and 5B, the N-type semiconductor layer 120, the active layer 130, and the P-type semiconductor layer 140 are sequentially formed on the growth substrate 110. A portion of the P-type semiconductor layer 140, the active layer 130, and the N-type semiconductor layer 140 is removed through the patterning process.

상기의 기판(110)으로는 Al2O3, SiC, ZnO, Si, GaAs, GaP, LiAl2O 3, BN, AlN 및 GaN 중 적어도 어느 하나의 기판을 사용한다. 본 실시예에서는 사파이어 기판을 사용한다. 본 실시예에서는 상술한 기판(110) 상에 N형 반도체층(120) 형성시 완충역할을 하는 버퍼층(미도시)을 형성할 수 도 있다. As the substrate 110, at least one of Al 2 O 3 , SiC, ZnO, Si, GaAs, GaP, LiAl 2 O 3 , BN, AlN, and GaN is used. In this embodiment, a sapphire substrate is used. In the present exemplary embodiment, a buffer layer (not shown) may be formed on the substrate 110 as a buffer for forming the N-type semiconductor layer 120.

상기의 N형 반도체층(120)은 N형 불순물이 주입된 질화갈륨(GaN)막을 사용하는 것이 바람직하고, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. 본 실시예에서는 N 형 AlxGa1-xN(0≤x≤1)막을 포함하는 N형 반도체층(120)을 형성한다. 또한, P형 반도체층(140) 또한 P형 불순물이 주입된 질화갈륨막을 사용한 다. 본 실시예에서는 P형 AlxGa1-xN(0≤x≤1)막을 포함하는 P형 반도체층(140)을 형성한다. 이뿐 아니라 상기 반도체층 막으로 InGaN막을 사용할 수 있다. 또한 상기의 N형 반도체층(120) 및 P형 반도체층(140)은 다층막으로 형성할 수도 있다. 상기에서 N형의 불순물로는 Si를 사용하고, P형의 불순물로는 InGaAlP를 사용할 경우에는 Zn을 사용하고, 질화물계일때는 Mg를 사용한다. The N-type semiconductor layer 120 preferably uses a gallium nitride (GaN) film in which N-type impurities are implanted, and is not limited thereto. A material layer having various semiconductor properties may be used. In this embodiment, an N-type semiconductor layer 120 including an N - type Al x Ga 1-x N (0 ≦ x ≦ 1) film is formed. In addition, the P-type semiconductor layer 140 also uses a gallium nitride film implanted with P-type impurities. In this embodiment, a P-type semiconductor layer 140 including a P - type Al x Ga 1-x N (0≤x≤1) film is formed. In addition, an InGaN film may be used as the semiconductor layer film. In addition, the N-type semiconductor layer 120 and the P-type semiconductor layer 140 may be formed of a multilayer film. In the above, Si is used as the N-type impurity, Zn is used when InGaAlP is used as the P-type impurity, and Mg is used in the case of nitride.

또한 활성층(130)으로는 N형 AlxGa1-xN(0≤x≤1)막 위에 양자우물층과 장벽층이 반복적으로 형성된 다층막을 사용한다. 상기의 장벽층과 우물층은 2원 화합물인 GaN, InN, AlN 등을 사용할 수 있고, 3원 화합물 InxGa1-xN(0≤x≤1), Al xGa1-xN(0≤x≤1)등을 사용할 수 있고, 4원 화합물 AlxInyGa1-x-yN(0≤x+y≤1)을 사용할 수 있다. 물론 상기의 2원 내지 4원 화합물에 소정의 불순물을 주입하여 N형 반도체층(120) 및 P형 반도체층(140)을 형성할 수도 있다. As the active layer 130, a multilayer film in which a quantum well layer and a barrier layer are repeatedly formed on an N-type Al x Ga 1-x N (0 ≦ x ≦ 1) film is used. As the barrier layer and the well layer, binary compounds such as GaN, InN, and AlN may be used, and ternary compounds In x Ga 1-x N (0 ≦ x ≦ 1 ) and Al x Ga 1-x N (0 ≤ x ≤ 1) may be used, and the quaternary compound Al x In y Ga 1-xy N (0 ≦ x + y ≦ 1) may be used. Of course, the N-type semiconductor layer 120 and the P-type semiconductor layer 140 may be formed by implanting predetermined impurities into the two- to four-membered compounds.

상술한 물질층들은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등을 포함한 다양한 증착 및 성장방법을 통해 형성된다. The above-described material layers can be deposited and grown in various ways including metal organic chemical vapor deposition (MOCVD), molecular beam growth (MBE), hydride vapor phase epitaxy (HVPE), and the like. Is formed through the method.

이후, P형 반도체층(140) 상에 감광막을 도포한 다음, 마스크를 이용한 사진 식각공정을 실시하여 감광막 패턴을 형성한다. 감광막 패턴을 식각마스크로 하는 식각공정을 실시하여 P형 반도체층(140), 활성층(130) 및 N형 반도체층(120)을 식각하여 상기의 반도체층(120, 130, 140)들을 패터닝하여 이를 전기적으로 분리한 다. 이후, 소정의 스트립 공정을 통해 감광막 패턴을 제거한다. Thereafter, a photoresist film is coated on the P-type semiconductor layer 140, and then a photolithography process is performed using a mask to form a photoresist pattern. An etching process using the photoresist pattern as an etching mask is performed to etch the P-type semiconductor layer 140, the active layer 130, and the N-type semiconductor layer 120 to pattern the semiconductor layers 120, 130, and 140. Electrically disconnect. Thereafter, the photoresist pattern is removed through a predetermined strip process.

다음으로, 패터닝된 P형 반도체층(140) 상에 금속층(150, 155)을 형성한다. 본 실시예에서는 금속층(150. 155)으로는 다층으로 형성한다. P형 반도체층(140) 상에 투명전극층(150)을 형성하고, 그 상부에 본딩을 위한 금속막(155)을 형성한다. 금속층(150, 155)은 P형 반도체층(140) 상부 전영역에 형성될 수도 있고, 일부영역에 형성될 수도 있다. 상기 금속층(150, 155)은 투명하고, 오믹특성을 갖는 층을 사용하는 것이 바람직하다. 이러한 금속층(150, 155)을 구성하는 기본 물질로 니켈, 아연, 은, 갈륨, 루테늄, 백금 및 이리듐 중 적어도 어느 하나를 포함하는 것이 바람직하다. Next, metal layers 150 and 155 are formed on the patterned P-type semiconductor layer 140. In this embodiment, the metal layers 150 and 155 are formed in multiple layers. The transparent electrode layer 150 is formed on the P-type semiconductor layer 140, and a metal film 155 for bonding is formed thereon. The metal layers 150 and 155 may be formed in the entire region of the upper portion of the P-type semiconductor layer 140 or may be formed in a partial region. The metal layers 150 and 155 may be transparent and use layers having ohmic characteristics. It is preferable to include at least one of nickel, zinc, silver, gallium, ruthenium, platinum, and iridium as a base material constituting the metal layers 150 and 155.

물론 이에 한정되지 않고, P형 반도체층(140) 상에 금속층(150, 155)을 형성한 다음, 금속층(150, 155) 상에 감광막 패턴을 형성한 다음, 이를 이용한 식각공정을 실시하여 금속층(150, 155), P형 반도체층(140), 활성층(130) 및 N형 반도체층(120)을 제거한다. 또한, 상기의 식각시 성장 기판(110)의 일부도 함께 식각할 수도 있다. Of course, the present invention is not limited thereto, and the metal layers 150 and 155 are formed on the P-type semiconductor layer 140, and then the photoresist pattern is formed on the metal layers 150 and 155, followed by an etching process using the same. 150 and 155, the P-type semiconductor layer 140, the active layer 130, and the N-type semiconductor layer 120 are removed. In addition, a portion of the growth substrate 110 may be etched together during the etching.

도 6a 및 도 6b를 참조하면, P형 반도체층(140), 활성층(130) 및 N형 반도체층(120)이 제거된 영역을 소정의 배리어층(160)으로 매립한다. 이때, P형 반도체층(140) 상부에 형성된 금속층(150, 155)이 노출되도록 한다. 6A and 6B, regions in which the P-type semiconductor layer 140, the active layer 130, and the N-type semiconductor layer 120 are removed are filled with a predetermined barrier layer 160. In this case, the metal layers 150 and 155 formed on the P-type semiconductor layer 140 are exposed.

이를 위해 전체 구조상에 패터닝된 금속층(150, 155), P형 반도체층(140), 활성층(130) 및 N형 반도체층(120) 간의 영역을 충분히 매립할 두께의 배리어층(160)을 형성한 다음, 금속층(150, 155) 상부에 형성된 배리어층(160)을 제거하여 상기 물질층이 제거된 영역을 배리어층(160)으로 매립한다. 이때, 배리어층(160)으로는 산화막, 질화막 및 감광막 등을 포함하는 물질을 사용하되, P형 반도체층(140), 활성층(130) 및 N형 반도체층(120)과 식각차가 큰 물질을 사용하는 것이 바람직하다. 이로써 후속 공정을 통해 제거가 용이하도록 한다. To this end, a barrier layer 160 having a thickness sufficient to fill a region between the patterned metal layers 150 and 155, the P-type semiconductor layer 140, the active layer 130, and the N-type semiconductor layer 120 is formed on the entire structure. Next, the barrier layer 160 formed on the metal layers 150 and 155 is removed to fill the region in which the material layer is removed with the barrier layer 160. In this case, a material including an oxide film, a nitride film, and a photoresist film may be used as the barrier layer 160, but a material having a large etching difference with the P-type semiconductor layer 140, the active layer 130, and the N-type semiconductor layer 120 may be used. It is desirable to. This facilitates the removal through subsequent processes.

본 실시예에서는 감광막을 이용하여 패터닝된 금속층(150, 155), P형 반도체층(140), 활성층(130) 및 N형 반도체층(120) 사이 영역에 감광막을 도포하여 배리어층(160)을 형성한다. In the present exemplary embodiment, the barrier layer 160 is formed by applying a photosensitive film to a region between the metal layers 150 and 155, the P-type semiconductor layer 140, the active layer 130, and the N-type semiconductor layer 120 patterned using the photosensitive film. Form.

도 7a, 도 7b, 도 8a 및 도 8b를 참조하면, 배리어층(160)상의 일부에 절단패턴으로 사용될 적어도 한개의 관통공(185)이 형성된 제 1 금속 도금층(180)을 전체 구조상에 형성한다. Referring to FIGS. 7A, 7B, 8A, and 8B, a first metal plating layer 180 having at least one through hole 185 to be used as a cutting pattern is formed on a part of the barrier layer 160 on the entire structure. .

이를 위해 먼저 배리어층(160) 상의 일부를 제외한 영역에 제 1 시드층(170)을 형성한다. 제 1 시드층(170)을 형성하기 위해 전체 구조상에 배리어층(160)의 일부를 차폐하는 소정의 마스크 패턴을 형성한 다음, 제 1 시드층(170)을 형성한다. 이때 마스크 패턴에 따라 관통공(185)의 형상이 다양하게 변화될 수 있다. To this end, first, the first seed layer 170 is formed in a region except a part of the barrier layer 160. In order to form the first seed layer 170, a predetermined mask pattern for shielding a part of the barrier layer 160 is formed on the entire structure, and then the first seed layer 170 is formed. In this case, the shape of the through hole 185 may be variously changed according to the mask pattern.

이후, 금속도금 공정을 실시하면 제 1 시드층(170)이 형성된 영역 상부에 제 1 금속 도금층(180)이 형성된다. 상기의 금속 도금 공정은 전기 도금, 용해금속침지도금, 용해분사도금, 증착도금, 음극분무도금등을 포함하는 다양한 도금 공정을 수행할 수 있다. 본 실시예에서는 전기 도금을 실시하여 제 1 금속 도금층(180)을 형성한다. 제 1 금속 도금층(180)을 한번의 전기 도금을 통해 목표로 하는 두께로 형성하거나, 이 아닌 다수번의 전기 도금공정을 반복하여 목표로 하는 두께로 형성 한다. 제 1 금속 도금층(180)은 0.001um이상의 두께로 형성한다. 즉, 0.001 내지 1000um두께로 형성한다. 또한, 제 1 금속도금층(180)으로 금, 은, 구리, 텅스텐, 니켈, 백금, 아연, 알루미늄, 몰리브텐, 실리콘, 게르마늄, 티타늄, 갈륨, 인듐, 주석 및 납 중 적어도 어느 하나를 사용한다. Thereafter, when the metal plating process is performed, the first metal plating layer 180 is formed on the region where the first seed layer 170 is formed. The metal plating process may perform a variety of plating processes, including electroplating, molten metal immersion plating, dissolution spray plating, deposition plating, cathode spray plating and the like. In the present embodiment, the first metal plating layer 180 is formed by electroplating. The first metal plating layer 180 is formed to a target thickness through one electroplating, or a plurality of non-electroplating processes are repeated to form a target thickness. The first metal plating layer 180 is formed to a thickness of 0.001 um or more. That is, it is formed to a thickness of 0.001 to 1000um. In addition, at least one of gold, silver, copper, tungsten, nickel, platinum, zinc, aluminum, molybdenum, silicon, germanium, titanium, gallium, indium, tin, and lead may be used as the first metal plating layer 180. .

이와 같이 제 1 금속도금층(180)을 형성하여 하부의 성장 기판(110)을 제거할 때, 패터닝된 다수의 금속층(150, 155), P형 반도체층(140), 활성층(130) 및 N형 반도체층(120)을 지지하는 역할을 한다. 또한, P형 반도체층(140) 상에 형성되어 외부 전원을 반도체층에 인가하는 역할을 할 뿐만 아니라 반도체층에서 발산되는 열을 외부로 방출하는 역할도 할 수 있다. 그리고, 본 발명은 금속층(150, 155) 사이의 영역에 형성되는 제 1 금속도금층(180)이 소정의 관통공(185)을 갖게 됨으로 인해 제 1 금속 도금층(180)의 절단을 용이하게 할 수 있어 성장 기판(110) 제거후, 개별 소자 형성을 위해 시 발생하는 문제점들을 줄일 수 있다. As described above, when the lower growth substrate 110 is removed by forming the first metal plating layer 180, the patterned plurality of metal layers 150 and 155, the P-type semiconductor layer 140, the active layer 130, and the N-type are formed. It serves to support the semiconductor layer 120. In addition, it is formed on the P-type semiconductor layer 140 not only serves to apply an external power source to the semiconductor layer, but also may release the heat emitted from the semiconductor layer to the outside. In addition, the present invention may facilitate the cutting of the first metal plating layer 180 because the first metal plating layer 180 formed in the region between the metal layers 150 and 155 has a predetermined through hole 185. Therefore, after removing the growth substrate 110, problems occurring when forming individual devices may be reduced.

관통공(185)의 형상은 도 7 및 도 8에서 보여지는 바와 같이 절단될 영역인 배리어층(160) 상부 즉, 금속층(150, 155) 사이 영역의 중심부에 절단면 방향으로 정렬된 다수의 사각형 형상으로 형성된다. 물론 이에 한정되지 않고, 절단의 편의를 위한 다양한 형상이 가능하다. 즉, 평면으로 보았을 경우, 다각형 형상, 원 형상, 타원 형상, 직선 형상, 메시 형상등을 포함한 다양한 형상이 가능하다.The shape of the through hole 185 is a plurality of quadrangular shapes aligned in the cutting plane direction on the barrier layer 160, that is, the region to be cut, as shown in FIGS. 7 and 8, that is, the center of the region between the metal layers 150 and 155. Is formed. Of course, it is not limited to this, various shapes are possible for the convenience of cutting. That is, when viewed in plan, various shapes including a polygonal shape, a circular shape, an elliptic shape, a linear shape, a mesh shape, and the like are possible.

이때 관통공(185)의 지름이 너무 크게 되면 하부의 반도체층(120, 130, 140)을 지지할 수 없게 되는 문제가 발생하기 때문에 이를 적정하게 조절해 주어야 한다. 본 실시예에서는 금속층(150, 155) 사이 영역을 1로 하였을 경우, 금속층간을 연결 지지하는 제 1 금속 도금층(180)이 차지하는 비율이 0.1 내지 0.95가 되도록 한다. 바람직하게는 0.3 내지 0.85이 되도록 한다. 더욱 바람직하게는 0.4 내지 0.8이 되도록 한다. In this case, if the diameter of the through hole 185 is too large, a problem arises in that the lower semiconductor layers 120, 130, and 140 cannot be supported. In the present embodiment, when the area between the metal layers 150 and 155 is 1, the ratio of the first metal plating layer 180 that connects and supports the metal layers is 0.1 to 0.95. Preferably from 0.3 to 0.85. More preferably, it is 0.4-0.8.

도 9a 및 도 9b를 참조하면, 금속층(150, 155) 상부 영역의 상기 제 1 금속 도금층(180) 상에 제 2 금속 도금층(190)을 형성한다. 이를 위해 금속층(150, 155) 상부 영역의 제 1 금속도금층(180) 상에 제 2 시드층(미도시)을 형성한 다음, 전기 도금공정을 통해 상기 제 2 시드층이 형성된 영역에 제 2 금속 도금층(190)이 형성된다. 9A and 9B, a second metal plating layer 190 is formed on the first metal plating layer 180 in the upper regions of the metal layers 150 and 155. To this end, a second seed layer (not shown) is formed on the first metal plating layer 180 in the upper regions of the metal layers 150 and 155, and then the second metal is formed in the region where the second seed layer is formed through an electroplating process. The plating layer 190 is formed.

도 10을 참조하면, N형 반도체층(120) 하부의 성장 기판(110)을 제거한 다음, 패터닝된 P형 반도체층(140), 활성층(130), N형 반도체층(120) 사이 영역에 형성된 배리어층(160)을 제거한다. 이후, 제 1 금속 도금층(180)을 가공하여 독립된 발광 소자를 제조한다. Referring to FIG. 10, the growth substrate 110 under the N-type semiconductor layer 120 is removed and then formed in a region between the patterned P-type semiconductor layer 140, the active layer 130, and the N-type semiconductor layer 120. The barrier layer 160 is removed. Thereafter, the first metal plating layer 180 is processed to manufacture an independent light emitting device.

여기서, 레이저 리프트 오프 공정을 통해 성장 기판(110)을 제거하고, 습식 식각을 통해 배리어층(160)을 제거한다. 이후, 제 1 금속 도금층(180)의 관통공 영역의 제 1 금속도금층(180)을 절단하여여 개개의 발광 소자를 제작한다. 이를 통해 제 1 금속 도금층(180)의 절단이 용이해 질 수 있다. 절단 패턴 즉, 관통공(185)의 사이 영역의 제 1 금속 도금층(180)은 그 폭이 얇기 때문에 쉽게 절단될 수 있다.
Here, the growth substrate 110 is removed through a laser lift-off process, and the barrier layer 160 is removed through wet etching. Thereafter, the first metal plating layer 180 of the through hole region of the first metal plating layer 180 is cut to manufacture individual light emitting devices. Through this, cutting of the first metal plating layer 180 may be facilitated. The cutting pattern, that is, the first metal plating layer 180 in the area between the through holes 185 may be easily cut because of its width.

상술한 바와 같이, 절단패턴이 형성된 호스트 기판을 이용하여 패터닝된 반 도체층을 지지하여 개개의 발광 소자를 제조하게 되면 보다 소자간을 용이하게 분리하는 것이 가능하며 대량 생산의 경우 생산성을 향상시키는 중용한 인자로서 작용할 수 있다. As described above, when the individual light emitting devices are manufactured by supporting the patterned semiconductor layer by using the host substrate on which the cutting patterns are formed, it is possible to separate the devices more easily. Can act as a factor.

또한, 금속성의 호스트 기판과 반도체층 사이의 열팽장 계수의 차이에 의해 발생하는 문제도 해결할 수 있다. Moreover, the problem which arises by the difference in the thermal expansion coefficient between a metallic host substrate and a semiconductor layer can also be solved.

또한, 호스트 기판을 외부에서 제작하여 가압 본딩을 실시하지 않고, 반도체층 상에 바로 성장시킬 수 있어 공정 시간을 단축시킬 수 있고, 가압에 의한 반도체층이 손상을 방지할 수 있다.
In addition, the host substrate may be manufactured externally and grown directly on the semiconductor layer without performing pressure bonding, thereby shortening the process time and preventing damage to the semiconductor layer due to pressure.

Claims (9)

반도체층; 및A semiconductor layer; And 상기 반도체층이 접속되고, 소정의 절단 패턴을 갖는 호스트 기판을 포함하는 발광 소자.And a host substrate having the semiconductor layer connected thereto and having a predetermined cutting pattern. 청구항 1에 있어서, The method according to claim 1, 상기 절단 패턴은 호스트 기판의 가장자리에 형성하되, 그 형상이 요철 형상인 발광 소자.The cutting pattern is formed on the edge of the host substrate, the shape of the light emitting device having an irregular shape. 청구항 1 또는 청구항 2에 있어서,The method according to claim 1 or 2, 상기 반도체층과 상기 호스트 기판 사이에 형성된 적어도 한층의 금속층을 더 포함하는 발광 소자. And at least one metal layer formed between the semiconductor layer and the host substrate. 도전성 판; 및Conductive plate; And 상기 도전성 판의 하부 소정영역에 형성된 다수의 본딩 금속판;을 포함하되, Includes; a plurality of bonding metal plate formed in the lower predetermined region of the conductive plate, 상기 본딩 금속층 사이 일부에 절단 패턴이 형성된 발광 소자용 호스트 기 판.A host substrate for a light emitting device in which a cutting pattern is formed between a portion of the bonding metal layer. 청구항 4에 있어서, The method according to claim 4, 상기 절단패턴은 적어도 1개의 관통공인 발광 소자용 호스트 기판.And the cutting pattern is at least one through hole. 패터닝된 다수의 반도체층이 형성된 성장기판 및 소정의 절단 패턴이 형성된 호스트 기판을 마련하는 단계;Providing a growth substrate on which a plurality of patterned semiconductor layers are formed and a host substrate on which a predetermined cutting pattern is formed; 상기 반도체층을 상기 호스트 기판에 본딩하는 단계; 및Bonding the semiconductor layer to the host substrate; And 상기 성장 기판을 제거하는 단계;를 포함하는 발광 소자의 제조 방법.Removing the growth substrate; 청구항 6에 있어서, 상기 성장 기판을 제거하는 단계 후,The method of claim 6, wherein after removing the growth substrate, 상기 절단 패턴영역으로 상기 호스트 기판을 절단하는 단계;를 더 포함하는 발광 소자의 제조 방법.And cutting the host substrate into the cutting pattern region. 패터닝된 다수의 반도체층이 형성된 성장기판을 마련하는 단계;Providing a growth substrate on which a plurality of patterned semiconductor layers are formed; 상기 반도체층 사이를 배리어층으로 매립하는 단계;Filling the barrier layer between the semiconductor layers; 전체 구조상에 상기 배리어층 상의 일부에 절단 패턴이 형성된 도금층을 형성하는 단계; 및Forming a plating layer having a cutting pattern formed on a portion of the barrier layer on an entire structure; And 상기 성장 기판 및 배리어층을 제거하는 단계;를 포함하는 발광 소자의 제조 방법.Removing the growth substrate and the barrier layer. 청구항 8에 있어서, 상기 성장 기판 및 배리어층을 제거하는 단계 후, The method of claim 8, after removing the growth substrate and the barrier layer, 상기 절단 패턴영역으로 상기 도금층을 제거하는 단계;를 더 포함하는 발광 소자의 제조 방법.Removing the plating layer with the cut pattern region;
KR1020050007083A 2005-01-26 2005-01-26 Luminescence device and method of manufacturing the same KR101165257B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050007083A KR101165257B1 (en) 2005-01-26 2005-01-26 Luminescence device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050007083A KR101165257B1 (en) 2005-01-26 2005-01-26 Luminescence device and method of manufacturing the same

Related Child Applications (2)

Application Number Title Priority Date Filing Date
KR1020100045658A Division KR101330250B1 (en) 2010-05-14 2010-05-14 Luminescence device
KR1020120020457A Division KR101221642B1 (en) 2012-02-28 2012-02-28 Luminescence device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20060086149A true KR20060086149A (en) 2006-07-31
KR101165257B1 KR101165257B1 (en) 2012-07-19

Family

ID=37177903

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050007083A KR101165257B1 (en) 2005-01-26 2005-01-26 Luminescence device and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR101165257B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100858359B1 (en) * 2007-03-22 2008-09-11 (주)웨이브스퀘어 Manufacturing method of vertically structured gan led device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8294172B2 (en) * 2002-04-09 2012-10-23 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100858359B1 (en) * 2007-03-22 2008-09-11 (주)웨이브스퀘어 Manufacturing method of vertically structured gan led device
WO2008114990A1 (en) * 2007-03-22 2008-09-25 Wavesquare Inc. Manufacturing method of vertically structured gan led device

Also Published As

Publication number Publication date
KR101165257B1 (en) 2012-07-19

Similar Documents

Publication Publication Date Title
KR100652133B1 (en) Flip chip light-emitting device
US9099610B2 (en) Light emitting device and light emitting device package
US7781242B1 (en) Method of forming vertical structure light emitting diode with heat exhaustion structure
JP2005108863A (en) Vertical gallium nitride light emitting diode and its manufacturing method
KR100649763B1 (en) A method of producing vertical nitride light emitting devices
US9466760B2 (en) Horizontal power LED device and method for manufacturing same
KR20080018084A (en) Vertically structured gan type light emitting diode device and manufacturing method thereof
JP2006332681A (en) Method for manufacturing light-emitting diode
JP2006190851A (en) Integrated light emitting diode, method for manufacturing integrated light emitting diode, micro light emitting diode, light emitting diode display, and light emitting diode lighting device
TWI437737B (en) Light emitting diode structure and method for manufacturing the same
KR100774196B1 (en) Method of manufacturing light emitting device having vertical structure
KR20090118623A (en) Vertical semiconductor light emitting device and manufacturing method of the same
KR101219030B1 (en) Vertical Structure Light Emitting Diode and Method for Manufacturing the Same
KR101209026B1 (en) Method of manufacturing LED having vertical structure
KR100675268B1 (en) Flip chip Light-emitting device having arrayed cells and Method of manufacturing the same
TW201318236A (en) GaN LEDs with improved area and method for making the same
KR101165257B1 (en) Luminescence device and method of manufacturing the same
KR100752721B1 (en) Method for forming the vertically structured gan type light emitting diode device
KR101330250B1 (en) Luminescence device
KR100646635B1 (en) Light-emitting device having arrayed cells and method of manufacturing the same
KR101221642B1 (en) Luminescence device and method of manufacturing the same
KR100710394B1 (en) Method of manufacturing led having vertical structure
KR100663907B1 (en) Luminous element having arrayed cells and method of manufacturing the same
JP2006147679A (en) Integrated light emitting diode, manufacturing method thereof, display and lighting apparatus for light emitting diode
KR101047756B1 (en) Method of manufacturing light emitting diode using silicon nitride (SiN) layer

Legal Events

Date Code Title Description
A201 Request for examination
A107 Divisional application of patent
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160525

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170613

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180612

Year of fee payment: 7