KR20060084989A

KR20060084989A - Multi-product wafer including a rf calibration chip and wafer electrical testing method using the same

Info

Publication number: KR20060084989A
Application number: KR1020050005856A
Authority: KR
Inventors: 김정혜; 박일찬
Original assignee: 삼성전자주식회사
Priority date: 2005-01-21
Filing date: 2005-01-21
Publication date: 2006-07-26

Abstract

알. 에프(RF) 교정용 반도체 칩을 포함하는 엠.피.더블유(Multi-Product Wafer, 이하 'MPW'라 함) 및 이를 사용하는 웨이퍼의 전기적 검사방법에 관해 개시한다. 이를 위해 본 발명은 최초 MPW를 제작할 때, 내부에 RF 교정용 반도체 칩을 함께 형성시킨다. 그 후 상기 RF 교정용 반도체 칩이 포함된 MPW를 이용하여 테스터에서 웨이퍼의 전기적 검사를 위한 교정을 진행한다.egg. Disclosed are a multi-product wafer (hereinafter referred to as "MPW") including a semiconductor chip for RF calibration and a method for electrically inspecting a wafer using the same. To this end, the present invention when forming the first MPW, to form a semiconductor chip for RF calibration therein. Thereafter, the MPW including the RF calibration semiconductor chip is used to perform calibration for the electrical inspection of the wafer in the tester.

MPW, 웨이퍼 전기적 검사(EDS), RF 교정, calibration.MPW, wafer electrical inspection (EDS), RF calibration, calibration.

Description

Multi-product wafer including a RF calibration chip and wafer electrical testing method using the same}

도 1은 종래 기술에 의한 웨이퍼의 전기적 검사방법을 설명하기 위해 도시한 플로차트(flowchart)이다.1 is a flowchart illustrating a method of electrically inspecting a wafer according to the prior art.

도 2는 종래 기술에 의한 RF 교정용 수단을 설명하기 위해 도시한 평면도이다.2 is a plan view illustrating a conventional RF calibration means.

도 3은 본 발명에 의한 MPW의 평면도 및 부분 확대도이다.3 is a plan view and a partial enlarged view of the MPW according to the present invention.

도 4는 도3에서 개방형 RF 교정용 반도체 칩의 구조를 설명하기 위한 평면도이다.4 is a plan view illustrating the structure of the semiconductor chip for open RF calibration in FIG. 3.

도 5는 도3에서 합선형 RF 교정용 반도체 칩의 구조를 설명하기 위한 평면도이다.FIG. 5 is a plan view illustrating a structure of a semiconductor chip for short-circuit RF calibration in FIG. 3.

도 6은 도3에서 로드형 RF 교정용 반도체 칩의 구조를 설명하기 위한 평면도이다.FIG. 6 is a plan view illustrating a structure of a rod-type RF calibration semiconductor chip in FIG. 3.

도 7은 본 발명에 의한 웨이퍼의 전기적 검사방법을 설명하기 위해 도시한 플로차트(flowchart)이다.FIG. 7 is a flowchart for explaining an electrical inspection method of a wafer according to the present invention.

본 발명은 반도체 소자의 전기적 검사에 관한 것으로, 더욱 상세하게는 웨이퍼의 전기적 검사(Electrical Die Sort test) 공정에서 사용되는 RF 교정용 수단 및 이를 이용한 웨이퍼의 전기적 검사방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to electrical inspection of semiconductor devices, and more particularly, to an RF calibration means used in an electrical die sort test process of a wafer and a wafer electrical inspection method using the same.

반도체 소자들은 웨이퍼에서 반도체 칩의 형태로 제작되어 반도체 패키지로 조립하기 이전에 EDS(Electrical Die Sort, 이하 'EDS')라는 전기적 검사를 받게 된다. 이는 불량이 발생된 반도체 칩을 조립 공정에서 조립하기 전에 미리 제거하기 위함이다. 이러한 EDS 검사공정에서 사용되는 검사장비는 크게 테스터, 그리고 상기 테스터에 연결된 프로버 시스템(prober system) 및 상기 테스터와 피검사 소자(DUT: Device Under Test)인 웨이퍼를 연결하는 프로브 카드(probe card)로 이루어진다.Semiconductor devices are manufactured in the form of semiconductor chips on a wafer and subjected to an electrical test called an electrical die sort (EDS) before being assembled into a semiconductor package. This is to remove the defective semiconductor chip before assembly in the assembly process. The inspection equipment used in the EDS inspection process is largely a tester, and a probe card connected to a prober system connected to the tester and a wafer which is a device under test (DUT) with the tester. Is done.

상기 EDS 검사 공정에서 웨이퍼에 포함된 반도체 칩에 대한 정확한 특성을 검사하기 위해서는 프로버 시스템 및 프로브 카드에서 전기적 신호의 지연이나 신호의 왜곡이 전혀 발생하지 않아야 한다. 그러나 프로버 시스템 및 프로브 카드를 이용하여 EDS 검사를 수행하는 과정에서 프로버 시스템 및 프로브 카드 자체가 갖는 재질의 특성으로 인하여 신호의 지연이나 왜곡이 발생하는 것을 피할 수 없는 상태이다. 이러한 문제를 해결하기 위하여 RF 소자용 웨이퍼의 EDS 검사공정에서는 교정 표준(calibration standard)을 사용하여 프로버 시스템 및 프로브 카드에서 발생하는 신호의 지연이나 왜곡정도를 미리 측정하여, 피검사 소자에 대한 전기 적 검사 결과에서 이미 측정된 신호의 왜곡이나 지연값을 보상한다. In the EDS inspection process, in order to examine accurate characteristics of a semiconductor chip included in a wafer, no delay or distortion of an electrical signal occurs in a prober system and a probe card. However, in the process of performing the EDS inspection using the prober system and the probe card, the delay or distortion of the signal cannot be avoided due to the properties of the material of the prober system and the probe card itself. In order to solve this problem, in the EDS inspection process of the wafer for RF devices, the calibration standard is used to measure the delay or distortion of the signal generated from the prober system and the probe card in advance, and Compensate for any distortion or delay in the signal that has already been measured.

이때 교정 표준을 사용하여 프로버 시스템 및 프로브 카드가 갖는 신호의 왜곡 및 지연값을 측정하는 검사를 교정 검사(calibration test)라 한다. 이러한 교정검사는 반도체 소자의 동작속도가 빠른 로직 소자(logic device)나 고주파 특성에 민감한 RF 소자(RF Device)의 전기적 기능 검사에서 정확한 검사 결과를 얻는데 있어서 중요한 의미를 갖는다.In this case, a test that measures the distortion and delay value of the signal of the prober system and the probe card by using a calibration standard is called a calibration test. This calibration test is important for obtaining accurate test results in the electrical function test of a logic device or a RF device sensitive to high frequency characteristics.

도 1은 종래 기술에 의한 웨이퍼의 전기적 검사방법을 설명하기 위해 도시한 플로차트(flowchart)이고, 도 2는 종래 기술에 의한 RF 교정용 수단을 설명하기 위해 도시한 평면도이다.FIG. 1 is a flowchart illustrating a conventional electrical inspection method of a wafer, and FIG. 2 is a plan view illustrating an RF calibration means according to the prior art.

도 1 및 도2를 참조하면, EDS 검사에 사용되는 테스터(tester), 그리고 상기 테스터에 연결된 프로버 시스템(prober system) 및 상기 테스터와 피검사 소자(DUT: Device Under Test)인 웨이퍼를 연결하는 프로브 카드(probe card)를 셋-업(S10)시킨다. 그 후, 상기 프로버 시스템 및 프로브 카드가 갖는 신호 왜곡 및 신호의 지연값을 측정하기 위한 교정검사를 진행한다.1 and 2, a tester used for an EDS test, a prober system connected to the tester, and a wafer connected to the tester and a device under test (DUT) are connected. Set up the probe card (S10). After that, a calibration test for measuring the signal distortion and the delay value of the prober system and the probe card is performed.

종래 기술에 의한 교정 검사는 도2와 같이 피검사 소자인 웨이퍼(10)에 교정용 키트(Kit, 12)를 별도로 부착시켜 정렬(S20)한 후, 테스터의 상태, 즉 프로버 시스템 및 프로브 카드가 갖는 신호의 지연 및 왜곡 정도를 확인하는 교정검사를 실시(S30)하게 된다. 그러나 상기 교정용 키트(12)는 알루미나 기판에 개방형, 합선형 및 로드형 반도체 칩을 만든 것으로 현재 국내에서 제작이 힘들고, 국외 주문을 통해 제작되고 있으며, 구입 비용이 매우 비싸며, 제작 기간이 길어서 일단 교 정용 키트(12)에 이상이 생기면, 새로운 교정용 키트를 획득하기까지 많은 기간이 소요되는 문제가 있다. The calibration test according to the prior art is a state of the tester, that is, the prober system and the probe card after separately attaching the alignment kit (Kit, 12) to the wafer 10 to be inspected as shown in FIG. A calibration test to determine the degree of delay and distortion of the signal is performed (S30). However, the calibration kit 12 is made of open, short-circuit and rod-type semiconductor chips on an alumina substrate, which is currently difficult to manufacture in Korea, and is manufactured through overseas orders, and is very expensive to purchase, and has a long production period. If an abnormality occurs in the calibration kit 12, there is a problem that takes a long time to obtain a new calibration kit.

또한, 상기 교정용 키트(12)는 양면 테이프를 사용하여 피검사소자인 웨이퍼(10)에서 스크라이브 라인(scribe line, 14)에 의해 구획되는 내부에 정확하게 정렬해야만 프로버 시스템에서 원활한 교정검사가 가능하다. 그러나 교정용 키트(12)를 스크라이브 라인(14) 내부에 정확하게 정렬(alignment)하여 부착하는 것은 매우 어렵기 때문에 교정 검사를 어렵게 하는 주요 원인이 되고 있다.In addition, the calibration kit 12 may be smoothly calibrated in the prober system by using a double-sided tape to accurately align the inside of the wafer 10 as an element to be inspected by a scribe line 14. . However, since it is very difficult to accurately align the calibration kit 12 inside the scribe line 14, it is a major cause of difficulty in the calibration inspection.

상기 교정 검사가 완료되면, 교정 검사 결과를 테스터 내부에 저장하고, 피검사 소자인 반도체 웨이퍼에 대한 전기적 검사를 통상의 방법에 따라 진행(S40)한다. 그 후, 반도체 웨이퍼에 대한 검사결과를 얻으면, 상기 교정 검사 결과를 이에 보상하여, 상기 반도체 웨이퍼에 대한 최종 검사 결과를 추출(S50)하게 된다.When the calibration test is completed, the calibration test result is stored in the tester, and the electric test of the semiconductor wafer as the device under test is performed according to a conventional method (S40). Thereafter, when the inspection result of the semiconductor wafer is obtained, the calibration inspection result is compensated for this, and the final inspection result of the semiconductor wafer is extracted (S50).

그러나 종래 기술은, 교정 검사를 위한 교정 표준의 구입에 많은 비용이 소요되며, 고장 발생시 교체가 용이하지 않으며, 교정 검사에서 교정 표준을 피검사 소자인 웨이퍼에 정확하게 정렬하기가 어렵다는 문제점이 있다.However, the prior art has a problem in that it is expensive to purchase a calibration standard for a calibration test, is not easy to replace when a failure occurs, and it is difficult to accurately align the calibration standard to a wafer as an element to be inspected in the calibration test.

본 발명이 이루고자 하는 기술적 과제는 상술한 문제점들을 해결할 수 있도록 교정 표준을 웨이퍼 설계 과정에서 제작되는 초기 시험용 웨이퍼에 포함시킨 엠. 피. 더블유(MPW)를 제공하는데 있다.The technical problem to be achieved by the present invention is to include a calibration standard in the initial test wafer fabricated during the wafer design process to solve the above problems. blood. To provide W. MPW.

본 발명이 이루고자 하는 다른 기술적 과제는 상기 MPW를 이용한 웨이퍼의 전기적 검사방법을 제공하는데 있다.Another object of the present invention is to provide an electrical inspection method of a wafer using the MPW.

상기 기술적 과제를 달성하기 위해 본 발명에 의한 MPW(Multi-Product Wafer)는, 반도체 소자의 설계과정에서 제작되는 엠.피.더블유(MPW) 웨이퍼와, 상기 웨이퍼에 포함된 복수개의 서로 다른 구조를 갖는 반도체 칩과, 상기 반도체 칩 속에 포함된 알.에프(RF) 교정용(calibration) 반도체 칩을 구비하는 것을 특징으로 한다.In order to achieve the above technical problem, the MPW (Multi-Product Wafer) according to the present invention includes an M.W.double oil (MPW) wafer manufactured in the process of designing a semiconductor device, and a plurality of different structures included in the wafer. And a semiconductor chip for RF calibration included in the semiconductor chip.

본 발명의 바람직한 실시예에 의하면, 상기 알.에프 교정용 반도체 칩은 개방형(open type)과, 합선형과 로드형 알.에프 교정용 반도체 칩을 포함하는 것이 적합하다.According to a preferred embodiment of the present invention, it is preferable that the R.F. calibration semiconductor chip comprises an open type, a short-circuit type and a rod-type R.F. calibration semiconductor chip.

또한 본 발명의 바람직한 실시예에 의하면, 상기 로드형 알.에프 교정용 반도체 칩은 내부에 그라운드 플레인과 알.에프 신호용 패드 사이가 50Ω을 갖는 금속배선으로 연결된 것이 적합하다.According to a preferred embodiment of the present invention, it is preferable that the rod type R. C. semiconductor chip is connected by a metal wiring having a 50 kV between the ground plane and the R. F signal pad.

상기 다른 기술적 과제를 달성하기 위하여 본 발명은, 반도체 웨이퍼를 전기적으로 검사할 수 있는 테스터 장비를 설치하는 단계와, 상기 테스터 장비에서 엠.피.더블유(MPW)에 포함된 알.에프 교정용 반도체 칩을 사용하여 테스터 장비에 대한 교정을 진행하는 단계와, 상기 테스터 장비에서 반도체 웨이퍼에 대한 전기적 검사를 진행하는 단계와, 상기 반도체 웨이퍼에 대한 특성을 검증할 때에 상기 엠.피.더블유에 포함된 알.에프 교정용 반도체 칩을 사용한 교정 결과를 보상하는 단계를 구비하는 것을 특징으로 하는 엠.피.더블유(MPW)를 사용하는 웨이퍼의 전기적 검사방법을 제공한다.In accordance with another aspect of the present invention, there is provided a tester equipment for electrically inspecting a semiconductor wafer, and an R.F. calibration semiconductor included in the M.P.double oil (MPW) in the tester equipment. Performing the calibration of the tester equipment using the chip, conducting an electrical inspection of the semiconductor wafer in the tester equipment, and verifying the characteristics of the semiconductor wafer, which are included in the M.P.double oil. An electrical inspection method for a wafer using M.P.double oil (MPW), comprising the step of compensating a calibration result using an R.F. calibration semiconductor chip.

본 발명의 바람직한 실시예에 의하면, 상기 엠.피.더블유(MPW)에 포함된 알.에프 교정용 반도체 칩을 사용하여 테스터 장비에 대한 교정을 진행하는 단계는, 새로운 테스터 장비의 사용할 때에 진행하거나, 테스터 장비에서 하드웨어적 변화가 발생되었을 때에 진행하거나, 일정주기를 갖고 진행할 수 있다.According to a preferred embodiment of the present invention, the step of performing the calibration for the tester equipment using the R. F calibration semiconductor chip included in the M.W. For example, it can proceed when hardware changes occur in the tester equipment, or it can be performed at regular intervals.

또한 본 발명의 바람직한 실시예에 의하면, 상기 엠.피.더블유(MPW)에 포함된 알.에프 교정용 반도체 칩을 사용하여 테스터 장비에 대한 교정을 진행하는 단계는, 개방형, 단축형 및 로드형 반도체 칩을 사용하여 진행하는 것이 적합하다.In addition, according to a preferred embodiment of the present invention, the step of performing the calibration for the tester equipment using the R. F calibration semiconductor chip contained in the M.W.double oil (MPW), an open type, short-axis and rod type semiconductor It is appropriate to proceed using a chip.

본 발명에 따르면, 교정 표준을 RF 제품의 개발 초기에 제작되는 MPW에 내부에 포함시킴으로써, 교정 표준을 구입하는데 소용되는 비용을 절감할 수 있으며, 교정 표준이 웨이퍼 내부에 설계됨으로 인하여 교정검사에서 정렬을 수행하는데 소요되는 시간 및 어려움을 개선할 수 있다.According to the present invention, by incorporating the calibration standard into the MPW produced early in the development of the RF product, it is possible to reduce the cost of purchasing the calibration standard and to align it in the inspection due to the design of the calibration standard inside the wafer. It can improve the time and difficulty it takes to perform.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the embodiments disclosed in the following detailed description are not meant to limit the present invention, but to those skilled in the art to which the present invention pertains, the disclosure of the present invention may be completed in a form that can be implemented. It is provided to inform the category.

도 3은 본 발명에 의한 엠.피.더블유(MPW)의 평면도 및 부분 확대도이다.3 is a plan view and a partially enlarged view of the M. double oil (MPW) according to the present invention.

도 3을 참조하면, 본 발명에 의한 MPW(100)는, 내부에 집적회로를 시험 생산하여 이를 초기 검증하는데 사용되는 복수개의 반도체 칩(104)을 포함하고, 상기 반도체 칩에는 RF 소자의 교정 표준으로 사용되는 반도체 칩(111, 112, 113)들도 포함한다. 도면에서 참조부호 102는 웨이퍼의 고유번호(identification number)가 기입되는 공간을 가리킨다.Referring to FIG. 3, the MPW 100 according to the present invention includes a plurality of semiconductor chips 104 that are used to test an integrated circuit and initially verify the integrated circuit therein, and the semiconductor chip includes a calibration standard for an RF device. Also included are semiconductor chips 111, 112, and 113 used as. In the drawing, reference numeral 102 denotes a space in which an identification number of the wafer is written.

일반적으로 MPW(Multi-product wafer)는, 집적회로(IC)의 설계가 완료되면, 설계가 완료된 복수개의 집적회로는 파이롯 라인(pilot line)이라 불리는 시험 생산라인에서 웨이퍼로 만들어지게 된다. 그 후 설계된 집적회로에 대한 시험 및 검증을 진행하게 되는데 이때 만들어진 웨이퍼를 MPW(100)라 한다. 따라서 한 개의 웨이퍼 내에 여러 종류의 반도체 칩들이 포함될 수 있으며, 때에 따라 설계 옵션(option) 별로도 복수개의 반도체 칩을 구성할 수도 있다. 기존에는 MPW(100) 내부에 RF 교정용 반도체 칩(111, 112, 113)을 만들지 않았다. 그러나 본 발명과 같이 MPW(100) 내에 RF 교정용 반도체 칩(111, 112, 113)을 만드는 것은 중요한 의미를 갖는다.In general, a multi-product wafer (MPW), when the design of the integrated circuit (IC) is completed, the plurality of integrated circuits are completed as a wafer in a test production line called a pilot line (pilot line). Afterwards, the designed and integrated circuits are tested and verified, and the wafer made at this time is referred to as the MPW 100. Therefore, several types of semiconductor chips may be included in one wafer, and a plurality of semiconductor chips may be configured for each design option. Conventionally, the semiconductor chip 111, 112, 113 for RF calibration has not been made in the MPW 100. However, it is important to make the semiconductor chip 111, 112, 113 for RF calibration in the MPW 100 as in the present invention.

일반적으로 RF 교정용 반도체 칩(111, 112, 113)을 웨이퍼 상태로 만들기 위해서는 RF 교정용 반도체 칩을 만들기 위한 웨이퍼 제조 공정을 새로 구성해야 한다. 그러나, 본 발명에서는 MPW(100)를 만드는 초기 설계 공정에서 RF 교정 표준을 반도체 칩의 형태로 제작하기 때문에 별도의 RF 교정 표준을 만들기 위한 웨이퍼 제조 공정을 설계해야할 필요가 없다. 따라서 RF 교정 표준을 만드는데 효율화를 기할 수 있다.In general, in order to make the RF calibration semiconductor chips 111, 112, and 113 into a wafer state, a wafer manufacturing process for manufacturing the RF calibration semiconductor chip needs to be newly configured. However, in the present invention, since the RF calibration standard is manufactured in the form of a semiconductor chip in the initial design process of manufacturing the MPW 100, there is no need to design a wafer fabrication process for creating a separate RF calibration standard. Thus, efficiency can be achieved in creating RF calibration standards.

또한 RF 교정 표준이 웨이퍼 외부에 있지 않고, MPW(100)내부에 반도체 칩(111, 112, 113)의 형태로 포함됨으로 인하여 종래 기술에서 문제되었던 정렬의 어려움을 피할 수 있는 유리한 점이 있다.In addition, since the RF calibration standard is not external to the wafer and is included in the form of the semiconductor chips 111, 112, and 113 inside the MPW 100, there is an advantage of avoiding the difficulty of alignment, which has been a problem in the prior art.

도 4는 도3에서 개방형 RF 교정용 반도체 칩의 평면도이고, 도 5는 합선형 RF 교정용 반도체 칩의 평면도이고, 도 6은 로드형 RF 교정용 반도체 칩의 구조를 설명하기 위한 평면도이다.4 is a plan view of the semiconductor chip for open RF calibration in FIG. 3, FIG. 5 is a plan view of the semiconductor chip for short-circuit RF calibration, and FIG. 6 is a plan view for explaining the structure of the semiconductor chip for RF calibration.

도 4 내지 도 6을 참조하면, 개방형 RF 교정용 반도체 칩(111)은, 내부에 본드패드(120)가 다수 형성되어 있으며, RF 신호연결용 본드패드(122)가 그라운드 플레인(ground plain, 130)과 단락(open)되어 있고, 접지용 본드패드(124)는 그라운드 플레인(130)과 금속배선으로 연결된 구조를 갖는다. 4 to 6, in the open RF calibration semiconductor chip 111, a plurality of bond pads 120 are formed therein, and the bond pads 122 for RF signal connection are ground plain 130. ) And a ground bond pad 124 has a structure connected to the ground plane 130 by a metal wiring.

합선형 RF 교정용 반도체 칩(112)은, 내부에 다수의 본드패드(120)가 형성되어 있으며, RF 신호연결용 본드패드(122)와 접지용 본드패드(124)가 모두 그라운드 플레인(130)에 금속배선을 통해 연결된 구조를 띠고 있다.The short-circuit RF calibration semiconductor chip 112 has a plurality of bond pads 120 formed therein, and both the bond pad 122 and the ground bond pad 124 for RF signal connection are ground planes 130. It has a structure connected through metal wiring.

마지막으로 로드형 RF 교정용 반도체 칩(130)은 내부에는 복수개의 본드패드(120)가 형성되어 있으며, RF 신호연결용 본드패드(122)는 50Ω의 저항을 갖는 금속배선(128) 및 경유부(126)를 통해 그라운드 플레인(130)과 연결되는 구조를 갖는다. 상술한 개방형(111), 합선형(112) 및 로드형(113) RF 교정용 반도체 칩의 구조는 신호라인간 연결 구조를 기본 골격으로 MPW를 만드는 과정에서 여러 가지 형태로 제작이 변형될 수 있다.Lastly, the rod-type RF calibration semiconductor chip 130 has a plurality of bond pads 120 formed therein, and the bond pads 122 for RF signal connection have a metal wiring 128 having a resistance of 50 kV and a via part. It has a structure that is connected to the ground plane 130 through 126. The structure of the semiconductor chip for the open type 111, the short type 112 and the rod type 113 RF calibration may be modified in various forms in the process of making the MPW based on the connection structure between the signal lines. .

도 7을 참조하면, EDS 검사를 위한 테스터(tester), 그리고 상기 테스터에 연결된 프로버 시스템(prober system) 및 상기 테스터와 피검사 소자(DUT: Device Under Test)인 웨이퍼를 연결하는 프로브 카드(probe card)를 피검사 소자의 검사에 적합하도록 셋-업(S110)시킨다. 그 후, 상기 프로버 시스템 및 프로브 카드가 갖는 신호 왜곡 및 신호의 지연값을 측정하기 위한 교정검사를 도 3에서 설명된 MPW에 있는 개방형, 합선형 및 로드형 RF 교정용 반도체 칩을 사용하여 진행(S120)한다.Referring to FIG. 7, a probe card that connects a tester for an EDS test, a prober system connected to the tester, and a wafer that is a device under test (DUT) and the tester connected to the tester. The card) is set up (S110) to be suitable for the inspection of the device under test. Thereafter, a calibration test for measuring signal distortion and signal delay values of the prober system and the probe card is performed using the semiconductor chip for open, short-circuit and rod-type RF calibration in the MPW described in FIG. (S120).

이어서 교정 검사가 완료되면, 교정 검사 결과를 테스터 내부에 저장하고, 피검사 소자인 반도체 웨이퍼에 대한 전기적 검사를 진행(S130)한다. 마지막으로 반도체 웨이퍼에 대한 검사결과를 테스터에서 얻으면, 상기 교정 검사 결과를 보상하여, 상기 반도체 웨이퍼에 대한 최종 검사 결과를 검증(S140)하게 된다.Subsequently, when the calibration test is completed, the calibration test result is stored in the tester, and an electrical test is performed on the semiconductor wafer as the device under test (S130). Finally, when the test result of the semiconductor wafer is obtained by the tester, the calibration test result is compensated for, and the final test result of the semiconductor wafer is verified (S140).

상기 MPW에 있는 개방형, 합선형 및 로드형 반도체 칩을 사용하여 교정검사를 진행하는 시기는, 테스터를 처음 구입하여 가동할 때, 테스터/프로버 시스템/ 프로브 카드에 대한 하드웨어적 변화가 발생할 때, 혹은 일정주기 예를 들면 월 1회, 분기 1회, 반기 1회 등의 주기를 정해 놓고 진행할 수 있다.When the calibration test is performed using the open, short-circuit and rod type semiconductor chips in the MPW, when a tester is first purchased and operated, when hardware changes to the tester / prover system / probe card occur, Or, a fixed period, for example, once a month, quarterly, semi-annually, etc. can be set and proceed.

본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.The present invention is not limited to the above embodiments, and it is apparent that many modifications can be made by those skilled in the art within the technical spirit to which the present invention belongs.

따라서, 상술한 본 발명에 따르면, 교정 표준을 RF 제품의 개발 초기에 제작되는 MPW에 내부에 반도체 칩 속에 포함시킴으로써, 교정 표준을 구입하는데 소용되는 비용을 절감할 수 있으며, 교정 표준이 웨이퍼 내부에 설계됨으로 인하여 교정검사에서 정렬을 수행하는데 소요되는 시간 및 어려움을 개선할 수 있다.Therefore, according to the present invention described above, by including the calibration standard in the semiconductor chip in the MPW produced early in the development of the RF product, it is possible to reduce the cost of purchasing the calibration standard, and the calibration standard is stored inside the wafer. The design can improve the time and difficulty of performing alignment in calibration.

Claims

M. W. (MPW) wafer fabricated during the design process of the semiconductor device;

A semiconductor chip having a plurality of different structures included in the wafer;

M. F. double oil (MPW) characterized in that it comprises a semiconductor chip for calibration (RF) contained in the semiconductor chip.

The method of claim 1,

The R. C. calibration semiconductor chip includes an open type R. C. calibration semiconductor chip.

The method of claim 1,

The R. C. semiconductor chip for calibration includes a short type R. F. semiconductor chip for M. F. double oil (MPW).

The method of claim 1,

The R. C. calibration semiconductor chip includes a load type R. F. calibration semiconductor chip.

The method of claim 4, wherein

The rod-type R. C. semiconductor chip for calibration is characterized in that the M.P. double oil (MPW) characterized in that connected between the ground plane and the R. F signal pads by a metal wiring having 50 kHz.

Setting up a tester equipment capable of electrically inspecting the semiconductor wafer;

Performing calibration for the tester equipment using the R. C. calibration semiconductor chip included in the M.P.double oil (MPW) in the tester equipment;

Conducting an electrical inspection of the semiconductor wafer in the tester equipment; And

Compensating for the calibration result using the R.F calibration semiconductor chip contained in the M.P.double oil when determining the characteristics of the semiconductor wafer. Electrical inspection of wafers used.

The method of claim 6,

The calibration of the tester equipment using the R.F calibration semiconductor chip included in the M.P.double oil (MPW) is performed when the new tester equipment is used. Electrical inspection of wafers using (MPW).

The method of claim 6,

The calibration of the tester equipment using the R.F calibration semiconductor chip included in the M.P.double oil (MPW) is performed when a hardware change occurs in the tester equipment. Electrical inspection of wafers using double oil (MPW).

The method of claim 6,

The calibration of the tester equipment using the R.F calibration semiconductor chip included in the M.P.double oil (MPW) is carried out with a certain period, characterized in that the M.P.double oil (MPW) Method for electrical inspection of wafer using).

The method of claim 6,

The calibration of the tester equipment using the R.F calibration semiconductor chip included in the M.P.double oil (MPW) may be performed using an open type, a short type and a rod type semiconductor chip. Electrical inspection of wafers using M.P.double oil (MPW).