KR20060083586A - Method and apparatus of driving electro-luminescence display panel for efficient peak-booting - Google Patents

Method and apparatus of driving electro-luminescence display panel for efficient peak-booting Download PDF

Info

Publication number
KR20060083586A
KR20060083586A KR1020050004459A KR20050004459A KR20060083586A KR 20060083586 A KR20060083586 A KR 20060083586A KR 1020050004459 A KR1020050004459 A KR 1020050004459A KR 20050004459 A KR20050004459 A KR 20050004459A KR 20060083586 A KR20060083586 A KR 20060083586A
Authority
KR
South Korea
Prior art keywords
peak
electrode lines
boot
data
signals
Prior art date
Application number
KR1020050004459A
Other languages
Korean (ko)
Other versions
KR100615300B1 (en
Inventor
박정국
홍승균
이일한
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050004459A priority Critical patent/KR100615300B1/en
Publication of KR20060083586A publication Critical patent/KR20060083586A/en
Application granted granted Critical
Publication of KR100615300B1 publication Critical patent/KR100615300B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/026—Arrangements or methods related to booting a display

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은, 데이터 전극 라인들과 주사 전극 라인들이 소정 간격을 두고 서로 교차되게 형성되어 상기 교차 영역들에서 전계발광 셀들이 형성되는 전계발광 디스플레이 패널에 대하여, 각각의 수평 구동 시간의 시작 시점으로부터 설정 시간 동안에 전계발광 셀들의 기생 캐페시터들이 미리 충전되게 하는 피크-부팅 전류들을 데이터 전극 라인들 각각에 인가하는 전계발광 디스플레이 패널의 구동 방법 및 장치이다. 여기에서, 각각의 주사 전극 라인에 흐르는 전류량이 검출되고, 주사 전극 라인들 각각에 흐르는 전류량이 기준 전류량을 초과하면 피크-부팅 전류들의 공급이 중단된다.According to an embodiment of the present invention, an electroluminescent display panel in which data electrode lines and scan electrode lines are formed to cross each other at predetermined intervals to form electroluminescent cells in the crossing regions is set from a start point of each horizontal driving time. A method and apparatus for driving an electroluminescent display panel that applies peak-boot currents to each of the data electrode lines to precharge the parasitic capacitors of the electroluminescent cells over time. Here, the amount of current flowing in each scan electrode line is detected, and the supply of peak-boot currents is stopped when the amount of current flowing in each of the scan electrode lines exceeds the reference current amount.

Description

효율적인 피크-부팅을 위한 전계발광 디스플레이 패널의 구동 방법 및 장치{Method and apparatus of driving electro-luminescence display panel for efficient peak-booting} Method and apparatus of driving electro-luminescence display panel for efficient peak-booting

도 1은 본 발명의 일 실시예에 의한 전계발광 디스플레이 패널의 구동 장치를 보여주는 도면이다.1 is a view showing a driving device of an electroluminescent display panel according to an embodiment of the present invention.

도 2는 도 1의 전계발광 디스플레이 패널의 구동을 위한 제어 및 구동 신호들을 보여주는 타이밍도이다.FIG. 2 is a timing diagram illustrating control and driving signals for driving the electroluminescent display panel of FIG. 1.

도 3은 도 1의 피크-부팅 제어부의 내부 구성을 보여주는 회로도이다.3 is a circuit diagram illustrating an internal configuration of the peak-boot controller of FIG. 1.

도 4는 도 1의 데이터 구동부의 내부 구성을 보여주는 회로도이다.4 is a circuit diagram illustrating an internal configuration of a data driver of FIG. 1.

도 5는 도 4의 출력 회로의 내부 구성을 보여주는 회로도이다. FIG. 5 is a circuit diagram illustrating an internal configuration of the output circuit of FIG. 4.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

1...주 제어부, 7...피크-부팅 제어부,1 ... main control, 7 ... peak-boot control,

22D...데이터 구동부, 22S...주사 구동부,22 D ... data drive, 22 S ... scan drive,

9...프리-챠지 회로, SDM...영상 신호,9 ... pre-charge circuit, S DM ...

DDA...영상 데이터, SDC...데이터 제어 신호,D DA ... image data, S DC ... data control signal,

SSA...주사 제어 신호, SPC...프리-챠지 제어 신호,S SA ... scan control signal, S PC ... pre-charge control signal,

SPB1...제1 피크-부팅 제어 신호, SPB2...제2 피크-부팅 제어 신호.S PB1 ... first peak-boot control signal, S PB2 ... second peak-boot control signal.

본 발명은, 전계-발광 디스플레이 패널의 구동 방법 및 장치에 관한 것으로서, 보다 상세하게는, 데이터 전극 라인들과 주사 전극 라인들이 소정 간격을 두고 서로 교차되게 형성되어 상기 교차 영역들에서 전계발광 셀들이 형성되는 전계발광 디스플레이 패널에 대하여, 각각의 수평 구동 시간의 시작 시점으로부터 설정 시간 동안에 전계발광 셀들의 기생 캐페시터들이 미리 충전되게 하는 피크-부팅 전류들을 데이터 전극 라인들 각각에 인가하는 전계발광 디스플레이 패널의 구동 방법 및 장치에 관한 것이다. The present invention relates to a method and an apparatus for driving an electroluminescent display panel, and more particularly, the data electrode lines and the scan electrode lines are formed to cross each other at a predetermined interval so that the electroluminescent cells are formed at the crossing regions. For the electroluminescent display panel formed, a peak-boot current is applied to each of the data electrode lines to cause the parasitic capacitors of the electroluminescent cells to be charged in advance for a set time from the start of each horizontal driving time. A driving method and apparatus are provided.

전계발광 디스플레이 패널의 구조에 대해서는 미국 특허 제6,236,443호에 잘 설명되어 있으므로 생략된다.The structure of the electroluminescent display panel is well described in U.S. Patent No. 6,236,443 and will be omitted.

상기와 같은 통상적인 전계-발광 디스플레이 패널의 구동 장치에 있어서, 각각의 수평 구동 시간의 시작 시점으로부터 일정한 설정 시간 동안에 전계발광 셀들의 기생 캐페시터들이 미리 충전되게 하는 피크-부팅 전류들이 데이터 전극 라인들 각각에 인가된다.In the above conventional electroluminescent display panel drive device, each of the data electrode lines has peak-boot currents that cause the parasitic capacitors of the electroluminescent cells to be precharged for a predetermined set time from the start of each horizontal driving time. Is applied to.

하지만, 기생 캐페시터들의 캐페시턴스는, 제조 공정상의 편차로 인하여 균일하지 않을 뿐만 아니라, 전계발광 셀들에 동적으로 인가되는 전압 및 전류에 따 라 다양하게 변한다. 그럼에도 불구하고, 통상적인 구동 장치에서처럼 피크-부팅 전류들을 일정한 설정 시간 동안에 각각의 기생 캐페시터들에 흘려주는 경우, 다음과 같은 문제점들이 있다.However, the capacitance of parasitic capacitors is not only uniform due to variations in the manufacturing process, but also varies depending on the voltage and current dynamically applied to the electroluminescent cells. Nevertheless, when the peak-boot currents are flowed to the respective parasitic capacitors for a predetermined set time as in the conventional driving apparatus, there are the following problems.

첫째, 기생 캐페시터들의 캐페시턴스가 작은 경우, 기생 캐페시터들이 충전된 후에 전계발광 다이오드들에 피크-부팅 전류들이 흐른다. 이에 따라, 전계발광 다이오드들의 수명이 단축되고, 불필요한 구동 전력이 소비된다.First, when the capacitance of parasitic capacitors is small, peak-boot currents flow through the electroluminescent diodes after the parasitic capacitors are charged. Accordingly, the lifespan of the electroluminescent diodes is shortened and unnecessary driving power is consumed.

둘째, 기생 캐페시터들의 캐페시턴스가 큰 경우, 기생 캐페시터들이 완전하게 충전되지 못함으로 인하여, 피크-부팅 주기에 이어지는 실제 구동 시간에서 구동 전류들이 전계발광 다이오드들 뿐만이 아니라 기생 캐페시터들에도 흐른다. 이에 따라 전계발광 다이오드들의 휘도가 자신의 계조에 상응하는 휘도보다 떨어진다.Second, if the capacitance of the parasitic capacitors is large, the drive currents flow not only in the electroluminescent diodes, but also in the parasitic capacitors at the actual driving time following the peak-boot period because the parasitic capacitors are not fully charged. Accordingly, the luminance of the electroluminescent diodes is lower than the luminance corresponding to the gray level of the electroluminescent diodes.

본 발명의 목적은, 전계발광 다이오드들의 수명을 연장시키고, 불필요한 구동 전력의 소비를 방지하며, 전계발광 다이오드들의 휘도가 자신의 계조에 상응하는 휘도보다 떨어지지 않게 하는 전계발광 디스플레이 패널의 구동 방법 및 장치를 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method and apparatus for driving an electroluminescent display panel, which extends the lifespan of the electroluminescent diodes, prevents unnecessary consumption of driving power, and prevents the luminance of the electroluminescent diodes from falling below the luminance corresponding to their gray levels. To provide.

상기 목적을 이루기 위한 본 발명은, 데이터 전극 라인들과 주사 전극 라인들이 소정 간격을 두고 서로 교차되게 형성되어 상기 교차 영역들에서 전계발광 셀들이 형성되는 전계발광 디스플레이 패널에 대하여, 각각의 수평 구동 시간의 시작 시점으로부터 설정 시간 동안에 상기 전계발광 셀들의 기생 캐페시터들이 미리 충전되게 하는 피크-부팅 전류들을 상기 데이터 전극 라인들 각각에 인가하는 전계발광 디스플레이 패널의 구동 방법 및 장치이다. 여기에서, 상기 각각의 주사 전극 라인에 흐르는 전류량이 검출되고, 상기 주사 전극 라인들 각각에 흐르는 전류량이 기준 전류량을 초과하면 상기 피크-부팅 전류들의 공급이 중단된다.In order to achieve the above object, the present invention provides a horizontal driving time for an electroluminescent display panel in which data electrode lines and scan electrode lines are formed to cross each other at predetermined intervals so that electroluminescent cells are formed in the crossing regions. And a peak-boot current applied to each of the data electrode lines to cause parasitic capacitors of the electroluminescent cells to be precharged for a set time from a start point of. Here, the amount of current flowing in each of the scan electrode lines is detected, and the supply of the peak-boot currents is stopped when the amount of current flowing in each of the scan electrode lines exceeds a reference current amount.

본 발명의 상기 전계발광 디스플레이 패널의 구동 방법 및 장치에 의하면, 다음과 같은 효과들을 얻을 수 있다.According to the method and apparatus for driving an electroluminescent display panel of the present invention, the following effects can be obtained.

첫째, 기생 캐페시터들의 캐페시턴스가 작은 경우, 기생 캐페시터들이 충전된 후에 상기 피크-부팅 전류들의 공급이 중단된다. 이에 따라, 전계발광 다이오드들에 피크-부팅 전류들이 흐르지 않게 되므로, 전계발광 다이오드들의 수명이 연장되고, 불필요한 구동 전력의 소비가 방지될 수 있다.First, when the capacitance of parasitic capacitors is small, the supply of the peak-boot currents is stopped after the parasitic capacitors are charged. Accordingly, since peak-boot currents do not flow through the electroluminescent diodes, the lifespan of the electroluminescent diodes can be extended and unnecessary consumption of driving power can be prevented.

둘째, 기생 캐페시터들의 캐페시턴스가 큰 경우, 기생 캐페시터들이 완전하게 충전될 때까지 상기 피크-부팅 전류들의 공급이 지속될수 있다. 이에 따라, 피크-부팅 주기에 이어지는 실제 구동 시간에서 구동 전류들이 기생 캐페시터들에 흐르지 않는다. 이에 따라, 전계발광 다이오드들의 휘도가 자신의 계조에 상응하는 휘도보다 떨어지지 않는다. Second, if the capacitance of the parasitic capacitors is large, the supply of the peak-boot currents may continue until the parasitic capacitors are fully charged. Thus, drive currents do not flow through the parasitic capacitors at the actual drive time following the peak-boot period. Accordingly, the luminance of the electroluminescent diodes does not fall below the luminance corresponding to its gray level.

이하, 본 발명에 따른 바람직한 실시예가 상세히 설명된다. Hereinafter, preferred embodiments according to the present invention will be described in detail.

도 1은 본 발명의 일 실시예에 의한 전계발광 디스플레이 패널(32)의 구동 장치를 보여준다. 도 1에서 참조 부호 EC는 전계 발광 셀들을 가리키며, 이 전계발광 셀들(EC) 각각은 전계발광 다이오드 및 기생 캐페시터를 포함한다. 1 shows a driving device of an electroluminescent display panel 32 according to an embodiment of the present invention. Reference numeral EC in FIG. 1 denotes electroluminescent cells, each of which includes an electroluminescent diode and a parasitic capacitor.

도 1을 참조하면, 본 발명의 일 실시예에 의한 전계발광 디스플레이 패널(32)의 구동 장치는 주 제어부(1), 데이터 구동부(22D), 주사 구동부(22S), 피크-부팅 제어부(7), 및 프리-챠지 회로(9)를 포함한다. 1, a drive device for a light emitting display panel 32 according to one embodiment of the invention the main control unit 1, the data driver (22 D), the scan driver (22 S), the peak-boot control unit ( 7) and a pre-charge circuit 9.

주 제어부(1)는 입력 영상 신호(SDM)를 처리하여 디스플레이 데이터 신호들(DDA) 및 스위칭 제어 신호들(SDC, SSA, SPC)을 발생시킨다. The main controller 1 processes the input image signal S DM to generate display data signals D DA and switching control signals S DC , S SA , and S PC .

데이터 구동부(22D)는 전계발광 디스플레이 패널(32)의 데이터 전극 라인들(3a 내지 3z)의 신호-입력단들에 연결된다. 데이터 구동부(22D)는 주 제어부(1)로부터 입력되는 스위칭 제어 신호들(SDC)에 따라 디스플레이 데이터 신호들(DDA)에 상응하는 데이터 전류 신호들을 전류원들(8a 내지 8z)에서 생성하여 데이터 전극 라인들(3a 내지 3z)에 인가한다. 또한, 데이터 구동부(22D)는, 각각의 수평 구동 주기(도 2의 THD1, THD2)의 초기에서, 스위칭 제어 신호들(SDC)에 포함되어 있는 제1 피크-부팅 제어 신호(도 2의 SPB1) 및 피크-부팅 제어부(7)로부터 별도로 입력되는 제2 피크-부팅 제어 신호(SPB2)에 따른 시간(도 2의 TPB1, TPB2, T PB3) 동안에 피크-부팅 전류들(도 2의 IPK)을 데이터 전극 라인들(3a 내지 3z)에 인가한다. The data driver 22 D is connected to signal-input terminals of the data electrode lines 3a to 3z of the electroluminescent display panel 32. A data driver (22 D) by generating in a data current signal corresponding to the display data signal (D DA) according to the main control unit (1) switching the control signals (S DC), which is input from the current source (8a to 8z) It is applied to the data electrode lines 3a to 3z. Further, the data driver (22 D) is, at the beginning of each horizontal drive period (also of 2 T HD1, T HD2), the switching control signals (S DC) a first peak that is included in the-boot control signal (Fig. Peak-boot currents during time (T PB1 , T PB2 , T PB3 of FIG. 2) according to S PB1 of 2 and the second peak-boot control signal S PB2 input separately from the peak-boot control unit 7. 2 I PK is applied to the data electrode lines 3a to 3z.

주사 구동부(22S)는 주 제어부(1)로부터 입력되는 스위칭 제어 신호들(SSA)에 따른 주사 구동 신호를 주사 전극 라인들(4a 내지 4z) 각각에 순차적으로 인가한 다.The scan driver 22 S sequentially applies a scan drive signal corresponding to the switching control signals S SA input from the main controller 1 to each of the scan electrode lines 4a to 4z.

피크-부팅 제어부(7)는 주사 구동부(22S)와 주사 전극 라인들(4a 내지 4z) 사이에 위치하여, 각각의 주사 전극 라인(4a 내지 4z)에 흐르는 전류량에 따른 제2 피크-부팅 제어 신호(SPB2)를 발생시킨다.Peak-boot control-boot control unit (7) is a scan driver (22 S) and the scan electrode lines, the second peak is located between (4a through 4z), according to the amount of current flowing to each of the scan electrode lines (4a to 4z) Generate the signal S PB2 .

프리-챠지 회로(9)는 스위칭 회로(25)와 예비 충전부(22)를 포함한다. 주 제어부(1)로부터의 프리-챠지 제어 신호(SPC)에 따라 동작하는 스위칭 회로(25)는 데이터 전극 라인들(3a 내지 3z) 각각에 연결된 스위칭 소자들(25a 내지 25z)을 구비한다. 예비 충전부(22)는, 스위칭 회로(25)의 공통 출력 단자와 접지 단자 사이에 연결되어, 각각의 수평 구동 시간의 종료 직전에 방전될 전류에 의하여 예비 충전을 수행한다.The pre-charge circuit 9 includes a switching circuit 25 and a preliminary charging section 22. The switching circuit 25 operating according to the pre-charge control signal S PC from the main control unit 1 includes switching elements 25a to 25z connected to each of the data electrode lines 3a to 3z. The precharge unit 22 is connected between the common output terminal and the ground terminal of the switching circuit 25 to perform precharge by a current to be discharged immediately before the end of each horizontal driving time.

도 2는 도 1의 전계발광 디스플레이 패널(32)의 구동을 위한 제어 및 구동 신호들을 보여준다. 도 2에서, 참조 부호 SHS는 주 제어부(도 1의 1)로부터 데이터 구동부(도 1의 22D)에 입력되는 스위칭 제어 신호들(SDC)에 포함된 수평 동기 신호를 가리킨다. 참조 부호 SPC는, 주 제어부(1)로부터 데이터 구동부(22D)에 입력되는 스위칭 제어 신호들(SDC)에 포함된 프리-챠지 제어 신호, 및 주 제어부(1)로부터 프리-챠지 회로(9)로 입력되는 프리-챠지 제어 신호를 가리킨다. 참조 부호 SPB1은 주 제어부(1)로부터 데이터 구동부(22D)에 입력되는 스위칭 제어 신호들(SDC)에 포 함된 제1 피크-부팅 제어 신호를 가리킨다. 참조 부호 SPB2는 피크-부팅 제어부(7)로부터 데이터 구동부(22D)에 입력되는 제2 피크-부팅 제어 신호를 가리킨다. 참조 부호 SCV는 어느 한 데이터 전극 라인(3a 내지 3z)의 전위를 가리킨다. 그리고 참조 부호 SCI는 어느 한 데이터 전극 라인(3a 내지 3z)의 전류량을 각각 가리킨다.FIG. 2 shows control and drive signals for driving the electroluminescent display panel 32 of FIG. 1. In Figure 2, reference numeral S indicates the horizontal synchronizing signal HS is included in the main control of the switching control signal input to a (22 D in Fig. 1) a data driver (Fig. 1 of 1) (S DC). Reference numeral S PC denotes a pre-charge control signal included in the switching control signals S DC input to the data driver 22 D from the main control unit 1, and a pre-charge circuit from the main control unit 1. It indicates the pre-charge control signal input to 9). Reference numeral S PB1 is contained the first peak to the switching control signal input to the data driver (22 D) from the main control section (1) (S DC) - it refers to a boot control signal. Reference numeral S PB2 is the peak-point to boot control signal, the second peak which is input to the data driver (22 D) from the boot control unit (7). Reference numeral S CV denotes a potential of any one of the data electrode lines 3a to 3z. Reference numeral S CI indicates the amount of current in any one of the data electrode lines 3a to 3z, respectively.

도 1 및 2를 참조하면, 수평 동기 신호(SHS)의 전위가 접지 전위(VGND)로부터 높은 전위(VHS_H)로 상승하는 시점에서 각각의 수평 구동 주기(THD1, THD2 )가 시작된다. 1 and 2, when the potential of the horizontal synchronization signal S HS rises from the ground potential V GND to the high potential V HS_H , each of the horizontal driving cycles T HD1 and T HD2 starts. do.

제1 수평 구동 주기(THD1)에 있어서, 제1 피크-부팅 제어 신호(SPB1)가 높은 전위(VPC_H)로부터 접지 전위(VGND)로 하강하는 시간(t3 내지 t4 시간) 중에서, 제2 피크-부팅 제어 신호(SPB2)가 접지 전위(VGND)를 유지하는 시간(t3 내지 t3a 시간) 동안에 최대 전류량(IPK)의 피크-부팅 전류를 데이터 전극 라인들(3a 내지 3z)에 인가한다. 이에 따라, 각 전계발광 셀(EC)의 기생 캐페시터에서 적절한 충전을 일으키게 한다. 이로 인하여, t4 내지 t5 시간의 실제 구동 시간에서 기생 캐페시터의 간섭을 최소화할 수 있다. 이 피크-부팅 동작에 대해서는 도 3 내지 5를 참조하여 보다 상세히 설명될 것이다. In the first horizontal drive period T HD1 , the first peak-boot control signal S PB1 is selected from a time t3 to t4 hours during which the first peak-boot control signal S PB1 falls from the high potential V PC_H to the ground potential V GND . 2 Peak-boot current of the maximum current amount I PK is applied to the data electrode lines 3a to 3z during the time (t3 to t3a time) during which the peak-boot control signal S PB2 maintains the ground potential V GND . Is authorized. This causes proper charging in the parasitic capacitors of each electroluminescent cell EC. Due to this, interference of the parasitic capacitors can be minimized at the actual driving time of t4 to t5 time. This peak-boot operation will be described in more detail with reference to FIGS. 3 to 5.

t4 내지 t5 시간의 실제 구동 시간에서는, 계조 데이터에 비례한 구동 전류(IGRAY)가 데이터 전극 라인들(3a 내지 3z)로부터 각 전계발광 셀들(EC)에 흐른다. In the actual driving time of t4 to t5 time, the driving current I GRAY in proportion to the gray scale data flows from the data electrode lines 3a to 3z to the respective electroluminescent cells EC.

끝으로, 프리챠지 시간(t5 내지 t6)에서는, 스위칭 회로(25)의 스위칭 소자들(25a 내지 25z)이 온(On)된다. 이로 인하여, t4 내지 t5 시간의 실제 구동 시간의 종료 후 방전될 전류의 일부가 접지 단자로 방전된다. 또한, t4 내지 t5 시간의 실제 구동 시간의 종료 후 방전될 전류의 일부는 예비 충전부(22)에서 충전이 수행되게 한다. 보다 상세하게는, 데이터 전극 라인들(3a 내지 3z)로부터 예비 충전부(22) 안의 제너 다이오드(22)를 통하여 접지 단자로 전류가 흐르며, 데이터 전극 라인들(3a 내지 3z)의 전압이 제너 다이오드(22)의 항복 전압(breakdown voltage)과 같아지는 시점에서 전류가 흐르지 않는다. 이와 같이 예비 충전부(22)에 충전된 전압 즉, 제너 다이오드(22)의 항복 전압은 다음 수평 구동 주기에서 데이터 구동 전압을 낮추는 역할을 한다. Finally, at the precharge time t5 to t6, the switching elements 25a to 25z of the switching circuit 25 are turned on. For this reason, part of the current to be discharged after the end of the actual driving time of t4 to t5 time is discharged to the ground terminal. In addition, a part of the current to be discharged after the end of the actual driving time of t4 to t5 hours causes charging to be performed in the preliminary charging section 22. More specifically, current flows from the data electrode lines 3a to 3z to the ground terminal through the zener diode 22 in the preliminary charging section 22, and the voltages of the data electrode lines 3a to 3z are applied to the zener diode ( No current flows at the same time as the breakdown voltage of 22). As such, the voltage charged in the preliminary charging unit 22, that is, the breakdown voltage of the zener diode 22 serves to lower the data driving voltage in the next horizontal driving period.

상기 제1 수평 구동 주기(THD1)의 동작 순서는 제2 수평 구동 주기(THD2)에서도 동일하게 적용된다. 하지만, 각각의 수평 구동 주기(THD1, THD2)에서, 피크-부팅 시간들(TPB1, TPB2)이 서로 다름을 알 수 있다. 제2 수평 구동 주기(THD2 )에 이어지는 제3 수평 구동 주기에 있어서, 제2 피크-부팅 제어 신호(SPB2)가 접지 전위(VGND)를 유지함에 따라 피크-부팅 시간(TPB3)이 최대 시간이 된다. 이 피크-부팅 동작에 대해서는 도 3 내지 5를 참조하여 보다 상세히 설명될 것이다. The operation order of the first horizontal driving period T HD1 is equally applied to the second horizontal driving period T HD2 . However, it can be seen that the peak-boot times T PB1 and T PB2 are different in each horizontal driving period T HD1 and T HD2 . In the third horizontal drive period following the second horizontal drive period T HD2 , the peak-boot time T PB3 is increased as the second peak-boot control signal S PB2 maintains the ground potential V GND . Maximum time is up. This peak-boot operation will be described in more detail with reference to FIGS. 3 to 5.

도 1 내지 3을 참조하면, 도 1의 피크-부팅 제어부(7)는 저항기들(R1 내지 Rn), 증폭기들(AR1 내지 ARn), 및 비교기(CR)를 포함한다. 저항기들(R1 내지 Rn) 은 주사 전극 라인들(4a 내지 4z) 각각에 연결된다. 증폭기들(AR1 내지 ARn)은 저항기들(R1 내지 Rn) 양단에 인가되는 전압을 증폭한다. 비교기(CR)는 증폭기들(AR1 내지 ARn) 각각으로부터의 전압을 기준 전압(VREF)과 비교하여 제2 피크-부팅 제어 신호(SPB2)를 출력한다. 1 to 3, the peak-boot control unit 7 of FIG. 1 includes resistors R1 to Rn, amplifiers AR1 to ARn, and a comparator CR. Resistors R1 to Rn are connected to each of scan electrode lines 4a to 4z. The amplifiers AR1 to ARn amplify the voltage applied across the resistors R1 to Rn. The comparator CR outputs the second peak-boot control signal S PB2 by comparing the voltage from each of the amplifiers AR1 to ARn with the reference voltage V REF .

여기에서, 어느 한 주사 전극 라인(예를 들어, 4a)의 대다수의 전계발광 셀들(EC)의 기생 캐페시터들이 피크-부팅 전류에 의하여 충전 완료된 시점에서 비교기(CR)가 높은 출력을 발생하도록 설계되어 있다. 예를 들어, m 개의 데이터 전극 라인들이 존재하는 경우, 제1 주사 전극 라인(4a)의 2m/3 개의 전계발광 셀들(EC)이 충전 완료되는 시점에서 비교기(CR)가 높은 출력을 발생하도록 설계되어 있다. 이에 따라, 데이터 구동부(22D)가 피크-부팅 동작을 중단한다. 이에 따라, 적절한 시간 동안에 효율적인 피크-부팅이 수행될 수 있다. 이와 관련된 내용은 도 4 및 5를 참조하여 보다 상세히 설명될 것이다.Here, the comparator CR is designed to generate a high output when the parasitic capacitors of the majority of electroluminescent cells EC of one scan electrode line (eg 4a) are charged by the peak-boot current. have. For example, when m data electrode lines exist, the comparator CR generates a high output when the 2m / 3 electroluminescent cells EC of the first scan electrode line 4a are fully charged. It is. Accordingly, the data driver (22 D) is the peak-to stop the booting operation. Thus, efficient peak-booting can be performed for a suitable time. Related contents will be described in more detail with reference to FIGS. 4 and 5.

도 4를 참조하면, 도 1의 데이터 구동부(22D)는 인터페이스(30), 래치 회로(31), 디지털-아날로그 변환기들(32), 및 출력 회로(33)를 포함한다. 도 2 및 4를 참조하여, 도 1의 데이터 구동부(22D)의 내부 동작을 설명하면 다음과 같다. Referring to FIG. 4, the data driver 22 D of FIG. 1 includes an interface 30, a latch circuit 31, digital-to-analog converters 32, and an output circuit 33. See Figures 2 and 4, it will be described the internal operation of the data driver of FIG. 1 (D 22) as follows.

래치 회로(31)와 디지털-아날로그 변환기들(32)은 주 제어부(1)로부터 입력되는 스위칭 제어 신호들(SDC)에 포함되어 인터페이스(30)를 통하여 입력되는 수평 동기 신호(HSYNC)에 따라 동작한다.The latch circuit 31 and the digital-to-analog converters 32 are included in the switching control signals S DC input from the main controller 1 to the horizontal synchronization signal H SYNC input through the interface 30. It works accordingly.

래치 회로(31)는, 주 제어부(1)로부터 인터페이스(30)를 통하여 입력되는 디스플레이 데이터 신호들(DDA)을 주기적으로 저장하는 한편, 각각의 수평 구동 시간의 디스플레이 데이터 신호들(DDA)을 주기적으로 출력한다.The latch circuit 31, the main control unit (1) interface, the display data signal input through a 30 from (D DA), the display data signal of the periodic On the other hand, a horizontal driving time of storing the (D DA) Outputs periodically.

디지털-아날로그 변환기들(32)은, 래치 회로(31)로부터의 현재 수평 구동 시간의 디스플레이 데이터 신호들 각각을 데이터 전압 신호들(VD1 내지 VDm)로 변환시킨다.The digital-to-analog converters 32 convert each of the display data signals of the current horizontal drive time from the latch circuit 31 into data voltage signals V D1 to V Dm .

출력 회로(33)는, 주 제어부(1)로부터의 스위칭 제어 신호들(SDC)에 포함되어 인터페이스(30)를 통하여 입력되는 제1 피크-부팅 제어 신호(SPB1) 및 피크-부팅 제어부(도 1 및 3의 7)로부터 별도로 입력되는 제2 피크-부팅 제어 신호(SPB2)에 따른 시간(TPB1, TPB2, TPB3) 동안에 피크-부팅 전류들을 데이터 전극 라인들(도 1의 3a 내지 3z)에 인가한다. 또한, 디지털-아날로그 변환기들(32)로부터의 데이터 전압 신호들(VD1 내지 VDm)에 따른 데이터 전류 신호들을 데이터 전극 라인들(3a 내지 3z)에 인가한다. 그리고, 주 제어부(1)로부터의 스위칭 제어 신호들(SDC)에 포함되어 인터페이스(30)를 통하여 입력되는 프리-챠지 제어 신호(SPC)에 따라 구동 전류 신호들(SC1 내지 SCm)을 제어한다. 이 출력 회로(33)와 관련된 내용을 도 2, 4 및 5를 참조하여 보다 상세히 설명하면 다음과 같다.The output circuit 33 is included in the switching control signals S DC from the main control unit 1 and is input through the interface 30 and the first peak-boot control signal S PB1 and the peak-boot control unit ( Peak-boot currents are generated during the time T PB1 , T PB2 , T PB3 according to the second peak-boot control signal S PB2 separately input from 7) of FIGS. 1 and 3. To 3z). In addition, data current signals according to the data voltage signals V D1 to V Dm from the digital-to-analog converters 32 are applied to the data electrode lines 3a to 3z. In addition, the driving current signals S C1 to S Cm are included in the switching control signals S DC from the main controller 1 and according to the pre-charge control signal S PC input through the interface 30. To control. The contents related to this output circuit 33 will be described in more detail with reference to FIGS. 2, 4 and 5 as follows.

도 2, 4 및 5를 참조하면, 데이터 전극 라인들(도 1의 3a 내지 3z)에 데이터 전류 신호들(SC1 내지 SCm)이 인가되고, 데이터 구동부(22D)의 출력 회로(33)는 이 구동 전류 신호들(SC1 내지 SCm) 각각에 대하여 4 개의 트랜지스터들이 형성된다. The output circuit 33 of FIG. 2, 4 and 5, the data current signals to the data electrode lines (3a-3z of 1) (S C1 to S Cm) is applied to a data driver (22 D) 4 transistors are formed for each of the driving current signals S C1 to S Cm .

데이터 전극 라인들(3a 내지 3z)이 m 개인 경우, m 개의 제1 트랜지스터들(TR11 내지 TRm1)과 m 개의 제2 트랜지스터들(TR12 내지 TRm2)의 드레인(Drain) 전극들에는 설정 바이어스 전압(V1)이 인가된다. 제1 트랜지스터들(TR11 내지 TRm1) 각각의 게이트(Gate) 전극들에는 디지털-아날로그 변환기들(32)로부터의 각각의 데이터 전압 신호(VD1 내지 VDm)가 인가된다. 주 제어부(1)로부터의 스위칭 제어 신호들(SDC)에 포함되어 인터페이스(30)를 통하여 입력되는 제1 피크-부팅 제어 신호(SPB1)는 제2 트랜지스터들(TR12 내지 TRm2)의 게이트(Gate) 전극들에 인가된다. When the data electrode lines 3a to 3z are m, the set bias voltage V1 is applied to the drain electrodes of the m first transistors TR11 to TRm1 and the m second transistors TR12 to TRm2. ) Is applied. Each data voltage signal V D1 to V Dm from the digital-to-analog converters 32 is applied to gate electrodes of each of the first transistors TR11 to TRm1. The first peak-boot control signal S PB1 , which is included in the switching control signals S DC from the main controller 1 and input through the interface 30, receives the gates of the second transistors TR12 to TRm2. Gate) is applied to the electrodes.

제1 트랜지스터들(TR11 내지 TRm1)의 소오스(Source) 전극들 각각은 m 개의 제3 트랜지스터들(TR13 내지 TRm3)의 드레인(Drain) 전극들 각각에 연결된다. 제2 트랜지스터들(TR12 내지 TRm2)의 소오스(Source) 전극들 각각은 m 개의 제4 트랜지스터들(TR14 내지 TRm4)의 드레인(Drain) 전극들 각각에 연결된다. Each of the source electrodes of the first transistors TR11 to TRm1 is connected to each of the drain electrodes of the m third transistors TR13 to TRm3. Each of the source electrodes of the second transistors TR12 to TRm2 is connected to each of the drain electrodes of the m fourth transistors TR14 to TRm4.

주 제어부(1)로부터의 스위칭 제어 신호들(SDC)에 포함되어 인터페이스(30)를 통하여 입력되는 프리-챠지 제어 신호(SPC)는 제3 트랜지스터들(TR13 내지 TRm3)의 게이트(Gate) 전극들에 인가된다. 피크-부팅 제어부(도 1 및 3의 7)로부터 별도로 입력되는 제2 피크-부팅 제어 신호(SPB2)는 제4 트랜지스터들(TR14 내지 TRm4)의 게이트(Gate) 전극들에 인가된다. 제3 트랜지스터들(TR13 내지 TRm3)의 소오스 (Source) 전극들 각각과 제4 트랜지스터들(TR14 내지 TRm4)의 소오스(Source) 전극들 각각은 서로 연결되어, m 개의 데이터 전극 라인들(3a 내지 3z) 각각에 인가되는 구동 전류 신호들(SC1 내지 SCm)을 발생시킨다.The pre-charge control signal S PC included in the switching control signals S DC from the main controller 1 and input through the interface 30 is a gate of the third transistors TR13 to TRm3. Applied to the electrodes. The second peak-boot control signal S PB2 , which is separately input from the peak-boot control unit 7 of FIGS. 1 and 3, is applied to gate electrodes of the fourth transistors TR14 to TRm4. Each of the source electrodes of the third transistors TR13 to TRm3 and the source electrodes of the fourth transistors TR14 to TRm4 are connected to each other so that m data electrode lines 3a to 3z are connected to each other. ) Generates driving current signals S C1 to S Cm that are applied to each.

도 2 및 5를 참조하여, 도 5의 출력 회로(33)의 제1 수평 구동 주기(THD1)에서의 동작을 살펴보면 다음과 같다. 이 동작은 제2 수평 구동 주기(THD2)에서도 동일하다. 물론, 각각의 수평 구동 주기(THD1, THD2)에서, 피크-부팅 시간들(T PB1, TPB2)은 서로 다르다. 2 and 5, operation of the first horizontal driving period T HD1 of the output circuit 33 of FIG. 5 will be described as follows. This operation is the same in the second horizontal drive period T HD2 . Of course, in each horizontal driving period T HD1 , T HD2 , the peak-boot times T PB1 , T PB2 are different from each other.

제1 피크-부팅 제어 신호(SPB1)가 높은 전위(VPC_H)로부터 접지 전위(VGND )로 하강하는 시간(t3 내지 t4 시간) 중에서 제2 피크-부팅 제어 신호(SPB2)가 접지 전위(VGND)를 유지하는 시간(t3 내지 t3a 시간) 동안에는 m 개의 제2 트랜지스터들(TR12 내지 TRm2) 및 m 개의 제4 트랜지스터들(TR14 내지 TRm4)이 모두 온(On) 상태가 된다. 이에 따라, 최대 전류량(IPK)의 피크-부팅 전류가 구동 전류 신호들(SC1 내지 SCm)로서 데이터 전극 라인들(3a 내지 3z)에 인가된다. 여기에서, m 개의 제2 트랜지스터들(TR12 내지 TRm2)은 다른 트랜지스터들보다 더 높은 전류를 발생시키는 특성을 가진다. The second peak-boot control signal S PB2 is the ground potential during the time (t3 to t4 hours) when the first peak-boot control signal S PB1 falls from the high potential V PC_H to the ground potential V GND . The m second transistors TR12 to TRm2 and the m fourth transistors TR14 to TRm4 are all turned on during the time (t3 to t3a time) to hold (V GND ). Accordingly, the peak-boot current of the maximum current amount I PK is applied to the data electrode lines 3a to 3z as the driving current signals S C1 to S Cm . Here, the m second transistors TR12 to TRm2 have a characteristic of generating a higher current than other transistors.

제1 피크-부팅 제어 신호(SPB1)가 높은 전위(VPC_H)로부터 접지 전위(VGND )로 하강하는 시간(t3 내지 t4 시간) 중에서 제2 피크-부팅 제어 신호(SPB2)가 상승하여 높은 전위(VPB_H)인 시간(t3a 내지 t4)에는, m 개의 제2 트랜지스터들(TR12 내지 TRm2)이 온(On) 상태이지만, m 개의 제4 트랜지스터들(TR14 내지 TRm4)이 모두 오프(Off) 상태가 된다. 또한, 제1 트랜지스터들(TR11 내지 TRm1)의 게이트들 각각에는 데이터 전압 신호들(VD1 내지 VDm) 각각이 인가되고, 제3 트랜지스터들(TR13 내지 TRm3)이 온(On) 상태이다. 이에 따라, 데이터 전압 신호들(VD1 내지 VDm)에 따른 각각의 구동 전류(IGRAY)가 구동 전류 신호들(SC1 내지 SCm)로서 데이터 전극 라인들(3a 내지 3z)에 인가된다. 이 각각의 구동 전류(IGRAY)는 t4 내지 t5 시간의 실제 구동 시간에서도 동일하게 흐른다. The second peak-boot control signal S PB2 rises during the time (t3 to t4 hours) when the first peak-boot control signal S PB1 falls from the high potential V PC_H to the ground potential V GND . At times t3a to t4 at the high potential V PB_H , the m second transistors TR12 to TRm2 are on, but the m fourth transistors TR14 to TRm4 are all off. ) State. In addition, each of the data voltage signals V D1 to V Dm is applied to each of the gates of the first transistors TR11 to TRm1, and the third transistors TR13 to TRm3 are in an on state. Accordingly, each driving current I GRAY corresponding to the data voltage signals V D1 to V Dm is applied to the data electrode lines 3a to 3z as the driving current signals S C1 to S Cm . Each of the driving currents I GRAY flows in the same way in the actual driving time of t4 to t5 time.

끝으로, 프리챠지 시간(t5 내지 t6)에서는, 주 제어부(1)로부터의 스위칭 제어 신호들(SDC)에 포함되어 인터페이스(30)를 통하여 입력되는 프리-챠지 제어 신호(SPC)가 높은 전위(VPC_H)를 가지므로, 제3 트랜지스터들(TR13 내지 TRm3)이 오프(Off) 상태가 된다. 또한, 제2 트랜지스터들(TR12 내지 TRm2)이 오프(Off) 상태이다. 또한, 스위칭 회로(도 1의 25)의 스위칭 소자들(도 1의 25a 내지 25z)이 모두 온(On) 상태가 되므로, 구동 전류 신호들(SC1 내지 SCm)에 의하여 전계발광 셀들(EC)에 전류가 흐르지 않는다.Finally, at the precharge time t5 to t6, the precharge control signal S PC included in the switching control signals S DC from the main controller 1 and input through the interface 30 is high. Since the potential V PC_H is present, the third transistors TR13 to TRm3 are turned off. In addition, the second transistors TR12 to TRm2 are in an off state. In addition, since the switching elements (25a to 25z of FIG. 1) of the switching circuit 25 of FIG. 1 are all turned on, the electroluminescent cells EC are driven by the driving current signals S C1 to S Cm . ), No current flows.

이상 설명된 바와 같이, 본 발명에 따른 전계발광 디스플레이 패널의 구동 방법 및 장치에 의하면, 다음과 같은 효과들을 얻을 수 있다. As described above, according to the method and apparatus for driving an electroluminescent display panel according to the present invention, the following effects can be obtained.                     

첫째, 기생 캐페시터들의 캐페시턴스가 작은 경우, 기생 캐페시터들이 충전된 후에 상기 피크-부팅 전류들의 공급이 중단된다. 이에 따라, 전계발광 다이오드들에 피크-부팅 전류들이 흐르지 않게 되므로, 전계발광 다이오드들의 수명이 연장되고, 불필요한 구동 전력의 소비가 방지될 수 있다.First, when the capacitance of parasitic capacitors is small, the supply of the peak-boot currents is stopped after the parasitic capacitors are charged. Accordingly, since peak-boot currents do not flow through the electroluminescent diodes, the lifespan of the electroluminescent diodes can be extended and unnecessary consumption of driving power can be prevented.

둘째, 기생 캐페시터들의 캐페시턴스가 큰 경우, 기생 캐페시터들이 완전하게 충전될 때까지 상기 피크-부팅 전류들의 공급이 지속될수 있다. 이에 따라, 피크-부팅 주기에 이어지는 실제 구동 시간에서 구동 전류들이 기생 캐페시터들에 흐르지 않는다. 이에 따라, 전계발광 다이오드들의 휘도가 자신의 계조에 상응하는 휘도보다 떨어지지 않는다. Second, if the capacitance of the parasitic capacitors is large, the supply of the peak-boot currents may continue until the parasitic capacitors are fully charged. Thus, drive currents do not flow through the parasitic capacitors at the actual drive time following the peak-boot period. Accordingly, the luminance of the electroluminescent diodes does not fall below the luminance corresponding to its gray level.

본 발명은, 상기 실시예에 한정되지 않고, 청구범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다.The present invention is not limited to the above embodiments, but may be modified and improved by those skilled in the art within the spirit and scope of the invention as defined in the claims.

Claims (5)

데이터 전극 라인들과 주사 전극 라인들이 소정 간격을 두고 서로 교차되게 형성되어 상기 교차 영역들에서 전계발광 셀들이 형성되는 전계발광 디스플레이 패널에 대하여, 각각의 수평 구동 시간의 시작 시점으로부터 설정 시간 동안에 상기 전계발광 셀들의 기생 캐페시터들이 미리 충전되게 하는 피크-부팅 전류들을 상기 데이터 전극 라인들 각각에 인가하는 전계발광 디스플레이 패널의 구동 방법에 있어서,For an electroluminescent display panel in which data electrode lines and scan electrode lines are formed to cross each other at predetermined intervals so that electroluminescent cells are formed in the crossing areas, the electric field for a set time from the start of each horizontal driving time. A driving method of an electroluminescent display panel which applies peak-boot currents to each of the data electrode lines to cause parasitic capacitors of light emitting cells to be charged in advance. 상기 각각의 주사 전극 라인에 흐르는 전류량을 검출하는 단계;Detecting an amount of current flowing in each of the scan electrode lines; 상기 주사 전극 라인들 각각에 흐르는 전류량이 기준 전류량을 초과하면 상기 피크-부팅 전류들의 공급을 중단하는 단계를 포함한 전계발광 디스플레이 패널의 구동 방법.Stopping the supply of the peak-boot currents when the amount of current flowing through each of the scan electrode lines exceeds a reference current amount. 데이터 전극 라인들과 주사 전극 라인들이 소정 간격을 두고 서로 교차되게 형성되어 상기 교차 영역들에서 전계발광 셀들이 형성되는 전계발광 디스플레이 패널에 대하여, 각각의 수평 구동 시간의 시작 시점으로부터 설정 시간 동안에 상기 전계발광 셀들의 기생 캐페시터들이 미리 충전되게 하는 피크-부팅 전류들을 상기 데이터 전극 라인들 각각에 인가하는 전계발광 디스플레이 패널의 구동 장치에 있어서,For an electroluminescent display panel in which data electrode lines and scan electrode lines are formed to cross each other at predetermined intervals so that electroluminescent cells are formed in the crossing areas, the electric field for a set time from the start of each horizontal driving time. A driving device of an electroluminescent display panel which applies peak-boot currents to each of the data electrode lines to cause parasitic capacitors of light emitting cells to be charged in advance. 상기 각각의 주사 전극 라인에 흐르는 전류량을 검출하고, 상기 주사 전극 라인들 각각에 흐르는 전류량이 기준 전류량을 초과하면 상기 피크-부팅 전류들의 공급을 중단하는 전계발광 디스플레이 패널의 구동 장치.And detecting the amount of current flowing through each of the scan electrode lines and stopping the supply of the peak-boot currents when the amount of current flowing through each of the scan electrode lines exceeds a reference current amount. 제2항에 있어서,The method of claim 2, 디스플레이 데이터 신호들 및 스위칭 제어 신호들을 발생시키는 주 제어부;A main control unit for generating display data signals and switching control signals; 상기 데이터 전극 라인들의 신호-입력단들에 연결되고, 상기 주 제어부로부터 입력되는 스위칭 제어 신호들에 따라 디스플레이 데이터 신호들에 상응하는 데이터 전류 신호들을 생성하여 상기 데이터 전극 라인들에 인가하며, 각각의 수평 구동 주기의 초기에서, 상기 스위칭 제어 신호들에 포함되어 있는 제1 피크-부팅 제어 신호 및 별도로 입력되는 제2 피크-부팅 제어 신호에 따른 시간 동안에 상기 피크-부팅 전류들을 상기 데이터 전극 라인들에 인가하는 데이터 구동부;Connected to signal-input terminals of the data electrode lines, and generating data current signals corresponding to display data signals according to switching control signals input from the main controller, and applying the data current signals to the data electrode lines, respectively. At the beginning of a driving period, the peak-boot currents are applied to the data electrode lines during a time period according to a first peak-boot control signal included in the switching control signals and a second peak-boot control signal input separately. A data driver; 상기 주 제어부로부터 입력되는 스위칭 제어 신호들에 따른 주사 구동 신호를 상기 주사 전극 라인들 각각에 순차적으로 인가하는 주사 구동부; 및A scan driver sequentially applying a scan driving signal according to the switching control signals input from the main controller to each of the scan electrode lines; And 상기 주사 구동부와 상기 주사 전극 라인들 사이에 위치하여, 상기 각각의 주사 전극 라인에 흐르는 전류량에 따른 상기 제2 피크-부팅 제어 신호를 발생시키는 피크-부팅 제어부를 포함한 전계발광 디스플레이 패널의 구동 장치.And a peak-boot control unit positioned between the scan driver and the scan electrode lines to generate the second peak-boot control signal according to the amount of current flowing through each scan electrode line. 제3항에 있어서, 상기 데이터 구동부가,The method of claim 3, wherein the data driver, 상기 제어부로부터의 디스플레이 데이터 신호들을 주기적으로 저장하는 래치 회로;A latch circuit for periodically storing display data signals from the controller; 상기 래치 회로로부터의 디스플레이 데이터 신호들 각각을 데이터 전압 신호들로 변환시키는 디지털-아날로그 변환기들; 및Digital-to-analog converters for converting each of the display data signals from the latch circuit into data voltage signals; And 상기 스위칭 제어 신호들에 포함되어 있는 제1 피크-부팅 제어 신호 및 별도로 입력되는 제2 피크-부팅 제어 신호에 따른 시간 동안에 상기 피크-부팅 전류들을 상기 데이터 전극 라인들에 인가하고, 상기 디지털-아날로그 변환기들로부터의 데이터 전압 신호들에 따른 상기 데이터 전류 신호들을 상기 데이터 전극 라인들에 인가하는 출력 회로를 포함한 전계발광 디스플레이 패널의 구동 장치.The peak-boot currents are applied to the data electrode lines during a time period according to a first peak-boot control signal included in the switching control signals and a second peak-boot control signal input separately, and the digital-analog And an output circuit for applying the data current signals according to data voltage signals from converters to the data electrode lines. 제3항에 있어서, 상기 피크-부팅 제어부가,The method of claim 3, wherein the peak-boot control unit, 상기 주사 전극 라인들 각각에 연결된 저항기들,Resistors connected to each of the scan electrode lines, 상기 저항기들 양단에 인가되는 전압을 증폭하는 증폭기들,Amplifiers for amplifying a voltage applied across said resistors, 상기 증폭기들 각각으로부터의 전압을 기준 전압과 비교하여 상기 제2 피크-부팅 제어 신호를 출력하는 비교기를 포함한 전계발광 디스플레이 패널의 구동 장치.And a comparator for outputting the second peak-boot control signal by comparing a voltage from each of the amplifiers with a reference voltage.
KR1020050004459A 2005-01-18 2005-01-18 Method and apparatus of driving electro-luminescence display panel for efficient peak-booting KR100615300B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050004459A KR100615300B1 (en) 2005-01-18 2005-01-18 Method and apparatus of driving electro-luminescence display panel for efficient peak-booting

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050004459A KR100615300B1 (en) 2005-01-18 2005-01-18 Method and apparatus of driving electro-luminescence display panel for efficient peak-booting

Publications (2)

Publication Number Publication Date
KR20060083586A true KR20060083586A (en) 2006-07-21
KR100615300B1 KR100615300B1 (en) 2006-08-25

Family

ID=37173906

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050004459A KR100615300B1 (en) 2005-01-18 2005-01-18 Method and apparatus of driving electro-luminescence display panel for efficient peak-booting

Country Status (1)

Country Link
KR (1) KR100615300B1 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002244612A (en) 2001-02-13 2002-08-30 Tohoku Pioneer Corp Driving device for capacitive light emitting element
JP3773185B2 (en) 2002-03-28 2006-05-10 東北パイオニア株式会社 Driving device and driving method of light emitting display panel
JP3854182B2 (en) 2002-03-28 2006-12-06 東北パイオニア株式会社 Driving method of light emitting display panel and organic EL display device

Also Published As

Publication number Publication date
KR100615300B1 (en) 2006-08-25

Similar Documents

Publication Publication Date Title
US8817007B2 (en) Regulator and organic light emitting diode display using the same
US8988007B2 (en) Drive voltage generation circuit for light emitting diode display device and method for driving the same
WO2016107026A1 (en) Pixel drive circuit and method, and display device
US20150221252A1 (en) Ac drive circuit for oled, drive method and display apparatus
KR101492694B1 (en) Organic Light Emitting Display Device and Driving Method thereof
KR20020057538A (en) Drive Circuit of Active Matrix Formula for Display Device
TWI556212B (en) Oled pixel compensation circuit and oled pixel driving method
KR20060051884A (en) Method of supplying power to scan line driving circuit, and power supply circuit
US20140092075A1 (en) Dc-dc converter control circuit, image display device using the same and driving method thereof
CN108877649B (en) Pixel circuit, driving method thereof and display panel
CN105139807A (en) Pixel driving circuit, display device and driving method thereof
CN110544452A (en) power supply time sequence control circuit and control method, display driving circuit and display device
CN109427298B (en) Display driving method and display device
CN110491340B (en) Micro display pixel device, micro display device and compensation method
EP2531994A1 (en) Display device
KR20200067289A (en) Display device and method of controlling driving voltage of the display device
CN114550656A (en) Drive circuit, drive device, and display device
KR20140117778A (en) Display device and driving method thereof
US7471269B2 (en) Method for driving electroluminescence display panel with selective preliminary charging
KR20120000334A (en) Power supplying apparatus of organic light emitting display
KR100615300B1 (en) Method and apparatus of driving electro-luminescence display panel for efficient peak-booting
KR20020027957A (en) drive circuit for current driving of active matrix formula
US9881580B2 (en) Circuit for common electrode voltage generation
US20070103130A1 (en) DC-DC converter and organic light emitting display using the same
US20070103128A1 (en) DC-DC converter and organic light emitting display using the same

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 14