KR20060081047A - 플라즈마 디스플레이 패널 구동 장치 및 방법 - Google Patents

플라즈마 디스플레이 패널 구동 장치 및 방법 Download PDF

Info

Publication number
KR20060081047A
KR20060081047A KR1020050001361A KR20050001361A KR20060081047A KR 20060081047 A KR20060081047 A KR 20060081047A KR 1020050001361 A KR1020050001361 A KR 1020050001361A KR 20050001361 A KR20050001361 A KR 20050001361A KR 20060081047 A KR20060081047 A KR 20060081047A
Authority
KR
South Korea
Prior art keywords
voltage
voltage value
display panel
plasma display
sustain
Prior art date
Application number
KR1020050001361A
Other languages
English (en)
Inventor
심재원
이건한
박동혁
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050001361A priority Critical patent/KR20060081047A/ko
Publication of KR20060081047A publication Critical patent/KR20060081047A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/02—Constructional features of telephone sets
    • H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
    • H04M1/0206—Portable telephones comprising a plurality of mechanically joined movable body parts, e.g. hinged housings
    • H04M1/0208—Portable telephones comprising a plurality of mechanically joined movable body parts, e.g. hinged housings characterized by the relative motions of the body parts
    • H04M1/0235—Slidable or telescopic telephones, i.e. with a relative translation movement of the body parts; Telephones using a combination of translation and other relative motions of the body parts
    • H04M1/0237—Sliding mechanism with one degree of freedom

Abstract

본 발명은 플라즈마 디스플레이 패널의 구동장치 및 그 구동방법에 관한 것으로, 본 발명에 따른 플라즈마 디스플레이 패널의 구동장치 및 그 구동방법은 리셋 구간동안 서스테인 전극을 리셋 과정에 적극적으로 참여시켜 방전 셀내의 벽전하의 분포를 균일하게 함과 동시에 벽전하의 지나친 소거를 방지함으로써, 이후의 어드레스 방전을 원활하게 발생시켜 종국적으로 플라즈마 디스플레이 패널의 구동마진을 확보하는 한편 플라즈마 디스플레이 패널의 품위를 높이는 플라즈마 디스플레이 패널의 구동장치 및 그 구동방법을 제공한다.
이러한 본 발명의 플라즈마 디스플레이 패널의 구동장치는 발광횟수가 다른 다수개의 서브필드가 리셋 구간, 어드레스 구간, 서스테인 구간으로 나뉘고, 각 구간에서 스캔 전극, 서스테인 전극, 어드레스 전극에 소정의 전압를 인가하여 화상을 표현하는 플라즈마 디스플레이 패널의 구동장치에 있어서, 리셋 구간동안 스캔 전극에 제 1 전압값(Vs)에서 시작하여 제 2 전압값(Vs+Vst)으로 점진적으로 상승한 후 일정 시간 평형을 유지하는 셋업 전압과, 제 2 전압값에서 제 1 전압값으로 수직 하강한 후 제 3 전압값(-Vy)으로 점진적으로 하강하는 셋 다운 전압을 포함하는 리셋 전압을 인가하는 제 1 구동부와, 리셋 구간동안 서스테인 전극에 그라운드(GND)에서 시작하여 제 4 전압값(Vzb)으로 점진적으로 상승하는 셋 다운 제어 전압을 인가하는 제 2 구동부를 포함하는 것을 특징으로 한다.
또한 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 발광횟수가 다 른 다수개의 서브필드가 리셋 구간, 어드레스 구간, 서스테인 구간으로 나뉘고, 각 구간에서 스캔 전극, 서스테인 전극, 어드레스 전극에 소정의 전압를 인가하여 화상을 표현하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 리셋 구간 동안 스캔 전극에 제 1 전압값(Vs)에서 시작하여 제 2 전압값(Vs+Vst)으로 점진적으로 상승한 후 일정 시간 평형을 유지하는 셋업 전압과, 제 2 전압값에서 제 1 전압값으로 수직 하강한 후 제 3 전압값(-Vy)으로 점진적으로 하강하는 셋 다운 전압을 포함하는 리셋 전압을 인가하는 단계와, 서스테인 전극에 그라운드(GND)에서 시작하여 제 4 전압값(Vzb)으로 점진적으로 상승하는 셋 다운 제어 전압을 인가하는 단계를 포함하는 것을 특징으로 한다.

Description

플라즈마 디스플레이 패널 구동 장치 및 방법{Driving Apparatus and Method for Plasma Display Panel}
도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 나타낸 도.
도 2는 종래 플라즈마 디스플레이 패널의 화상 계조를 표현하는 방법을 나타낸 도.
도 3은 종래의 플라즈마 디스플레이 패널의 구동파형을 나타낸 도.
도 4는 본 발명에 따른 플라즈마 디스플레이 패널의 구동장치를 나타낸 도.
도 5a 내지 도 5c는 본 발명의 제 1 실시예에 따른 플라즈마 디스플레이 패널의 구동파형을 나타낸 도.
도 6a 내지 도 6c는 본 발명의 제 2 실시예에 따른 플라즈마 디스플레이 패널의 구동파형을 나타낸 도.
도 7a 내지 도 7c는 본 발명의 제 3 실시예에 따른 플라즈마 디스플레이 패널의 구동파형을 나타낸 도.
본 발명은 플라즈마 디스플레이 패널의 구동장치 및 그 구동방법에 관한 것 으로, 보다 상세하게는 리셋 구간동안 서스테인 전극을 리셋 과정에 적극적으로 참여시켜 방전 셀내의 벽전하를 균일하게 함으로써, 이후의 어드레스 방전을 용이하게 조절할 수 있는 플라즈마 디스플레이 패널의 구동장치 및 그 구동방법에 관한 것이다.
일반적으로 플라즈마 디스플레이 패널은 전면기판과 후면기판 사이에 형성된 격벽 사이의 공간이 하나의 단위 셀을 이루는 것으로, 각 셀 내에는 네온(Ne),헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논을 함유하는 불활성 가스가 충진되어 있다. 고주파 전압에 의해 방전이 될 때, 불활성 가스는 진공자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다. 이와 같은 플라즈마 디스플레이 패널은 얇고 가벼운 구성이 가능하므로 차세대 표시장치로서 각광받고 있다.
도 1은 일반적인 플라즈마 디스플레이 패널의 구조를 도시한 도이다. 도시된 바와 같이, 플라즈마 디스플레이 패널은 화상이 디스플레이 되는 표시면인 전면기판(100) 및 배면을 이루는 후면기판(110)이 일정거리를 사이에 두고 평행하게결합된다.
전면기판(100)은 하나의 방전셀에서 상호 방전시키고 셀의 발광을 유지하기 위한 스캔 전극(101, Y 전극) 및 서스테인 전극(102, Z 전극), 즉 투명한 ITO물질로 형성된 투명 전극(a)과 금속재질로 제작된 버스 전극(b)으로 구비된 스캔 전극(101) 및 서스테인 전극(102)이 쌍을 이뤄 형성된다. 스캔 전극(101) 및 서스테인 전극(102)은 방전 전류를 제한하며 전극 쌍 간을 절연시켜주는 하나 이상의 유전체 층(103)에 의해 덮혀지고, 유전체층(103) 상면에는 방전 조건을 용이하게 하기 위하여 산화마그네슘(MgO)을 증착한 보호층(104)이 형성된다.
후면기판(110)은 복수개의 방전 공간 즉, 방전셀을 형성시키기 위한 스트라이프 타입(또는 웰 타입)의 격벽(111)이 평행을 유지하여 배열된다. 또한, 어드레스 방전을 수행하여 진공자외선을 발생시키는 다수의 어드레스 전극(112, X 전극)이 격벽(111)에 대해 평행하게 배치된다. 후면기판(110)의 상측면에는 어드레스 방전시 화상표시를 위한 가시광선을 방출하는 R, G, B 형광체(113)가 도포된다. 어드레스 전극(112) 및 형광체(113) 사이에는 어드레스 전극(112)을 보호하고형광체(113)에서 방출되는 가시광선을 전면기판(100)으로 반사시키는 백색 유전체(114)가 형성된다.
이와 같은 플라즈마 디스플레이 패널에서 화상의 계조를 구현하는 방법은 다음 도 2와 같다.
도 2는 종래 플라즈마 디스플레이 패널의 화상 계조를 구현하는 방법을 나타낸 도이다. 도시된 바와 같이, 종래 플라즈마 디스플레이 패널의 화상 계조(Gray Level) 표현 방법은 한 프레임을 발광횟수가 다른 여러 서브필드로 나누고,각 서브필드는 다시 모든 셀들을 초기화시키기 위한 리셋기간(RPD), 방전될 셀을선택하기 위한 어드레스기간(APD) 및 방전횟수에 따라 계조를 구현하는 서스테인기간(SPD)으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋기간, 어드레스기간 및서스테인 기간 으로 다시 나누어지게 된다.
각 서브필드의 리셋기간 및 어드레스기간은 각 서브필드마다 동일하다. 방전될 셀을 선택하기 위한 어드레스방전은 어드레스 전극과 스캔 전극인 투명전극 사이의 전압차에 의해 일어난다. 서스테인 기간은각 서브필드에서 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가된다. 이와같이 각 서브필드에서 서스테인 기간이 달라지게 되므로 각 서브필드의 서스테인기간 즉, 서스테인 방전 횟수를 조절하여 화상의 계조를 표현하게 된다. 이러한 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 살펴보면 다음 도 3과같다.
도 3은 종래 플라즈마 디스플레이 패널의 구동 방법에 따른 구동파형을 나타낸 도면이다. 도시된 바와 같이, 플라즈마 디스플레이 패널은 모든 셀들을 초기화시키기 위한 리셋 구간, 방전할 셀을 선택하기 위한 어드레스 구간, 선택된 셀의 방전을 유지시키기 위한 서스테인 구간으로 나뉘어 구동된다.
리셋 구간에 있어서, 셋업 구간에는 모든 스캔 전극들에 상승 램프 파형(Ramp-up)이 동시에 인가된다. 이 상승 램프 파형에 의해 전화면의 방전 셀들 내에는 약한 암방전(Dark Discharge)이 일어난다. 이 셋업 방전에 의해 어드레스 전극과 서스테인 전극상에는 정극성 벽전하가 쌓이게 되며, 스캔 전극 상에는 부극성의 벽전하가 쌓이게 된다.
셋 다운 구간에는 상승 램프파형이 공급된 후, 상승 램프파형의 피크전압보다 낮은 정극성 전압에서 떨어지기 시작하여 그라운드(GND)레벨 전압 이하의 특정 전압레벨까지 떨어지는 하강 램프파형(Ramp-down)이 셀들 내에 미약한 소거방전을 일으킴으로써 스캔 전극에 과도하게 형성된 벽 전하를 충분히 소거시키게 된다.
이 셋 다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다.
어드레스 구간에는 부극성 스캔(Scan) 신호가 스캔 전극들에 순차적으로 인가됨과 동시에 스캔 신호에 동기되어 어드레스 전극에 정극성의 데이터(data) 신호가 인가된다. 이 스캔 신호와 데이터 신호의 전압 차와 리셋 구간에서 생성된 벽 전압이 더해지면서 데이터 신호가 인가되는 방전셀 내에는 어드레스 방전이 발생된다. 어드레스 방전에 의해 선택된 셀들 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 서스테인 전극에는 셋다운 구간과 어드레스 구간 동안에 스캔 전극과의 전압차를 줄여 스캔 전극과의 오방전이 일어나지 않도록 정극성 전압(Vzb)이 공급된다.
서스테인 구간에는 스캔 전극과 서스테인 전극들에 교번적으로 서스테인 신호(Sus)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 신호가 더해지면서 매 서스테인 신호가 인가될 때 마다 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시 방전이 일어나게 된다.
이와 같이 함으로써 하나의 서브 필드에서의 플라즈마 디스플레이 패널의 구동과정이 완성된다.
그런데 플라즈마 디스플레이 패널의 정교한 방전 메카니즘을 고려할 때, 이와 같은 하나의 서브 필드에서의 플라즈마 디스플레이 패널의 구동과정은 여러가지 제반 문제점들을 내포하고 있는데 이하에서는 특히, 리셋 구간중의 셋 다운 구간에서의 문제점을 도 3을 참조하여 살펴본다.
도 3에 도시된 바와 같이, 기본적으로 리셋 구간은 셋업 구간과 셋 다운 구간으로 구분된다.
셋업 구간에서는 모든 스캔 전극들에 상승 램프 파형이 동시에 인가된다. 이 상승 램프 파형에 의해 전화면의 방전 셀들 내에는 약한 암방전(Dark Discharge)이 일어난다. 이 셋업 방전에 의해 어드레스 전극과 서스테인 전극상에는 정극성 벽전하가 쌓이게 되며, 스캔 전극 상에는 다량의 부극성의 벽전하가 쌓이게 된다.
셋 다운 구간에는 상승 램프 전압이 공급된 후, 상승 램프 전압의 피크 전압보다 낮은 정극성 전압(Vs)에서 떨어지기 시작하여 그라운드(GND) 레벨 전압 이하의 특정 전압 레벨(-Vy)까지 떨어지는 하강 램프 전압이 셀들 내에 미약한 소거방전을 일으킴으로써 스캔 전극에 과도하게 형성된 부극성의 벽전하를 충분히 소거시키게 된다.
이 셋 다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다.
그런데 셋 다운 구간에서 인가되는 하강 램프 전압의 하한치로 -120 V 내외의 부극성 전압을 인가하는 것이 일반적이다.
이와 같이 셋 다운 구간에서 인가되는 하강 램프 전압의 절대값이 지나치게 클 경우 스캔 전극상의 부극성 전하를 적정량 이상으로 소거하여 이후의 어드레스 방전에 차질을 가져온다.
즉, 어드레스 방전은 리셋 구간에서 형성된 벽전하에 의한 벽전압과, 어드레스 구간동안 어드레스 전극에 인가되는 정극성의 데이타 펄스 전압과 스캔 전극에 인가되는 부극성의 스캔 펄스 전압의 전위차에 의한 전압이 더해지면서 발생하는데, 셋 다운 구간동안 스캔 전극에 쌓여 있는 부극성 전하들을 지나치게 소거할 경우 벽전압을 적절히 활용할 수 없어 어드레스 방전을 원활하게 발생시킬 수 없는 문제가 발생한다.
이러한 문제로 인한 어드레스 방전의 불안정성은 이 후의 플라즈마 디스플레이 패널의 전체 구동과정에 악영향을 미침으로써, 종국적으로 플라즈마 디스플레이 패널의 구동마진을 저하시키는 한편 플라즈마 디스플레이 패널의 품위를 손상시키는 주요한 요인으로 작용한다.
이러한 문제점을 해결하기 위한 본 발명은 리셋 구간동안 서스테인 전극을 리셋 과정에 적극적으로 참여시켜 방전 셀내의 벽전하의 분포를 균일하게 함과 동시에 벽전하의 지나친 소거를 방지함으로써, 이후의 어드레스 방전을 원활하게 발생시켜 종국적으로 플라즈마 디스플레이 패널의 구동마진을 확보하는 한편 플라즈마 디스플레이 패널의 품위를 높이는 플라즈마 디스플레이 패널의 구동장치 및 그 구동방법을 제공하는 것을 목적으로 한다.
이와 같은 목적을 달성하기 위한 본 발명의 플라즈마 디스플레이 패널의 구동장치는 발광횟수가 다른 다수개의 서브필드가 리셋 구간, 어드레스 구간, 서스테 인 구간으로 나뉘고, 각 구간에서 스캔 전극, 서스테인 전극, 어드레스 전극에 소정의 전압를 인가하여 화상을 표현하는 플라즈마 디스플레이 패널의 구동장치에 있어서, 리셋 구간동안 스캔 전극에 제 1 전압값(Vs)에서 시작하여 제 2 전압값(Vs+Vst)으로 점진적으로 상승한 후 일정 시간 평형을 유지하는 셋업 전압과, 제 2 전압값에서 제 1 전압값으로 수직 하강한 후 제 3 전압값(-Vy)으로 점진적으로 하강하는 셋 다운 전압을 포함하는 리셋 전압을 인가하는 제 1 구동부와, 리셋 구간동안 서스테인 전극에 그라운드(GND)에서 시작하여 제 4 전압값(Vzb)으로 점진적으로 상승하는 셋 다운 제어 전압을 인가하는 제 2 구동부를 포함하는 것을 특징으로 한다.
셋 다운 제어 전압은 램프 펄스 전압 또는 정현파 펄스 전압 또는 지수 펄스 전압중 어느 하나인 것을 특징으로 한다.
제 2 전압값과 제 1 전압값의 차이가 250 V 이상일 경우, 셋 다운 제어 전압은 셋 다운 전압에 앞서 인가되는 것을 특징으로 한다.
제 2 전압값과 제 1 전압값의 차이가 250 V 이하일 경우, 셋 다운 제어 전압은 셋 다운 전압보다 늦게 인가되는 것을 특징으로 한다.
또한 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 발광횟수가 다른 다수개의 서브필드가 리셋 구간, 어드레스 구간, 서스테인 구간으로 나뉘고, 각 구간에서 스캔 전극, 서스테인 전극, 어드레스 전극에 소정의 전압를 인가하여 화상을 표현하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 리셋 구간 동안 스캔 전극에 제 1 전압값(Vs)에서 시작하여 제 2 전압값(Vs+Vst)으로 점진적으로 상 승한 후 일정 시간 평형을 유지하는 셋업 전압과, 제 2 전압값에서 제 1 전압값으로 수직 하강한 후 제 3 전압값(-Vy)으로 점진적으로 하강하는 셋 다운 전압을 포함하는 리셋 전압을 인가하는 단계와, 서스테인 전극에 그라운드(GND)에서 시작하여 제 4 전압값(Vzb)으로 점진적으로 상승하는 셋 다운 제어 전압을 인가하는 단계를 포함하는 것을 특징으로 한다.
셋 다운 제어 전압은 램프 펄스 전압 또는 정현파 펄스 전압 또는 지수 펄스 전압중 어느 하나인 것을 특징으로 한다.
제 2 전압값과 제 1 전압값의 차이가 250 V 이상일 경우, 셋 다운 제어 전압은 셋 다운 전압에 앞서 인가되는 것을 특징으로 한다.
제 2 전압값과 제 1 전압값의 차이가 250 V 이하일 경우, 셋 다운 제어 전압은 셋 다운 전압보다 늦게 인가되는 것을 특징으로 한다.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 4는 본 발명에 따른 플라즈마 디스플레이 패널의 구동장치를 나타낸 도이다.
도 4에 도시된 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동 장치는 플라즈마 디스플레이 패널의 어드레스 전극들(X1 내지 Xm)에 데이터를 공급하는 데이터 구동부(42)와, 스캔 전극들(Y1 내지 Yn)을 구동하는 스캔 구동부(43)와, 공통 전극인 서스테인 전극(Z)을 구동하는 서스테인 구동부(44)와, 각 구동부(42,43,44)를 제어하는 타이밍 콘트롤러(41)와, 각 구동부(42,43,44)에 구동 전압 을 공급하는 구동 전압 발생부(45)를 포함한다.
데이터 구동부(42)는 도시하지 않은 역감마 보정회로, 오차확산회로 등에 의해 역감마 보정 및 오차확산 된 후, 서브 필드 맵핑 회로에 의해 미리 설정된 서브 필드 패턴에 맵핑된 데이터가 공급된다. 이 데이터 구동부(42)는 타이밍 콘트롤러(41)의 제어 하에 데이터를 샘플링하고 래치한 다음, 그 데이터를 어드레스 전극들(X1 내지 Xm)에 공급한다.
스캔 구동부(43)는 타이밍 콘트롤러(41)의 제어 하에 리셋 구간동안 전화면을 초기화하기 위해 스캔 전극들(Y1 내지 Yn)에 제 1 전압값(Vs)에서 시작하여 제 2 전압값(Vs+Vst)으로 점진적으로 상승한 후 일정 시간 평형을 유지하는 셋업 전압과, 제 2 전압값(Vs+Vst)에서 제 1 전압값(Vs)으로 수직 하강한 후 제 3 전압값(-Vy)으로 점진적으로 하강하는 셋 다운 전압을 포함하는 리셋 전압을 인가하는 제 1 구동부(43a)를 포함한다. 또한 제 1 구동부(43a)에 의해 리셋 전압이 스캔 전극들(Y1 내지 Yn)에 연속적으로 공급된 후, 스캔 라인을 선택하기 위하여 어드레스 구간동안 부극성의 스캔 펄스 전압을 스캔 전극들(Y1 내지 Yn)에 순차적으로 공급한다. 또한, 스캔 구동부(43)는 서스테인 구간동안 어드레스 구간에서 선택된 셀에서 서스테인 방전이 일어날 수 있게 하는 서스테인 펄스 전압을 스캔 전극들(Y1 내지 Yn)에 공급한다.
다음으로 본 발명에 따른 플라즈마 디스플레이 패널의 구동장치의 주요한 일 부분을 구성하는 서스테인 구동부(44)는 타이밍 콘트롤러(41)의 제어 하에 리셋 구간동안 서스테인 전극들(Z1 내지 Zn)에 그라운드(GND)에서 시작하여 제 4 전압값 (Vzb)으로 점진적으로 상승하는 셋 다운 제어 전압을 인가하는 제 2 구동부(44a)를 포함한다. 또한, 서스테인 구동부(44)는 서스테인 구간동안 스캔 구동부(43)와 교대로 동작하여 서스테인 펄스 전압을 서스테인 전극에 공급한다.
타이밍 콘트롤러(41)는 수직/수평 동기신호를 입력받고 각 구동부에 필요한 타이밍 제어신호(CTRX,CTRY,CTRZ)를 발생하고 그 타이밍 제어신호(CTRX,CTRY,CTRZ)를 해당 구동부(42,43,44)에 공급함으로써 각 구동부(42,43,44)를 제어한다. 데이터 구동부(42)에 인가되는 타이밍 제어신호(CTRX)에는 데이터를 샘플링하기 위한 샘플링 클럭, 래치 제어신호, 에너지 회수회로와 구동 스위치소자의 온/오프 타임을 제어하기 위한 스위치 제어신호등이 포함된다. 스캔 구동부(43)에 인가되는 타이밍 제어신호(CTRY)에는 스캔 구동부(43) 내의 에너지 회수회로와 구동 스위치소자의 온/오프 타임을 제어하기 위한 스위치 제어신호가 포함된다. 서스테인 구동부(44)에 인가되는 타이밍 제어신호(CTRZ)에는 서스테인 구동부(44) 내의 에너지 회수회로와 구동 스위치소자의 온/오프 타임을 제어하기 위한 스위치 제어신호가 포함된다.
구동전압 발생부(45)는 상승 램프 파형의 전압으로 설정되는 셋업 전압(Vsetup), 어드레스 구간 동안 스캔 전극에 공급되는 스캔 기준 전압(Vsc), 서스테인 펄스의 서스테인 전압(Vs), 데이터 전압(Va)등 각 구동부(42,43,44)에서 필요로 하는 각종 구동 전압을 발생한다.
이하에서는 도 5a 내지 도 7c를 참조하여 본 발명에 따른 플라즈마 디스플레이 패널 구동장치의 작동원리를 상세히 설명한다.
도 5a 내지 도 5c는 본 발명의 제 1 실시예에 따른 플라즈마 디스플레이 패널 구동장치의 구동파형을 나타낸 도이다.
도 5a에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 플라즈마 디스플레이 패널의 구동장치에 있어서, 플라즈마 디스플레이 패널은 모든 셀들을 초기화시키기 위한 리셋 구간, 방전할 셀을 선택하기 위한 어드레스 구간, 선택된 셀의 방전을 유지시키기 위한 서스테인 구간으로 나뉘어 구동된다.
먼저 리셋 구간의 셋업 구간 동안 모든 스캔 전극들에 제 1 전압값(Vs)에서 시작하여 제 2 전압값(Vs+Vst)으로 점진적으로 상승한 후 일정 시간 평형을 유지하는 셋업 전압을 동시에 인가한다. 이 셋업 전압에 의해 전화면의 방전 셀들 내에는 약한 암방전(Dark Discharge)이 일어난다. 이 셋업 방전에 의해 어드레스 전극과 서스테인 전극상에는 정극성 벽전하가 쌓이게 되며, 스캔 전극 상에는 다량의 부극성의 벽전하가 쌓이게 된다.
이어서 셋 다운 구간 동안 모든 스캔 전극들에 제 2 전압값(Vs+Vst)에서 제 1 전압값(Vs)으로 수직 하강한 후 제 3 전압값(-Vy)으로 점진적으로 하강하는 셋 다운 전압을 동시에 인가한다. 그런데 이와 같은 셋 다운 전압의 하한치(-Vy)로써 일반적으로 -120 V 내외의 고전압을 사용하고 있는데 이와 같은 고전압을 인가하는 경우에는 셋업 전압에 의해 스캔 전극상에 형성되어 있던 부극성 전하들이 적정 수준 이하로 소거될 우려가 있다.
그리하여 이때, 모든 서스테인 전극들에 그라운드(GND)에서 시작하여 제 4 전압값(Vzb)으로 점진적으로 상승하는 셋 다운 제어 전압을 인가한다.
이러한 서스테인 전극에 인가되는 셋 다운 제어 전압과 스캔 전극에 인가되는 셋 다운 전압에 의해 전화면의 방전 셀들 내에는 다시 약한 암방전(Dark Discharge)이 일어난다. 이 셋 다운 방전에 의해 스캔 전극상에 쌓여있던 과도한 양의 부극성 전하가 적정한 수준으로 소거된다. 즉, 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류하게 되는 것이다.
다음으로, 어드레스 구간에서 어드레스 전극에 정극성의 데이타 펄스 전압, 스캔 전극에 부극성의 스캔 펄스 전압이 동기되어 인가되면, 어드레스 전극과 스캔 전극간의 전압차와, 리셋 구간동안 형성된 벽전하에 의한 어드레스 전극과 스캔 전극간의 벽전압이 더해지면서 어드레스 방전이 발생한다.
다음으로, 서스테인 구간에는 스캔 전극과 서스테인 전극들에 교번적으로 서스테인 신호(Sus)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 신호가 더해지면서 매 서스테인 신호가 인가될 때 마다 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시 방전이 일어나게 된다.
이와 같이 함으로써 하나의 서브 필드에서의 본 발명의 제 1 실시예에 따른 플라즈마 디스플레이 패널의 구동과정이 완성된다.
이와 같은 본 발명의 제 1 실시예에 따른 플라즈마 디스플레이 패널의 구동장치에 있어서, 셋 다운 제어 전압은 램프 펄스 전압 또는 정현파 펄스 전압 또는 지수 펄스 전압중 어느 하나로 하는 것이 바람직하다. 이상에서는 도 5a에 도시된 바와 같이, 셋 다운 제어 전압으로 램프 펄스 전압을 채택하여 구성한 본 발명의 플라즈마 디스플레이 패널 구동장치의 작동원리만을 설명하였으나, 이러한 작동원 리는 비단 램프 펄스 전압에 한정되지 않으며 도 5b, 도 5c에 도시된 정현파 펄스 전압 또는 지수 펄스 전압을 채택하여 구성한 본 발명의 플라즈마 디스플레이 패널 구동장치에도 통용되는 것이다.
이상에서 상세히 설명한 바와 같이, 본 발명의 제 1 실시예에 따른 플라즈마 디스플레이 패널 구동장치는 리셋 구간동안 서스테인 전극을 리셋 과정에 적극적으로 참여시켜 방전 셀내의 벽전하의 분포를 균일하게 함과 동시에 벽전하의 지나친 소거를 방지함으로써, 이후의 어드레스 방전을 원활하게 발생시켜 종국적으로 플라즈마 디스플레이 패널의 구동마진을 확보하는 한편 플라즈마 디스플레이 패널의 품위를 높이는 플라즈마 디스플레이 패널의 구동장치를 제공한다.
도 6a 내지 도 6c은 본 발명의 제 2 실시예에 따른 플라즈마 디스플레이 패널 구동장치의 구동파형을 나타낸 도이다.
도 6a에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 플라즈마 디스플레이 패널의 구동장치에 있어서, 플라즈마 디스플레이 패널은 모든 셀들을 초기화시키기 위한 리셋 구간, 방전할 셀을 선택하기 위한 어드레스 구간, 선택된 셀의 방전을 유지시키기 위한 서스테인 구간으로 나뉘어 구동된다.
먼저 리셋 구간의 셋업 구간 동안 모든 스캔 전극들에 제 1 전압값(Vs)에서 시작하여 제 2 전압값(Vs+Vst)으로 점진적으로 상승한 후 일정 시간 평형을 유지하는 셋업 전압을 동시에 인가한다. 이때, 제 2 전압값(Vs+Vst)과 제 1 전압값(Vs)의 차이는 250 V 이상으로서, 제 1 실시예에 비해 상대적으로 높은 셋업 전압을 유지하게 된다.
이 셋업 전압에 의해 전화면의 방전 셀들 내에는 제 1 실시예에 비해 상대적으로 강한 암방전(Dark Discharge)이 일어난다. 이 셋업 방전에 의해 어드레스 전극과 서스테인 전극상에는 정극성 벽전하가 쌓이게 되며, 스캔 전극 상에는 제 1 실시예에 비해 상대적으로 많은 양의 부극성의 벽전하가 쌓이게 된다.
이어서 셋 다운 구간 동안 모든 스캔 전극들에 제 2 전압값(Vs+Vst)에서 제 1 전압값(Vs)으로 수직 하강한 후 제 3 전압값(-Vy)으로 점진적으로 하강하는 셋 다운 전압을 동시에 인가한다. 그런데 이와 같은 셋 다운 전압의 하한치(-Vy)로써 일반적으로 -120 V 내외의 고전압을 사용하고 있는데 이와 같은 고전압을 인가하는 경우에는 셋업 전압에 의해 스캔 전극상에 형성되어 있던 부극성 전하들이 적정 수준 이하로 소거될 우려가 있다.
그리하여 이때, 모든 서스테인 전극들에 그라운드(GND)에서 시작하여 제 4 전압값(Vzb)으로 점진적으로 상승하는 셋 다운 제어 전압을 인가하는데, 앞서 살펴본 바와 같이 상대적으로 높은 셋업 전압이 인가된 점을 고려하여 셋 다운 구간이 시작되기 전 즉, 셋 다운 전압이 인가되기 전에 모든 서스테인 전극들에 그라운드(GND)에서 시작하여 제 4 전압값(Vzb)으로 점진적으로 상승하는 셋 다운 제어 전압을 인가한다. 이와 같이 함으로써, 셋업 구간동안 스캔 전극 상에 제 1 실시예에 비해 상대적으로 많이 형성된 부극성의 벽전하를 적정한 수준으로 소거한다.
즉, 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류하게 되는 것이다.
다음으로, 어드레스 구간에서 어드레스 전극에 정극성의 데이타 펄스 전압, 스캔 전극에 부극성의 스캔 펄스 전압이 동기되어 인가되면, 어드레스 전극과 스캔 전극간의 전압차와, 리셋 구간동안 형성된 벽전하에 의한 어드레스 전극과 스캔 전극간의 벽전압이 더해지면서 어드레스 방전이 발생한다.
다음으로, 서스테인 구간에는 스캔 전극과 서스테인 전극들에 교번적으로 서스테인 신호(Sus)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 신호가 더해지면서 매 서스테인 신호가 인가될 때 마다 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시 방전이 일어나게 된다.
이와 같이 함으로써 하나의 서브 필드에서의 본 발명의 제 2 실시예에 따른 플라즈마 디스플레이 패널 구동장치의 구동과정이 완성된다.
이와 같은 본 발명의 제 2 실시예에 따른 플라즈마 디스플레이 패널의 구동장치에 있어서, 셋 다운 제어 전압은 램프 펄스 전압 또는 정현파 펄스 전압 또는 지수 펄스 전압중 어느 하나로 하는 것이 바람직하다. 이상에서는 도 6a에 도시된 바와 같이, 셋 다운 제어 전압으로 램프 펄스 전압을 채택하여 구성한 본 발명의 플라즈마 디스플레이 패널 구동장치의 작동원리만을 설명하였으나, 이러한 작동원리는 비단 램프 펄스 전압에 한정되지 않으며 도 6b, 도 6c에 도시된 정현파 펄스 전압 또는 지수 펄스 전압을 채택하여 구성한 본 발명의 플라즈마 디스플레이 패널 구동장치에도 통용되는 것이다.
이상에서 상세히 설명한 바와 같이, 본 발명의 제 2 실시예에 따른 플라즈마 디스플레이 패널 구동장치는 리셋 구간동안 서스테인 전극을 리셋 과정에 적극적으로 참여시켜 방전 셀내의 벽전하의 분포를 균일하게 함과 동시에 벽전하의 지나친 소거를 방지함으로써, 이후의 어드레스 방전을 원활하게 발생시켜 종국적으로 플라즈마 디스플레이 패널의 구동마진을 확보하는 한편 플라즈마 디스플레이 패널의 품위를 높이는 플라즈마 디스플레이 패널의 구동장치를 제공한다.
도 7a 내지 도 7c은 본 발명의 제 3 실시예에 따른 플라즈마 디스플레이 패널 구동장치의 구동파형을 나타낸 도이다.
도 7a에 도시된 바와 같이, 본 발명의 제 3 실시예에 따른 플라즈마 디스플레이 패널의 구동장치에 있어서, 플라즈마 디스플레이 패널은 모든 셀들을 초기화시키기 위한 리셋 구간, 방전할 셀을 선택하기 위한 어드레스 구간, 선택된 셀의 방전을 유지시키기 위한 서스테인 구간으로 나뉘어 구동된다.
먼저 리셋 구간의 셋업 구간 동안 모든 스캔 전극들에 제 1 전압값(Vs)에서 시작하여 제 2 전압값(Vs+Vst)으로 점진적으로 상승한 후 일정 시간 평형을 유지하는 셋업 전압을 동시에 인가한다. 이때, 제 2 전압값(Vs+Vst)과 제 1 전압값(Vs)의 차이는 250 V 미만으로서, 제 1 실시예에 비해 상대적으로 낮은 셋업 전압을 유지하게 된다.
이 셋업 전압에 의해 전화면의 방전 셀들 내에는 제 1 실시예에 비해 상대적으로 약한 암방전(Dark Discharge)이 일어난다. 이 셋업 방전에 의해 어드레스 전극과 서스테인 전극상에는 정극성 벽전하가 쌓이게 되며, 스캔 전극 상에는 제 1 실시예에 비해 상대적으로 적은 양의 부극성의 벽전하가 쌓이게 된다.
이어서 셋 다운 구간 동안 모든 스캔 전극들에 제 2 전압값(Vs+Vst)에서 제 1 전압값(Vs)으로 수직 하강한 후 제 3 전압값(-Vy)으로 점진적으로 하강하는 셋 다운 전압을 동시에 인가한다. 그런데 이와 같은 셋 다운 전압의 하한치(-Vy)로써 일반적으로 -120 V 내외의 고전압을 사용하고 있는데 이와 같은 고전압을 인가하는 경우에는 셋업 전압에 의해 스캔 전극상에 형성되어 있던 부극성 전하들이 적정 수준 이하로 소거될 우려가 있다.
그리하여 이때, 모든 서스테인 전극들에 그라운드(GND)에서 시작하여 제 4 전압값(Vzb)으로 점진적으로 상승하는 셋 다운 제어 전압을 인가하는데, 앞서 살펴본 바와 같이 상대적으로 낮은 셋업 전압이 인가된 점을 고려하여 셋 다운 구간이 시작된 후 즉, 셋 다운 전압이 인가된 후에 모든 서스테인 전극들에 그라운드(GND)에서 시작하여 제 4 전압값(Vzb)으로 점진적으로 상승하는 셋 다운 제어 전압을 인가한다. 이와 같이 함으로써, 셋업 구간동안 스캔 전극 상에 제 1 실시예에 비해 상대적으로 적게 형성된 부극성의 벽전하를 적정한 수준으로 소거한다.
즉, 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류하게 되는 것이다.
다음으로, 어드레스 구간에서 어드레스 전극에 정극성의 데이타 펄스 전압, 스캔 전극에 부극성의 스캔 펄스 전압이 동기되어 인가되면, 어드레스 전극과 스캔 전극간의 전압차와, 리셋 구간동안 형성된 벽전하에 의한 어드레스 전극과 스캔 전극간의 벽전압이 더해지면서 어드레스 방전이 발생한다.
다음으로, 서스테인 구간에는 스캔 전극과 서스테인 전극들에 교번적으로 서스테인 신호(Sus)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 신호가 더해지면서 매 서스테인 신호가 인가될 때 마다 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시 방전이 일어나게 된다.
이와 같이 함으로써 하나의 서브 필드에서의 본 발명의 제 3 실시예에 따른 플라즈마 디스플레이 패널 구동장치의 구동과정이 완성된다.
이와 같은 본 발명의 제 3 실시예에 따른 플라즈마 디스플레이 패널의 구동장치에 있어서, 셋 다운 제어 전압은 램프 펄스 전압 또는 정현파 펄스 전압 또는 지수 펄스 전압중 어느 하나로 하는 것이 바람직하다. 이상에서는 도 7a에 도시된 바와 같이, 셋 다운 제어 전압으로 램프 펄스 전압을 채택하여 구성한 본 발명의 플라즈마 디스플레이 패널 구동장치의 작동원리만을 설명하였으나, 이러한 작동원리는 비단 램프 펄스 전압에 한정되지 않으며 도 7b, 도 7c에 도시된 정현파 펄스 전압 또는 지수 펄스 전압을 채택하여 구성한 본 발명의 플라즈마 디스플레이 패널 구동장치에도 통용되는 것이다.
이상에서 상세히 설명한 바와 같이, 본 발명의 제 3 실시예에 따른 플라즈마 디스플레이 패널 구동장치는 리셋 구간동안 서스테인 전극을 리셋 과정에 적극적으로 참여시켜 방전 셀내의 벽전하의 분포를 균일하게 함과 동시에 벽전하의 지나친 소거를 방지함으로써, 이후의 어드레스 방전을 원활하게 발생시켜 종국적으로 플라즈마 디스플레이 패널의 구동마진을 확보하는 한편 플라즈마 디스플레이 패널의 품위를 높이는 플라즈마 디스플레이 패널의 구동장치를 제공한다.
이하에서는 도 5a 내지 도 7c를 참조하여 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법을 상세히 설명한다.
도 5a 내지 도 5c는 본 발명의 제 1 실시예에 따른 플라즈마 디스플레이 패 널 구동방법의 구동파형을 나타낸 도이다.
도 5a에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 플라즈마 디스플레이 패널의 구동방법에 있어서, 플라즈마 디스플레이 패널은 모든 셀들을 초기화시키기 위한 리셋 구간, 방전할 셀을 선택하기 위한 어드레스 구간, 선택된 셀의 방전을 유지시키기 위한 서스테인 구간으로 나뉘어 구동된다.
먼저 리셋 구간의 셋업 구간 동안 모든 스캔 전극들에 제 1 전압값(Vs)에서 시작하여 제 2 전압값(Vs+Vst)으로 점진적으로 상승한 후 일정 시간 평형을 유지하는 셋업 전압을 동시에 인가한다. 이 셋업 전압에 의해 전화면의 방전 셀들 내에는 약한 암방전(Dark Discharge)이 일어난다. 이 셋업 방전에 의해 어드레스 전극과 서스테인 전극상에는 정극성 벽전하가 쌓이게 되며, 스캔 전극 상에는 다량의 부극성의 벽전하가 쌓이게 된다.
이어서 셋 다운 구간 동안 모든 스캔 전극들에 제 2 전압값(Vs+Vst)에서 제 1 전압값(Vs)으로 수직 하강한 후 제 3 전압값(-Vy)으로 점진적으로 하강하는 셋 다운 전압을 동시에 인가한다. 그런데 이와 같은 셋 다운 전압의 하한치(-Vy)로써 일반적으로 -120 V 내외의 고전압을 사용하고 있는데 이와 같은 고전압을 인가하는 경우에는 셋업 전압에 의해 스캔 전극상에 형성되어 있던 부극성 전하들이 적정 수준 이하로 소거될 우려가 있다.
그리하여 이때, 모든 서스테인 전극들에 그라운드(GND)에서 시작하여 제 4 전압값(Vzb)으로 점진적으로 상승하는 셋 다운 제어 전압을 인가한다.
이러한 서스테인 전극에 인가되는 셋 다운 제어 전압과 스캔 전극에 인가되 는 셋 다운 전압에 의해 전화면의 방전 셀들 내에는 다시 약한 암방전(Dark Discharge)이 일어난다. 이 셋 다운 방전에 의해 스캔 전극상에 쌓여있던 과도한 양의 부극성 전하가 적정한 수준으로 소거된다. 즉, 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류하게 되는 것이다.
다음으로, 어드레스 구간에서 어드레스 전극에 정극성의 데이타 펄스 전압, 스캔 전극에 부극성의 스캔 펄스 전압이 동기되어 인가되면, 어드레스 전극과 스캔 전극간의 전압차와, 리셋 구간동안 형성된 벽전하에 의한 어드레스 전극과 스캔 전극간의 벽전압이 더해지면서 어드레스 방전이 발생한다.
다음으로, 서스테인 구간에는 스캔 전극과 서스테인 전극들에 교번적으로 서스테인 신호(Sus)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 신호가 더해지면서 매 서스테인 신호가 인가될 때 마다 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시 방전이 일어나게 된다.
이와 같이 함으로써 하나의 서브 필드에서의 본 발명의 제 1 실시예에 따른 플라즈마 디스플레이 패널의 구동과정이 완성된다.
이와 같은 본 발명의 제 1 실시예에 따른 플라즈마 디스플레이 패널의 구동방법에 있어서, 셋 다운 제어 전압은 램프 펄스 전압 또는 정현파 펄스 전압 또는 지수 펄스 전압중 어느 하나로 하는 것이 바람직하다. 이상에서는 도 5a에 도시된 바와 같이, 셋 다운 제어 전압으로 램프 펄스 전압을 채택하여 구성한 본 발명의 플라즈마 디스플레이 패널 구동방법의 작동원리만을 설명하였으나, 이러한 작동원리는 비단 램프 펄스 전압에 한정되지 않으며 도 5b, 도 5c에 도시된 정현파 펄스 전압 또는 지수 펄스 전압을 채택하여 구성한 본 발명의 플라즈마 디스플레이 패널 구동방법에도 통용되는 것이다.
이상에서 상세히 설명한 바와 같이, 본 발명의 제 1 실시예에 따른 플라즈마 디스플레이 패널 구동방법은 리셋 구간동안 서스테인 전극을 리셋 과정에 적극적으로 참여시켜 방전 셀내의 벽전하의 분포를 균일하게 함과 동시에 벽전하의 지나친 소거를 방지함으로써, 이후의 어드레스 방전을 원활하게 발생시켜 종국적으로 플라즈마 디스플레이 패널의 구동마진을 확보하는 한편 플라즈마 디스플레이 패널의 품위를 높이는 플라즈마 디스플레이 패널의 구동방법을 제공한다.
도 6a 내지 도 6c은 본 발명의 제 2 실시예에 따른 플라즈마 디스플레이 패널 구동방법의 구동파형을 나타낸 도이다.
도 6a에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 플라즈마 디스플레이 패널의 구동방법에 있어서, 플라즈마 디스플레이 패널은 모든 셀들을 초기화시키기 위한 리셋 구간, 방전할 셀을 선택하기 위한 어드레스 구간, 선택된 셀의 방전을 유지시키기 위한 서스테인 구간으로 나뉘어 구동된다.
먼저 리셋 구간의 셋업 구간 동안 모든 스캔 전극들에 제 1 전압값(Vs)에서 시작하여 제 2 전압값(Vs+Vst)으로 점진적으로 상승한 후 일정 시간 평형을 유지하는 셋업 전압을 동시에 인가한다. 이때, 제 2 전압값(Vs+Vst)과 제 1 전압값(Vs)의 차이는 250 V 이상으로서, 제 1 실시예에 비해 상대적으로 높은 셋업 전압을 유지하게 된다.
이 셋업 전압에 의해 전화면의 방전 셀들 내에는 제 1 실시예에 비해 상대적 으로 강한 암방전(Dark Discharge)이 일어난다. 이 셋업 방전에 의해 어드레스 전극과 서스테인 전극상에는 정극성 벽전하가 쌓이게 되며, 스캔 전극 상에는 제 1 실시예에 비해 상대적으로 많은 양의 부극성의 벽전하가 쌓이게 된다.
이어서 셋 다운 구간 동안 모든 스캔 전극들에 제 2 전압값(Vs+Vst)에서 제 1 전압값(Vs)으로 수직 하강한 후 제 3 전압값(-Vy)으로 점진적으로 하강하는 셋 다운 전압을 동시에 인가한다. 그런데 이와 같은 셋 다운 전압의 하한치(-Vy)로써 일반적으로 -120 V 내외의 고전압을 사용하고 있는데 이와 같은 고전압을 인가하는 경우에는 셋업 전압에 의해 스캔 전극상에 형성되어 있던 부극성 전하들이 적정 수준 이하로 소거될 우려가 있다.
그리하여 이때, 모든 서스테인 전극들에 그라운드(GND)에서 시작하여 제 4 전압값(Vzb)으로 점진적으로 상승하는 셋 다운 제어 전압을 인가하는데, 앞서 살펴본 바와 같이 상대적으로 높은 셋업 전압이 인가된 점을 고려하여 셋 다운 구간이 시작되기 전 즉, 셋 다운 전압이 인가되기 전에 모든 서스테인 전극들에 그라운드(GND)에서 시작하여 제 4 전압값(Vzb)으로 점진적으로 상승하는 셋 다운 제어 전압을 인가한다. 이와 같이 함으로써, 셋업 구간동안 스캔 전극 상에 제 1 실시예에 비해 상대적으로 많이 형성된 부극성의 벽전하를 적정한 수준으로 소거한다.
즉, 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류하게 되는 것이다.
다음으로, 어드레스 구간에서 어드레스 전극에 정극성의 데이타 펄스 전압, 스캔 전극에 부극성의 스캔 펄스 전압이 동기되어 인가되면, 어드레스 전극과 스캔 전극간의 전압차와, 리셋 구간동안 형성된 벽전하에 의한 어드레스 전극과 스캔 전극간의 벽전압이 더해지면서 어드레스 방전이 발생한다.
다음으로, 서스테인 구간에는 스캔 전극과 서스테인 전극들에 교번적으로 서스테인 신호(Sus)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 신호가 더해지면서 매 서스테인 신호가 인가될 때 마다 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시 방전이 일어나게 된다.
이와 같이 함으로써 하나의 서브 필드에서의 본 발명의 제 2 실시예에 따른 플라즈마 디스플레이 패널 구동방법의 구동과정이 완성된다.
이와 같은 본 발명의 제 2 실시예에 따른 플라즈마 디스플레이 패널의 구동방법에 있어서, 셋 다운 제어 전압은 램프 펄스 전압 또는 정현파 펄스 전압 또는 지수 펄스 전압중 어느 하나로 하는 것이 바람직하다. 이상에서는 도 6a에 도시된 바와 같이, 셋 다운 제어 전압으로 램프 펄스 전압을 채택하여 구성한 본 발명의 플라즈마 디스플레이 패널 구동방법의 작동원리만을 설명하였으나, 이러한 작동원리는 비단 램프 펄스 전압에 한정되지 않으며 도 6b, 도 6c에 도시된 정현파 펄스 전압 또는 지수 펄스 전압을 채택하여 구성한 본 발명의 플라즈마 디스플레이 패널 구동방법에도 통용되는 것이다.
이상에서 상세히 설명한 바와 같이, 본 발명의 제 2 실시예에 따른 플라즈마 디스플레이 패널 구동방법은 리셋 구간동안 서스테인 전극을 리셋 과정에 적극적으로 참여시켜 방전 셀내의 벽전하의 분포를 균일하게 함과 동시에 벽전하의 지나친 소거를 방지함으로써, 이후의 어드레스 방전을 원활하게 발생시켜 종국적으로 플라 즈마 디스플레이 패널의 구동마진을 확보하는 한편 플라즈마 디스플레이 패널의 품위를 높이는 플라즈마 디스플레이 패널의 구동방법을 제공한다.
도 7a 내지 도 7c은 본 발명의 제 3 실시예에 따른 플라즈마 디스플레이 패널 구동방법의 구동파형을 나타낸 도이다.
도 7a에 도시된 바와 같이, 본 발명의 제 3 실시예에 따른 플라즈마 디스플레이 패널의 구동방법에 있어서, 플라즈마 디스플레이 패널은 모든 셀들을 초기화시키기 위한 리셋 구간, 방전할 셀을 선택하기 위한 어드레스 구간, 선택된 셀의 방전을 유지시키기 위한 서스테인 구간으로 나뉘어 구동된다.
먼저 리셋 구간의 셋업 구간 동안 모든 스캔 전극들에 제 1 전압값(Vs)에서 시작하여 제 2 전압값(Vs+Vst)으로 점진적으로 상승한 후 일정 시간 평형을 유지하는 셋업 전압을 동시에 인가한다. 이때, 제 2 전압값(Vs+Vst)과 제 1 전압값(Vs)의 차이는 250 V 미만으로서, 제 1 실시예에 비해 상대적으로 낮은 셋업 전압을 유지하게 된다.
이 셋업 전압에 의해 전화면의 방전 셀들 내에는 제 1 실시예에 비해 상대적으로 약한 암방전(Dark Discharge)이 일어난다. 이 셋업 방전에 의해 어드레스 전극과 서스테인 전극상에는 정극성 벽전하가 쌓이게 되며, 스캔 전극 상에는 제 1 실시예에 비해 상대적으로 적은 양의 부극성의 벽전하가 쌓이게 된다.
이어서 셋 다운 구간 동안 모든 스캔 전극들에 제 2 전압값(Vs+Vst)에서 제 1 전압값(Vs)으로 수직 하강한 후 제 3 전압값(-Vy)으로 점진적으로 하강하는 셋 다운 전압을 동시에 인가한다. 그런데 이와 같은 셋 다운 전압의 하한치(-Vy)로써 일반적으로 -120 V 내외의 고전압을 사용하고 있는데 이와 같은 고전압을 인가하는 경우에는 셋업 전압에 의해 스캔 전극상에 형성되어 있던 부극성 전하들이 적정 수준 이하로 소거될 우려가 있다.
그리하여 이때, 모든 서스테인 전극들에 그라운드(GND)에서 시작하여 제 4 전압값(Vzb)으로 점진적으로 상승하는 셋 다운 제어 전압을 인가하는데, 앞서 살펴본 바와 같이 상대적으로 낮은 셋업 전압이 인가된 점을 고려하여 셋 다운 구간이 시작된 후 즉, 셋 다운 전압이 인가된 후에 모든 서스테인 전극들에 그라운드(GND)에서 시작하여 제 4 전압값(Vzb)으로 점진적으로 상승하는 셋 다운 제어 전압을 인가한다. 이와 같이 함으로써, 셋업 구간동안 스캔 전극 상에 제 1 실시예에 비해 상대적으로 적게 형성된 부극성의 벽전하를 적정한 수준으로 소거한다.
즉, 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류하게 되는 것이다.
다음으로, 어드레스 구간에서 어드레스 전극에 정극성의 데이타 펄스 전압, 스캔 전극에 부극성의 스캔 펄스 전압이 동기되어 인가되면, 어드레스 전극과 스캔 전극간의 전압차와, 리셋 구간동안 형성된 벽전하에 의한 어드레스 전극과 스캔 전극간의 벽전압이 더해지면서 어드레스 방전이 발생한다.
다음으로, 서스테인 구간에는 스캔 전극과 서스테인 전극들에 교번적으로 서스테인 신호(Sus)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 신호가 더해지면서 매 서스테인 신호가 인가될 때 마다 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시 방전이 일어나게 된다.
이와 같이 함으로써 하나의 서브 필드에서의 본 발명의 제 3 실시예에 따른 플라즈마 디스플레이 패널 구동방법의 구동과정이 완성된다.
이와 같은 본 발명의 제 3 실시예에 따른 플라즈마 디스플레이 패널의 구동방법에 있어서, 셋 다운 제어 전압은 램프 펄스 전압 또는 정현파 펄스 전압 또는 지수 펄스 전압중 어느 하나로 하는 것이 바람직하다. 이상에서는 도 7a에 도시된 바와 같이, 셋 다운 제어 전압으로 램프 펄스 전압을 채택하여 구성한 본 발명의 플라즈마 디스플레이 패널 구동방법의 작동원리만을 설명하였으나, 이러한 작동원리는 비단 램프 펄스 전압에 한정되지 않으며 도 7b, 도 7c에 도시된 정현파 펄스 전압 또는 지수 펄스 전압을 채택하여 구성한 본 발명의 플라즈마 디스플레이 패널 구동방법에도 통용되는 것이다.
이상에서 상세히 설명한 바와 같이, 본 발명의 제 3 실시예에 따른 플라즈마 디스플레이 패널 구동방법은 리셋 구간동안 서스테인 전극을 리셋 과정에 적극적으로 참여시켜 방전 셀내의 벽전하의 분포를 균일하게 함과 동시에 벽전하의 지나친 소거를 방지함으로써, 이후의 어드레스 방전을 원활하게 발생시켜 종국적으로 플라즈마 디스플레이 패널의 구동마진을 확보하는 한편 플라즈마 디스플레이 패널의 품위를 높이는 플라즈마 디스플레이 패널의 구동방법을 제공한다.
이상에서 보는 바와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적 인 것이아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
이상에서 상세히 설명한 바와 같이, 본 발명은 리셋 구간동안 서스테인 전극을 리셋 과정에 적극적으로 참여시켜 방전 셀내의 벽전하의 분포를 균일하게 함과 동시에 벽전하의 지나친 소거를 방지함으로써, 이후의 어드레스 방전을 원활하게 발생시켜 종국적으로 플라즈마 디스플레이 패널의 구동마진을 확보하는 한편 플라즈마 디스플레이 패널의 품위를 높이는 플라즈마 디스플레이 패널의 구동장치 및 그 구동방법을 제공한다.

Claims (8)

  1. 발광횟수가 다른 다수개의 서브필드가 리셋 구간, 어드레스 구간, 서스테인 구간으로 나뉘고, 각 구간에서 스캔 전극, 서스테인 전극, 어드레스 전극에 소정의 전압를 인가하여 화상을 표현하는 플라즈마 디스플레이 패널의 구동장치에 있어서,
    상기 리셋 구간동안 상기 스캔 전극에 제 1 전압값(Vs)에서 시작하여 제 2 전압값(Vs+Vst)으로 점진적으로 상승한 후 일정 시간 평형을 유지하는 셋업 전압과, 상기 제 2 전압값에서 상기 제 1 전압값으로 수직 하강한 후 제 3 전압값(-Vy)으로 점진적으로 하강하는 셋 다운 전압을 포함하는 리셋 전압을 인가하는 제 1 구동부와;
    상기 리셋 구간동안 상기 서스테인 전극에 그라운드(GND)에서 시작하여 제 4 전압값(Vzb)으로 점진적으로 상승하는 셋 다운 제어 전압을 인가하는 제 2 구동부를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  2. 제 1 항에 있어서,
    상기 셋 다운 제어 전압은 램프 펄스 전압 또는 정현파 펄스 전압 또는 지수 펄스 전압중 어느 하나인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 전압값과 상기 제 1 전압값의 차이가 250 V 이상일 경우, 상기 셋 다운 제어 전압은 상기 셋 다운 전압에 앞서 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 2 전압값과 상기 제 1 전압값의 차이가 250 V 미만인 경우, 상기 셋 다운 제어 전압은 상기 셋 다운 전압보다 늦게 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.
  5. 발광횟수가 다른 다수개의 서브필드가 리셋 구간, 어드레스 구간, 서스테인 구간으로 나뉘고, 각 구간에서 스캔 전극, 서스테인 전극, 어드레스 전극에 소정의 전압를 인가하여 화상을 표현하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    상기 리셋 구간동안
    상기 스캔 전극에 제 1 전압값(Vs)에서 시작하여 제 2 전압값(Vs+Vst)으로 점진적으로 상승한 후 일정 시간 평형을 유지하는 셋업 전압과, 상기 제 2 전압값에서 상기 제 1 전압값으로 수직 하강한 후 제 3 전압값(-Vy)으로 점진적으로 하강하는 셋 다운 전압을 포함하는 리셋 전압을 인가하는 단계와;
    상기 서스테인 전극에 그라운드(GND)에서 시작하여 제 4 전압값(Vzb)으로 점진적으로 상승하는 셋 다운 제어 전압을 인가하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  6. 제 5 항에 있어서,
    상기 셋 다운 제어 전압은 램프 펄스 전압 또는 정현파 펄스 전압 또는 지수 펄스 전압중 어느 하나인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 제 2 전압값과 상기 제 1 전압값의 차이가 250 V 이상일 경우, 상기 셋 다운 제어 전압은 상기 셋 다운 전압에 앞서 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  8. 제 5 항 또는 제 6 항에 있어서,
    상기 제 2 전압값과 상기 제 1 전압값의 차이가 250 V 이하일 경우, 상기 셋 다운 제어 전압은 상기 셋 다운 전압보다 늦게 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
KR1020050001361A 2005-01-06 2005-01-06 플라즈마 디스플레이 패널 구동 장치 및 방법 KR20060081047A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050001361A KR20060081047A (ko) 2005-01-06 2005-01-06 플라즈마 디스플레이 패널 구동 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050001361A KR20060081047A (ko) 2005-01-06 2005-01-06 플라즈마 디스플레이 패널 구동 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20060081047A true KR20060081047A (ko) 2006-07-12

Family

ID=37172151

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050001361A KR20060081047A (ko) 2005-01-06 2005-01-06 플라즈마 디스플레이 패널 구동 장치 및 방법

Country Status (1)

Country Link
KR (1) KR20060081047A (ko)

Similar Documents

Publication Publication Date Title
JP2006268044A (ja) プラズマディスプレイ装置及びその駆動方法
KR100747168B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 그 구동방법
JP2006189847A (ja) プラズマディスプレイ装置及びその駆動方法
KR100667570B1 (ko) 플라즈마 디스플레이 패널, 장치, 패널의 구동 장치 및구동 방법
JP2006235574A (ja) プラズマディスプレイ装置、その駆動方法、プラズマディスプレイパネル及びプラズマディスプレイパネルの駆動装置
KR100645783B1 (ko) 플라즈마 표시장치 및 그 구동방법
JP2008139881A (ja) プラズマディスプレイ装置及びその駆動方法
KR100793063B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100747169B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 장치의구동 방법
KR100705810B1 (ko) 플라즈마 표시장치
EP1669973A2 (en) Plasma display apparatus
KR20060080825A (ko) 플라즈마 디스플레이 패널 구동 방법 및 장치
KR100692811B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100645792B1 (ko) 플라즈마 디스플레이 패널의 구동 장치
KR20070027052A (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100738222B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 방법
KR20070087743A (ko) 플라즈마 표시장치 및 그 구동방법
KR100667361B1 (ko) 플라즈마 표시장치
KR20060081047A (ko) 플라즈마 디스플레이 패널 구동 장치 및 방법
KR100589245B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100757546B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
KR100705280B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR100681018B1 (ko) 플라즈마 표시장치 및 그 구동방법
KR100747206B1 (ko) 플라즈마 표시장치 및 그 구동방법
KR100658343B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination