KR20060080294A - 화면내 예측에서의 예측값 계산 장치 - Google Patents

화면내 예측에서의 예측값 계산 장치 Download PDF

Info

Publication number
KR20060080294A
KR20060080294A KR1020050000571A KR20050000571A KR20060080294A KR 20060080294 A KR20060080294 A KR 20060080294A KR 1020050000571 A KR1020050000571 A KR 1020050000571A KR 20050000571 A KR20050000571 A KR 20050000571A KR 20060080294 A KR20060080294 A KR 20060080294A
Authority
KR
South Korea
Prior art keywords
value
control signal
prediction
data
mode
Prior art date
Application number
KR1020050000571A
Other languages
English (en)
Inventor
임창현
강정선
조진현
전승식
김윤경
이경구
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050000571A priority Critical patent/KR20060080294A/ko
Publication of KR20060080294A publication Critical patent/KR20060080294A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/43—Hardware specially adapted for motion estimation or compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

화면내 예측(Intra Prediction)에서의 예측값 계산 장치가 개시되어 있다. 화면내 예측에서의 예측값 계산 장치는, 화면내 예측을 수행할 블록의 예측값 계산을 위한 상수값 및 인접 화소들의 데이터값을 입력하는 데이터 입력부; 상기 상수값 및 인접 화소들의 데이터값 중 화면내 예측 모드에 따라 예측값 산출을 위해 필요한 값을 선택하도록 하는 제어 신호를 인가하는 제어 신호 인가 모듈; 및 상기 데이터 입력부로부터 상기 상수값 및 인접 화소들의 데이터값을 입력받고, 상기 제어 신호 인가 모듈로부터 인가되는 제어 신호에 따라 상수값 및 인접 화소들의 데이터값을 선택하여 상기 블록 내의 각 화소들의 예측값을 계산하는 다수의 계산 모듈로 구성된다. 따라서, 제어 신호에 따라 인접화소 및 상수값을 선택한 뒤, 공통된 계산식을 통하여 각 화면내 예측의 각 모드에서의 예측값을 구하는 구성을 가지므로, 덧셈기의 숫자를 대폭 줄일 수 있어, 예측값 산출 과정 및 회로 구성이 간결해지게 된다.

Description

화면내 예측에서의 예측값 계산 장치 {Prediction Data Calculation Apparatus for Intra Prediction}
도 1은 H.264의 인코더 구조를 나타내는 블록도이다.
도 2는 예측하고자 하는 4 ×4 휘도 블록과 그 예측에 사용되는 인접 블록을 도시하는 예시도이다.
도 3a, 3b, 3c, 3d, 3e, 3f, 3g, 3h 및 도 3i는 표 1에 나타나 있는 9개의 화면내 휘도 예측 모드에 따라 각각 예측을 수행하는 상태를 도시하는 개념도이다.
도 4는 본 발명의 바람직한 실시예에 따른 화면내 예측에서의 예측값 계산 장치의 구성을 나타내는 블록도이다.
도 5는 도 4에 도시된 제 1 계산 모듈의 구성을 나타내는 블록도이다.
<도면의 주요 부분에 대한 부호 설명>
300 : 화면내 예측을 위한 예측값 계산 장치
310 : 데이터 입력부
320 : 계산 모듈
330 : 제어 신호 인가 모듈
400 : 모드 선택부
510 : 제 1 멀티플렉서
520 : 제 2 멀티플렉서
530 : 제 3 멀티플렉서
540 : 제 4 멀티플렉서
550 : 제 5 멀티플렉서
560 : 제 1 덧셈기
570 : 쉬프터
580 : 제 2 덧셈기
590 : 제 3 덧셈기
본 발명은 비디오 데이터의 인코딩 및 디코딩 시 화면내 예측을 위해서 덧셈기의 숫자를 대폭 줄일 수 있는 화면내 예측(Intra Prediction)에서의 예측값 계산 장치에 관한 것이다.
최근 들어, 디지털 티브이(TV)와 디브이디(DVD : Digital Versatile Disk) 비디오 등이 등장함에 따라 방송 서비스 및 홈 엔터테인먼트(Home Entertainment) 서비스가 크게 변화하였다.
이러한 방송 서비스 및 홈 엔터테인먼트 서비스에서 제공되는 다양한 응용 서비스는 비디오 압축 기술의 표준화에 의하여 가능하다. 이러한 비디오 압축 기술에 관련된 표준들 중에서, ISO (International Organization for Standardization)의 MPEG4-Visual(Moving Picture Experts Group4- Visual)은 인터넷 기반의 비디오 응용 서비스를 가능하게 하였고, ITU-T(International Telecommunications Union - Telecommunication standardization sector)의 H.263표준은 비디오 컨퍼런싱(Video Conferencing) 시스템에서 널리 사용되고 있다.
MPEG4-Visual과 H.263은 비디오 압축에 그 기반을 둔 표준이다. 이들 표준에 관여한 ISO의 동영상 전문가 그룹(MPEG : Moving Picture Experts Group)과 ITU-T의 비디오 코딩 전문가 그룹(VCEG : Video Coding Experts Group)은, MPEG4와 H.263보다 고품질(High-Quality) 및 저속 비트율(Low-Bitrate)의 스트리밍 비디오(Streaming Video)를 지원하면서 더욱 많은 압축을 할 수 있는 기술에 관한 다음 단계의 표준을 제정하기 위하여 논의하였다.
먼저, ITU-T의 비디오 코딩 전문가 그룹은 H.263 표준을 완성한 후에 H.263에 부가적인 기능을 추가한 H.263 버전2 표준에 관한 연구와, 저비트율로 영상 통신을 수행하기 위한 새로운 표준에 관한 연구를 시작하였으며, 그 결과 저비트율의 영상 통신을 수행하기 위한 새로운 표준을 ITU-T H.26L로 명명하였다.
또한, ISO의 동영상 전문가 그룹에서도 이러한 새로운 표준에 대한 중요성을 인식하여 ITU-T의 비디오 코딩 전문가 그룹과 조인트 비디오팀(JVT : Joint Video Team)을 구성하여 H.26L 모델을 국제 표준으로 정하기 위한 연구를 시작하였다.
이러한 과정들을 거쳐 정해진 표준이 ISO MPEG4 Part 10, 즉 ITU-T H.264이 다. 이 표준의 공식 명칭은 MPEG-4 Advanced Video Coding(AVC)이지만, H.264로 더 알려져 있다.
도 1은 이러한 H.264의 인코더 구조를 나타내는 블록도이다.
도 1을 참조하면, H.264 인코더(100)는 크게 예측(Prediction)부(110), 변환 및 양자화(Transform and Quantization)부(120) 및 엔트로피 코딩(Entropy Coding)부(130)로 구성된다.
예측부(110)는 화면간 예측(Inter Prediction)과 화면내 예측(Intra Prediction)을 수행한다.
영상은 시간적 중복성(Temporal Redundancy) 및 공간적 중복성(Spatial Redundancy)이라는 특성을 가지고 있다. 이러한 중복성은 예측을 통해서 유사한 화소값들의 차만 부호화하여 전송하면 그 중복성이 제거되어 압축 효율을 높일 수 있게 된다. 따라서, H.264에서는 상기 시간적 중복성을 줄이기 위해서 화면간의 예측을 수행하고, 상기 공간적 중복성을 줄이기 위하여 화면내의 예측을 수행하는 것이다.
이를 위해서, 예측부(110)는 움직임 추정(Motion Estimation)부(112) 및 움직임 보상(Motion Compensation)부(114)를 이용하여, 이미 디코딩이 수행된 뒤 디블록킹 필터링(Deblocking Filtering)이 수행되어 버퍼에 저장되어 있는 기준 영상(Reference Picture)을 이용하여 현재 영상의 블록을 예측하는 화면간 예측을 수행한다.
또한, 예측부(110)는 모드 선택(Choose Intra Prediction)부(116) 및 화면내 예측(Intra Prediction) 수행부(118)를 이용하여, 이미 디코딩이 수행된 영상 내에서 예측하고자 하는 블록에 인접한 블록의 화소 데이터를 이용하여 예측하는 화면내 예측을 수행한다.
상기 변환 및 양자화부(120)는 변환부(Transform)(122)및 양자화(Quantization)부(124)로 구성되어, 예측부(110)에 의하여 예측이 기 수행된 예측 샘플을 변환하고, 양자화하여 압축하는 기능을 수행한다.
또한, 엔트로피 코딩부(130)는 재정렬(Reorder)부(132) 및 엔트로피 인코더(Entropy Encoder)(134)로 구성되어, 양자화된 비디오 데이터를 재정렬한 뒤, 소정의 방식에 따라 부호화하여 H.264 비트스트림(Bit Stream)을 만드는 기능을 수행한다.
한편, H.264의 영상 예측은 소정의 화소들이 매트릭스 형태를 이루는 매크로블록 단위로 처리되며, 매크로블록의 성분은 휘도 성분(Luminance Component) 및 색도 성분(Chrominance Component)으로 나뉜다.
이때, 상기 휘도 성분은 예측하고자 하는 블록의 크기에 따라 4 ×4 블록과 16 ×16 블록으로 나뉠 수 있으며, 예측 방향에 따라 4 ×4 블록은 9가지의 예측 모드를 갖고, 16 ×16블록은 4가지의 예측 모드를 갖는다. 또한, 색도 성분은 4가지의 예측 모드를 갖는다.
도 2는 예측하고자 하는 4 ×4 휘도 블록과 그 예측에 사용되는 인접 블록을 도시하는 예시도이다.
도 2를 참조하면, 4 ×4 매트릭스 형태로 배열된 16개의 화소 즉, 소문자 a, b, c, d, e, f, g, h, I, j, k, l, m, n, o 및 p는 현재 예측하고자 하는 휘도 블록 내의 화소를 의미하고, 대문자 A, B, C, D, E, F, G, H, I, J, K, L 및 M의 화소는 이미 화면내 예측이 수행된 인접 화소들을 의미한다. 이 화소들은 상기 a 내지 p의 화소들의 화면내 예측을 수행할 때 사용된다.
표 1은 H.264의 4 ×4 화면내 휘도 예측 모드(Intra Luma Prediction Mode)의 종류를 도시하는 도표이다.
Intra4x4PredMode[luma4x4BlkIdx] Name of Intra4x4PredMode[luma4x4BlkIdx]
0 Intra_4x4_Vertical (prediction mode)
1 Intra_4x4_Horizontal (prediction mode)
2 Intra_4x4_DC (prediction mode)
3 Intra_4x4_Diagonal_Down_Left (prediction mode)
4 Intra_4x4_Diagonal_Down_Right (prediction mode)
5 Intra_4x4_Vertical_Right (prediction mode)
6 Intra_4x4_Horizontal_Down (prediction mode)
7 Intra_4x4_Vertical_Left (prediction mode)
8 Intra_4x4_Horizontal_Up (prediction mode)

표 1을 참조하면, 4 ×4 화면내 휘도 예측 모드는 모드 0 내지 모드 8의 9개 모드 즉, Vertical 모드, Horizontal 모드, DC 모드, Diagonal_Down_Left 모드, Diagonal_Down_Right 모드, Vertical_Right 모드, Horizontal_Down 모드, Vertical_Left 모드 및 Horizontal_Up 모드가 정의되어 있다.
인코더에서는 상기 9가지의 화면내 휘도 예측 모드에 대한 예측값들을 구한 뒤, 기준 영상과 가장 유사한 모드를 선택하여 압축을 수행하게 된다. 이에 대응하여 디코더에서는 9가지 모드에 대한 모든 예측값들을 구한 뒤, 인코더에서 선택된 예측 모드에 따라 영상을 예측한다.
도 3a, 3b, 3c, 3d, 3e, 3f, 3g, 3h 및 도 3i는 표 1에 나타나 있는 9개의 화면내 휘도 예측 모드에 따라 각각 예측을 수행하는 상태를 도시하는 개념도이다.
도 3a 내지 도 3i를 참조하면, 각각의 예측 모드 명칭에 대응하도록 수직방향, 수평방향 또는 대각선 방향 등으로 각 화소의 휘도값 예측이 수행되는 것을 알 수 있다.
예를 들어, 모드 0 즉, Vertical 모드에서는, 도 3a에 도시된 바와 같이, 4 ×4 블록의 a, e, I 및 m은 A 화소에 의하여 예측되고, b, f, j 및 n은 B화소의 휘도값을 사용하여 예측되고, c, g, k 및 o는 C 화소의 휘도값을 사용하여 예측되며, d, h, l 및 p는 D 화소의 휘도값을 사용하여 예측된다. 그 밖의 다른 모드에서의 예측 방법은 H.264 표준에 상세히 설명된 바와 같다.
표 2는 H.264의 16 ×16 화면내 휘도 예측 모드(Intra Luma Prediction Mode)의 종류를 도시하는 도표이다.
Intra16x16PredMode Name of Intra 16x16PredMode
0 Intra_16x16_Vertical (prediction mode)
1 Intra_16x16_Horizontal (prediction mode)
2 Intra_16x16_DC (prediction mode)
3 Intra_16x16_Plane (prediction mode)

표 2를 참조하면, 16 ×16 화면내 휘도 예측 모드는 모드 0 내지 모드 3의 4개 모드 즉, Vertical 모드, Horizontal 모드, DC 모드 및 Plane 모드가 정의되어 있음을 알 수 있다.
표 3은 H.264의 4 ×4 화면내 색도 예측 모드(Intra Chroma Prediction Mode)의 종류를 도시하는 도표이다.
IntraChromaPredMode Name of Intra ChromaPredMode
0 Intra_Chroma_DC (prediction mode)
1 Intra_Chroma_Horizontal (prediction mode)
2 Intra_Chroma_Vertical (prediction mode)
3 Intra_Chroma_Plane (prediction mode)

표 3을 참조하면, 4 ×4 화면내 색도 예측 모드는 모드 0 내지 모드 3의 4개 모드 즉, DC 모드, Horizontal 모드, DC 모드 및 Plane 모드가 정의되어 있음을 알 수 있다.
한편, 상술한 H.264의 예측 모드들 중 Vertical 및 Horizontal 모드를 제외한 나머지 모드들은 소정의 계산식에 의하여 연산되어 각 화소들의 예측값이 산출된다.
표 4는 도 3에 도시된 H.264의 4 ×4 화면내 휘도 예측 모드에서의 예측값을 산출하기 위한 계산식을 나타내는 도표이다.
D_D_L D_D_R V_R H_D V_L H_U
a A+2B+C+2 A+2M+I+2 M+A+1 M+I+1 A+B+1 I+J+1
b B+2C+D+2 M+2A+B+2 A+B+1 I+2M+A+2 B+C+1 I+2J+K+2
c C+2D+E+2 A+2B+C+2 B+C+1 M+2A+B+2 C+D+1 J+K+1
d D+2E+F+2 B+2C+D+2 C+D+1 A+2B+C+2 D+E+1 J+2K+L+2
e b M+2I+J+2 I+2M+A+2 I+J+1 A+2B+C+2 c
f c a M+2A+B+2 M+2I+J+2 B+2C+D+2 d
g d b A+2B+C+2 a C+2D+E+2 K+L+1
h E+2F+G+2 c B+2C+D+2 b D+2E+F+2 K+2L+2
i c I+2J+K+2 M+2I+J+2 J+K+1 b g
j d e a I+2J+K+2 c h
k h a b e d L
l F+2G+H+2 b c f E+F+1 L
m d J+2K+L+2 I+2J+K+2 K+L+1 f L
n h i e J+2K+L+2 g L
o l e f i h L
p G+2H+2 a g j E+2F+G+2 L

표 4에서 상기 D_D_L은 Diagonal_Down_Left 모드, 상기 D_D_R은 Diagonal_Down_Right 모드, 상기 V_R은 Vertical_Right 모드, 상기 H_D는 Horizontal_Down 모드, 상기 V_L은 Vertical_Left 모드, 상기 H_U는 Horizontal_Up 모드를 각각 약칭한 것이다.
표 4를 참조하면, 4 ×4 화면내 휘도 예측 모드에서 각 화소의 예측값을 산출하기 위해서는 다수의 덧셈(ADD) 연산이 포함된 계산식을 수행하여야 함을 알 수 있다.
예를 들어, Diagonal_Down_Left 모드의 경우, a 화소의 예측값은 A+2B+C+2, b 화소의 예측값은 B+2C+D+2, c화소의 예측값은 C+2D+E+2, d화소의 예측값은 D+2E+F+2, h화소의 예측값은 E+2F+G+2, l화소의 예측값은 F+2G+H+2 및 p화소의 예측값은 G+2H+2로 계산된다.
이때, e화소의 예측값은 b화소의 예측값과 동일하고, f화소의 예측값은 c화 소의 예측값과 동일하고, g화소의 예측값은 d화소의 예측값과 동일하고, I화소의 예측값은 c화소의 예측값과 동일하고, j화소의 예측값은 d화소의 예측값과 동일하고, k화소의 예측값은 h화소의 예측값과 동일하고, m화소의 예측값은 d화소의 예측값과 동일하고, n화소의 예측값은 h화소의 예측값과 동일하고, o화소의 예측값은 l화소와 동일하므로 해당 화소의 예측값을 그대로 사용하면 된다.
따라서, Diagonal_Down_Left 모드에 의해서 각 화소의 예측값을 모두 계산하려면 21개의 덧셈 연산이 필요하므로 21개의 덧셈기가 설치되어야 한다.
이와 같은 개념으로, Diagonal_Down_Right 모드에서 21개, Vertical_Right 모드에서 26개, Horizontal_Down 모드에서 26개, Vertical_Left 모드에서 25개, Horizontal_Up 모드에서 15개, DC 모드에서 8개의 덧셈기가 필요하다. 따라서, 4 ×4 화면내 휘도 예측 모드의 예측값을 계산하기 위해서만 142개의 덧셈기가 필요하다.
뿐만 아니라, 표에 나타내지는 않았지만 16 ×16 화면내 휘도 예측 모드에서는 15개, 4 ×4 화면내 색도 예측 모드에서도 8개의 덧셈기가 필요하므로, 결과적으로 화소의 휘도 및 색도의 예측값을 구하기 위해 총 165개의 덧셈기가 필요하게 된다.
따라서, 이러한 많은 덧셈기의 설치로 인하여 화면내 예측을 수행하기 위한 인코더의 예측값 산출 과정 및 회로의 구성이 복잡해지고 처리 시간이 지연되는 등의 문제점이 발생하게 된다.
본 발명은 이러한 문제점을 해결하기 위한 것으로, 비디오 데이터의 인코딩 및 디코딩 시에 화면내 예측을 수행하기 위한 덧셈기의 수를 줄이고, 간략화된 계산 과정만으로 화소의 예측값을 계산할 수 있도록 하는 화면내 예측에서의 예측값 계산 장치를 제공하는데 그 목적이 있다.
이러한 제 1 목적을 달성하기 위한 본 발명에 따른 화면내 예측에서의 예측값 계산 장치는, 화면내 예측을 수행할 블록의 예측값 계산을 위한 상수값 및 인접 화소들의 데이터값을 입력하는 데이터 입력부와; 상기 상수값 및 인접 화소들의 데이터값 중 화면내 예측 모드에 따라 예측값 산출을 위해 필요한 값을 선택하도록 하는 제어 신호를 인가하는 제어 신호 인가 모듈; 및 상기 데이터 입력부로부터 상기 상수값 및 인접 화소들의 데이터값을 입력받고, 상기 제어 신호 인가 모듈로부터 인가되는 제어 신호에 따라 상수값 및 인접 화소들의 데이터값을 선택하여 상기 블록 내의 각 화소들의 예측값을 계산하는 다수의 계산 모듈로 구성된다.
이때, 상기 인접 화소는 이미 화면내 예측이 수행된 화소를 의미하는 것이다. 또한, 상기 화면내 예측은 4 ×4 화면내 휘도 예측, 16 ×16 화면내 휘도 예측 또는 4 ×4 화면내 색도 예측 중의 어느 하나를 의미한다.
상기 각 계산 모듈은, 상기 입력되는 인접 화소의 데이터값 중 상기 제어 신호 인가 모듈로부터 인가되는 제 1 제어 신호에 따라 하나의 데이터값을 선택하는 제 1 멀티플렉서와; 상기 입력되는 인접 화소의 데이터값 중 상기 제어 신호 인가 모듈로부터 인가되는 제 2 제어 신호에 따라 하나의 데이터값을 선택하는 제 2 멀티플렉서와; 상기 제 1 멀티플렉서 및 상기 제 2 멀티플렉서로부터 입력되는 데이터값을 더하는 기능을 수행하는 제 1 덧셈기와; 상기 입력되는 인접 화소의 데이터값 중 상기 제어 신호 인가 모듈로부터 인가되는 제 3 제어 신호에 따라 하나의 데이터값을 선택하는 제 3 멀티플렉서와; 상기 입력되는 상수값 중 상기 제어 신호 인가 모듈로부터 인가되는 제 4 제어 신호에 따라 하나의 상수값을 선택하는 제 4 멀티플렉서와; 상기 제 3 멀티플렉서로부터 입력되는 데이터값을 쉬프팅하여 두 배로 만드는 쉬프터와; 상기 쉬프터 및 상기 제 4 멀티플렉서로부터 입력되는 데이터값 및 상수값을 더하는 기능을 수행하는 제 2 덧셈기; 및 상기 제 1 덧셈기로부터 입력되는 데이터값과 상기 제 2 덧셈기로부터 입력되는 데이터값 및 상수값을 모두 더한 뒤 출력하는 제 3 덧셈기로 이루어진다.
또한, 상기 계산 모듈은 상기 제어 신호 인가 모듈로부터 상기 제어 신호 인가 모듈로부터 인가되는 제 5 제어 신호를 인가받으며, 입력단이 상기 제 3 덧셈기의 출력단에 연결되고, 출력단이 상기 제 3 덧셈기의 입력단에 연결되어 데이터값을 누적시키는 제 5 멀티플렉서를 더 포함시켜 구성할 수 있다.
한편, 상기 다수의 계산 모듈은, Diagonal_Down_Left 모드에 의한 예측값을 계산하는 제 1 계산 모듈과, Diagonal_Down_Right 모드에 의한 예측값을 계산하는 제 2 계산 모듈과, Vertical_Right 모드에 의한 예측값을 계산하는 제 3 계산 모듈과, Horizontal_Down 모드에 의한 예측값을 계산하는 제 4 계산 모듈과, Vertical_Left 모드에 의한 예측값을 계산하는 제 5 계산 모듈과, Horizontal_Up 모드에 의한 예측값을 계산하는 제 6 계산 모듈과, DC 모드에 의한 예측값을 계산하는 제 7 계산 모듈과, Vertical 모드에 의한 예측값을 계산하는 제 8 계산 모듈 및 Horizontal 모드에 의한 예측값을 계산하는 제 9 계산 모듈로 이루어진다.
이때, 상기 제 1 내지 제 7 계산 모듈은 상기 화면내 예측 모드에 따라 인가되는 제어 신호에 응답하여, 상기 입력되는 상수값 중 1개와 상기 입력되는 데이터값 중 3개를 선택하여 계산을 수행한다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
<실시예>
도 4는 본 발명의 바람직한 실시예에 따른 화면내 예측에서의 예측값 계산 장치의 구성을 나타내는 블록도로서, 4 ×4 화면내 휘도 예측 모드의 예측값을 계산하기 위한 장치 구성을 나타낸다.
도 4를 참조하면, 본 발명의 바람직한 실시예에 따른 화면내 예측에서의 예측값 계산 장치(300)는 데이터 입력부(310), 제어 신호 인가 모듈(330) 및 다수의 계산 모듈(321~329)로 구성된다.
데이터 입력부(300)는 화면내 예측을 수행할 4 ×4 블록의 예측값 계산을 위한 상수값(Constant) 및 인접 화소들의 데이터값 즉, 이미 화면내 예측이 수행된 인접화소들의 휘도값을 상기 다수의 계산 모듈(321~329)로 입력하는 기능을 수행한 다.
제어 신호 인가 모듈(330)은 상기 상수값 및 인접 화소들의 데이터값 중 화면내 예측 모드에 따라 예측값 산출을 위해 필요한 값을 선택하도록 하는 제어 신호를 상기 다수의 계산 모듈(321~329)로 인가하는 기능을 수행한다.
다수의 계산 모듈(321~329)은 데이터 입력부(310)로부터 입력되는 상수값과 인접 화소들의 데이터값 중 제어 신호 인가 모듈(330)에 의하여 인가되는 제어 신호에 따라 필요한 상수값 및 인접 화소들의 데이터값을 선택하여 각 화소들의 예측값 계산한 뒤, 모드 선택부(400)로 출력하는 기능을 수행한다. 이때, 모드 선택부는 앞선 도 1의 설명에서 언급되었다.
이때, 상기 다수의 계산 모듈(321~329)은 Diagonal_Down_Left 모드에 의한 예측값을 계산하는 제 1 계산 모듈(321), Diagonal_Down_Right 모드에 의한 예측값을 계산하는 제 2 계산 모듈(322), Vertical_Right 모드에 의한 예측값을 계산하는 제 3 계산 모듈(323), Horizontal_Down 모드에 의한 예측값을 계산하는 제 4 계산 모듈(324), Vertical_Left 모드에 의한 예측값을 계산하는 제 5 계산 모듈(325), Horizontal_Up 모드에 의한 예측값을 계산하는 제 6 계산 모듈(326), DC 모드에 의한 예측값을 계산하는 제 7 계산 모듈(327), Vertical 모드에 의한 예측값을 계산하는 제 8 계산 모듈(328) 및 Horizontal 모드에 의한 예측값을 계산하는 제 9 계산 모듈(329)로 구성된다.
도 5는 도 4에 도시된 제 1 계산 모듈(321)의 구성을 나타내는 블록도이다.
도 5를 참조하면, 제 1 계산 모듈(321)은 제 1 멀티플렉서(MUX)(510), 제 2 멀티플렉서(520), 제 3 멀티플렉서(530), 제 4 멀티플렉서(540), 제 5 멀티플렉서(550), 제 1 덧셈기(560), 제 2 덧셈기(580), 제 3 덧셈기(590) 및 쉬프터(570)로 구성된다.
제 1 멀티플렉서(510)는 입력되는 인접화소의 데이터값 중 제어 신호 인가 모듈(330)로부터 인가되는 제 1 제어 신호(Ctrl_1)에 따라 하나의 데이터값을 선택한 뒤, 제 1 덧셈기(560)로 입력하는 기능을 수행한다.
제 2 멀티플렉서(520)는 입력되는 인접화소의 데이터값 중 제어 신호 인가 모듈(330)로부터 인가되는 제 2 제어 신호(Ctrl_2)에 따라 하나의 데이터값을 선택한 뒤, 제 1 덧셈기(560)로 입력하는 기능을 수행한다.
제 1 덧셈(560)기는 제 1 멀티플렉서(510) 및 제 2 멀티플렉서(520)로부터 입력되는 데이터값을 더한 뒤, 제 3 덧셈기(590)로 입력하는 기능을 수행한다.
제 3 멀티플렉서(530)는 입력되는 인접화소의 데이터값 중 제어 신호 인가 모듈(330)로부터 인가되는 제 3 제어 신호(Ctrl_3)에 따라 하나의 데이터값을 선택한 뒤, 쉬프터(570)로 입력하는 기능을 수행한다.
제 4 멀티플렉서(540)는 입력되는 상수값 중 제어 신호 인가 모듈(330)로부터 인가되는 제 4 제어 신호(Ctrl_4)에 따라 하나의 상수값을 선택한 뒤, 제 2 덧셈기(580)로 입력하는 기능을 수행한다.
쉬프터(570)는 제 3 멀티플렉서(530)로부터 입력되는 데이터값을 쉬프팅하여 두 배로 만든 뒤, 제 2 덧셈기(580)로 입력하는 기능을 수행한다.
제 2 덧셈기(580)는 쉬프터(570) 및 제 4 멀티플렉서(540)로부터 입력되는 데이터값 및 상수값을 더한 뒤, 제 3 덧셈기(590)로 입력하는 기능을 수행한다.
제 3 덧셈기(590)는 제 1 덧셈기(560)로부터 입력되는 데이터값과 제 2 덧셈기(580)로부터 입력되는 데이터값 및 상수값을 모두 더한 뒤, 출력하는 기능을 수행한다.
이와 같은 제 1 계산 모듈(321)의 구성으로 Diagonal_Down_Left 모드에 의한 4 ×4 블록 내의 모든 화소의 예측값을 구할 수 있다.
그 이유를 설명하면,
앞서 설명한 표 4를 다시 참조하면, Diagonal_Down_Left 모드에서 a 화소의 예측값은 A+2B+C+2, b 화소의 예측값은 B+2C+D+2, c화소의 예측값은 C+2D+E+2, d화소의 예측값은 D+2E+F+2, h화소의 예측값은 E+2F+G+2, l화소의 예측값은 F+2G+H+2 및 p화소의 예측값은 G+2H+2로 계산되고, 나머지 화소의 예측값은 상기 계산된 예측값을 사용하는 것을 알 수 있다.
따라서, 각 화소의 예측값을 구하는 계산식은 모두 "X+2Y+Z+상수"라는 공통점을 가지고 있으므로, "X+2Y+Z+상수"를 구할 수 있는 연산 회로를 도 5의 제 1 계산 모듈을 통하여 구현하고, 각 변수들은 제어 신호를 통하여 선택함으로써 계산이 가능한 것이다.
일례로, Diagonal_Down_Left 모드에 의해서 a화소의 화면내 휘도 예측값을 구하는 과정을 설명하면, 제어 신호 인가 모듈(330)에서는 제 1 제어 신호로 A를 선택하는 신호를 인가하고, 제 2 제어 신호로 C를 선택하는 신호를 인가하고, 제 3 제어 신호로 B를 선택하는 신호를 인가하고, 제 4 제어 신호로 2를 선택하는 신호 를 인가한다. 이때, 제 5 제어 신호는 DC 모드에서만 인가되는 것으로 아무런 데이터도 선택되지 않고 패스하도록 0을 인가한다.
따라서, 제 1 계산 모듈(321)의 제 1 멀티플렉서(510)는 A의 데이터값을 선택하고, 제 2 멀티플렉서(520)는 C의 데이터값을 선택하므로, 제 1 덧셈기(560)에서는 A+C가 출력된다. 또한, 제 3 멀티플렉서(530)는 B의 데이터값을 선택하고, 제 4 멀티플렉서(540)는 상수 2를 선택한다. 따라서, B의 데이터값은 쉬프터(570)에 의하여 2B로 되고, 제 2 덧셈기(580)에서는 2B+2가 출력된다.
그러므로, 제 3 덧셈기에 의하여 출력되는 최종 예측값은 A+2B+C+2가 되는 것이다.
표 5는 Diagonal_Down_Left 모드의 예측값 계산 시에 제어 신호에 의하여 선택되는 제 1 제어 신호, 제 2 제어 신호, 제 3 제어 신호, 제 4 제어 신호 및 제 5 제어 신호를 나타내는 도표이다. 이때, 상기 제 5 제어 신호는 제 5 멀티플렉서(550)에 입력되는 신호로서, DC 모드에서만 사용되므로 이는 이후에 설명하기로 한다.
식 ctrl_1 ctrl_2 ctrl_3 ctrl_4 ctrl_5
a A+2B+C+2 A C B 2 0
b B+2C+D+2 B D C 2 0
c C+2D+E+2 C E D 2 0
d D+2E+F+2 D F E 2 0
e b B D C 2 0
f c C E D 2 0
g d D F E 2 0
h E+2F+G+2 E G F 2 0
i c C E D 2 0
j d D F E 2 0
k h E G F 2 0
l F+2G+H+2 F H G 2 0
m d D F E 2 0
n h E G F 2 0
o l F H G 2 0
p G+3H+2 G H H 2 0

한편, 이와 같은 개념으로, 제 2 계산 모듈(322) 내지 제 6 계산 모듈(326)도 제 1 계산 모듈(321)과 동일하게 구성하고, 표 4의 도표에 따른 제어 신호를 인가함으로써 예측값을 구할 수 있다.
표 6은 Diagonal_Down_Right 모드의 예측값 계산 시에 제어 신호에 의하여 선택되는 제 1 제어 신호, 제 2 제어 신호, 제 3 제어 신호, 제 4 제어 신호 및 제 5 제어 신호를 나타내는 도표이다.
식 ctrl_1 ctrl_2 ctrl_3 ctrl_4 ctrl_5
a A+2M+I+2 A I M 2 0
b M+2A+B+2 M B A 2 0
c A+2B+C+2 A C B 2 0
d B+2C+D+2 B D C 2 0
e M+2I+J+2 M J I 2 0
f a A I M 2 0
g b M B A 2 0
h c A C B 2 0
i I+2J+K+2 I K J 2 0
j e M J I 2 0
k a A I M 2 0
l b M B A 2 0
m J+2K+L+2 J L K 2 0
n i I K J 2 0
o e M J I 2 0
p a A I M 2 0

표 7은 Vertical_Right 모드의 예측값 계산 시에 제어 신호에 의하여 선택되는 제 1 제어 신호, 제 2 제어 신호, 제 3 제어 신호, 제 4 제어 신호 및 제 5 제어 신호를 나타내는 도표이다.
식 ctrl_1 ctrl_2 ctrl_3 ctrl_4 ctrl_5
a M+A+1 M A 0 1 0
b A+B+1 A B 0 1 0
c B+C+1 B C 0 1 0
d C+D+1 C D 0 1 0
e I+2M+A+2 I A M 2 0
f M+2A+B+2 M B A 2 0
g A+2B+C+2 A C B 2 0
h B+2C+D+2 B D C 2 0
i M+2I+J+2 M J I 2 0
j a M A O 1 0
k b A B O 1 0
l c B C 0 1 0
m I+2J+K+2 I D J 2 0
n e I A M 2 0
o f M B A 2 0
p g A C B 2 0

표 7을 참조하면, Vertical_Right 모드의 경우 식의 형태가 "X+2Y+Z+상수"의 형태뿐만 아니라 "P+Q+상수"의 형태도 존재하는데, 이때는 제어 신호를 아무 신호도 선택하지 않는 "0" 신호를 제 3 멀티플렉서(530)에 입력한다. 따라서, "X+Z+상수"의 형태로 구현이 가능하다.
표 8은 Horizontal_Down 모드의 예측값 계산 시에 제어 신호에 의하여 선택되는 제 1 제어 신호, 제 2 제어 신호, 제 3 제어 신호, 제 4 제어 신호 및 제 5 제어 신호를 나타내는 도표이다.
식 ctrl_1 ctrl_2 ctrl_3 ctrl_4 ctrl_5
a M+I+1 M I 0 1 0
b I+2M+A+2 I A M 2 0
c M+2A+B+2 M B A 2 0
d A+2B+C+2 A C B 2 0
e I+J+1 I J 0 1 0
f M+2I+J+2 M J I 2 0
g a M I 0 1 0
h b I A M 2 0
i J+K+1 J K 0 1 0
j I+2J+K+2 I K J 2 0
k e I J 0 1 0
l f M J I 2 0
m K+L+1 K L 0 1 0
n J+2K+L+2 J L K 2 0
o i J K 0 1 0
p j I K J 2 0

표 9는 Vertical_Left 모드의 예측값 계산 시에 제어 신호에 의하여 선택되는 제 1 제어 신호, 제 2 제어 신호, 제 3 제어 신호, 제 4 제어 신호 및 제 5 제어 신호를 나타내는 도표이다.
식 ctrl_1 ctrl_2 ctrl_3 ctrl_4 ctrl_5
a A+B+1 A B 0 1 0
b B+C+1 B C 0 1 0
c C+D+1 C D 0 1 0
d D+E+1 D E 0 1 0
e A+2B+C+2 A C B 2 0
f B+2C+D+2 B D C 2 0
g C+2D+E+2 C E D 2 0
h D+2E+F+2 D F E 2 0
i b B C 0 1 0
j c C D 0 1 0
k d D E 0 1 0
l E+F+1 E F 0 1 0
m f B D C 2 0
n g C E D 2 0
o h D F E 2 0
p E+2F+G+2 E G F 2 0

표 10은 Horizontal_Up 모드의 예측값 계산 시에 제어 신호에 의하여 선택되는 제 1 제어 신호, 제 2 제어 신호, 제 3 제어 신호, 제 4 제어 신호 및 제 5 제어 신호를 나타내는 도표이다.
식 ctrl_1 ctrl_2 ctrl_3 ctrl_4 ctrl_5
a I+J+1 I J 0 1 0
b I+2J+K+2 I K J 2 0
c J+K+1 J K 0 1 0
d J+2K+L+2 J L K 2 0
e c J K 0 1 0
f d J L K 2 0
g K+L+1 K L 0 1 0
h K+3L+2 K L L 2 0
i g K L 0 1 0
j h K L L 2 0
k L L 0 0 0 0
l L L 0 0 0 0
m L L 0 0 0 0
n L L 0 0 0 0
o L L 0 0 0 0
p L L 0 0 0 0

한편, DC 모드에서는 a, b, c, d, ... , p 화소는 모두 같은 예측값을 가지 며, 첫 번째 클록에서는 제 1 제어 신호, 제 2 제어 신호, 제 3 제어 신호, 제 4 제어 신호 및 제 5 제어 신호에는 각각 A, B, 0, 상수, 0이 입력되고, 두 번째 클록부터는 제 4 제어 신호에는 0이, 제 5 제어 신호에는 1이 입력된다.
따라서, 제 5 제어 신호를 인가받고, 제 3 덧셈기(590)의 출력단에 입력단이 연결되고, 출력단이 제 3 덧셈기(590)의 입력단에 연결된 제 5 멀티플렉서(550)에 의하여 두 번째 클록부터는 이전의 누적된 값이 더해져서 예측값이 구해진다.
한편, 제 8 계산 모듈(328)과, 제 9 계산 모듈(329)은 덧셈기가 포함되어 있지 않은 구성으로 통상적인 구성을 따르므로 별도의 설명은 생략한다.
이와 같은 구성에 의하면, 제 1 계산 모듈(321) 내지 제 7 계산 모듈(327)은 모두 3개의 덧셈기만을 포함하고 있다. 따라서, Diagonal_Down_Right 모드, Vertical_Right 모드, Horizontal_Down 모드, Vertical_Left 모드, Horizontal_Up 모드, DC 모드에서 모두 3개의 덧셈기만 구비하면 되므로, 4 ×4 화면내 휘도 예측 모드의 예측값을 계산하기 위해서 종래에는 142개의 덧셈기가 필요했지만, 본 실시예에서는 21개의 덧셈기만 구비되면 연산이 가능하게 된다.
한편, 16 ×16 화면내 휘도 예측 모드 및 4 ×4 화면내 색도 예측 모드에서는 덧셈기를 필요로 하는 DC 모드를 가지므로 상술한 실시예를 같은 개념으로 적용할 수 있다. 따라서, 종래에는 16 ×16 화면내 휘도 예측 모드에서는 15개, 4 ×4 화면내 색도 예측 모드에서도 8개의 덧셈기가 필요하던 것을 각각 3개로 감소시킬 수 있어, 결과적으로 총 27개의 덧셈기만으로 화소의 휘도 및 색도의 예측값을 구할 수 있게 된다.
이상 본 발명에 대하여 그 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 기술적 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시켜 실시할 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.
이상 설명한 바와 같이, 본 발명에 따른 화면내 예측에서의 예측값 계산 장치는 제어 신호에 따라 인접화소 및 상수값을 선택한 뒤, 공통된 계산식을 통하여 각 화면내 예측의 각 모드에서의 예측값을 구하는 구성을 가지므로, 본 발명에 따르면 덧셈기의 숫자를 대폭 줄일 수 있어, 예측값 산출 과정 및 회로 구성이 간결해지게 된다.

Claims (14)

  1. 화면내 예측을 수행할 블록의 예측값 계산을 위한 상수값 및 인접 화소들의 데이터값을 입력하는 데이터 입력부;
    상기 상수값 및 인접 화소들의 데이터값 중 화면내 예측 모드에 따라 예측값 산출을 위해 필요한 값을 선택하도록 하는 제어 신호를 인가하는 제어 신호 인가 모듈; 및
    상기 데이터 입력부로부터 상기 상수값 및 인접 화소들의 데이터값을 입력받고, 상기 제어 신호 인가 모듈로부터 인가되는 제어 신호에 따라 상수값 및 인접 화소들의 데이터값을 선택하여 상기 블록 내의 각 화소들의 예측값을 계산하는 다수의 계산 모듈을 포함하는 것을 특징으로 하는 화면내 예측에서의 예측값 계산 장치.
  2. 제 1 항에 있어서, 상기 인접 화소는 이미 화면내 예측이 수행된 화소인 것을 특징으로 하는 화면내 예측에서의 예측값 계산 장치.
  3. 제 1 항에 있어서, 상기 화면내 예측은 4 ×4 화면내 휘도 예측, 16 ×16 화면내 휘도 예측 및 4 ×4 화면내 색도 예측 중 어느 하나인 것을 특징으로 하는 화면내 예측에서의 예측값 계산 장치.
  4. 제 1 항에 있어서, 상기 각 계산 모듈은 3개의 덧셈기를 포함하는 것을 특징으로 하는 예측값 계산 장치.
  5. 제 1 항에 있어서, 상기 각 계산 모듈은,
    상기 입력되는 인접 화소의 데이터값 중 상기 제어 신호 인가 모듈로부터 인가되는 제 1 제어 신호에 따라 하나의 데이터값을 선택하는 제 1 멀티플렉서;
    상기 입력되는 인접 화소의 데이터값 중 상기 제어 신호 인가 모듈로부터 인가되는 제 2 제어 신호에 따라 하나의 데이터값을 선택하는 제 2 멀티플렉서;
    상기 제 1 멀티플렉서 및 상기 제 2 멀티플렉서로부터 입력되는 데이터값을 더하는 기능을 수행하는 제 1 덧셈기;
    상기 입력되는 인접 화소의 데이터값 중 상기 제어 신호 인가 모듈로부터 인가되는 제 3 제어 신호에 따라 하나의 데이터값을 선택하는 제 3 멀티플렉서;
    상기 입력되는 상수값 중 상기 제어 신호 인가 모듈로부터 인가되는 제 4 제어 신호에 따라 하나의 상수값을 선택하는 제 4 멀티플렉서;
    상기 제 3 멀티플렉서로부터 입력되는 데이터값을 쉬프팅하여 두 배로 만드는 쉬프터;
    상기 쉬프터 및 상기 제 4 멀티플렉서로부터 입력되는 데이터값 및 상수값을 더하는 기능을 수행하는 제 2 덧셈기; 및
    상기 제 1 덧셈기로부터 입력되는 데이터값과 상기 제 2 덧셈기로부터 입력되는 데이터값 및 상수값을 모두 더한 뒤 출력하는 제 3 덧셈기를 포함하는 것을 특징으로 하는 화면내 예측에서의 예측값 계산 장치.
  6. 제 5 항에 있어서, 상기 계산 모듈은, 상기 제어 신호 인가 모듈로부터 상기 제어 신호 인가 모듈로부터 인가되는 제 5 제어 신호를 인가받으며, 입력단이 상기 제 3 덧셈기의 출력단에 연결되고, 출력단이 상기 제 3 덧셈기의 입력단에 연결되어 데이터값을 누적시키는 제 5 멀티플렉서를 더 포함하는 것을 특징으로 하는 화면내 예측에서의 예측값 계산 장치.
  7. 제 1 항에 있어서, 상기 입력되는 인접 화소의 데이터값은 상기 블록 주위의 13개 화소의 데이터 값인 것을 특징으로 하는 화면내 예측에서의 예측값 계산 장치.
  8. 제 7 항에 있어서, 상기 제어 신호는 상기 입력되는 13개 화소의 데이터값 중 상기 화면내 예측 모드에 따라 3개의 데이터값을 선택할 수 있는 신호인 것을 특징으로 하는 화면내 예측에서의 예측값 계산 장치.
  9. 제 1 항에 있어서, 상기 입력되는 상수값은 0, 1 및 2인 것을 특징으로 하는 화면내 예측에서의 예측값 계산 장치.
  10. 제 9 항에 있어서, 상기 제어 신호는 상기 입력되는 상수값 중 어느 하나를 선택할 수 있는 신호인 것을 특징으로 하는 화면내 예측에서의 예측값 계산 장치.
  11. 제 1 항에 있어서, 상기 다수의 계산 모듈은,
    Diagonal_Down_Left 모드에 의한 예측값을 계산하는 제 1 계산 모듈;
    Diagonal_Down_Right 모드에 의한 예측값을 계산하는 제 2 계산 모듈;
    Vertical_Right 모드에 의한 예측값을 계산하는 제 3 계산 모듈;
    Horizontal_Down 모드에 의한 예측값을 계산하는 제 4 계산 모듈;
    Vertical_Left 모드에 의한 예측값을 계산하는 제 5 계산 모듈;
    Horizontal_Up 모드에 의한 예측값을 계산하는 제 6 계산 모듈;
    DC 모드에 의한 예측값을 계산하는 제 7 계산 모듈;
    Vertical 모드에 의한 예측값을 계산하는 제 8 계산 모듈; 및
    Horizontal 모드에 의한 예측값을 계산하는 제 9 계산 모듈을 포함하는 것을 특징으로 하는 화면내 예측에서의 예측값 계산 장치.
  12. 제 11 항에 있어서, 상기 제 1 계산 모듈 내지 상기 제 7 계산 모듈은,
    상기 입력되는 인접 화소의 데이터값 중 상기 제어 신호 인가 모듈로부터 인가되는 제 1 제어 신호에 따라 하나의 데이터값을 선택하는 제 1 멀티플렉서;
    상기 입력되는 인접 화소의 데이터값 중 상기 제어 신호 인가 모듈로부터 인가되는 제 2 제어 신호에 따라 하나의 데이터값을 선택하는 제 2 멀티플렉서;
    상기 제 1 멀티플렉서 및 상기 제 2 멀티플렉서로부터 입력되는 데이터값을 더하는 기능을 수행하는 제 1 덧셈기;
    상기 입력되는 인접 화소의 데이터값 중 상기 제어 신호 인가 모듈로부터 인가되는 제 3 제어 신호에 따라 하나의 데이터값을 선택하는 제 3 멀티플렉서;
    상기 입력되는 상수값 중 상기 제어 신호 인가 모듈로부터 인가되는 제 4 제어 신호에 따라 하나의 상수값을 선택하는 제 4 멀티플렉서;
    상기 제 3 멀티플렉서로부터 입력되는 데이터값을 쉬프팅하여 두 배로 만드는 쉬프터;
    상기 쉬프터 및 상기 제 4 멀티플렉서로부터 입력되는 데이터값 및 상수값을 더하는 기능을 수행하는 제 2 덧셈기; 및
    상기 제 1 덧셈기로부터 입력되는 데이터값과 상기 제 2 덧셈기로부터 입력되는 데이터값 및 상수값을 모두 더한 뒤 출력하는 제 3 덧셈기를 각각 포함하는 것을 특징으로 하는 화면내 예측에서의 예측값 계산 장치.
  13. 제 12 항에 있어서, 상기 제 7 계산 모듈은, 상기 제어 신호 인가 모듈로부터 상기 제어 신호 인가 모듈로부터 인가되는 제 5 제어 신호를 인가받으며, 입력단이 상기 제 3 덧셈기의 출력단에 연결되고, 출력단이 상기 제 3 덧셈기의 입력단에 연결되어 데이터값을 누적시키는 제 5 멀티플렉서를 더 포함하는 것을 특징으로 하는 화면내 예측에서의 예측값 계산 장치.
  14. 제 11 항에 있어서, 상기 제 1 내지 제 7 계산 모듈은 상기 화면내 예측 모 드에 따라 인가되는 제어 신호에 응답하여, 상기 입력되는 상수값 중 1개와 상기 입력되는 데이터값 중 3개를 선택하여 계산을 수행하는 것을 특징으로 하는 화면내 예측에서의 예측값 계산 장치.
KR1020050000571A 2005-01-04 2005-01-04 화면내 예측에서의 예측값 계산 장치 KR20060080294A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050000571A KR20060080294A (ko) 2005-01-04 2005-01-04 화면내 예측에서의 예측값 계산 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050000571A KR20060080294A (ko) 2005-01-04 2005-01-04 화면내 예측에서의 예측값 계산 장치

Publications (1)

Publication Number Publication Date
KR20060080294A true KR20060080294A (ko) 2006-07-10

Family

ID=37171668

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050000571A KR20060080294A (ko) 2005-01-04 2005-01-04 화면내 예측에서의 예측값 계산 장치

Country Status (1)

Country Link
KR (1) KR20060080294A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100889669B1 (ko) * 2007-05-28 2009-03-19 광주과학기술원 그룹별 연산에 기반한 인트라모드 예측 연산기 및 이를이용한 인트라모드 예측기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100889669B1 (ko) * 2007-05-28 2009-03-19 광주과학기술원 그룹별 연산에 기반한 인트라모드 예측 연산기 및 이를이용한 인트라모드 예측기

Similar Documents

Publication Publication Date Title
US11647231B2 (en) Image processing device and image processing method
US20230188749A1 (en) Method and apparatus for performing intra-prediction using adaptive filter
RU2409005C2 (ru) Способ масштабируемого кодирования и декодирования видеосигнала
TWI540901B (zh) Image processing apparatus and method
EP2324638B1 (en) System and method for video encoding using adaptive loop filter
JP4325708B2 (ja) データ処理装置、データ処理方法およびデータ処理プログラム、符号化装置、符号化方法および符号化プログラム、ならびに、復号装置、復号方法および復号プログラム
JP4987322B2 (ja) 動画像復号装置及び動画像復号方法
JP4908180B2 (ja) 動画像符号化装置
US20110150072A1 (en) Encoding method, decoding method and apparatus thereof
US20120076203A1 (en) Video encoding device, video decoding device, video encoding method, and video decoding method
WO2012077608A1 (ja) 画像処理装置及び画像処理方法
JP2013520875A (ja) ビデオコーディングのための適応動き解像度
KR20140122189A (ko) 계층 간 결합된 화면 내 예측을 이용한 영상 부호화/복호화 방법 및 그 장치
JP2023052019A (ja) ルマ・イントラ・モード・シグナリング
KR100677118B1 (ko) 움직임 추정 방법 및 그 장치
GB2459568A (en) Overlap transform and de-blocking of decompressed video signal using an edge filter on sub-blocks for upper and left macroblocks
KR100899730B1 (ko) 영상 인코더 및 디코더에서의 색차 신호 보간 방법
Milicevic et al. H. 264/AVC standard: A proposal for selective intra-and optimized inter-prediction
KR100785773B1 (ko) 동영상 부호화기를 위한 부호 블록 패턴 예측 방법과 그를적용한 블록 모드 결정 방법
KR20060080294A (ko) 화면내 예측에서의 예측값 계산 장치
WO2013001886A1 (ja) 画像処理装置及び画像処理方法
JP4926912B2 (ja) 映像符号化装置及び方法
Fernández-Escribano et al. FIMDA: A fast intra-frame mode decision algorithm for MPEG-2/H. 264 transcoding
Fernández-Escribano et al. On the capabilities of intra-frame prediction in H. 264 video encoders
Wong et al. A hardware-oriented intra prediction scheme for high definition AVS encoder

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination