KR20060077844A - Manufacturing method of semiconductor specimen by using paraffin - Google Patents

Manufacturing method of semiconductor specimen by using paraffin Download PDF

Info

Publication number
KR20060077844A
KR20060077844A KR1020040117822A KR20040117822A KR20060077844A KR 20060077844 A KR20060077844 A KR 20060077844A KR 1020040117822 A KR1020040117822 A KR 1020040117822A KR 20040117822 A KR20040117822 A KR 20040117822A KR 20060077844 A KR20060077844 A KR 20060077844A
Authority
KR
South Korea
Prior art keywords
specimen
paraffin
analysis
semiconductor
tem
Prior art date
Application number
KR1020040117822A
Other languages
Korean (ko)
Other versions
KR100676613B1 (en
Inventor
탁병석
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040117822A priority Critical patent/KR100676613B1/en
Publication of KR20060077844A publication Critical patent/KR20060077844A/en
Application granted granted Critical
Publication of KR100676613B1 publication Critical patent/KR100676613B1/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00Sampling; Preparing specimens for investigation
    • G01N1/28Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
    • G01N1/2813Producing thin layers of samples on a substrate, e.g. smearing, spinning-on
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00Sampling; Preparing specimens for investigation
    • G01N1/28Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
    • G01N1/286Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q involving mechanical work, e.g. chopping, disintegrating, compacting, homogenising
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N1/00Sampling; Preparing specimens for investigation
    • G01N1/28Preparing specimens for investigation including physical details of (bio-)chemical methods covered elsewhere, e.g. G01N33/50, C12Q
    • G01N1/32Polishing; Etching

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Sampling And Sample Adjustment (AREA)

Abstract

본 발명은 이온 빔 집속 장치로 소정의 처리를 하여 반도체 시편을 제작하고 이를 분석하는 방법에 관한 것으로서, 좀 더 상세하게는 관찰을 하고자 하는 반도체 시편의 특정 부위에 파라핀을 도포하는 과정을 실시한 후, 반도체 시편을 밀링하고 금속막을 도포하여 불량 분석과정에 쓰일 시편을 제작하는 방법이다. 본 발명에 따르면, TEM 및 SEM 분석을 위한 시편을 제조하는 과정에서 FIB 장치를 사용한 미세 식각을 하거나, FIB 장치를 이온 소스로 한 TEM 또는 SEM 분석을 하는 경우에 시편의 붕괴현상을 막아 제조공정에서 발생하는 반도체 소자의 불량 분석을 정확하게 할 수 있고 그 결과, 정확한 분석자료를 제조공정 쪽으로 피드백(Feedback)하여 웨이퍼 등의 제조 수율을 크게 안정시킬 수 있다.The present invention relates to a method of fabricating and analyzing a semiconductor specimen by a predetermined treatment with an ion beam focusing apparatus, and more particularly, after the process of applying paraffin to a specific portion of the semiconductor specimen to be observed, It is a method of manufacturing a specimen to be used for defect analysis by milling semiconductor specimens and applying a metal film. According to the present invention, in the process of preparing a specimen for TEM and SEM analysis, fine etching using a FIB device or TEM or SEM analysis using an FIB device as an ion source prevents the collapse of the specimen in a manufacturing process. The defect analysis of the generated semiconductor device can be accurately performed, and as a result, the accurate analysis data can be fed back to the manufacturing process to greatly stabilize the production yield of wafers and the like.

FIB, TEM, SEM, 파라핀, Ga 이온, 시편의 붕괴현상Collapse of FIB, TEM, SEM, Paraffin, Ga Ion and Specimen

Description

파라핀을 이용한 반도체 시편 제조 방법{Manufacturing Method of Semiconductor Specimen by Using Paraffin}Manufacturing Method of Semiconductor Specimen by Using Paraffin

도 1은 종래 기술에 의한 TEM 분석용 시편의 제조 과정을 나타내는 공정도.1 is a process chart showing a manufacturing process of the specimen for TEM analysis according to the prior art.

도 2는 FIB를 이용하여 종래 기술에 따라 분석용 시편 제조하고 이를 분석하는 과정을 나타내는 단면도.Figure 2 is a cross-sectional view showing a process for preparing analytical specimens and analyzing them according to the prior art using FIB.

도 3은 FIB를 이용하여 종래 기술에 따라 시편 제조하는 과정에서 발생한 시편 붕괴 현상을 보여주는 TEM 사진.Figure 3 is a TEM photograph showing the specimen collapse phenomenon occurred in the process of manufacturing the specimen according to the prior art using the FIB.

도 4는 본 발명에 의한 분석용 시편 제조 및 분석 과정을 나타내는 단면도.Figure 4 is a cross-sectional view showing a test specimen production and analysis process according to the present invention.

도 5 및 도 6은 본 발명에 의해 시편 붕괴 현상이 사라진 것을 보여주는 TEM 사진.5 and 6 are TEM photographs showing that the specimen collapse phenomenon disappeared by the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

41 : FIB 장치 44 : 금속막41: FIB device 44: metal film

43 : 공정과정에서 발생한 불량 45 : 파라핀층43: defects in the process 45: paraffin layer

본 발명은 전자 현미경의 분석용 시편(Specimen) 제조 방법에 관한 것으로 서, 좀 더 상세하게는 파라핀을 이용한 전자 현미경의 분석용 시편 제조 방법에 관한 것이다.The present invention relates to a method for producing an analytical specimen of an electron microscope, and more particularly, to a method for producing an analytical specimen for an electron microscope using paraffin.

최근 반도체 소자와 장치들이 급속히 고집적화 되고 미세화 되고 있으며, 이에 따라 보다 미세한 구조를 정밀하게 분석할 수 있는 장치의 중요성이 증대하고 있다. 그 중에서도 특히 주사전자현미경(Scanning Electron Microscopy, 이하 'SEM'이라 한다)과 투과전자현미경(Transmission Electron Microscopy, 이하 'TEM'이라한다)을 이용한 분석은 분해기능과 그 뛰어난 응용성으로 인해 널리 사용되고 있다.Recently, semiconductor devices and devices are rapidly becoming highly integrated and miniaturized, and thus, the importance of devices capable of precisely analyzing finer structures is increasing. In particular, analysis using Scanning Electron Microscopy (hereinafter referred to as SEM) and Transmission Electron Microscopy (TEM) is widely used due to its resolution and excellent application. .

TEM을 이용한 반도체 소자 및 장비의 분석은 많은 정밀한 정보를 제공하고 있으나, 원하는 목적에 맞는 분석결과를 얻기 위해서는 전자가 투과될 수 있는 조건을 갖춘 최적의 시편을 준비할 필요가 있다.Although the analysis of semiconductor devices and equipment using TEM provides a lot of precise information, it is necessary to prepare an optimal specimen with conditions that can transmit electrons in order to obtain an analysis result suitable for a desired purpose.

현재 반도체 기판 상의 결함 여부를 TEM을 이용하여 분석하기 위한 시편을 제조하는 방법은 이온밀링법(Ion Milling Method)와 이온빔 집속(Focusing Ion Beam, 이하 'FIB'라 한다) 방법 등이 일반화되어 있다. Currently, a method for preparing a specimen for analyzing defects on a semiconductor substrate by using a TEM is generally used, such as an ion milling method and a focusing ion beam (FIB) method.

이 중에서 FIB를 사용하는 방법은 분석용 시편상의 분석 포인트를 전자상으로 관찰하면서 분석포인트의 주변부에서 분석포인트에 접근하면서 식각하기 때문에 분석용 시편의 두께를 좀 더 쉽게 조절할 수 있는 장점이 있다. Among them, the method using the FIB has an advantage that the thickness of the analytical specimen can be adjusted more easily because the analysis point on the analytical specimen is etched while approaching the analytical point from the periphery of the analytical point.

도 1은 종래의 TEM 분석용 시편의 제조 과정을 나타내는 공정도이다. 도 1을 참조하여 제조 과정을 살펴보면, 우선 반도체 기판의 불량이 있는 부위를 포함한 일정영역을 커팅한다(S10). 이어서 FIB를 사용하는 밀링공정을 통해 TEM이 가능한 정도로 시편의 두께를 조절한다(S11). 다음으로 TEM 분석 시 시편의 손상을 막기 위한 보호막을 도포한다(S12).1 is a process chart showing a manufacturing process of a specimen for a conventional TEM analysis. Looking at the manufacturing process with reference to Figure 1, first, a predetermined region including a defective portion of the semiconductor substrate is cut (S10). Subsequently, through the milling process using the FIB to adjust the thickness of the specimen to the extent possible TEM (S11). Next, a protective film is applied to prevent damage to the specimen during TEM analysis (S12).

이어서 제작된 시편을 이용하여 TEM 분석을 하는 방법을 살펴보면, 도 2에서와 같이, 반도체 기판(12) 위에 손상이나 공정에 관련된 입자(13)를 분석할 필요가 있는 경우, FIB(11)를 이용하여 이온빔을 주사하기 전에 손상이나 공정에 관련된 입자가 발생한 영역 위에 보호막(14)을 형성한다. 계속해서 FIB를 통해 이온빔을 주사하여 시편을 투과한 전자나 방출된 전자를 SEM이나 TEM을 통해 분석한다.Next, a method of performing TEM analysis using the fabricated specimens will be described. As shown in FIG. 2, when it is necessary to analyze the particles 13 related to damage or process on the semiconductor substrate 12, the FIB 11 is used. Thus, the protective film 14 is formed on the area where damage or particles related to the process are generated before scanning the ion beam. Subsequently, electron beams are scanned through the FIB, and electrons or electrons transmitted through the specimen are analyzed by SEM or TEM.

하지만 FIB를 이용하여 종래 기술과 같이 시편을 제조하고 분석하는 경우, FIB에 사용되는 Ga 이온의 원자량이 커서 시편이 붕괴되는 등의 손상이 발생할 수 있다. 도 3은 FIB를 이온빔 소스로 이용하여 TEM 분석을 한 결과 위와 같은 손상이 발생한 것을 보여주는 것이다. 문제는 불량 분석을 위해 TEM을 사용하였어도 이러한 손상이 반도체 제조 공정 중에 발생한 것인지, 시편의 제조 과정 혹은 분석 과정에서 발생한 것인지 판별할 수 없다는 것이다. However, when the specimen is manufactured and analyzed using the FIB as in the prior art, damage may occur such that the specimen collapses due to a large amount of Ga ions used in the FIB. 3 shows that the above damage occurs as a result of TEM analysis using FIB as an ion beam source. The problem is that even if the TEM is used for defect analysis, it is not possible to determine whether such damage has occurred during the semiconductor manufacturing process or during the fabrication or analysis of the specimen.

따라서, FIB에 의한 시편의 손상을 줄이고 공정 자체에 불량을 정확하게 분석할 방법이 필요하다. Therefore, there is a need for a method of reducing damage to the specimen by FIB and accurately analyzing defects in the process itself.

본 발명은 이러한 문제를 극복하기 위한 것으로, TEM 혹은 SEM으로 분석할 영역 위에 파라핀을 이용하여 보호층을 형성함으로써, FIB에 의한 분석대상의 손상없이 정확한 분석을 할 수 있는 방법을 제공하는 것을 목적으로 한다.The present invention is to overcome this problem, by providing a protective layer using a paraffin on the area to be analyzed by TEM or SEM, to provide a method capable of accurate analysis without damaging the analyte by FIB do.

이와 같은 발명의 목적을 달성하기 위하여 본 발명은, 이온 빔 집속 장치로 소정의 처리를 하여 반도체 시편을 제작하고 분석하는 방법으로서, 반도체 시편을 밀링하기 전에 관찰하고자 하는 부위에 파라핀을 도포하여 반도체 시편을 제조하는 것을 특징으로 한다.In order to achieve the object of the present invention, the present invention is a method for manufacturing and analyzing a semiconductor specimen by a predetermined treatment with an ion beam focusing apparatus, by applying paraffin to the region to be observed before milling the semiconductor specimen, the semiconductor specimen It characterized in that the manufacturing.

본 발명에 따르면, 파라핀 도포 층에 의해 분석 대상이 되는 공정 입자나 불량부위가 보호됨으로써, FIB에 의한 손상을 줄여, 정확한 불량 분석이 가능해진다.According to the present invention, the paraffin coating layer protects the process particles and the defective parts to be analyzed, thereby reducing damage due to FIB and enabling accurate defect analysis.

도 4를 참조하여, 본 발명을 좀 더 구체적으로 살펴보면, 먼저 반도체 기판(42) 위에 불량(43)이 발생한 영역에 파라핀 층(45)을 도포한다. 파라핀의 도포는 파라핀을 녹여 약 100℃에서 도포하는 것이 바람직하다.Referring to FIG. 4, the present invention will be described in more detail. First, the paraffin layer 45 is applied to a region where a defect 43 occurs on the semiconductor substrate 42. The application of paraffin is preferably performed by dissolving paraffin at about 100 ° C.

파라핀의 주성분은 카본으로서 반응성이 약하고, 화학약품에 대한 내성이 커서, 이후의 시편제작 과정에서 분석대상의 보호층으로 적합하다고 할 수 있다. 또한 이때 파라핀 층(45)의 두께는 하부 기판이 받는 스트레스(Stress)를 줄이고 시편 대전(Charging) 현상 및 회절 현상이 발생하는 것을 막기 위해 약 2000Å에서 3000Å 정도로 하는 것이 바람직하다.The main component of paraffin is carbon, which is weak in reactivity and resistant to chemicals, and thus can be said to be suitable as a protective layer for analysis in subsequent specimen preparation. In addition, the thickness of the paraffin layer 45 is preferably about 2000 kPa to about 3000 kPa in order to reduce stress received by the lower substrate and prevent specimen charging and diffraction from occurring.

계속해서, TEM을 통한 분석이 가능한 정도의 두께가 되도록 FIB 장치(41)를 이용하여 밀링공정을 진행한다. FIB 장치(41)는 소정크기로 절단된 시편의 특정 부위에 이온 빔을 주사하여 관찰하고자 하는 시편의 두께를 얇게 만들기 때문에 시편을 제작하는 것이 손쉽고, 반도체 소자의 특정 부위에서의 시편제작이 가능하며, 밀링레이트(Milling Rate)가 거의 일정한 시편 제작이 가능하다. Subsequently, the milling process is performed using the FIB device 41 so as to have a thickness that can be analyzed by TEM. Since the FIB device 41 scans a specific portion of the specimen cut to a predetermined size to make the specimen thin to be observed, it is easy to manufacture the specimen, and it is possible to manufacture the specimen at the specific portion of the semiconductor device. It is possible to produce specimens with a nearly constant milling rate.

이때, 집속되는 이온으로는 Ga 이온이 적합한데, 그 이유는 Ga 이온은 웨이 퍼 내로 쉽게 확산되지 않고, 이후 세정 등을 통해서도 쉽게 제거할 수 있기 때문이다.At this time, Ga ions are suitable as the focused ions because Ga ions are not easily diffused into the wafer, and can be easily removed through washing or the like.

그 다음, FIB 장치를 통해 얇게 제작된 시편 위에 금속막(44)을 도포하여 시편을 완성한다. 이 금속막(44)은 FIB(41)를 빔소스로 이용하여 TEM 분석을 할 때에 시편 표면에 발생할 수 있는 손상(damage)을 최소화 해주며, 또한 SEM으로 분석하는 경우에는 부도체인 시편 표면을 따라 도포된 금속막에서 분석에 필요한 이차전자 등을 발생시킴과 함께, 표면에 전하가 흐르지 않고 쌓이게 되는 것을 막아준다. 따라서 백금(Pt)을 금속막(44)으로 사용하는 것이 바람직하다. Then, a metal film 44 is applied on the thinly fabricated specimen through the FIB device to complete the specimen. The metal film 44 minimizes the damage that may occur on the surface of the specimen when performing TEM analysis using the FIB 41 as a beam source. In addition to generating secondary electrons necessary for analysis in the coated metal film, charges are prevented from accumulating without flowing on the surface. Therefore, it is preferable to use platinum Pt as the metal film 44.

이와 같이 본 발명에 의하면, FIB 장치(41)를 이용하여 시편을 마이크로식각(micro etch)하거나, TEM 분석을 행하는 과정에서 FIB Ga 이온에 의해 발생할 수 있는 손상을 완충역할을 하는 파라핀 층(45)을 도포함으로써 최소화 할 수 있으며, 이를 통해 얻은 정확한 자료를 바탕으로 반도체 소자 공정을 조절하여 보다 효율적이고 불량이 적은 전체 공정을 유지할 수 있게 된다.As described above, according to the present invention, the paraffin layer 45 buffers damage caused by FIB Ga ions during the microetching of the specimen using the FIB device 41 or the TEM analysis. It can be minimized by applying the process, and it is possible to maintain the whole process more efficiently and less defects by adjusting the semiconductor device process based on the accurate data obtained through this.

도 5와 도 6은 파라핀을 도포한 후 반도체 소자의 게이트 단면을 TEM으로 분석한 것으로, 도 2와 달리 시료의 붕괴 등이 일어나지 않은 것을 볼 수 있다. 따라서 도 5와 같이 게이트의 막 구조 및 적층 구조가 FIB에 의해 손상되지 않고 도출되어, 분석 과정에서의 손상 없는 정확한 자료를 얻을 수 있다.5 and 6 are analyzed by the TEM of the gate cross-section of the semiconductor device after applying the paraffin, it can be seen that unlike the collapse of the sample, unlike in FIG. Thus, as shown in FIG. 5, the film structure and the stacked structure of the gate are derived without being damaged by the FIB, thereby obtaining accurate data without being damaged in the analysis process.

지금까지 본 발명의 바람직한 실시예 중 하나를 도면을 참조하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자는 아래 특허청구범위에 기재된 본 발명의 기술적 사상의 범위 내에서 본 발명을 다양하게 수정 또는 변경시킬 수 있 음을 이해할 수 있을 것이다.One of the preferred embodiments of the present invention has been described with reference to the drawings, but those skilled in the art can variously modify or modify the present invention within the scope of the technical idea of the present invention described in the claims below. You will understand that you can change it.

이상에서 살펴본 것과 같이, 본 발명에 따르면, TEM 및 SEM 분석을 위한 시편을 제조하는 과정에서 FIB 장치를 사용한 미세 식각을 하거나, FIB 장치를 이온 소스로 한 TEM 또는 SEM 분석을 하는 경우에 시편의 붕괴 현상을 막아 제조 공정에서 발생하는 반도체 소자의 불량 분석을 정확하게 할 수 있다. 따라서 본 발명에 의해 반도체 소자의 불량 분석이 현저히 용이해지며, 이렇게 얻은 정확한 분석자료를 제조 공정 쪽으로 피드백(Feedback)하여 웨이퍼 등의 제조 수율을 크게 안정시킬 수 있다.As described above, according to the present invention, in the preparation of the specimen for TEM and SEM analysis, collapse of the specimen in the case of fine etching using the FIB device or TEM or SEM analysis using the FIB device as an ion source By preventing the phenomenon, it is possible to accurately analyze the defect of the semiconductor device generated in the manufacturing process. Therefore, the defect analysis of the semiconductor device is remarkably easy according to the present invention, and the accurate analysis data thus obtained can be fed back to the manufacturing process to greatly stabilize the production yield of wafers and the like.

Claims (3)

이온 빔 집속 장치로 소정의 처리를 하여 반도체 시편을 제작하고 이를 분석하는 방법으로서, A method of fabricating and analyzing a semiconductor specimen by a predetermined treatment with an ion beam focusing device, 반도체 시편을 준비하는 단계와 Preparing a semiconductor specimen 상기 반도체 시편의 관찰부위에 파라핀을 도포하는 단계와 Applying paraffin to the observation portion of the semiconductor specimen; 상기 파라핀이 도포된 반도체 시편을 밀링하는 단계와 Milling the paraffin-coated semiconductor specimen; 상기 밀링된 반도체 시편 위에 금속막을 도포하는 단계를 포함하는 것을 특징으로 하는 반도체 시편의 제조 방법. Method of manufacturing a semiconductor specimen comprising the step of applying a metal film on the milled semiconductor specimen. 제1 항에서, In claim 1, 상기 파라핀을 도포하는 단계는 파라핀을 100℃ 정도에서 녹여 이를 관찰하고자 하는 부위에 도포하는 것을 특징으로 하는 반도체 시편의 제조 방법. The step of applying the paraffin is a method for manufacturing a semiconductor specimen, characterized in that the paraffin is dissolved at about 100 ℃ to apply to the site to be observed. 제1 항 또는 제2 항에서, The method of claim 1 or 2, 상기 파라핀 도포 층의 두께를 2000Å 내지 3000Å 정도인 것을 특징으로 하는 반도체 시편의 제조 방법.The paraffin coating layer has a thickness of about 2000 kPa to about 3000 kPa.
KR1020040117822A 2004-12-31 2004-12-31 Manufacturing Method of Semiconductor Specimen by Using Paraffin KR100676613B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040117822A KR100676613B1 (en) 2004-12-31 2004-12-31 Manufacturing Method of Semiconductor Specimen by Using Paraffin

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040117822A KR100676613B1 (en) 2004-12-31 2004-12-31 Manufacturing Method of Semiconductor Specimen by Using Paraffin

Publications (2)

Publication Number Publication Date
KR20060077844A true KR20060077844A (en) 2006-07-05
KR100676613B1 KR100676613B1 (en) 2007-01-30

Family

ID=37169844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040117822A KR100676613B1 (en) 2004-12-31 2004-12-31 Manufacturing Method of Semiconductor Specimen by Using Paraffin

Country Status (1)

Country Link
KR (1) KR100676613B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101660705B1 (en) * 2015-06-03 2016-09-28 울산과학기술원 Manufacturing method of specimen

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54123148A (en) 1978-03-17 1979-09-25 Nippon Telegr & Teleph Corp <Ntt> Bonding method of specimen to be polished
JP3020361B2 (en) * 1992-10-12 2000-03-15 松下電子工業株式会社 Method for preparing sample for transmission electron microscope
JP2004163236A (en) 2002-11-12 2004-06-10 Sony Corp Method for preparing sample for cross-sectional observation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101660705B1 (en) * 2015-06-03 2016-09-28 울산과학기술원 Manufacturing method of specimen

Also Published As

Publication number Publication date
KR100676613B1 (en) 2007-01-30

Similar Documents

Publication Publication Date Title
US7649173B2 (en) Method of preparing a sample for transmission electron microscopy
US7525087B2 (en) Method for creating observational sample
US10101246B2 (en) Method of preparing a plan-view transmission electron microscope sample used in an integrated circuit analysis
US7345289B2 (en) Sample support prepared by semiconductor silicon process technique
JP2012073069A (en) Preparation method of specimen for observing defective part of semiconductor device substrate
US6884362B2 (en) Mass production of cross-section TEM samples by focused ion beam deposition and anisotropic etching
CN104795340A (en) Method for analyzing failures due to defects of ONO (silicon oxide-silicon nitride-silicon oxide) thin films of Flash products
US10539489B2 (en) Methods for acquiring planar view STEM images of device structures
JP3923733B2 (en) Sample preparation method for transmission electron microscope
US6723650B1 (en) TEM sample preparation using transparent defect protective coating
US10410829B1 (en) Methods for acquiring planar view stem images of device structures
KR100676613B1 (en) Manufacturing Method of Semiconductor Specimen by Using Paraffin
JP2001319954A (en) Sample processing method with focused ion beam
US6251782B1 (en) Specimen preparation by focused ion beam technique
CN108106890A (en) The preparation method of the TEM sample of nickel metal silicide
KR20060078915A (en) Manufacturing method of sample for tem analysis
EP1612836B1 (en) Method for the removal of a microscopic sample from a substrate
KR20000020989A (en) Method for manufacturing specimen used for tem
US11835492B2 (en) Method for preparing sample for wafer level failure analysis
WO2022033158A1 (en) Wafer level failure analysis sample production method
KR100655581B1 (en) Device for Coating Specimen for Analyzing by Transmission Electron Microscope and Method for Coating it using the same
KR20050033699A (en) Method for forming sample using analysis by tem
JP7330326B2 (en) How to prepare specimens for scanning capacitance microscopy
JP2002318178A (en) Defect evaluation method for semiconductor crystal
KR100826763B1 (en) Manufacturing method for vertical analysis piece and analysis method thereby

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091224

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee