KR20060077179A - Oscillator using band gab reference circuit - Google Patents

Oscillator using band gab reference circuit Download PDF

Info

Publication number
KR20060077179A
KR20060077179A KR1020040115978A KR20040115978A KR20060077179A KR 20060077179 A KR20060077179 A KR 20060077179A KR 1020040115978 A KR1020040115978 A KR 1020040115978A KR 20040115978 A KR20040115978 A KR 20040115978A KR 20060077179 A KR20060077179 A KR 20060077179A
Authority
KR
South Korea
Prior art keywords
voltage
current
capacitor
change
oscillator
Prior art date
Application number
KR1020040115978A
Other languages
Korean (ko)
Inventor
조영우
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040115978A priority Critical patent/KR20060077179A/en
Publication of KR20060077179A publication Critical patent/KR20060077179A/en

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/011—Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

본 발명은 반도체 설계 기술에 관한 것으로, 특히 발진기에 관한 것이며, 더 자세히는 밴드갭 레퍼런스 회로를 이용한 발진기에 관한 것이다. 본 발명은 공정 변화, 온도 변화, 전원전압 변화(PVT 변화)에 의존하지 않고 일정한 주파수를 생성할 수 있는 발진기를 제공하는데 그 목적이 있다. 본 발명에서는 밴드갭 레퍼런스 회로를 사용하여 공정 변화, 온도 변화, 전원전압 변화(PVT 변화)에 의존하지 않는 기준전압(Vref)을 생성하고, 기준전압(Vref)을 이용하여 일정한 기준전류(Iref)를 생성하는 회로와, 기준전류(Iref)에 비례하는 미러링 전류(m × Iref)로 캐패시터를 충전하다가 캐패시터에 걸린 전압이 기준전압(Vref)에 도달하게 되면 비교기가 이를 감지하여 방전경로를 인에이블 시키는 회로를 사용하였다. 즉, 본 발명에서는 비교기의 기준전압으로 기준전류(Iref)를 생성하기 위하여 사용된 밴드갭 레퍼런스 회로의 출력(Vref)을 사용하여 같은 시간 캐패시터 양단에 걸리는 전압을 일정하게 유지시키도록 설계함으로써 공정 변화, 온도 변화, 전원전압 변화(PVT 변화)에 의존하지 않고 일정한 주파수를 가지는 클럭을 생성하는 발진기를 구현할 수 있다.
TECHNICAL FIELD The present invention relates to semiconductor design techniques, and more particularly, to oscillators, and more particularly, to oscillators using bandgap reference circuits. It is an object of the present invention to provide an oscillator capable of generating a constant frequency without depending on process changes, temperature changes, power supply voltage changes (PVT changes). In the present invention, a bandgap reference circuit is used to generate a reference voltage (Vref) that does not depend on process change, temperature change, and power supply voltage change (PVT change), and a constant reference current (Iref) is generated using the reference voltage (Vref). And the comparator detects when the voltage applied to the capacitor reaches the reference voltage (Vref) while charging the capacitor with a mirroring current (m × Iref) proportional to the reference current (Iref) and enabling the discharge path. A circuit was used. That is, the present invention changes the process by designing to keep the voltage across the same time capacitor constant by using the output Vref of the bandgap reference circuit used to generate the reference current Iref as the reference voltage of the comparator. In addition, an oscillator that generates a clock having a constant frequency can be implemented without depending on temperature change or power supply voltage change (PVT change).

발진기, PVT 변화, 주파수, 밴드갭 레퍼런스 회로, 기준전류Oscillator, PVT Variation, Frequency, Bandgap Reference Circuit, Reference Current

Description

밴드갭 레퍼런스 회로를 이용한 발진기{OSCILLATOR USING BAND GAB REFERENCE CIRCUIT} Oscillator using bandgap reference circuit {OSCILLATOR USING BAND GAB REFERENCE CIRCUIT}             

도 1은 종래기술에 따른 발진기의 회로도.1 is a circuit diagram of an oscillator according to the prior art.

도 2는 상기 도 1의 각 노드의 파형을 나타낸 도면.2 is a view showing waveforms of each node of FIG.

도 3은 본 발명의 일 실시예에 따른 발진기의 회로도3 is a circuit diagram of an oscillator according to an embodiment of the present invention.

도 4는 상기 도 3에 도시된 발진기 회로의 파형도.
4 is a waveform diagram of the oscillator circuit shown in FIG.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

100 : 기준전류 생성부100: reference current generator

10 : 연산증폭기10: operational amplifier

20 : 비교기20: comparator

30 : 밴드갭 레퍼런스 회로
30: bandgap reference circuit

본 발명은 반도체 설계 기술에 관한 것으로, 특히 발진기에 관한 것이며, 더 자세히는 밴드갭 레퍼런스 회로를 이용한 발진기에 관한 것이다.TECHNICAL FIELD The present invention relates to semiconductor design techniques, and more particularly, to oscillators, and more particularly, to oscillators using bandgap reference circuits.

대부분의 반도체 소자에는 일정한 주파수를 가지는 클럭을 이용하는 회로가 존재하며, 이러한 특정 주파수의 클럭을 내부적으로 생성하는 회로를 발진기라 한다.Most semiconductor devices have a circuit using a clock having a constant frequency, and a circuit for generating a clock of this specific frequency internally is called an oscillator.

도 1은 종래기술에 따른 발진기의 회로도이다.1 is a circuit diagram of an oscillator according to the prior art.

도 1을 참조하면, 종래기술에 따른 발진기는 제1 노드(N1)를 입력단으로 하고 제2 노드(N2)를 출력단으로 하는 인버터(INV1)와, 제1 노드(N1)와 제2 노드(N2) 사이에 인버터(INV1)와 병렬를 이루며 접속된 저항(R)과, 제2 노드(N2)를 입력단으로 하고 최종 출력노드인 제3 노드(N3)를 출력단으로 하는 인버터(INV2)와, 제1 노드(N1)와 제3 노드(N3) 사이에 접속된 캐패시터(C)로 구성된다.Referring to FIG. 1, an oscillator according to the related art has an inverter INV1 having a first node N1 as an input terminal and a second node N2 as an output terminal, a first node N1, and a second node N2. Resistor R connected in parallel with inverter INV1 between the terminals, the inverter INV2 having the second node N2 as the input terminal and the third node N3 as the final output node, and the first terminal. The capacitor C is connected between the node N1 and the third node N3.

도 2는 상기 도 1의 각 노드의 파형을 나타낸 도면으로서, 이하 이를 참조하여 상기 도 1에 도시된 발진기의 동작을 살펴본다.FIG. 2 is a diagram illustrating waveforms of each node of FIG. 1. Hereinafter, the operation of the oscillator illustrated in FIG. 1 will be described with reference to the figure.

우선, 제2 노드(N2)의 초기전압을 전원전압(VDD)으로 가정하면, 최종 출력노드인 제3 노드(N3)의 초기출력은 0V가 될 것이다. 이때, 제1 노드(N1)는 저항(R)을 통한 캐패시터(C) 충전 동작에 의해 그 전압이 서서히 증가하게 된다.First, assuming that the initial voltage of the second node N2 is the power supply voltage VDD, the initial output of the third node N3, which is the final output node, will be 0V. At this time, the voltage of the first node N1 is gradually increased by the capacitor C charging operation through the resistor R. FIG.

제1 노드(N1)의 전압이 서서히 증가하다가 인버터(INV1)의 로직 문턱전압(VLTH)에 도달하게 되면 인버터(INV1)의 로직 반전이 일어나고, 이에 따라서 제2 노드(N2)의 전압은 0V, 제3 노드(N3)의 전압은 VDD가 된다. When the voltage of the first node N1 gradually increases and reaches the logic threshold voltage V LTH of the inverter INV1, the logic inversion of the inverter INV1 occurs. Accordingly, the voltage of the second node N2 is 0V. The voltage of the third node N3 is VDD.

이렇게 되면 이전과 반대로 저항(R)을 통해 캐패시터(C)가 방전되면서 제1 노드(N1)의 전압은 서서히 감소하게 되며, 제1 노드(N1)의 전압이 서서히 감소하다가 인버터(INV1)의 로직 문턱전압(VLTH)에 도달하게 되면 인버터(INV1)의 로직 반전이 일어나고, 이에 따라서 제2 노드(N2)의 전압은 VDD, 제3 노드(N3)의 전압은 0V가 된다.In this case, as the capacitor C is discharged through the resistor R, the voltage of the first node N1 gradually decreases, and the voltage of the first node N1 gradually decreases before the logic of the inverter INV1. When the threshold voltage V LTH is reached, the logic inversion of the inverter INV1 occurs. Accordingly, the voltage of the second node N2 becomes VDD and the voltage of the third node N3 becomes 0V.

이와 같은 과정을 계속 반복하면서, 제2 노드(N2) 및 제3 노드(N3)가 일정 주기로 0V~VDD까지 스윙하는 펄스를 생성하게 된다.While repeating this process, the second node N2 and the third node N3 generate pulses swinging from 0V to VDD at regular intervals.

상기와 같이 구성되어 동작하는 종래기술에 따른 발진기에서 주파수(f)는 하기의 수학식 1과 같이 나타낼 수 있다.
In the oscillator according to the prior art configured and operated as described above, the frequency f may be expressed by Equation 1 below.

f = 1/[2RC * ln((VDD+VLTH)/VLTH)]f = 1 / [2RC * ln ((VDD + V LTH ) / V LTH )]

통상적으로, 발진기의 출력 주파수가 저항(R) 및 캐패시터(C)의 값에만 의존하여 조절되는 것이 이상적이라 할 수 있으나, 상기 수학식 1에 나타난 바와 같이 발진기의 출력 주파수는 저항(R) 및 캐패시터(C)의 값 외에도 사용하는 전원전압(VDD), 인버터(INV1)의 로직 문턱전압(VLTH) 등에도 의존하게 된다. 일반적으로 인버터(INV1)의 로직 문턱전압(VLTH)은 공정변화에 따라 그 값에 변동성을 가진다.Typically, the output frequency of the oscillator may be ideally adjusted depending only on the values of the resistors R and capacitors C. However, as shown in Equation 1, the output frequencies of the oscillators are R and capacitors. In addition to the value of (C), it also depends on the power supply voltage VDD and the logic threshold voltage V LTH of the inverter INV1. In general, the logic threshold voltage V LTH of the inverter INV1 has a variation in its value according to a process change.

따라서, 종래기술에 따른 발진기는 공정 변화, 온도 변화, 전원전압 변화(PVT 변화)에 따라 출력 주파수가 변화할 수 밖에 없으며, 이에 따라 안정한 주파 수의 클럭을 생성하는 것이 어렵다.
Therefore, the oscillator according to the prior art has no choice but to change the output frequency according to the process change, temperature change, power supply voltage change (PVT change), and thus it is difficult to generate a stable frequency clock.

본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 공정 변화, 온도 변화, 전원전압 변화(PVT 변화)에 의존하지 않고 일정한 주파수를 생성할 수 있는 발진기를 제공하는데 그 목적이 있다.
The present invention has been proposed to solve the above problems of the prior art, and an object thereof is to provide an oscillator capable of generating a constant frequency without depending on process change, temperature change, power supply voltage change (PVT change). .

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 밴드갭 레퍼런스 회로로부터 출력된 기준전압을 이용하여 기준전류를 생성하기 위한 기준전류 생성수단; 상기 기준전류에 비례하는 미러링 전류를 생성하기 위한 전류 미러링수단; 상기 미러링 전류를 충전하기 위한 캐패시터; 상기 캐패시터에 걸린 전압과 상기 기준전압을 비교하기 위한 비교수단; 및 상기 비교수단의 출력에 응답하여 상기 캐패시터의 방전경로를 인에이블 시키기 위한 스위칭수단을 구비하는 발진기가 제공된다.According to an aspect of the present invention for achieving the above technical problem, reference current generating means for generating a reference current using the reference voltage output from the bandgap reference circuit; Current mirroring means for generating a mirroring current proportional to the reference current; A capacitor for charging the mirroring current; Comparison means for comparing the voltage applied to the capacitor with the reference voltage; And switching means for enabling the discharge path of the capacitor in response to the output of the comparing means.

바람직하게, 상기 기준전류 생성수단은, 상기 기준전압을 생성하기 위한 밴드갭 레퍼런스 회로; 상기 기준전압을 부입력으로 하고 피드백 전압을 정입력으로 하는 연산증폭기; 전원전압단에 접속되며 상기 연산증폭기의 출력을 게이트 입력으로 하는 제1 PMOS 트랜지스터; 접지전압단과 상기 제1 PMOS 트랜지스터 사이에 직렬로 접속되어 분배된 전압을 상기 피드백 전압으로 제공하기 위한 제1 및 제2 저 항을 구비한다.Preferably, the reference current generating means, the bandgap reference circuit for generating the reference voltage; An operational amplifier using the reference voltage as a negative input and a feedback voltage as a positive input; A first PMOS transistor connected to a power supply voltage terminal and having an output of the operational amplifier as a gate input; First and second resistors connected in series between a ground voltage terminal and the first PMOS transistor to provide the divided voltage as the feedback voltage.

나아가, 상기 전류 미러링수단은 상기 연산증폭기의 출력을 게이트 입력으로 하며, 상기 전원전압단과 상기 캐패시터 사이에 접속된 제2 PMOS 트랜지스터를 구비한다.Further, the current mirroring means has an output of the operational amplifier as a gate input, and includes a second PMOS transistor connected between the power supply voltage terminal and the capacitor.

바람직하게, 상기 스위칭수단은 상기 비교수단의 출력의 반전신호를 게이트 입력으로 하고, 상기 캐패시터의 양단에 접속된 NMOS 트랜지스터를 구비한다.Preferably, the switching means has an inverted signal of the output of the comparing means as a gate input and includes NMOS transistors connected at both ends of the capacitor.

본 발명에서는 밴드갭 레퍼런스 회로를 사용하여 공정 변화, 온도 변화, 전원전압 변화(PVT 변화)에 의존하지 않는 기준전압(Vref)을 생성하고, 기준전압(Vref)을 이용하여 일정한 기준전류(Iref)를 생성하는 회로와, 기준전류(Iref)에 비례하는 미러링 전류(m × Iref)로 캐패시터를 충전하다가 캐패시터에 걸린 전압이 기준전압(Vref)에 도달하게 되면 비교기가 이를 감지하여 방전경로를 인에이블 시키는 회로를 사용하였다. 즉, 본 발명에서는 비교기의 기준전압으로 기준전류(Iref)를 생성하기 위하여 사용된 밴드갭 레퍼런스 회로의 출력(Vref)을 사용하여 같은 시간 캐패시터 양단에 걸리는 전압을 일정하게 유지시키도록 설계함으로써 공정 변화, 온도 변화, 전원전압 변화(PVT 변화)에 의존하지 않고 일정한 주파수를 가지는 클럭을 생성하는 발진기를 구현할 수 있다.
In the present invention, a bandgap reference circuit is used to generate a reference voltage (Vref) that does not depend on process change, temperature change, and power supply voltage change (PVT change), and a constant reference current (Iref) is generated using the reference voltage (Vref). And a comparator detects when the voltage across the capacitor reaches the reference voltage (Vref) while charging the capacitor with a mirroring current (m × Iref) proportional to the reference current (Iref). A circuit was used. That is, the present invention changes the process by designing to keep the voltage across the same time capacitor constant by using the output Vref of the bandgap reference circuit used to generate the reference current Iref as the reference voltage of the comparator. In addition, an oscillator that generates a clock having a constant frequency can be implemented without depending on temperature change or power supply voltage change (PVT change).

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다. Hereinafter, preferred embodiments of the present invention will be introduced in order to enable those skilled in the art to more easily carry out the present invention.                     

도 3은 본 발명의 일 실시예에 따른 발진기의 회로도이다.3 is a circuit diagram of an oscillator according to an embodiment of the present invention.

도 3을 참조하면, 본 실시예에 따른 발진기는, 밴드갭 레퍼런스 회로(30)로부터 출력된 기준전압(Vref)을 이용하여 기준전류(Iref)를 생성하기 위한 기준전류 생성부(100)와, 그 일측이 접지된 캐패시터(C)와, 기준전류(Iref)에 비례하는 미러링 전류(m×Iref)로 캐패시터(C)를 충전하기 위한 전류 미러링 PMOS 트랜지스터(MP2)와, 캐패시터(C)에 걸린 전압과 기준전압(Vref)을 비교하기 위한 비교기(20)와, 비교기(20)의 출력을 반전시키기 위한 인버터(INV)와, 인버터(INV)의 출력신호를 게이트 입력으로 하여 노드 N11과 접지전압(VSS) 사이에 방전경로를 인에이블 시키기 위한 스위칭 NMOS 트랜지스터(MN1)를 구비한다.Referring to FIG. 3, the oscillator according to the present embodiment includes a reference current generator 100 for generating a reference current Iref using the reference voltage Vref output from the bandgap reference circuit 30, A capacitor C whose one side is grounded, a current mirroring PMOS transistor MP2 for charging the capacitor C with a mirroring current m × Iref proportional to the reference current Iref, and a capacitor C A node N11 and a ground voltage are provided using a comparator 20 for comparing the voltage and the reference voltage Vref, an inverter INV for inverting the output of the comparator 20, and an output signal of the inverter INV as a gate input. A switching NMOS transistor MN1 is provided for enabling the discharge path between the VSSs.

한편, 기준전류 생성부(100)는 기준전압(Vref)을 생성하기 위한 밴드갭 레퍼런스 회로(30)와, 기준전압(Vref)을 부입력으로 하고 피드백 전압을 정입력으로 하는 연산증폭기(10)와, 전원전압단(VDD)에 접속되며 연산증폭기(10)의 출력을 게이트 입력으로 하는 PMOS 트랜지스터(MP1)와, 접지전압단(VSS)과 PMOS 트랜지스터(MP1) 사이에 직렬로 접속된 2개의 저항(R1, R2)을 구비한다. 2개의 저항(R1, R2)은 분배된 전압을 피드백 전압으로 제공한다.On the other hand, the reference current generator 100 is a bandgap reference circuit 30 for generating the reference voltage (Vref), and the operational amplifier 10 for the reference voltage (Vref) as a negative input and the feedback voltage as a positive input (10) And two PMOS transistors MP1 connected to the power supply voltage terminal VDD and having the output of the operational amplifier 10 as a gate input, and connected in series between the ground voltage terminal VSS and the PMOS transistor MP1. Resistors R1 and R2. Two resistors R1 and R2 provide the divided voltage as the feedback voltage.

도 4는 상기 도 3에 도시된 발진기 회로의 파형도로서, 이하 이를 참조하여 그 동작을 살펴본다.FIG. 4 is a waveform diagram of the oscillator circuit shown in FIG. 3 and will be described below with reference to the waveform.

반도체 회로에서 흔히 사용되고 있는 밴드갭 레퍼런스 회로(30)는 PVT 변화에도 일정한 기준전압(Vref)을 제공할 수 있으며, 이러한 기준전압(Vref)을 이용하여 일정한 기준전류(Iref)를 생성하게 된다. 기준전류(Iref)는 Vref/R1의 값을 가 진다.The bandgap reference circuit 30 commonly used in semiconductor circuits may provide a constant reference voltage Vref even with PVT changes, and generate a constant reference current Iref using the reference voltage Vref. The reference current Iref has a value of Vref / R1.

한편, PMOS 트랜지스터(MP1, MP2)는 기준전류(Iref)를 그대로 또는 임의의 배율(m)로 미러링하는 전류 미러를 구성한다.On the other hand, the PMOS transistors MP1 and MP2 form a current mirror that mirrors the reference current Iref as it is or at an arbitrary magnification m.

그리고, 비교기(20)의 기준전압으로 밴드갭 레퍼런스 회로(20)로부터 출력된 기준전압(Vref)을 사용함으로써 같은 시간 노드 N11에 충전되는 전압을 일정하게 유지할 수 있도록 하였다.Then, by using the reference voltage Vref output from the bandgap reference circuit 20 as the reference voltage of the comparator 20, the voltage charged at the same node N11 can be kept constant.

노드 N11의 초기전압을 OV로 가정하면, 출력노드(N11)의 전압은 VDD가 되고, 이에 따라 스위칭 NMOS 트랜지스터(MN1)가 턴오프되므로, 미러링 전류(m×Iref)가 캐패시터(C)를 충전하게 되어 노드 N11의 전압이 서서히 상승하게 된다.Assuming the initial voltage of the node N11 is OV, the voltage of the output node N11 becomes VDD, and thus the switching NMOS transistor MN1 is turned off, so that the mirroring current m × Iref charges the capacitor C. As a result, the voltage of the node N11 gradually rises.

한편, 이처럼 노드 N11의 전압이 상승하다가 Vref 레벨에 이르게 되면 비교기(20)의 출력단 N12의 전압이 반전되어 OV가 되고, 스위칭 NMOS 트랜지스터(MN1)가 턴온되어 캐패시터(C) 양단으로 바이패스 되는 방전경로가 생성되어 노드 N11의 전압이 순간적으로 OV로 떨어지게 된다.On the other hand, when the voltage of the node N11 rises to reach the Vref level, the voltage at the output terminal N12 of the comparator 20 is inverted to become OV, and the switching NMOS transistor MN1 is turned on and bypassed across the capacitor C. A path is created that causes the voltage at node N11 to drop instantaneously to OV.

그리고, 노드 N11의 전압이 OV가 되면, 비교기(20)의 출력단 N12의 전압이 다시 반전되어 VDD가 되고, 스위칭 NMOS 트랜지스터(MN1)가 턴오프되어 방전경로가 디스에이블 되므로 다시 노드 N11의 전압이 서서히 상승하게 된다.When the voltage at the node N11 becomes OV, the voltage at the output terminal N12 of the comparator 20 is inverted again to become VDD, and the switching NMOS transistor MN1 is turned off to disable the discharge path. Will rise slowly.

이러한 과정이 계속 반복되면서 일정 주기를 가지는 클럭 펄스가 생성되며, 이 클럭의 주파수(f)는 하기의 수학식 2와 같이 나타낼 수 있다.
As this process is continuously repeated, a clock pulse having a predetermined period is generated, and the frequency f of the clock can be expressed by Equation 2 below.

f = (m×Iref) / C×Vreff = (m × Iref) / C × Vref

또한, 상기 수학식 2에서 Iref를 Vref/R1로 치환하면, 하기의 수학식 3이 성립된다.
In addition, when Iref is replaced with Vref / R1 in Equation 2, Equation 3 below is established.

f = (m×Vref/R1) / C×Vref = m / (R1×C)f = (m × Vref / R1) / C × Vref = m / (R1 × C)

상기 수학식 3에서 알 수 있는 바와 같이, 본 발명에 따른 발진기는 그 주파수가 PVT에 의존하지 않고, 저항(R1) 및 캐패시터(C)의 값과 회로 구성에 따라 달라지는 일정한 값인 m에만 의존하므로 PVT 변동에도 일정한 주파수를 가지는 클럭을 생성할 수 있다.
As can be seen in Equation 3, the oscillator according to the present invention does not depend on the PVT, but depends only on a constant value m that depends on the values of the resistors R1 and capacitors C and the circuit configuration. It is possible to generate a clock having a constant frequency even with fluctuations.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

예컨대, 전술한 실시예에서는 스위칭 수단으로서 NMOS 트랜지스터(MN1)를 사용하는 경우를 일례로 들어 설명하였으나, 이를 다른 스위칭 소자로 대체하는 경우에도 본 발명은 적용된다. 만일 PMOS 트랜지스터로 대체한다면 인버터(INV)가 필요 없게 된다.
For example, in the above-described embodiment, the case where the NMOS transistor MN1 is used as the switching means has been described as an example. However, the present invention is also applied to the case where the switching device is replaced with another switching element. If the PMOS transistor is replaced, the inverter INV is unnecessary.

전술한 본 발명은 PVT 변동에도 일정한 주파수의 클럭을 생성할 수 있도록 하며, 이로 인하여 반도체 소자의 동작 특성을 개선할 수 있다.
The present invention described above enables the generation of a clock having a constant frequency even in the PVT fluctuation, thereby improving the operating characteristics of the semiconductor device.

Claims (4)

밴드갭 레퍼런스 회로로부터 출력된 기준전압을 이용하여 기준전류를 생성하기 위한 기준전류 생성수단;Reference current generating means for generating a reference current using the reference voltage output from the bandgap reference circuit; 상기 기준전류에 비례하는 미러링 전류를 생성하기 위한 전류 미러링수단;Current mirroring means for generating a mirroring current proportional to the reference current; 상기 미러링 전류를 충전하기 위한 캐패시터;A capacitor for charging the mirroring current; 상기 캐패시터에 걸린 전압과 상기 기준전압을 비교하기 위한 비교수단; 및Comparison means for comparing the voltage applied to the capacitor with the reference voltage; And 상기 비교수단의 출력에 응답하여 상기 캐패시터의 방전경로를 인에이블 시키기 위한 스위칭수단Switching means for enabling the discharge path of the capacitor in response to the output of the comparing means 을 구비하는 발진기.Oscillator having a. 제1항에 있어서,The method of claim 1, 상기 기준전류 생성수단은,The reference current generating means, 상기 기준전압을 생성하기 위한 밴드갭 레퍼런스 회로;A bandgap reference circuit for generating the reference voltage; 상기 기준전압을 부입력으로 하고 피드백 전압을 정입력으로 하는 연산증폭기;An operational amplifier using the reference voltage as a negative input and a feedback voltage as a positive input; 전원전압단에 접속되며 상기 연산증폭기의 출력을 게이트 입력으로 하는 제1 PMOS 트랜지스터;A first PMOS transistor connected to a power supply voltage terminal and having an output of the operational amplifier as a gate input; 접지전압단과 상기 제1 PMOS 트랜지스터 사이에 직렬로 접속되어 분배된 전 압을 상기 피드백 전압으로 제공하기 위한 제1 및 제2 저항을 구비하는 것을 특징으로 하는 발진기.And first and second resistors for supplying the divided voltage connected in series between the ground voltage terminal and the first PMOS transistor to the feedback voltage. 제2항에 있어서,The method of claim 2, 상기 전류 미러링수단은 상기 연산증폭기의 출력을 게이트 입력으로 하며, 상기 전원전압단과 상기 캐패시터 사이에 접속된 제2 PMOS 트랜지스터를 구비하는 것을 특징으로 하는 발진기.And the current mirroring means has an output of the operational amplifier as a gate input, and includes a second PMOS transistor connected between the power supply voltage terminal and the capacitor. 제3항에 있어서,The method of claim 3, 상기 스위칭수단은 상기 비교수단의 출력의 반전신호를 게이트 입력으로 하고, 상기 캐패시터의 양단에 접속된 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 발진기.And said switching means includes an NMOS transistor connected to both ends of said capacitor, with the inverted signal of the output of said comparing means as a gate input.
KR1020040115978A 2004-12-30 2004-12-30 Oscillator using band gab reference circuit KR20060077179A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040115978A KR20060077179A (en) 2004-12-30 2004-12-30 Oscillator using band gab reference circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040115978A KR20060077179A (en) 2004-12-30 2004-12-30 Oscillator using band gab reference circuit

Publications (1)

Publication Number Publication Date
KR20060077179A true KR20060077179A (en) 2006-07-05

Family

ID=37169291

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040115978A KR20060077179A (en) 2004-12-30 2004-12-30 Oscillator using band gab reference circuit

Country Status (1)

Country Link
KR (1) KR20060077179A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101143636B1 (en) * 2010-10-08 2012-05-09 에스케이하이닉스 주식회사 Internal voltage generation circuit
CN103124174A (en) * 2011-11-17 2013-05-29 三星电机株式会社 Ic circuit
KR101367682B1 (en) * 2012-07-31 2014-02-26 삼성전기주식회사 Oscillator
US8748791B2 (en) 2010-08-13 2014-06-10 SK Hynix Inc. Image sensor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8748791B2 (en) 2010-08-13 2014-06-10 SK Hynix Inc. Image sensor
KR101143636B1 (en) * 2010-10-08 2012-05-09 에스케이하이닉스 주식회사 Internal voltage generation circuit
CN103124174A (en) * 2011-11-17 2013-05-29 三星电机株式会社 Ic circuit
KR101367682B1 (en) * 2012-07-31 2014-02-26 삼성전기주식회사 Oscillator

Similar Documents

Publication Publication Date Title
JP4424546B2 (en) Pulse width modulation circuit
KR100624920B1 (en) Oscillator of semiconductor device
US20060226922A1 (en) Process, supply, and temperature insensitive integrated time reference circuit
US20080204155A1 (en) Oscillator devices and methods thereof
US20080122548A1 (en) Oscillator using schmitt trigger circuit
EP2696500B1 (en) Oscillator circuit and method for generating an oscillator signal
JPH10260741A (en) Constant voltage generating circuit
KR100343380B1 (en) voltage level detecter and voltage generator using this detecter
US8258815B2 (en) Clock generator circuits for generating clock signals
KR100331400B1 (en) Semiconductor circuit
KR20060077179A (en) Oscillator using band gab reference circuit
KR100608526B1 (en) Delay circuit having delay time adjustable by current
KR0168079B1 (en) Clock generating apparatus
US7321270B2 (en) Current-controlled CMOS ring oscillator circuit
JP4829724B2 (en) Oscillator circuit
JP2021153259A (en) Discharge control circuit and current source circuit
WO2019116764A1 (en) Comparator and oscillator circuit using said comparator
JP2019161379A (en) Oscillator
KR100258362B1 (en) Reference voltage generating device in semiconductor element
KR20140146367A (en) Pumping circuit
US20240223127A1 (en) Rc oscillator
KR101125713B1 (en) The Frequency-Osillator and The generation method of the signal having the constant frequency using the same
KR100422591B1 (en) Pulse generator
JP2023019228A5 (en)
KR0122314Y1 (en) Power-up detection apparatus

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination