KR20060074945A - Liquid crystal display device and method for fabricating the same - Google Patents

Liquid crystal display device and method for fabricating the same Download PDF

Info

Publication number
KR20060074945A
KR20060074945A KR1020040113940A KR20040113940A KR20060074945A KR 20060074945 A KR20060074945 A KR 20060074945A KR 1020040113940 A KR1020040113940 A KR 1020040113940A KR 20040113940 A KR20040113940 A KR 20040113940A KR 20060074945 A KR20060074945 A KR 20060074945A
Authority
KR
South Korea
Prior art keywords
liquid crystal
electrode
crystal display
pixel
method
Prior art date
Application number
KR1020040113940A
Other languages
Korean (ko)
Other versions
KR101107679B1 (en
Inventor
손충용
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040113940A priority Critical patent/KR101107679B1/en
Publication of KR20060074945A publication Critical patent/KR20060074945A/en
Application granted granted Critical
Publication of KR101107679B1 publication Critical patent/KR101107679B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F2001/136295Materials; Compositions; Methods of manufacturing
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

본 발명은 하나의 데이터 배선을 공유하는 좌우 픽셀에 있어서, 상하부 기판 합착 오정렬에 의하여 좌우 픽셀간 개구율의 차이가 발생하는 문제점을 해결하여 패널의 화질을 향상시키고자 하는 액정표시소자 및 그 제조방법에 관한 것으로, 제 1 기판 상에 수직교차하여 블록을 정의하는 게이트 배선 및 데이터 배선과, 상기 두 배선이 교차하는 지점에 형성되는 박막트랜지스터와, 상기 박막트랜지스터에 연결되는 화소전극과, 상기 블록 내부의 화소전극과 화소전극 사이에 형성되고 하나의 블록을 2개의 픽셀로 분할하는 커패시터 전극과, 상기 제 1 기판에 대향하고 그 사이에 액정층이 구비되는 제 2 기판을 포함하여 구성되는 것을 특징으로 한다. The present invention is a liquid crystal display device and a manufacturing method according to the left and right pixels share one data line, by the upper and lower substrate attached to each other misalignment solve the problem of the difference in open area ratio between the left and right pixel generation to improve the image quality of the panel and chairs that, within the first substrate onto a vertical cross to the thin film transistor having a gate wiring and a data wiring line and to define the blocks, forming a point where the two lines intersect, and a pixel electrode connected to the thin film transistor, wherein the block of characterized in that formed between the pixel electrode and the pixel electrode is opposite to one block of the capacitor electrode and the first substrate divided into two pixels, and comprises a second substrate on which a liquid crystal layer provided between the .
데이터 배선 공유, 스토리지 커패시터, 개구율 Data line sharing, storage capacitors, the aperture ratio

Description

액정표시소자 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME} The liquid crystal display device and a method of manufacturing {LIQUID CRYSTAL DISPLAY DEVICE AND METHOD FOR FABRICATING THE SAME}

도 1은 종래 기술에 의한 액정표시소자의 평면도. 1 is a plan view of a liquid crystal display device according to the prior art.

도 2는 도 1의 Ⅰ-Ⅰ'선상에서의 액정표시소자의 단면도. 2 is a cross-sectional view of a liquid crystal display element of the hook-Ⅰ Ⅰ 'of Figure 1;

도 3은 본 발명의 제 1 실시예에 의한 액정표시소자의 평면도. 3 is a plan view of a liquid crystal display device according to a first embodiment of the present invention.

도 4a 및 도 4b는 도 3의 Ⅱ-Ⅱ'선상에서의 액정표시소자의 단면도. Cross-sectional view of a liquid crystal display device in Fig. 4a and the linearly arranged Figure 4b Ⅱ-Ⅱ of Fig.

도 5는 본 발명의 제 2 실시예에 의한 액정표시소자의 평면도. 5 is a plan view of a liquid crystal display device according to a second embodiment of the present invention.

도 6a 및 도 6b는 도 5의 Ⅲ-Ⅲ'선상에서의 액정표시소자의 단면도. Figure 6a and Figure 6b is a cross-sectional view of a liquid crystal display element of the hook-Ⅲ Ⅲ 'of FIG.

도 7a 내지 도 7d는 도 5의 Ⅳ-Ⅳ'선상에서의 액정표시소자의 공정단면도. Figures 7a to 7d are cross-sectional views of the liquid crystal display element of the hook-Ⅳ Ⅳ of Fig.

도 8a 내지 도 8d는 도 5의 Ⅴ-Ⅴ'선상에서의 액정표시소자의 공정단면도. Figures 8a through 8d are cross-sectional views of the liquid crystal display element of the hook-Ⅴ Ⅴ of Fig.

도 9는 본 발명의 제 3 실시예에 의한 액정표시소자의 평면도. Figure 9 is a plan view of a liquid crystal display device according to a third embodiment of the present invention.

*도면의 주요 부분에 대한 부호설명 * Code Description of the Related Art

511 : TFT 어레이 기판 512 : 게이트 배선 511: TFT array substrate 512: gate wire

512a : 게이트 전극 513 : 게이트 절연막 512a: gate electrode 513: gate insulating film

514 : 반도체층 515 : 데이터 배선 514: semiconductor layer 515: a data line

515a : 소스 전극 515b : 데이터 전극 515a: a source electrode 515b: Data electrode

516 : 보호막 517 : 화소전극 516: protective layer 517: pixel electrode

518 : 콘택홀 522 : 커패시터 전극 518: contact hole 522: capacitor electrode

551 : 컬러필터 어레이 기판 552 : 블랙 매트릭스 551: color filter array panel 552: black matrix

553 : 컬러필터층 554 : 공통전극 553: color filter layer 554: common electrode

560 : 액정층 560: Liquid crystal layer

본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로, 특히 미스-얼라인에 의한 개구율 변동을 방지하고자 하는 액정표시소자 및 그 제조방법에 관한 것이다. It relates to a liquid crystal display device and a method of manufacturing the same to prevent the aperture ratio variation due to alignment-relate to; (Liquid Crystal Display Device LCD), especially miss the present invention a liquid crystal display element.

평판표시소자로서 최근 각광받고 있는 액정표시소자는 콘트라스트(contrast) 비가 크고, 계조 표시나 동화상 표시에 적합하며 전력소비가 작다는 장점 때문에 활발한 연구가 이루어지고 있다. As a flat panel display device liquid crystal display element in the spotlight recently has been active research conducted because of the advantages is the contrast (contrast) ratio is large, and suitable for a gradation display or moving image display and the power consumption is small.

특히, 얇은 두께로 제작될 수 있어 장차 벽걸이 TV와 같은 초박형(超薄形) 표시장치로 사용될 수 있을 뿐만 아니라, 무게가 가볍고, 전력소비도 CRT 브라운관에 비해 상당히 적어 배터리로 동작하는 노트북 컴퓨터의 디스플레이로 사용되는 등, 차세대 표시장치로서 각광을 받고 있다. In particular, it is of a thin thickness can be manufactured in the future ultra-thin (超薄 形) not only can it be used as a display device, light weight, and power consumption is also significantly less than the CRT cathode ray tube display of the notebook computer acting as a battery, such as a wall-mounted TV , it has received attention as next-generation display devices such as those used to.

이러한 액정표시소자는 일반적으로, 게이트 배선 및 데이터 배선에 의해 정의된 각 화소 영역에 박막트랜지스터(TFT:Thin Film Transistor)와 화소전극이 형성된 박막트랜지스터 어레이 기판과, 컬러필터층이 형성된 컬러필터층 어레이 기판 이 서로 대향되도록 배치되고, 그 사이에 유전 이방성을 갖는 액정이 형성되는 구조를 가져, 화소 선택용 어드레스(address) 배선을 통해 수십 만개의 화소에 부가된 박막트랜지스터를 스위칭 동작시켜 해당 화소에 전압을 인가해 주는 방식으로 구동된다. These liquid crystal display devices is generally, in the pixel regions defined by the gate line and the data wiring thin film transistor: the color filter array substrate (TFT Thin Film Transistor) and the thin film transistor array substrate and a pixel electrode is formed, a color filter layer is formed, is arranged to be opposed to each other, a structure that the liquid crystal having a dielectric anisotropy therebetween, through the pixel element selection address (address) wiring to the switching operation of the thin film transistor in addition to the hundreds of thousands of pixels applying a voltage to the pixel It is driven in such a way that.

이하, 첨부된 도면을 참조하여 종래 기술에 따른 액정표시소자에 대해 설명하면 다음과 같다. With reference to the accompanying drawings, it will be described for a liquid crystal display device according to the prior art as follows.

먼저, 액정표시소자의 박막 어레이 기판(11)에는 도 1 및 도 2에 도시된 바와 같이, 일렬로 배치된 게이트 배선(12)과 상기 게이트 배선(12)에 수직으로 교차 배치되는 데이터 배선(15)에 의해 단위 화소가 정의되며, 상기 게이트 배선(12) 및 데이터 배선(15)의 교차 지점에서 게이트 전극(12a), 게이트 절연막(13), 반도체층(14), 오믹콘택층(14a) 및 소스/드레인 전극(15a,15b)으로 적층되어 전압의 턴-온 또는 턴-오프를 제어하는 박막트랜지스터(TFT)와, 제 1 콘택홀(18)을 통해 상기 드레인 전극(15b)에 콘택되며 빛을 투과시킴과 동시에 액정층에 신호전압을 걸어주는 화소전극(17)과, 레밸-쉬프트(Level-shift) 전압을 작게 하고 비선택 기간 동안에 화소정보를 유지해 주는 스토리지 커패시터가 구비되어 있다. First, in Figs. 1 and 2, the gate wiring 12 and the data line is arranged vertically crossing with the gate wiring 12 is arranged in series thin film array substrate 11 of the liquid crystal display device (15 ) is defined by the unit pixel, the gate wiring 12 and the gate electrode (12a) from the intersection of the data line 15, a gate insulating film 13, semiconductor layer 14, the ohmic contact layer (14a) by and are laminated in the source / drain electrodes (15a, 15b) of the voltage turn-on or turn-and thin-film transistor (TFT) which controls the off first, and the contact to the drain electrode (15b) through a contact hole 18 is light a transmission Sikkim and at the same time the pixel electrode 17 and, rebael to hang the signal voltage to the liquid crystal layer is provided with a storage capacitor to reduce the shift (Level-shift) voltage and maintaining the pixel information during the non-selection period.

이 때, 상기 게이트 배선(12)과 데이터 배선(15) 사이에는 절연막인 게이트 절연막(13)이 더 구비되고, 상기 박막트랜지스터와 화소전극 사이에는 보호막(16)이 더 구비된다. At this time, the gate wiring, the insulating film is the gate insulating film 13 between the 12 and the data line (15) is further provided, between the thin film transistor and the pixel electrode is provided with a further protective layer 16.

그리고, 스토리지 커패시터(Cst)는 상기 게이트 배선(12)과 동일층에 형성되어 상기 게이트 배선에 평행하는 커패시터 하부전극(12c)과, 상기 데이터 배선(15) 과 동일층에 형성되어 제 2 콘택홀(28)을 통해 상기 화소전극(17)에 콘택되는 커패시터 상부전극(15c)과, 상기 커패시터 하부전극(12c) 및 커패시터 상부전극(15c) 사이에 개재된 게이트 절연막(13)으로 이루어져, 박막트랜지스터의 턴오프 구간동안 액정에 충전된 전하를 유지시켜준다. Then, the storage capacitor (Cst) is formed in is formed on the gate wiring 12, the same layer as the capacitor lower electrode (12c) which is parallel to the gate wires, the data line 15 is the same layer as the second contact hole, through 28 consists of a gate insulating film 13 interposed between the pixel electrode capacitor upper electrode (15c) which contacts to 17 and the capacitor lower electrode (12c) and a capacitor upper electrode (15c), a thin film transistor during the turn-off section it allows to maintain the electric charge charged in the liquid crystal.

상기 스토리지 커패시터(Cst)는, 도 1에 도시된 바와 같이, 단위 화소 중간에 형성되기도 하지만, 게이트 배선의 소정 영역을 커패시터 전극으로 활용하여 게이트 배선에 형성되기도 한다. The storage capacitor (Cst) is, as shown in Figure 1, also formed in the middle of the unit pixel, but to take advantage of the predetermined area of ​​the gate wiring to the capacitor electrode is also formed on the gate wiring.

그러나, 종래 기술에 의한 액정표시소자는 데이터 배선의 수가 많아 패턴이 복잡해짐은 물론 액정표시소자의 박형화에 한계가 있었는데, 이러한 문제점을 극복하기 위해 인접하는 좌우 픽셀이 하나의 데이터 배선을 공유하는 구조가 제안되었다. However, the liquid crystal display device according to the prior art structure in which there was a number of large pattern sophistication, as well as limit in reducing the thickness of the liquid crystal display of the data line, the right and left pixels adjacent to overcome this problem is to share a single data line, It has been proposed.

이로써, 데이터 배선의 개수를 절반으로 줄일 수 있게 되었고, 데이터 드라이브 IC의 개수도 절감할 수 있게 되었다. As a result, were able to reduce the number of data lines by half, the number of data drive IC also been able to save.

그러나, 데이터 배선을 공유하는 소자에서 기존과 동일한 구조로 액정표시소자를 형성하는 경우, 데이터 배선이 배치되지 않는 영역에서의 화소전극과 화소전극 사이에 원하지 않게 커플링(coupling) 현상이 발생하였는데, 이로인해 화질 불량이 야기되었다. However, were the old and unwanted between the pixel electrode and the pixel electrode in that the data line is not disposed region coupling (coupling) phenomenon in the case of forming the liquid crystal display element of the same structure in the device sharing the data line occurs, this was caused by the poor quality.

본 발명은 상기와 같은 문제점을 해결하기 위해, 데이터 배선이 형성되지 않는 화소전극과 화소전극 사이에 커패시터 전극을 구비하여 커플링 현상을 차폐시켜 화질불량을 개선하고자 하는 액정표시소자 및 그 제조방법을 제공하는데 그 목적이 있다. The present invention is a liquid crystal display device and a manufacturing method to solve the above problems, and between the pixel electrode and a pixel electrode that the data line is formed having the capacitor electrode to shield the coupling phenomenon to improve the image quality defect its purpose is to provide this.

특히, 상하부 기판 합착 정렬오차에 의하여 좌우 픽셀간 개구율의 차이가 발생하는 문제점도 동시에 해결함으로써 패널의 화질불량을 개선하고자 하는 액정표시소자 및 그 제조방법을 제공하는데 그 목적이 있다. In particular, the problem of the difference in open area ratio between left and right pixels generated by the upper and lower substrate attached to each other by registration error is also solved at the same time to provide a liquid crystal display device and a method of manufacturing the same to improve the image quality defects of the panel, it is an object.

상기와 같은 목적을 달성하기 위한 본 발명의 액정표시소자는 제 1 기판 상에 수직교차하여 블록을 정의하는 게이트 배선 및 데이터 배선과, 상기 두 배선이 교차하는 지점에 형성되는 박막트랜지스터와, 상기 박막트랜지스터에 연결되는 화소전극과, 상기 블록 내부의 화소전극과 화소전극 사이에 형성되고 하나의 블록을 2개의 픽셀로 분할하는 커패시터 전극과, 상기 제 1 기판에 대향하고 그 사이에 액정층이 구비되는 제 2 기판을 포함하여 구성되는 것을 특징으로 한다. The liquid crystal display device of the present invention for achieving the above object, a thin film transistor and the thin film formed on the point of vertical intersection to the gate line and the data line and the two lines intersect to define a block on the first substrate which capacitor electrodes formed between the pixel electrode connected to the transistor and, the block inside of the pixel electrode and the pixel electrode is partitioned by a block of two pixels and, opposite to the first substrate and a liquid crystal layer provided between the claim is characterized in that comprises a second substrate.

본 발명의 또다른 목적을 달성하기 위한 액정표시소자의 제조방법은 제 1 기판 상에 게이트 배선 및 게이트 전극을 형성하는 단계와, 상기 게이트 배선 사이에 커패시터 전극을 형성하는 단계와, 상기 게이트 배선을 포함한 전면에 게이트 절연막을 형성하는 단계와, 상기 게이트 전극 상부의 게이트 절연막 상에 반도체층을 형성하는 단계와, 상기 게이트 배선에 수직교차하여 2영역의 픽셀로 이루어지는 블록을 정의하는 데이터 배선 및 상기 데이터 배선에서 분기되는 소소/드레인 전극을 형성하는 단계와, 상기 데이터 배선을 포함한 전면에 보호막을 형성하는 단계와, 상기 보호막 상부의 각 픽셀에 상기 커패시터 전극에 오버랩되도록 화소전극을 형 성하는 단계와, 상기 제 1 기판에 블랙매트릭스가 구비된 제 2 기판을 대향합착시키고 그 사이에 액 And a method of manufacturing the liquid crystal display device for achieving the further object of the present invention comprises the steps of forming a gate wiring and a gate electrode on a first substrate, forming a capacitor electrode between the gate wiring, the gate wiring ; and forming a semiconductor layer on the gate electrode above a gate insulating film, the data lines and the data defining the block comprising the pixels of the second area by the vertical lines intersecting the gate lines to form a gate insulating film on the front, including forming a Sound / drain electrode is branched from the wiring, and forming a protective film on the front, including the data line, the method comprising: type property for the pixel electrode to overlap the capacitor electrodes in each pixel of the protective upper part and, opposed cemented to the second substrate with a black matrix on the first substrate and the liquid therebetween 층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다. It characterized in that comprises a step of forming a layer.

이하에서, 도면을 참고하여 본 발명에 의한 액정표시소자 및 그 제조방법을 구체적으로 살펴보기로 한다. Reference to the drawings in the following, and a look at the liquid crystal display device and a method of manufacturing the same according to the present invention in detail.

도 3은 본 발명의 제 1 실시예에 의한 액정표시소자의 평면도이고, 도 4a 및 도 4b는 도 3의 Ⅱ-Ⅱ'선상에서의 액정표시소자의 단면도이다. 3 is a cross-sectional view of a liquid crystal display element in a plan view of the present liquid crystal display device according to the first embodiment of the invention, Figure 4a and Figure 4b line of FIG. 3 Ⅱ-Ⅱ '.

도 5는 본 발명의 제 2 실시예에 의한 액정표시소자의 평면도이고, 도 6a 및 도 6b는 도 5의 Ⅲ-Ⅲ'선상에서의 액정표시소자의 단면도이고, 도 7a 내지 도 7d는 도 5의 Ⅳ-Ⅳ'선상에서의 액정표시소자의 공정단면도이며, 도 8a 내지 도 8d는 도 5의 Ⅴ-Ⅴ'선상에서의 액정표시소자의 공정단면도이다. 5 is a plan view of a liquid crystal display device according to a second embodiment of the present invention, Figure 6a and Figure 6b is a cross-sectional view of a liquid crystal display element of the hook Ⅲ-Ⅲ 'of Figure 5, Figures 7a to 7d are also 5 of ⅳ-ⅳ is a sectional view of a liquid crystal display element of the hook, a line cross-sectional views of a liquid crystal display element in a, Fig. 8a through Fig. 8d is ⅴ-ⅴ of Fig.

도 9는 본 발명의 제 3 실시예에 의한 액정표시소자의 평면도이다. 9 is a plan view of a liquid crystal display device according to a third embodiment of the present invention.

본 발명의 제 1 실시예에 의한 액정표시소자의 TFT 어레이 기판(도 4의 111)은, 도 3에 도시된 바와 같이, 수직교차하는 게이트 배선(112) 및 데이터 배선(115)에 의해 2영역의 픽셀이 하나의 블록으로 정의되는바, 하나의 데이터 배선을 중심으로 한 좌우 픽셀이 해당 데이터 배선(115)을 공유하고, 하나의 블록 내에는 2개의 화소전극 및 박막트랜지스터가 좌우에 각각 형성된다. The TFT array substrate (111 in Fig. 4) of the liquid crystal display device according to a first embodiment of the present invention, the second region by the gate line 112 and data line 115 is perpendicular to cross as shown in Figure 3 bar of pixels which is defined as one block, left and right pixels around the one data line is shared by the data line 115 and, in one block is two pixel electrodes and thin film transistors are formed respectively in right and left .

이 때, 두 배선에 의해 정의된 각 블록은 스토리지 커패시터에 의해 단위 픽셀로 분할되며, 각 픽셀의 화소전극 사이의 기생용량은 Vcom 신호가 인가되는 스토리지 커패시터 하부전극(122)에 의해 차폐된다. At this time, each of the blocks defined by the two lines is divided into unit pixels by a storage capacitor, a parasitic capacitance between the pixel electrodes of the pixels are shielded by the storage capacitor lower electrode 122 to which the signal Vcom. 즉, 화소전극(117)에 흐르는 교류 신호에 의해서 발생하는 커플링 현상을 직류신호가 흐르는 공통전극을 더 구비하여 차폐하는 것이다. That is, the shield further comprising a common electrode a direct current signal flowing through the coupling caused by the AC signal flowing to the pixel electrode 117.

구체적으로, 상기 스토리지 커패시터는 화소전극과 화소전극 사이에서 데이터 배선(115)에 평행하는 커패시터 하부전극(122)과, 상기 커패시터 하부전극 상부에 오버랩되어 콘택홀(118)을 통해 화소전극(117)에 콘택되는 커패시터 상부전극(125)과, 그 사이에 개재되는 절연막으로 구성된다. Specifically, the storage capacitor of the pixel electrode 117 and the pixel electrode and the pixel electrode capacitor lower electrode 122 parallel to the data line 115 between, is overlapped on the capacitor lower electrode through a contact hole 118, a capacitor top electrode 125 is in contact with, is composed of an insulating film interposed therebetween.

여기서, 상기 커패시터 하부전극(122)은 상기 게이트 배선(112)과 동일층에 구비되고, 커패시터 상부전극(125)은 상기 데이터 배선(115)과 동일층에 구비되는바, 스토리지 커패시터의 절연막은 게이트 배선과 데이터 배선 사이에 개재되는 게이트 절연막(도 4a의 113)이 된다. Here, the insulating film of the bar, the storage capacitor is provided on the capacitor lower electrode 122 is provided on the gate wiring 112 and the same layer, a capacitor same as the top electrode 125 are the data line (115) layer is a gate is a gate insulating film (113 in FIG. 4a) is located between the wiring and the data wiring.

상기 커패시터 하부전극(122)은 액티브 영역 외곽으로부터 Vcom 신호를 전달받기 위해 픽셀의 중간 부분에서 연장형성되어 인접하는 커패시터 하부전극과 서로 연결된다. The capacitor lower electrode 122 are connected to each other and the capacitor lower electrode is formed adjacent to extend from the middle portion of the pixel to receive the transfer signal Vcom from the active area outside. 따라서, 각 블록을 기준으로 한 커패시터 하부전극의 형태는 십자가 형태가 되고, 각 단위 픽셀을 기준으로 한 커패시터 하부전극의 형태는 ±90°회전된 T자형이 된다. Therefore, in the form of a capacitor lower electrode on the basis of each block to be a cross shape, the shape of a capacitor lower electrode on the basis of each unit pixel is a ± 90 ° rotation of the T-shaped.

상기 커패시터 상부전극(125)은 각 블록 내에 2개가 형성되어 하나는 좌측 픽셀에 스토리지 커패시턴스를 제공하고 다른 하나는 우측 픽셀에 스토리지 커패시턴스를 제공한다. The capacitor upper electrode 125 is two (2) are formed in each block is a one providing storage capacitance in the left pixel and the other provides a storage capacitance in the right pixel. 상기 커패시터 상부전극(125)은 보호막(도 4a의 116)을 제거하여 형성된 콘택홀(118)을 통해 화소전극(117)에 연결되어 신호를 인가받는다. The capacitor upper electrode 125 is connected to the pixel electrode 117 through a contact hole 118 formed by removing a protective film (116 in FIG. 4a) is applied to receive signals.

이와같은 TFT 어레이 기판은, 도 4a 및 도 4b에 도시된 바와 같이, 블랙 매 트릭스(152)가 형성된 컬러필터 어레이 기판에 대향합착된다. The TFT array substrate as is, is seated opposite to the color filter array substrate, Black Matrix 152 is formed as shown in Fig. 4a and 4b. 블랙 매트릭스(152)는 개구영역을 제외한 나머지 영역에 형성되어 원하지 않는 영역에 빛샘이 발생하는 것을 방지하는데, 일반적으로 화소전극 모서리, 게이트 배선(112), 데이터 배선(115), 박막트랜지스터(TFT)에 오버랩된다. A black matrix 152 for preventing light leakage is generated in the area you do not want is formed in the remaining region except the opening region, in general, the pixel electrode edges, the gate wiring 112, a data line 115, a thin film transistor (TFT) the overlap.

그러나, 상기 컬러필터 어레이 기판(151)과 TFT 어레이 기판(111)이 미스-얼라인되는 경우 스토리지 커패시터를 중심으로 한 좌우 픽셀의 개구율이 달라지는 문제점이 있다. However, the color filter array substrate 151 and the TFT array substrate 111 is mis-there is a problem in the aperture ratio of the right and left pixels with a focus on the storage capacitor varies when aligned.

즉, 도 4a에 도시된 바와 같이, 컬러필터 어레이 기판(151)이 좌측으로 쉬프트되어 얼라인되는 경우 빛을 차광하는 블랙 매트릭스(152)도 동일하게 좌측으로 쉬프트되는데, 커패시터 하부전극(122)을 기준으로 좌측 픽셀의 개구영역이 L에서 L'로 증가하고 우측 픽셀의 개구영역이 R에서 R'(R'<L')로 감소한다. That is, the color filter array substrate 151 there is the case is shifted to the left side that is aligned in the same manner also the black matrix 152 for shielding the light shifted to the left, the capacitor lower electrode 122, as shown in Figure 4a with the opening area of ​​the left pixel in the reference L L ', and in the increase in the opening area of ​​the right pixel R R' decreases to (R '<L').

그리고, 도 4b에 도시된 바와 같이, 컬러필터 어레이 기판(151)이 우측으로 쉬프트되어 얼라인되는 경우 빛을 차광하는 블랙 매트릭스(152)도 동일하게 우측으로 쉬프트되는데, 커패시터 하부전극(122)을 기준으로 좌측 픽셀의 개구영역이 L에서 L"로 감소하고 우측 픽셀의 개구영역이 R에서 R"(R">L")로 증가한다. Then, the color filter array substrate 151 there is the case is shifted to the right to be aligned in the same manner also the black matrix 152 for shielding the light shifted to the right, the capacitor lower electrode 122, as shown in Figure 4b and the opening area of ​​the left pixel in L L by increasing the "reduced and in the opening area of ​​the right pixel R R" (R "> L").

일반적으로, 상하부 기판의 합착에 대한 공정마진은 최대 5㎛인데, 합착 오정렬에 의해 5㎛×(픽셀의 세로길이) 만큼의 개구영역 차이가 있게 된다. In general, the process margin for the upper and lower substrates are attached to each other in the opening area so that the difference as 5㎛ × (a pixel height) by inde up 5㎛, cemented misalignment.

이와같이, 좌우측 픽셀의 개구영역 폭이 동일(L=R)해야 함에도 불구하고, 상하부 기판의 합착 오정렬에 따라서 좌우측 픽셀 개구영역이 동일하지 않는 문제점이 있는데, 이러한 경우 스크린 상에 표시되는 빛이 균일하지 않게 되어 표시품질 이 떨어지게 된다. Thus, the open area width of the left and right pixels are in spite be the same (L = R), according to the laminating misalignment of the upper and lower substrates the left and right pixel aperture region is there is not the same problem, the light that appears on the screen is not uniform this case It is not will drop and the display quality.

이하에서는, 상하부 기판의 오정렬에 따라서 좌우측 픽셀 개구영역이 변하지 않는 액정표시소자의 구조를 제안한다. Hereinafter, according to the misalignment of the upper and lower substrates it is proposed a structure of a liquid crystal display device having left and right pixel opening area is constant.

즉, 제 2 실시예에 의한 액정표시소자의 TFT 어레이 기판은, 도 5에 도시된 바와 같이, 수직교차하여 2영역의 픽셀을 하나의 블록으로 정의하는 게이트 배선(512) 및 데이터 배선(515)과, 각 픽셀을 기준으로 두 배선이 교차하는 지점에서 게이트 전극(512a), 게이트 절연막(도 6a의 513), 반도체층(514), 소스/드레인 전극(515a,515b)이 적층되어 형성되는 박막트랜지스터와, 콘택홀(518)을 통해 각 박막트랜지스터의 드레인 전극(515b)에 연결되는 화소전극(517)이 구비된다. I.e., TFT array substrate of a liquid crystal display device according to the second embodiment, the vertical cross the second region the gate wiring 512 and the data line 515 to define a pixel into a block, as shown in Figure 5 and, on the basis of each pixel at the point where two lines cross the gate electrodes (512a), a gate insulating film (513 of Fig. 6a), a semiconductor layer 514, source / drain electrodes (515a, 515b), a thin film formed it is laminated the pixel electrode 517 is connected to the drain electrode (515b) of each of the thin film transistor via the transistor, and a contact hole 518 is provided. 따라서, 블록을 기준으로 2개의 박막트랜지스터와 화소전극이 각각 형성된다. Thus, it is formed on the basis of blocks each of which two thin film transistors and pixel electrodes.

이 때, 데이터 배선(515)을 중심으로 좌우 픽셀이 하나의 데이터 배선을 공유하고 각 픽셀의 박막트랜지스터의 소스/드레인 전극(515a,515b)도 공유된 데이터 배선에서 분기 형성된다. At this time, the center of the left and right pixels share one data line with the data line 515 and a branch is formed in the data line is also a shared source / drain electrodes of the thin film transistor of each pixel (515a, 515b).

그리고, 블록 내부의 화소전극과 화소전극 사이에는 화소전극 사이의 커플링 현상을 방지하기 위해 직류신호가 흐르는 커패시터 전극(522)이 더 구비되는데, 상기 커패시터 전극에 의해 하나의 블록이 2개의 단위 픽셀로 분할된다. And, there is a capacitor electrode 522 is a direct current signal flows between the pixel electrode of the inner block and the pixel electrode in order to prevent the coupling phenomenon between the pixel electrode is further provided, one block of the two unit pixels by the capacitor electrode It is divided into.

본 발명의 제 2 실시예에 의한 스토리지 커패시터는 커패시터 전극(522)을 화소전극의 모서리에 오버랩시켜 구성하는 특징으로 하는바, 화소전극과 화소전극 사이에 형성되고 화소전극 모서리에 오버랩되며 데이터 배선(515)에 평행하는 커패시터 전극(522)과, 상기 커패시터 전극 상부에 오버랩되어 커패시터 상부전극 역할 을 하는 화소전극(517)과, 그 사이에 개재되는 절연막으로 구성된다. The storage capacitor according to the second embodiment of the present invention is overlapped on the bar, is formed between the pixel electrode and the pixel electrode a pixel electrode edge, characterized in that configuration to overlap the capacitor electrodes 522 to the edge of the pixel electrode data line ( 515) overlaps with the capacitor electrode 522, the capacitor electrode that is parallel to the upper is composed with an insulating film interposed between the pixel electrode 517 of the capacitor upper electrode acts, that.

여기서, 상기 커패시터 전극(522)은 상기 게이트 배선(512)과 동일층에 구비되는바, 스토리지 커패시터의 절연막은 게이트 배선과 화소전극 사이에 개재되는 게이트 절연막(도 6a의 513) 및 보호막(도 6a의 516)이 된다. Here, the capacitor electrode 522 bar, the storage capacitor insulating film is a gate insulating film (513 of Figure 6a) is interposed between the gate wiring and the pixel electrode and the protective film (Fig. 6a provided on the gate wiring 512 is the same layer this is of 516).

상기 커패시터 전극(522)은 액티브 영역 외곽으로부터 Vcom 신호를 전달받기 위해 픽셀의 가장자리에서 연장형성되어 일체형으로 연결한다. The capacitor electrode 522 is formed extending from the edge of the pixel to receive the transfer signal Vcom from the outside is integrally connected to the active region. 연장형성되는 커패시터 전극도 화소전극 모서리에 오버랩시켜 스토리지 커패시터를 구성하도록 한다. Capacitor electrodes which extends also to overlap the edge of the pixel electrode and to constitute a storage capacitor.

따라서, 각 블록을 기준으로 한 커패시터 전극의 형태는 ±90°회전된 ㄷ자형이 되고, 각 단위 픽셀을 기준으로 한 커패시터 전극의 형태는 ±90°회전된 ㄹ자형이 된다. Therefore, the shape of a capacitor electrode on the basis of the each block is ± 90 ° and the rotation of the C-shape, the shape of a capacitor electrode on the basis of the respective unit pixels are the ± 90 ° of rotation d-shape.

이 때, 데이터 배선(515)과 커패시터 전극(522) 사이에 기생용량이 형성되는 것을 방지하기 위해서, 커패시터 전극(522)을 데이터 배선(515)에 오버랩시키지 않고, 데이터 배선 모서리 양측에 각각 형성한 후 픽셀 중간에서 연장형성하여 일체형으로 연결한다. At this time, in order to prevent the parasitic capacitance formed between the data line 515 and the capacitor electrode 522, does not overlap the capacitor electrodes 522, the data line 515, respectively formed on the data line edge on both sides extending from the middle pixel and then to be integrally connected to. 그리고, 블록 내부의 커패시터 전극(522)은 픽셀을 분할하는 중간에 통자형으로 형성한다. Then, the capacitor electrode 522 inside the block is formed into a cylindrical shape in the middle to divide the pixel.

그러나, 도 9에 도시된 바와 같이, 화소전극(517)과 화소전극 사이의 커패시터 전극(522)을 통자형으로 형성하지 않고, 각 픽셀간 간격을 두고 형성한 뒤 픽셀 중간에서 연장형성하여 일체형으로 연결하는 구조로 형성할 수도 있다. However, as a one-piece form, the pixel electrode 517 and the pixel without forming a capacitor electrode 522 between the electrode into a cylindrical shape, with an interval between each pixel in the back extending from the pixel intermediate form as shown in Figure 9 It may also be formed from the connecting structure. 다만, 이러한 제 3 실시예의 경우도 제 2 실시예에 의한 커패시터 전극 구조와 동일한 효과를 가진다. However, also it has the same effects as the capacitor electrode structure according to the second embodiment In this third embodiment.

이와같은 TFT 어레이 기판(511)은, 도 6a 및 도 6b에 도시된 바와 같이, 컬러필터 어레이 기판(551)에 대향합착되는데, 상기 컬러필터 어레이 기판(551)에는 빛샘을 차광하기 위해 화소전극(517) 모서리, 게이트 배선(512), 데이터 배선(515), 박막트랜지스터(TFT)에 블랙 매트릭스(552)를 오버랩시킨다. Such a TFT array substrate 511, Fig. 6a, as shown in Figure 6b, there is the counter attached to each other in the color filter array panel 551, a pixel electrode in order to shield the light leakage is the color filter array substrate 551 ( 517), thereby overlapping the black matrix 552 on edge, the gate wiring 512, a data line 515, a thin film transistor (TFT).

이 때, 상기 블랙 매트릭스(552) 사이의 개구영역 폭은 상기 커패시터 전극(522) 사이의 개구영역 폭과 동일하도록 설계하여 상하부 기판이 미스-얼라인되지 않을 경우 블랙 매트릭스의 모서리와 커패시터 전극의 모서리가 동일선상에 위치하도록 한다. Here, the black matrix 552, the open area width between the said capacitor electrode (522) that is designed to be equal to the opening area width between the upper and lower substrate mis-black matrix edge and the edge of the capacitor electrode if not aligned that is to be located on the same line.

이러한, 제 2 실시예에 의한 액정표시소자는 상기 컬러필터 어레이 기판(551)과 TFT 어레이 기판(511)이 미스-얼라인되는 경우 커패시터 전극(522)을 중심으로 좌우 픽셀의 개구율이 동일하게 변하는 것을 특징으로 한다. The second liquid crystal display device according to the embodiment may include the color filter array substrate 551 and the TFT array substrate 511 is mis-changing the opening ratio of the left and right pixels around the capacitor electrode 522, when the alignment in the same manner and that is characterized.

즉, 도 6a에 도시된 바와 같이, 컬러필터 어레이 기판(551)이 좌측으로 쉬프트되어 얼라인되는 경우 빛을 차광하는 블랙 매트릭스(552)도 동일하게 좌측으로 쉬프트되는데, 커패시터 전극(522)을 기준으로 좌측 픽셀의 개구영역이 L에서 L'로 감소하고 우측 픽셀의 개구영역도 R에서 R'로 감소한다. That is, based on the color filter array substrate 551 are there is the case is shifted to the left side that is aligned in the same manner also the black matrix 552 for shielding the light shifted to the left, the capacitor electrode 522, as shown in Figure 6a with the opening area of ​​the left pixel in L L 'is reduced to R in R is also the open area of ​​the right pixel "will be reduced to. 그러나, 좌,우측 픽셀의 개구영역 감소율이 동일(L'=R')하므로 개구영역 불균일에 의한 화질불량을 극복할 수 있다. However, the left and the same opening area reduction rate of the right pixel (L '= R'), so it is possible to overcome the poor image quality due to the open area uneven.

그리고, 도 6b에 도시된 바와 같이, 컬러필터 어레이 기판(551)이 우측으로 쉬프트되어 얼라인되는 경우 빛을 차광하는 블랙 매트릭스(552)도 동일하게 우측으로 쉬프트되는데, 커패시터 전극(522)을 기준으로 좌측 픽셀의 개구영역이 L에서 L"로 감소하고 우측 픽셀의 개구영역도 R에서 R"로 감소한다. And, based on the color filter array substrate 551, there is a case shifted to the right to be aligned in the same manner also the black matrix 552 for shielding the light shifted to the right, the capacitor electrode 522 as shown in Figure 6b with the opening area of ​​the left pixel in L L decreases at a "reduced to R and also R in the opening region of the right pixel". 이경우에도 마찬가지로, 좌,우측 픽셀의 개구영역 감소율이 동일(L'=R')하므로 개구영역 불균일에 의한 화질불량을 극복할 수 있다. Likewise, in this case, the left, the same opening area reduction rate of the right pixel (L '= R'), so it is possible to overcome the poor image quality due to the open area uneven.

이와같이, 상하부 기판의 합착 오정렬에 따라서 좌우측 픽셀 개구영역이 동일한 감소율로 균일하게 변화하므로 좌우 픽셀의 개구영역 불균일에 의한 표시품질 저하를 방지할 수 있다. In this way, since the left and right pixel opening region uniformly changes by the same reduction ratio in accordance with the misalignment of the upper and lower substrate attached to each other it is possible to prevent display quality degradation caused by non-uniform opening area of ​​the left and right pixels.

또한, 제 1 실시예에서의 디자인 룰로 픽셀을 설계하여 시물레이션을 수행한 결과 개구율이 3∼5% 증가하는 것을 확인할 수 있었다. In addition, the aperture ratio is a result by designing the design rule of pixels in the first embodiment performs a simulation was found to increase 3-5%.

이하, 본 발명의 제 2 실시예에 의한 액정표시소자의 제조방법에 대해 설명하면 다음과 같다. Hereinafter, description about the method of manufacturing the liquid crystal display device according to a second embodiment of the present invention.

먼저, 도 7a 및 도 8a에 도시된 바와 같이, 투명하고 내열성이 우수한 TFT 어레이 기판(511) 상에 신호지연의 방지를 위해서 15μΩcm -1 이하의 낮은 비저항을 가지는 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 제 1 저저항 금속층을 스퍼터링 방법으로 증착하고 패터닝하여 게이트 배선(512), 게이트 전극(512a) 및 커패시터 전극(522)을 형성한다. First, a transparent and copper (Cu), aluminum has a low specific resistance of 15μΩcm -1 or less in order to prevent a signal delay on the TFT array substrate 511 is excellent in heat resistance (Al), as shown in Figures 7a and 8a , an aluminum alloy (AlNd: aluminum Neodymium), molybdenum (Mo), chromium (Cr), titanium (Ti), tantalum (Ta), molybdenum-tungsten (MoW) the first bottom depositing a resistive metal layer by a sputtering method and patterned, such as to form the gate line 512, a gate electrode (512a) and the capacitor electrode 522.

상기 게이트 배선(512)은 일렬로 평행하게 형성하고, 상기 게이트 전극(512a)은 상기 게이트 배선과 일체형으로 형성하며, 상기 커패시터 전극(522)은 게이트 배선과 게이트 배선 사이에서 ±90°회전된 ㄹ자형태로 형성한 후 서로 일체 형으로 연결시켜 준다. The gate wiring 512, and parallel to form a line and the gate electrode (512a) is and formed in the gate line and integrated, the capacitor electrode 522 is a gate wiring and a gate of ± 90 ° rotation between the wiring ㄹja after the formation of the form gives to each other connected integrally type.

다음, 상기 게이트 전극(512a)을 포함한 전면에 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등의 무기 절연물질을 PECVD 방법으로 증착하여 게이트 절연막(513)을 형성한다. Next, by depositing an inorganic insulating material such as the entire surface of the silicon nitride (SiNx), silicon oxide (SiOx), including the gate electrode (512a) to the PECVD method to form the gate insulating film 513.

계속해서, 상기 게이트 절연막(513) 상부의 전면에 비정질 실리콘(a-Si) 및 비정질 실리콘에 불순물을 이온 주입한 오믹콘택층(n+a-Si)을 차례로 증착하여 반도체층(514)을 형성한다. And continuously, depositing the ohmic contact layer (n + a-Si) by implanting impurity into the amorphous silicon (a-Si) and amorphous silicon on the entire surface of the gate insulating film 513, an upper turn forming a semiconductor layer 514 do.

그리고, 도 7b 및 도 8b에 도시된 바와 같이, 상기 반도체층(514)을 포함한 전면에 데이터 배선용 물질인 제 2 저저항 금속층을 증착하고 패터닝하여 상기 게이트 배선에 수직교차하는 데이터 배선(515)과, 상기 반도체층(514) 상에 형성되는 소스/드레인 전극(515a, 515b)을 형성한다. And, Figure 7b, and a, the data line 515 to the front, including the semiconductor layer 514, depositing a second low-resistance metal layer of the data wiring material is patterned perpendicular crossing the gate wire, as shown in Figure 8b and to form the source / drain electrodes (515a, 515b) formed on the semiconductor layer 514.

이 때, 상기 게이트 배선(512) 및 데이터 배선(515)에 의해 블록이 정의되며, 상기 블록 내에 ±90°회전된 ㄹ자형태의 커패시터 전극(522)이 배치되도록 한다. At this time, the block is defined by the gate wire 512 and data wire 515, such that the arrangement ± 90 ° a rotated ㄹja form the capacitor electrode 522 in the block. 상기 커패시터 전극(522)의 가운데 모서리변은 상기 블록을 2개의 단위 픽셀로 분할할 수 있도록 블록의 중앙에 위치하도록 하고, 커패시터 전극(522)의 끝 모서리변은 데이터 배선의 모서리에 위치하도록 한다. The middle edge side of the capacitor electrode 522 is the block 2 to be located in the center of the block to be divided into a single unit pixel, the end edge sides of the capacitor electrode 522 is positioned on the edge of the data line.

참고로, 커패시터 전극의 가운데 모서리변을 픽셀간 간격을 두고 2부분으로 분할한 후 서로 연결시켜 형성하여도 무방하다.(도 9참고) For reference, it is also mubang formed by an interval between the pixels of the corner edge of the capacitor electrode connected to each other and then split into two parts (see Figure 9)

한편, 상기 게이트 전극(512a), 게이트 절연막(513), 반도체층(514), 소스/드레인 전극(515a,515b)을 적층하여 형성한 박막트랜지스터(TFT)는 게이트 배선 (512) 및 데이터 배선(515)의 교차 지점에 형성하는데, 하나의 데이터 배선을 중심으로 좌우픽셀이 하나의 데이터 배선을 공유하며 좌우 픽셀의 박막트랜지스터도 하나의 데이터 배선으로부터 화소신호를 전달받는다. On the other hand, the gate electrode (512a), a gate insulating film 513, a semiconductor layer 514, a thin film transistor (TFT) is formed by laminating the source / drain electrodes (515a, 515b), a gate wiring 512 and the data line ( to form the point of intersection 515), left and right pixels around the single data line share one data line, and a pixel signal and receives also the transistor of the left and right pixel data from a single wire.

다음, 상기 데이터 배선(515)을 포함한 전면에 실리콘 질화물(SiNx), 실리콘 산화물(SiOx) 등의 무기절연물질을 증착하여 보호막(516)을 형성한다. Next, by depositing an inorganic insulating material such as silicon nitride (SiNx), silicon oxide (SiOx) on the front, including the data line 515 to form a protective film 516. The 상기 보호막으로 BCB(Benzocyclobutene), 아크릴계 수지(acryl resin) 등의 유기절연물질을 도포하여 형성할 수도 있다. Can be formed by coating an organic insulating material such as BCB (Benzocyclobutene), acrylic resin (acryl resin) as the protective film.

이 때, 드레인 전극(515b)이 노출되도록 상기 보호막(516)을 제거하여 콘택홀(518)을 형성한다. So that this time, the drain electrode (515b) is exposed by removing the protective film 516 to form a contact hole 518.

이어서, 도 7c 및 도 8c에 도시된 바와 같이, 상기 보호막(516)을 포함한 전면에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등의 투명도전막을 스퍼터링(sputtering) 방법으로 증착한 후, 포토식각공정으로 패터닝하여 상기 콘택홀(518)을 통해 드레인 전극(515b)에 접속하는 화소전극(517)을 형성한다. Then, after Fig. 7c and, as illustrated in Figure 8c, deposited on the front, including the protective film 516, a transparent conductive film is sputtered (sputtering) method, such as ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide), by patterning a photo etching process to form a pixel electrode 517 connected to the drain electrode (515b) through the contact hole 518.

상기 화소전극(517)은 각 픽셀마다 형성하는데, 상기 커패시터 전극(522) 상부에 오버랩되도록 형성하여 스토리지 커패시터를 구성한다. The pixel electrode 517 is formed in each pixel, and constitute a storage capacitor is formed to overlap the upper portion of the capacitor electrode 522. 이 때, 블록 내부의 화소전극과 화소전극 사이에는 커패시터 전극(특히, 커패시터 전극의 가운데 모서리변)이 배치되도록 하여 화소전극 사이의 커플링 현상을 차폐시킨다. At this time, the pixel electrode between the pixel in a block and the electrode shield the coupling between the developer to ensure that the arrangement (center side of the edge in particular, the capacitor electrode), a pixel electrode capacitor electrode.

이러한 구조의 TFT 어레이 기판(511)은, 도 7d 및 도 8d에 도시된 바와 같이, 액정층(560)을 사이에 두고 컬러필터 어레이 기판(551)에 대향합착하는데, 상기 컬러필터 어레이 기판(551)에는 빛의 누설을 방지하는 블랙 매트릭스(552)와, 상기 블랙 매트릭스 사이에 R,G,B의 컬러 레지스트가 일정한 순서대로 형성된 컬러필터층(553)과, 상기 컬러필터층을 포함한 전면에 형성되어 TFT 어레이 기판의 화소전극과 더불어 전계를 형성하는 공통전극(554)이 형성되어 있다. The TFT array substrate 511 having such a structure is, Fig. 7d, and as shown in Figure 8d, across the liquid crystal layer 560. The color filter array to opposed cemented to the substrate 551, the color filter array substrate (551 ) are formed on the front and a black matrix 552 for preventing the leakage of light, the black matrix to R, G, and the color filter layer (553 is formed in a certain order of the color resist B between) and, including the color filter TFT has the common electrode 554 to form an electric field is formed with a pixel electrode on the array substrate.

이 때, 블랙 매트릭스(552)는 게이트 배선, 데이터 배선, 화소전극의 모서리, 박막트랜지스터 등 각 픽셀의 가장자리에 오버랩되도록 형성한다. At this time, the black matrix 552 is formed so as to overlap the edge of each pixel, such as gate wiring, data wiring, a pixel electrode edge, the thin film transistor.

한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. On the other hand, the invention described above has the above-described embodiment and not limited to the accompanying drawings, the technology is that various changes and modifications may be made without departing from the scope of the present invention belongs to the art in will be apparent to those skilled in the art.

상기와 같은 본 발명에 의한 액정표시소자 및 그 제조방법은 다음과 같은 효과가 있다. The liquid crystal display device and a method of manufacturing the same according to the present invention as described above has the following advantages.

첫째, 2개의 픽셀이 하나의 데이터 배선을 공유하는 구조의 액정표시소자에 있어서, 커패시터 전극을 ±90°회전된 T자형에서 ±90°회전된 ㄷ자형 또는 ±90°회전된 ㄹ자형으로 변경함으로써, 상하부 기판의 합착 오정렬에 의해 좌우측 픽셀 개구영역이 불균일하게 변화하던 문제점을 개선하여 표시품질 저하를 방지한다. First, by two pixels in the liquid crystal display device having a structure to share one data line, changing the capacitor electrodes ± to 90 ° with ± in the rotated T-shape rotated 90 ° U-shaped, or ± 90 ° of rotation d-shape , the problem was to improve the left and right pixel opening region unevenly it changes by the misalignment of the upper and lower substrate attached to each other to prevent the display quality.

둘째, 데이터 배선이 배치되는 화소전극과 화소전극 사이에 커패시터 전극을 구비함으로써, 화소전극 사이에 발생하는 커플링 현상을 차폐하여 화상품질을 향상시킨다. Second, by having the capacitor electrode between the pixel electrode and the pixel electrode is the data line arrangement, shields the coupling that occurs between a pixel electrode to enhance image quality.

Claims (15)

  1. 제 1 기판 상에 수직교차하여 블록을 정의하는 게이트 배선 및 데이터 배선과, And the gate wire and the data wire to define the block to be the vertical cross on the first substrate,
    상기 두 배선이 교차하는 지점에 형성되는 박막트랜지스터와, And a thin film transistor formed on the point at which the two wires are crossed,
    상기 박막트랜지스터에 연결되는 화소전극과, A pixel electrode connected to the thin film transistor and,
    상기 블록 내부의 화소전극과 화소전극 사이에 형성되고 하나의 블록을 2개의 픽셀로 분할하는 커패시터 전극과, A capacitor electrode formed between the pixel electrode in the interior of the block and the pixel electrode is divided into a single block of two pixels and,
    상기 제 1 기판에 대향하고 그 사이에 액정층이 구비되는 제 2 기판을 포함하여 구성되는 것을 특징으로 하는 액정표시소자. A liquid crystal display element, characterized in that opposite to the first substrate, and comprises a second substrate on which a liquid crystal layer provided therebetween.
  2. 제 1 항에 있어서, According to claim 1,
    상기 커패시터 전극은 각 블록 내에서 ±90°회전된 ㄹ자 형태가 되어 서로 일체형으로 연결되는 것을 특징으로 하는 액정표시소자의 ㄷ조방법. ㄷjo method of a liquid crystal display element, characterized in that said capacitor electrode is a ㄹja form a ± 90 ° rotation in each block are integrally connected to each other.
  3. 제 1 항에 있어서, 상기 각 픽셀의 커패시터 전극은 ±90°회전된 ㄷ자형태가 되어 서로 일체형으로 연결되는 것을 특징으로 하는 액정표시소자. The method of claim 1, wherein the liquid crystal display element, characterized in that the capacitor electrode of each pixel is a ± 90 ° a rotated U-shape integrally connected to each other.
  4. 제 1 항에 있어서, According to claim 1,
    상기 커패시터 전극은 화소전극의 모서리에 오버랩되어 스토리지 커패시터를 구성하는 것을 특징으로 하는 액정표시소자. A liquid crystal display element, characterized in that the capacitor electrode constitute the storage capacitor overlaps the edge of the pixel electrode.
  5. 제 1 항에 있어서, According to claim 1,
    상기 커패시터 전극은 상기 게이트 배선과 동일층에 구비되는 것을 특징으로 하는 액정표시소자. Wherein the capacitor electrode is a liquid crystal display element, characterized in that provided on the gate line and the same layer.
  6. 제 1 항에 있어서, According to claim 1,
    상기 블록 내에 2개의 박막트랜지스터와 화소전극이 각각 형성되는 것을 특징으로 하는 액정표시소자. A liquid crystal display element, characterized in that the two thin film transistors and pixel electrodes which are respectively formed in the block.
  7. 제 1 항에 있어서, According to claim 1,
    상기 데이터 배선을 중심으로 한 좌우 픽셀이 하나의 데이터 배선을 공유하는 것을 특징으로 하는 액정표시소자. A liquid crystal display element, characterized in that the right and left pixels with respect to the data line sharing a single data line.
  8. 제 1 항에 있어서, According to claim 1,
    상기 제 2 기판 상에 더 구비되는 블랙 매트릭스에 있어서, In the first black matrix it is further provided on the second substrate,
    상기 블랙 매트릭스 전극 사이의 개구영역 폭은 상기 커패시터 전극 사이의 개구영역 폭과 동일한 것을 특징으로 하는 액정표시소자. The open area between the width of the black matrix electrode is a liquid crystal display element, characterized in that equal to the width of the open area between the capacitor electrode.
  9. 제 1 기판 상에 게이트 배선 및 게이트 전극을 형성하는 단계와, And the step of forming a gate wiring and a gate electrode on the first substrate,
    상기 게이트 배선 사이에 커패시터 전극을 형성하는 단계와, Forming a capacitor electrode between the gate wiring,
    상기 게이트 배선을 포함한 전면에 게이트 절연막을 형성하는 단계와, And forming a gate insulating film on the front, including the gate wiring,
    상기 게이트 전극 상부의 게이트 절연막 상에 반도체층을 형성하는 단계와, Forming a semiconductor layer on the gate insulating film of the gate electrode thereon,
    상기 게이트 배선에 수직교차하여 2영역의 픽셀로 이루어지는 블록을 정의하는 데이터 배선 및 상기 데이터 배선에서 분기되는 소소/드레인 전극을 형성하는 단계와, Forming a Sound / drain electrode which is branched from the data line and the data line to define a pixel block formed of the second region perpendicular intersecting the gate wire,
    상기 데이터 배선을 포함한 전면에 보호막을 형성하는 단계와, Forming a protective film on the front, including the data line,
    상기 보호막 상부의 각 픽셀에 상기 커패시터 전극에 오버랩되도록 화소전극을 형성하는 단계와, And forming a pixel electrode to overlap the capacitor electrodes in each pixel of the upper protective layer,
    상기 제 1 기판에 블랙매트릭스가 구비된 제 2 기판을 대향합착시키고 그 사이에 액정층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법. Method for manufacturing a liquid crystal display element, characterized in that formed by opposing laminating a second substrate with a black matrix on the first substrate and a step of forming a liquid crystal layer therebetween.
  10. 제 9 항에 있어서, 10. The method of claim 9,
    상기 블록 내부의 화소전극과 화소전극 사이에 상기 커패시터 전극의 일 모서리변이 배치되도록 형성하는 것을 특징으로 하는 액정표시소자의 제조방법. Method for manufacturing a liquid crystal display element, characterized in between the blocks inside of the pixel electrode and a pixel electrode by forming to be located one corner of the variation of the capacitor electrode.
  11. 제 9 항에 있어서, 10. The method of claim 9,
    상기 커패시터 전극은 각 블록 내에서 ±90°회전된 ㄹ자 형태가 되도록 형성하여 서로 연결하는 것을 특징으로 하는 액정표시소자의 제조방법. Method for manufacturing a liquid crystal display device characterized in that connected to each other to form the capacitor electrode so that the ㄹja form a ± 90 ° rotation within each block.
  12. 제 9 항에 있어서, 10. The method of claim 9,
    상기 커패시터 전극은 각 픽셀 내에서 ±90°회전된 ㄷ자 형태가 되도록 형성하여 서로 연결하는 것을 특징으로 하는 액정표시소자의 제조방법. Method for manufacturing a liquid crystal display device characterized in that connected to each other by the capacitor electrode is formed so as to have a U-shape rotated ± 90 ° in each pixel.
  13. 제 9 항에 있어서, 10. The method of claim 9,
    상기 데이터 배선을 기준으로 한 좌우 픽셀의 소스전극을, 상기 기준이 된 데이터 배선에서 분기시켜 형성하는 것을 특징으로 하는 액정표시소자의 제조방법. The method of liquid crystal display devices in which the source electrode of the left and right pixels are based on the said data wire, so as to form a branch from the data line to the reference.
  14. 제 9 항에 있어서, 10. The method of claim 9,
    상기 블랙 매트릭스는 상기 게이트 배선, 데이터 배선, 화소전극의 모서리, 박막트랜지스터를 포함하는 각 픽셀의 가장자리에 오버랩되도록 형성함을 특징으로 하는 액정표시소자의 제조방법. The black matrix is ​​a method of producing a liquid crystal display device characterized in that it formed to overlap the edge of the pixel including the gate wiring, data wiring, a pixel electrode edge, the thin film transistor.
  15. 제 9 항에 있어서, 10. The method of claim 9,
    상기 커패시터 전극은 상기 게이트 배선과 동시에 형성하는 것을 특징으로 하는 액정표시소자의 제조방법. The capacitor electrode manufacturing method of the liquid crystal display element so as to form at the same time as the gate wiring.
KR1020040113940A 2004-12-28 2004-12-28 Liquid crystal display device and method for fabricating the same KR101107679B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040113940A KR101107679B1 (en) 2004-12-28 2004-12-28 Liquid crystal display device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040113940A KR101107679B1 (en) 2004-12-28 2004-12-28 Liquid crystal display device and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20060074945A true KR20060074945A (en) 2006-07-03
KR101107679B1 KR101107679B1 (en) 2012-01-25

Family

ID=37167556

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040113940A KR101107679B1 (en) 2004-12-28 2004-12-28 Liquid crystal display device and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR101107679B1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8259245B2 (en) 2008-11-17 2012-09-04 Samsung Electronics Co., Ltd. Liquid crystal display and photomask for manufacturing the same
KR101269005B1 (en) * 2006-08-29 2013-06-04 엘지디스플레이 주식회사 Array substrate of Liquid crystal display device
KR101321218B1 (en) * 2010-12-22 2013-10-23 베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Tft substrate and method for manufacture thereof
US9761613B2 (en) 2010-12-22 2017-09-12 Beijing Boe Optoelectronics Technology Co., Ltd. TFT array substrate and manufacturing method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150066364A (en) 2013-12-06 2015-06-16 삼성디스플레이 주식회사 Liquid crystal display

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3291249B2 (en) * 1998-07-16 2002-06-10 アルプス電気株式会社 Active matrix liquid crystal display device and a substrate for use therein
KR20040092012A (en) * 2003-04-23 2004-11-03 엘지.필립스 엘시디 주식회사 Liquid crystal display device for improving aperture ratio

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101269005B1 (en) * 2006-08-29 2013-06-04 엘지디스플레이 주식회사 Array substrate of Liquid crystal display device
US8259245B2 (en) 2008-11-17 2012-09-04 Samsung Electronics Co., Ltd. Liquid crystal display and photomask for manufacturing the same
KR101321218B1 (en) * 2010-12-22 2013-10-23 베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 Tft substrate and method for manufacture thereof
US9761613B2 (en) 2010-12-22 2017-09-12 Beijing Boe Optoelectronics Technology Co., Ltd. TFT array substrate and manufacturing method thereof

Also Published As

Publication number Publication date
KR101107679B1 (en) 2012-01-25

Similar Documents

Publication Publication Date Title
KR100620847B1 (en) Array Substrate of Liquid Crystal Display and Fabricating Method Thereof
KR100471397B1 (en) Apparatus for fringe field switching liquid crystal display and method for manufacturing the same
US7112820B2 (en) Stacked capacitor having parallel interdigitized structure for use in thin film transistor liquid crystal display
US6894735B2 (en) Array substrate of liquid crystal display device
US20100171892A1 (en) Fringe Field Switching Mode Liquid Crystal Display Device
KR101183361B1 (en) Array substrate for LCD and the fabrication method thereof
JP2005284255A (en) Liquid crystal display element
CN1221845C (en) Active-matrix addressing LCD device using laterial electric field
EP0555100B1 (en) An active matrix liquid crystal display
US20010046027A1 (en) Liquid crystal display having stripe-shaped common electrodes formed above plate-shaped pixel electrodes
US7403253B2 (en) Plane switching mode liquid crystal display device having storage lines overlapping gate line and common line, and fabrication method thereof
KR101286544B1 (en) Liquid crystal display device and method for fabricating the same
US7480025B2 (en) Array substrate for a liquid crystal display device and manufacturing method of the same
CN1280665C (en) Array substrate of LCD and method for forming same
KR100675631B1 (en) In plane switching mode liquid crystal display device and method of fabricating the same
US8952877B2 (en) Display device and driving method thereof
KR100376338B1 (en) Active matrix type liquid crystal display
KR100743101B1 (en) Liquid Crystal Display Device and Fabricating Method Thereof and Method of Repairing Pixel using the same
US6927814B2 (en) Array substrate for LCD and method of fabricating the same
US6281957B1 (en) In-plane switching mode liquid crystal display device
US7538827B2 (en) Pixel structure
US7256060B2 (en) Liquid crystal display device and method of fabricating the same
US7206050B2 (en) IPS type LCD and method for fabricating the same
US6912024B2 (en) Array substrate of liquid crystal display device having thin film transistor on color filter structure and method of fabricating the same
US5914762A (en) Liquid crystal display device with improved transmittance and method for manufacturing same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150109

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 8