KR20060073524A

KR20060073524A - 리튬 이온 전지의 전압 밸런싱 제어 시스템 및 그 방법

Info

Publication number: KR20060073524A
Application number: KR1020050128935A
Authority: KR
Inventors: 이달훈; 이한호; 김지호; 에구치 야스히토
Original assignee: 주식회사 엘지화학
Priority date: 2004-12-24
Filing date: 2005-12-23
Publication date: 2006-06-28
Also published as: WO2006068430A1; JP4463856B2; JP2008522580A; CN101944757B; CN101088202A; TW200637105A; EP1834395A1; US7638973B2; KR100660728B1; EP1834395A4; US20080303484A1; TWI311843B; CN101088202B; CN101944757A; CA2591791A1; CA2591791C

Abstract

리튬 이온 멀티셀 배터리 팩의 전지들의 전압 밸런싱을 조절하는 시스템은, 전압 판독 기간과 밸런스 기간을 정하고 있는 판독 밸런스 신호와, 전압 판독시의 전지 전압을 홀드하는 판독 홀드 신호의 입력을 출력하는 버티컬 인터페이스와, 제어하고자 하는 전지의 어드레스를 지정하기 위한 어드레스 클럭과, 전압 밸런스 기간 내의 전지 전압을 독립적으로 판독하기 위한 밸런스 홀드 신호의 입력을 출력하는 인터페이스와, 상기 버티컬 인터페이스 및 인터페이스에 접속되어, 이들 인터페이스로부터 신호 출력을 수신하여 전지들의 밸런싱을 조절하는 전지 밸런싱 조절 회로의 제어부를 포함한다.

Description

리튬 이온 전지의 전압 밸런싱 제어 시스템 및 그 방법{SYSTEM FOR CONTROLLING VOLTAGE BALANCING IN A PLURALITY OF LITIUM-ION CELL BATTERY PACKS AND METHOD THEREOF}

도 1은 종래의 리튬 이온 전지 배터리에서 라인 선택 장치를 이용하여 전압 밸런싱을 조절하는 장치의 개략도이다.

도 2은 종래의 리튬 이온 전지 배터리에서 전지들의 전압 판독 타이밍을 나타내는 도면이다.

도 3은 본 발명의 일 특징에 따른 멀티셀 배터리 팩의 전지들의 전압 밸런싱 시스템을 도시한다.

도 4는 본 발명의 일 특징에 따른 리튬 이온 전지 배터리의 마스터 모듈에 관한 블록도이다.

도 5는 본 발명의 일 특징에 따른 판독 기간과 밸런싱 기간을 나타내는 타이밍도이다.

본 발명은 멀티셀 배터리 팩의 전지들 전압을 판독하고, 이 판독 전압을 비 교하여 전지를 충전 또는 방전하는 전지 밸런싱 시스템에 관한 것으로써, 보다 구체적으로 말하면, 전지 전압 측정시 밸런스 전류를 오프하고, 밸런스 기간 내에 밸런스 전류를 흐르게 하여 전지들의 전압 밸런싱 정확도를 높은 전지 밸런싱 시스템에 관한 것이다.

일반적으로 배터리 전원 공급 장치는 관련 전자 기기에 에너지를 제공하는 전원으로서 멀티셀 배터리 팩을 적용한다. 단일셀보다는 멀티셀의 팩을 이용함으로서 고전압을 인가하거나 용량을 증가시킬 수 있다. 그러나, 각각의 전지의 전압은 전지 자체적으로 충방전 특성을 갖기 때문에 시간이 경과함에 따라 언밸런싱되는 경향이 있다.

이렇게 배터리 팩 안의 전지들 사이의 전압차는 배터리 전지들 사이에 언밸런싱을 생성하여, 배터리 팩의 용량의 손실을 초래할 수 있다. 이에 따라, 모든 배터리 전지의 과충전을 방지하고 균일하게 충전시킬 수 있도록 각각의 전지들을 밸런싱하기 위한 다양한 전지 밸런싱 시스템 및 방법이 개발되었다.

예컨대, 배터리 팩안의 전지 중 전압이 높은 전지에 저항 등을 통해 전류를 흐르게 하여 전지 밸런싱을 맞추는 방법이 있다. 이 방법은 간단하지만, 밸런스가 맞지 않는 고전압 전지의 갯수가 많아지면, 방전 전류량이 많아지고 발열이 많이되는 문제점이 있었다. 또한, 이 방법은 배터리 팩의 복수의 전지 중 최저 전압의 전지에 밸런스가 맞춰지는 문제점이 있었다.

또한, 배터리 팩의 복수의 전지들 중 저전압의 전지에 충전 전류를 흐르게 하여 밸런싱을 맞추는 방법도 있다. 이 방법은 DC-DC 컨버터를 이용하는 것으로 일 반적으로 효율이 높고 발열이 작다.

그러나, 이 방법도 저전압 전지의 갯수가 많아지면, 배터리 팩의 전체의 전지의 전압이 원래의 최저 전압보다 낮아지는 상황이 발생한다.

또한, 배터리 팩 안의 전지들의 전압을 검출할 때, 전지에 밸런스 전류가 흐르고 있는지 여부에 관계없이 전압을 검출하는 방법도 있다. 이러한 전압 검출 방법은 큰 전류로 밸런스를 맞추는 시스템이나, 밸런스 전류가 흐르는 경로와 전압 검출 경로를 공용하는 시스템에서 밸런스 전류에 의한 전압 강하가 생기고 전압을 정확하게 검출할 수 없는 문제점이 생긴다.

예컨대, 전지로 밸런스 전류가 흐르고 있는 경우, 그 밸런스 전류의 변화에 의해 전지의 단자 전압은 복잡하게 변한다. 따라서, 밸런싱 전류가 흐르는 전지가 있을 때에, 이 밸런싱 전류에 상관없이 전압을 판독하면, 모든 전지의 밸런스가 맞더라도, 각 전지들이 다른 전압치로 판독된다.

이러한 경우에 대하여 도 1 및 도 2를 토대로 설명한다.

도 1은 종래의 리튬 이온 전지 배터리에서 밸런스 전류가 흐르는 경로와 전압 검출 경로를 공통하는 시스템의 개략도이고, 도 2는 종래의 리튬 이온 전지 배터리에서 판독된 전압치를 나타내는 도면이다.

도 1을 참조하면, 기존의 전압 밸런싱 조절 장치는 부하 장치(5)를 통하여 부하 전류가 흐르고 있는 경우에, 이 부하 전류의 변동이나 크기에 따라 전지들의 단자 전압은 민감하게 변화한다. 또한 밸런스 전류 제어부(4)에 의해 전지(B1)에 부스트 밸런싱(boost balancing)을 행하고, 전지(B2)에 벅 밸런싱(buck balancing) 을 행하고 있는 경우에, 전지들(B1, B2, B3, B4)의 전압을 검출하면, 모든 전지의 전압 밸런스가 실질적으로 맞아도 각 전지 단자의 전압치는 다르게 판독된다. 따라서, CPU(3)는 전지들 각각의 밸런스가 맞지 않다고 판단하여　 밸런스 제어 신호를 출력하여 밸런스 전류 제어부(4)를 제어한다.

도 2를 참조하면, 전지 밸런싱 시스템에서 밸런스 전류가 흐르고 있지 않은 경우에 전지 단자 전압을 판독하면, 전지들(B1, B2, B3, B4)의 단자 전압은 일정하게 밸런싱이 맞추어져 있다는 것을 알 수 있다. 따라서, CPU(3)는 셀 단자의 전압 밸런스가 맞다고 판단한다. 하지만, 밸런스 전류가 흐르는 경우에 전지들의 단자 전압을 판독하면, CPU(3)는 셀 단자의 전압 밸런스가 맞지 않는다고 판단한다.

이와 같이, CPU(3)가 전지들의 단자 전압을 밸런스 전류가 흐르는 경우에 판독하면, 밸런스 전류에 의한 전압 강하에 의해 전지의 판독 전압치가 다를 수 있다.

따라서, 종래의 전지 밸런싱 시스템은 시스템 자체가 동작하고 있지 않을 때에만 전압 밸런싱을 행하는 등의 여러가지 조건 제약이 있었다. 이러한 조건 제약 때문에 전압 밸런싱 동작이 복잡해지거나, 불필요한 시간을 낭비하거나, 전압 밸런싱의 정밀도가 떨어지는 문제점이 있었다.

이에 따라, 전지 시스템의 전지들의 전압 판독 오차를 없애고, 전압 밸런싱을 신속하게 행할 수 있으며, 전압 밸런싱의 정확도를 높일 수 있는 전지 밸런싱 시스템이나 방법이 필요하였다.

본 발명의 목적은 리튬 이온 전지 배터리에서 밸런스 기간과 전압 측정 기간을 구분하여 전압 밸런싱의 정확도를 향상시키는 것이다.

이러한 목적을 달성하기 위한, 본 발명에 따른 리튬 이온 멀티셀 배터리 팩의 전지들의 전압 밸런싱을 조절하는 시스템은, 전압 판독 기간과 밸런스 기간을 정하고 있는 판독 밸런스 신호와, 전압 판독시의 전지 전압을 홀드하는 판독 홀드 신호의 입력을 출력하는 버티컬 인터페이스와, 제어하고자 하는 전지의 어드레스를 지정하기 위한 어드레스 클럭과, 전압 밸런스 기간 내의 전지 전압을 독립적으로 판독하기 위한 밸런스 홀드 신호의 입력을 출력하는 인터페이스와, 상기 버티컬 인터페이스 및 인터페이스에 접속되어, 이들 인터페이스로부터 신호 출력을 수신하여 전지들의 밸런싱을 조절하는 전지 밸런싱 조절 회로의 제어부를 포함한다.

상기 어드레스 카운터는 바람직하게 어드레스 카운터 클록이 들어오면 순차적으로 전지들의 라인을 바꾸는 것이 바람직하다.

상기 전지들중 어느 하나의 전지의 전압을 판독하기 위한 전압 검출 스위치부와, 상기 전지들중 어느 하나의 전지에 밸런스 전류를 공급하기 위한 전류 스위치부를 더 포함하는 것이 바람직하다.

상기 판독 기간은 전지 전압을 판독하여 밸런스의 목표치를 정하고, 어느 전지에 밸런스 전류를 흐르게 할지 여부를 결정한다. 상기 밸런스 기간은 상기 결정된 전지에 밸런스 전류를 흐르게 한다.

상기 어드레스 카운터는 판독 밸런스 펄스와 판독 홀드 펄스의 시간차에 의 해 리셋 펄스를 만든다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 설명한다.

도 3은 본 발명의 일 양태에 따라 멀티셀 배터리 팩의 전지들의 전압 밸런싱을 행하는 시스템을 도시한다.

시스템 제어기(1)는 CPU(1-1)로 구성되며, 복수의 멀티셀 배터리 팩(2, 7, 8, 9)과 시스템 제어기 내부의 센서(1-4, 1-5, 1-13)으로부터 각각의 배터리 팩의 다양한 전지 관련 데이터를 수집하고, 연산하여, 시스템 전체의 제어를 행한다. 또한 제어기(1)는 복수의 멀티셀 배터리 팩을 이용하는 장치와 데이터나 제어 신호를 송신한다.

복수의 멀티셀 배터리 팩(2, 7, 8, 9)의 전지(4S + 4S)의 출력 단자는 직렬로 연결되어 있다. 멀티셀 배터리 팩의 최상부의 출력 단자(TB+)와 최하부의 출력 단자(TB-)는 시스템의 전력 출력 단자로 사용된다.

또한, 멀티셀 배터리 팩(2)의 출력 단자(TB-)는 전류 검출 소자(1-4)와 비상 차단용 소자(1-8)를 경유하여 출력된다. 그 전류 검출 소자(104)는 전지에 흐르는 전류를 검출하기 위한 것으로 저항이나 홀 소자 등을 이용한다.

멀티셀 배터리 팩(2)은 CPU(2-1)와,　 DC-CD 컨버터(2-2)와, 보조 스위치(2-3)와, 마스터 모듈(3)과, 슬레이브 모듈(5)을 포함한다.

마스터 모듈(3)과 슬레이브 모듈(5)은 거의 동일한 구성이다.

마스터 모듈(3)은 4개의 전지(4S)와, 보호 회로(3-1)와, 밸런스 제어 회로 (4)로 구성되고, 슬레이브 모듈(5)은 4개의 전지(4S)와, 보호 회로(5-1)와, 밸런스 제어 회로(6)로 구성된다. 밸런스 제어 회로(4,6)는 각 전지의 단자 전압을 CPU(2-1)가 판독할 수 있도록 접지 전위로 전환하는 기능이 있다.

마스터 모듈(3)과 슬레이브 모듈(5) 각각의 밸런스 제어 회로(4,6)는 버티컬 인터페이스(6-1 : VIF)를 통하여 신호를 송수신할 수 있도록 되어 있다. 또한 마스터 모듈(3)의 밸런스 제어 회로(4)에 있는 버티컬 인터페이스(4-1)는 그 아래에 있는 멀티셀 배터리 팩(7)과 신호를 송수신할 수 있다. 이 신호는 멀티셀 베터리 팩(2)을 동기시키기 위한 신호와, 멀티셀 배터리 팩(2)과 멀티셀 배터리 팩(7) 사이를 동기시키기 위한 신호가 있다. 이들 신호는 모든 멀티셀 배터리 팩(2, 7, 8, 9) 사이에 버티컬 인터페이스를 통하여 송수신됨으로써 모든 배터리 팩들을 동기시킨다.

이러한 전체적인 전압 밸런싱 시스템에서 본 발명의 일 양태에 따라 멀티셀 배터리 팩의 마스터 모듈의 전압 밸런싱을 행하는 것을 도 4를 참조로 설명한다.

도 4를 참조하면, 마스터 모듈(3)은 버티컬 인터페이스(4-1)와, 인터페이스(4-2)와, 제어부(4-3)와, 전압 스위치부(4-4)와, 전류 스위치부(4-5)를 포함한다.

버티컬 인터페이스(4-1)는 2개의 NPN 트랜지스터와 2개의 PNP 트랜지스터로 구성되어 있다. NPN 트랜지스터는 베이스 단자에 일정한 바이어스 전압이 인가되어 턴온 상태이기 때문에, 이미터 단자는 판독 홀드(RH) 펄스와 판독 밸런스(RB) 펄스가 입력된다. 따라서, NPN 트랜지스터의 이미터 단자를 통하여 "로우(L)" 신호가 입력되면, PNP 트랜지스터는 턴온되어 인버터를 통해 반전 출력을 얻을 수 있다. 이 반전 출력은 밸런스 제어 회로의 제어부(4-3)로 입력된다.

이와 같이, 버티컬 인터페이스(4-1)는, 판독 홀드(RH) 신호가 "L" 상태일 때 "홀드 기간"이다. 판독 홀드 신호가 "L" 상태가 되기 직전의 전지 단자 전압은 홀드 콘덴서(hC1～4)에 홀드된다.

판독 밸런스(RB) 신호가 "H" 상태일 때 "판독 기간"이고, "L" 상태일 때 "밸런스 기간"이다.

인터페이스(4-2)는 2개의 NPN 트랜지스터와 저항들로 구성된다. NPN 트랜지스터의 베이스는 바이어스 전원에 접속되어 턴온 상태에 있다. NPN 트랜지스터의 이미터 단자에는 밸런스 홀드(BH) 펄스와 어드레스 클럭(AdrClk) 펄스가 입력된다. 또한, 그 출력은 밸런스 제어 회로의 제어부(4-3)에 입력된다.

따라서, 밸런스 홀드(BH) 펄스가 "L" 상태일 때 홀드 상태가 된다. 홀드 콘덴서(hC)에는 밸런스 홀드(BH) 펄스가 "L" 상태가 되기 직전의 전지 단자 전압이 홀드된다. 밸런스 홀드(BH) 펄스는 밸런스 기간의 전지 전압을 판독하기 위하여 제공된다. 판독 홀드(RH) 펄스가 모든 전지들의 밸런싱 동작의 동기를 위하여 제공되지만, 밸런스 홀드(BH) 펄스는 전지들 사이의 동기를 취하지 않고, 독자적인 타이밍에 전압 판독을 할 수 있도록 제공된다.

또한, 어드레스 클럭(AdrClk)은 "H" 상태에서 "L" 상태로 전환된다. 그리고, "L" 기간을 "H" 기간에 비하여 짧게 설정하고, "L" 상태일 때는 전지 변경 스위치를 INH(inhibit)하게 되어 있다. 이에 따라, 전지 교체시의 과도 상태에 발생하는 오동작을 방지할 수 있으며, 이러한 과도 상태가 안정될 때까지 "L" 상태의 기간을 확보하면 좋다.

제어부(4-3)의 어드레스 카운터(IC A4)는 전압 검출 스위치부(4-4) 및 전류 스위치부(4-5)의 전지 어드레스를 지정한다. 전압 검출 스위치부(4-4)는 전지들 중 어느 하나의 전지의 전압을 판독하기 위하여 제공되며, 전류 스위치부(4-5)는 전지들 중 어느 하나의 전지에 밸런스 전류를 공급하기 위하여 제공된다.

어드레스 클럭(AdrClk)은 어드레스 카운터의 단자(E)로 입력된다. 어드레스 카운터의 출력(Q0, Q1)은 전류 스위치부(4-5)의 아날로그 라인 선택 장치(IC B2)와 전압 검출 스위치부(4-4)의 아날로그 라인 선택 장치(IC A5)의 선택 단자(A,B)로 입력된다. 라인 선택 장치(IC B2, IC A5)는 선택 단자(A,B)의 조합으로 4개의 라인으로 전환된다. 각 라인은 전지(B1～B4)에 대응하고 있다.

어드레스 카운터(IC A4)가 리셋된 상태에서는 전지(B1)에 대응하고, 어드레스 클록(AdrClk)이 들어오면 순차적으로 전지(B2), 전지(B3), 전지(B4)에 대응하여 라인을 바꾼다.

어드레스 카운터(IC A4)의 출력 단자(Q2)는 마스터 모듈과 슬레이브 모듈을 전환하는데 사용한다. 출력 단자(Q2)가 "L" 상태일 때, 슬레이브 모듈측은 INH로 되고, "H" 상태일 때, 마스터 모듈측이 INH 상태로 된다. 이에 따라, 마스터 모듈과 슬레이브 모듈은 전환된다.

어드레스 카운터(IC A4)의 리셋 단자(R)에는 판독 홀드(RH) 펄스가 들어가기 직전에 리셋 펄스가 들어간다. 이에 따라, 카운터는 "0"부터 카운트한다. 이 리셋 펄스를 만들기 위해서, 판독 밸런스(RB) 펄스와 판독 홀드(RH) 펄스의 폭이나 타이 밍을 정한다. 판독 밸런스(RB) 펄스가 판독 홀드(RH) 펄스보다 먼저 입력된다.

전류 스위치부(4-5)의 아날로그 라인 선택 장치(IC B2)와 전압 검출 스위치부(4-4)의 아날로그 선택 장치(IC A5)의 INH 단자에는 어드레스 카운터(IC A4)의 출력(Q2)이 들어오고, 또 판독 밸런스(RB) 클럭과 어드레스 클럭(AdrClk)로부터 INH 펄스가 들어온다.

전술한 바와 같은 구성의 동작을 도 5의 타이밍 차트를 참조하여 설명한다.

도 5를 참조하면, 버티컬 인터페이스(4-1)를 통하여 입력되는 판독 밸런스(RB) 펄스는 "판독 기간"과 "밸런스 기간"을 정하고 있다. 다시 말해서, 판독 밸런스 펄스가 "H" 상태일 때 "판독 기간"이고, "L" 상태일 때 "밸런스 기간"을 가르킨다.

"판독 기간"에는 밸런스 전류를 오프하고, 전지 전압을 읽으며, 밸런스의 목표치를 정하여, 밸런스 전류를 흐르게 할 전지를 결정한다. 이러한 "판독 기간" 후에, "밸런스 기간"에는 그 결정된 전지에 밸런스 전류를 흐르게 한다.

밸런싱 시스템의 모든 베터리 팩은 판독 밸런스(RB) 펄스에 동기하여 동작하고 있다.

판독 홀드(RH) 펄스는 전지 전압을 홀드한다. 이 판독 홀드 펄스가 "H" 상태일 때 "홀드 기간"이고, "L" 상태일 때 "비홀드 기간"이다.

판독 홀드(RH) 펄스는 판독 밸런스(RB) 펄스보다 조금 지연되어 "H" 상태가 된다. 판독 홀드(RH) 펄스는 전지 전압 판독이 종료되면, "H" 상태가 필요없다.

하지만, 본 발명에 따르면, 판독 밸런스(RB) 펄스가 "H" 상태의 기간은 "H" 상태로 유지하고, 판독 밸런스(RB) 펄스와 동일한 타이밍에 "L" 상태가 되도록 한다.

판독 밸런스(RB) 펄스와 판독 홀드(RH) 펄스의 시간차로 인하여 어드레스 카운터는 리셋 펄스를 만든다. 이 리셋 펄스에 의해 어드레스 카운터(A4)를 리셋시킨다.

어드레스 카운터(A4)가 리셋되면, 어드레스 카운터의 핀(A,B,C : 도시 생략)이 리셋되어, A=0, B=0, C=0이 되기 때문에, 전지(B1)로 어드레스된다. 그러나, 이 시점에서, 전지(B1)의 전압은 검출할 수 없다. 판독 홀드(RH) 펄스가 "H" 상태가 되면, 모든 전지의 단자 전압이 홀드되어 단자 전압을 검출할 수 있다. 단자 전압을 검출한 후에, 어드레스 카운터 클럭(AdrClk)이 들어가면, A=1, B=0, C=0이 되고, 전지(B2)로 어드레스되어, 전지(B2)의 전압이 검출된다.

어드레스 카운터 클럭(AdrClk)이 5번째로 A=0, B=0, C=1이 되고, 마스터 모듈로부터 슬레이브 모듈로 변환되면, 전지(B5～B8)로 진행한다. 이 후에, 어드레스 카운터는 이러한 동작을 반복하여 수행한다. 이에 따라, 전지 전압 판독을 반복하여 데이터를 판독함으로써 전압 판독 정밀도를 높일 수 있다.

그 검출된 전지 전압을 CPU로 입력된다. CPU는 시스템 제어기와 통신하여 데이터를 송수신한다. 이러한 송수신에 의해 밸런스의 목표 전압을 정하여 밸런스 온/오프의 전지를 정한다. 밸런스 전류의 방향은 밸런스의 목표 전압과 판독 전압을 비교하여, 전지 충전 방향 또는 전지 방전 방향 중 어느 하나로 결정된다.

판독 밸런스 펄스가 밸런스 기간에 들어가면, 미리 정한 밸런스 온/오프에 따라, 밸런스 온에 해당하는 전지에 밸런스 전류를 흐르게 한다. 예컨대, 전지(B1)는 밸런스 전류가 "오프 상태"이기 때문에, 어드레스 카운터 클럭(AdrClk)이 단시간 들어간 후에, 전지(B2)의 어드레스로 진행된다. 전지(B2)는 밸런스 전류가 "온 상태"이기 때문에, 장시간 그 어드레스에 영향을 미친다. 이와 마찬가지로, 전지(B3, B5, B8)들은 장시간 밸런스 온 상태이다.

각각의 배터리 팩마다 밸런스 전류 온/오프 상황이 다르기 때문에, 밸런스 기간은 배터리 팩 사이의 동작은 비동기 상태로 된다. 판독 밸런스(RB) 펄스의 밸런스(B) 기간이 종료되면, 모든 배터리 팩은 밸런스 동작을 종료하고 판독(R) 기간이 된다.

이와 같이, 리튬 이온 전지 배터리에서 밸런스 기간과 전압 판독 기간을 명확하게 구분함으로써 전압 밸런싱의 정확도를 향상시킬 수 있다.

상술한 구성에 의하면, 본 발명은 리튬 이온 전지 배터리에서 밸런스 기간과 전압 측정 기간을 명확하게 구분하여, 전압 측정 기간에는 밸런스 전류를 흐르지 않게 함으로써 전압 밸런싱의 정확도를 향상시킬 수 있다.

Claims

리튬 이온 멀티셀 배터리 팩의 전지들의 전압 밸런싱을 조절하는 시스템으로서,

전압 판독 기간과 밸런스 기간을 정하고 있는 판독 밸런스 신호와, 전압 판독시의 전지 전압을 홀드하는 판독 홀드 신호의 입력을 출력하는 버티컬 인터페이스와,

제어하고자 하는 전지의 어드레스를 지정하기 위한 어드레스 클럭과, 전압 밸런스 기간 내의 전지 전압을 독립적으로 판독하기 위한 밸런스 홀드 신호의 입력을 출력하는 인터페이스와,

상기 버티컬 인터페이스 및 인터페이스에 접속되어, 이들 인터페이스로부터 신호 출력을 수신하여 전지들의 밸런싱을 조절하는 전지 밸런싱 조절 회로의 제어부를 포함하는 것인 전지 밸런싱 조절 시스템.
제1항에 있어서, 상기 전지 밸런스 조절 회로의 제어부는 어드레스 카운터 클록에 따라 순차적으로 전지들의 라인을 바꾸는 어드레스 카운터를 구비하는 것인 전지 밸런싱 조절 시스템.
제1항에 있어서, 상기 전지들중 어느 하나의 전지의 전압을 판독하기 위한 전압 검출 스위치부와, 상기 전지들중 어느 하나의 전지에 밸런스 전류를 공급하기 위한 전류 스위치부를 더 포함하는 것인 전지 밸런싱 조절 시스템.
제1항에 있어서, 상기 제어부는 전압 판독 기간에 밸런스 전류를 오프하고, 밸런스 목표치를 정하여, 어느 전지에 밸런스 전류를 흐르게 할지 여부를 결정하는 것인 전지 밸런싱 조절 시스템.
제1항에 있어서, 상기 제어부는 상기 밸런스 기간에 상기 결정된 전지에 밸런스 전류를 흐르게 하는 것인 전지 밸런싱 조절 시스템.
제2항에 있어서, 상기 어드레스 카운터는 상기 판독 밸런스 신호와 상기 판독 홀드 신호의 시간차에 의해 리셋 펄스를 생성하는 것인 전지 밸런싱 조절 시스템.
리튬 이온 멀티셀 배터리 팩의 전지들의 전압 밸런싱을 조절하는 방법에 있어서,

판독 밸런스 신호에 따라 전압 판독 기간과 밸런스 기간을 정하는 단계;

상기 전압 판독 기간에서, 어드레스 카운터 클럭을 이용하여 각 전지를 선택하고, 선택된 전지의 전압을 판독하는 단계;

밸런스 목표치에 기초하여 밸런스 전류를 흐르게 할 전지를 결정하는 단계;

상기 밸런스 기간에서, 상기 결정된 전지에 밸런스 전류를 흐르게 하는 단계를 포 함하는 것인 전압 밸런싱 조절 방법.
제7항에 있어서, 상기 밸런스 전류는, 판독된 전지의 전압과 밸런스 목표치의 비교에 따라서 전지 충전 방향 또는 전지 방전 방향 중 어느 하나로 흐르는 것인 전압 밸런싱 조절 방법.
제7항에 있어서, 상기 전지 전압의 홀드는, 판독 밸런스 신호에 기초하여 밸런스 전류를 오프시킨 후에 수행되는 것인 전압 밸런싱 조절 방법.
제7항에 있어서, 상기 전압 판독 기간에서, 판독 홀드 신호에 응답하여 전지들의 전압을 홀드한 후에, 상기 선택된 전지의 전압을 판독하는 것인 전지 밸런싱 조절 방법.