KR20060071856A - 채널 코드를 이용한 복호화 및 복호화 장치 - Google Patents

Abstract

본 발명은 부호화(encoding) 및 복호화(decoding) 방법에 관한 것이다. 보다 구체적으로는, 메모리 용량을 많이 차지하지 않으면서도 성능을 향상시킬 수 있고, 구현시 하드웨어의 복잡도를 감소시키고 부호화 및 복호화의 성능을 향상시키는 부호화, 복호화 방법 및 그 장치에 관한 것이다.

본 발명의 일 실시예에 따른 부호화 방법은, 송신 측으로부터 부호화된 신호를 수신하는 단계; 및 상기 수신 신호를 패리티 검사 행렬을 이용하여 복호화하는 단계를 포함하되, 상기 패리티 검사 행렬은, 특정한 개수의 레이어(layer) 간에 각 레이어의 영이 아닌 성분이 열(column) 방향으로 서로 중첩하지 않는(non-overlapped) 레이어로 이루어지는 것을 특징을 갖는다.

부호화, 복호화, 병렬 처리, 패리티 검사 행렬

Description

채널 코드를 이용한 복호화 및 복호화 장치{Apparatus and method for decoding using channel code}

도 1은 패리티 검사 행렬 H를 이분법 그래프(Bipartite graph)를 통해 나타낸 도면이다.

도 2a는 본 발명의 기술적 특징이 무선 통신 시스템에 적용된 일례이다.

도 2b는 본 발명의 기술적 특징이 부호화 장치에 적용된 일례이다.

도 3은 기본 행렬이 z×z 차원의 다수의 퍼뮤테이션 행렬(permutation matrices) 또는 영 행렬(zero matrix)에 의해 이루어지는 것을 나타내는 도면이다.

도 4는 본 발명에 따라 기본 퍼뮤테이션 행렬의 모든 행(또는 열)을 일정 간격만큼 쉬프트(shift) 시키는 방법을 나타내는 도면이다.

도 5a 내지 도 5f는 본 발명의 일 실시예에 따른 기본 행렬을 나타내는 도면이다.

도 6은 코드 레이트가 3/4일 때의 기본 행렬의 크기를 줄여서(shortening) 형성한 코드 레이트 1/2인 경우의 기본 행렬을 나타내는 도면이다.

도 7은 본 발명의 일 실시예에 따른 또 다른 기본 행렬을 나타내는 도면이다.

도 8은 코드 레이트가 3/4인 경우의 상기 기본 행렬의 다른 실시예이다.

도 9는 레이어(layer) 단위로 구분된 패리티 검사 행렬의 예를 나타내는 도면이다.

도 10a는 병렬처리(parallel processing)의 개념을 나타내는 도면이다.

도 10b는 병렬처리에 따른 메모리 접근 출동(memory access collision)의 개념을 나타내는 도면이다.

도 11은 코드 레이트가 1/2인 경우의 기본 행렬의 또 다른 실시예이다.

도 12는 코드 레이트가 1/2인 경우의 상기 기본 행렬의 또 다른 실시예이다.

도 13a 내지 도 13d는 본 발명에 따라 병렬처리가 가능한 패리티 검사 행렬의 일례를 나타내는 도면이다.

도 14는 코드 레이트가 2/3인 경우에 상기 기본 행렬의 또 다른 실시예를 나타내는 도면이다.

도 15는 본 발명에서 제안된 기본 행렬의 행을 교환하여 얻어진 기본 행렬을 나타내는 도면이다.

도 16은 본 발명의 일 실시예에 따른 LDPC 복호기의 일 실시예를 나타내는 블록도이다.

도 17은 본 발명의 일 실시예에 따른 LDPC 복호기의 메모리 구조를 나타내는 도면이다.

도 18은 본 발명의 일 실시예에 따른 LDPC 복호기의 하드웨어 간의 연결 형태를 나타내는 도면이다.

도 19a 내지 19h는 LDPC 복호화를 수행하는 경우, 초기화 과정에서 한 번의 반복 복호(one iteration)를 수행하는 과정을 나타내는 도면이다.

도 20a 내지 20h는 병렬 처리를 적용한 LDPC 복호화를 수행하는 경우, 초기화 과정에서 한 번의 반복 복호(one iteration)를 수행하는 과정을 나타내는 도면이다.

본 발명은 부호화(encoding) 및 복호화(decoding) 방법에 관한 것이다. 보다 구체적으로는, 메모리 용량을 많이 차지하지 않으면서도 성능을 향상시킬 수 있고, 구현시 하드웨어의 복잡도를 감소시키고 부호화 및 복호화의 성능을 향상시키는 저밀도 패리티 검사(LDPC: Low Density Parity Check) 코드를 이용한 부호화, 복호화 방법 및 그 장치에 관한 것이다.

최근에 LDPC 코드를 이용한 부호화 방법이 부각되고 있다. LDPC 코드는 패리티 검사 행렬(parity check matrix) Η의 원소들의 대부분이 0이어서 저밀도(low density)인 선형 블록 부호(linear block code)로서 1962년 갤러거(Gallager)에 의해 제안되었다. LDPC 부호는 매우 복잡하여 제안 당시의 기술로는 구현이 불가능하였기 때문에 잊혀져 있다가 1995년에 재발견되어 성능이 매우 우수함이 입증된 이래로 최근에 그에 관한 연구가 활발히 진행되고 있는 상황이다. (참고문헌: [1] Robert G. Gallager, "Low-Density Parity-Check Codes", The MIT Press, September 15, 1963. [2] D.J.C.Mackay, Good error-correcting codes based on very sparse matrices, IEEE Trans. Inform. Theory, IT-45, pp.399-431(1999))

LDPC 코드의 패리티 검사 행렬은 1의 개수가 매우 적기 때문에 매우 큰 블록 크기에서도 반복 복호를 통하여 복호가 가능하여 블록 크기가 매우 커지면 터보 코드처럼 섀넌(Shannon)의 채널 용량 한계에 근접하는 성능을 보인다. 상기 패리티 검사 행렬에서 행(row) 또는 열(column)에 포함된 1의 개수를 무게(weight)라 한다.

LDPC 코드는 (n-k)×n 패리티 검사 행렬 Η에 의해 설명될 수 있다. 상기 패리티 검사 행렬 Η에 대응하는 생성 행렬(generator matrix) Ｇ는 다음의 수학식1에 의해 구할 수 있다.

[수학식 1]

ΗㆍＧ = 0

LDPC 코드를 이용한 부호화 및 복호화 방법에 있어서는 송신측에서 상기 패리티 검사 행렬 Η와 수학식 1의 관계에 있는 상기 생성 행렬 Ｇ를 이용하여 다음의 수학식 2에 의해 입력 데이터를 부호화 할 수 있다.

[수학식 2]

ｃ = Ｇㆍx (여기서, c는 코드워드(codework)이고, x는 정보 비트이다)

이하 종래 기술에 따라 상기 H 행렬을 이용하는 복호화 방법을 설명한다.

수신 단의 디코더(decoder)는 송신단의 부호화(Encoding) 결과인 코드워드(c)에서 정보 비트(x)를 구해야 하는데, Hc=0인 성질을 이용하여 찾아낸다. 즉, 수신된 codeword를 c'이라 할 때, Hc'의 값을 계산하여 결과가 0 이면, c'의 앞의 k 개의 bit를 디코딩(decoding)된 정보 비트(information bit)로 결정한다. Hc'의 값이 0이 아닌 경우, 그래프(graph)를 통한 합 곱(sum-product) 알고리즘, 신뢰도 전파(belief propagation) 알고리즘 등을 사용하여, Hc'의 값이 0을 만족하는 c'를 찾아 x를 복구한다. 상기 검사식(Hc'=0는, 상기 정보 비트와 상기 G 행렬 간의 관계에 따라 c'H^T=0로 바뀔 수 있는바, 상기 검사식은 상기 정보 비트와 상기 G 행렬 간의 관계에 따라 변할 수 있다.)

도 1은 패리티 검사 행렬 H를 이분법 그래프(Bipartite graph)를 통해 나타낸 도면이다. 도 1에서, CNU는 검사 노드 유닛(Check Node Unit)을 나타내고, VNU는 비트 노드 유닛(Variable Node Unit)을 나타낸다. 이분법 그래프 상에서 알고리즘을 적용하여 복호화하는 과정은 크게 3개의 과정으로 설명될 수 있다.

1. 검사 노드(check node)에서 비트 노드(variable node)로의 확률값 갱신

2. 비트 노드에서 검사 노드로의 확률값 갱신

3. 비트 노드의 확률을 통한 복호값 결정

우선 상기 제1 과정을 수행하기 위해서, 채널로부터 수신된 확률 값이 입력되는 초기화(initialization)단계를 거쳐, 상기 검사 노드(check node)의 갱신(update)을 수행하는 제1 과정이 수행된다. 상기 제1 과정 수행 이후, 상기 비트 노드(variable node)에서 검사 노드(check node)로의 확률 값이 갱신되면 제2 과정이 수행된다. 상기 제1, 제2 과정을 수행한 이후, 상기 채널로부터 수신된 확률 값과 상기 제1 및 제2 과정을 통해 갱신된 확률 값을 이용하여 복호 값을 결정한다.

복호화 과정은 제1, 2의 과정을 거친 후 제3 과정에서 상기 결정된 복호 값(c')이 검사식 Hc'=0 을 만족하는 경우, 상기 값(c')을 정확히 수신된 복호값으로 결정하고, 그렇지 않을 경우 일정한 횟수만큼 상기 검사식을 만족할 때까지 상기 제1, 2의 과정을 반복(iteration)하게 된다. 상기 제1, 2의 과정에서 이루어지는 확률 값의 갱신 과정은 패리티 검사 행렬의 각 행 혹은 열에 속한 영이 아닌(nonzero) 성분의 개수, 즉 1의 개수만큼 각각의 갱신과정을 반복하게 된다. 즉, 상기 패리티 검사 행렬 H의 무게(weight)에 해당하는 위치에서 상기 제1 과정의 갱신(check to variable update)과 상기 제2 과정의 갱신(variable to check update)이 수행된다. 상기 제1, 2의 과정을 반복할수록 검사 노드와 비트 노드간의 확률값의 신뢰도가 높아지고, 결과적으로 구하고자하는 코드워드(codeword)의 참값에 근접하게 된다.

최근에는 LDPC 부호화에 있어서, 상기 생성 행렬 Ｇ에 의하지 않고 상기 패리티 검사 행렬 Η를 이용하여 입력 데이터를 부호화하는 방법이 일반적으로 사용되고 있다. 따라서, 상기한 바와 같이, LDPC 코드를 이용한 부호화 방법에서는 상기 패리티 검사 행렬 Η가 가장 중요한 요소라 할 수 있다. 상기 패리티 검사 행렬 Η는 대략 1000×2000 이상의 크기를 갖기 때문에 부호화 및 복호화 과정에서 많은 연산이 요구되고, 구현이 매우 복잡하며, 많은 저장 공간을 요구하는 문제점이 있다.

본 발명은 상기한 바와 같은 종래기술을 개선하기 위해 제안된 것으로, 본 발명의 목적은, 병렬처리 복호화가 용이한 패리티 검사행렬을 이용하여 LDPC 부호화와 복호화를 수행하는 LDPC 부호화, 복호화 방법 및 그 장치를 제공하는 것이다.

발명의 개요

본 발명의 실시예에 따른 복호화 방법은, 송신 측으로부터 패리티 검사 행렬을 이용하여 부호화된 신호를 수신하는 단계; 및 상기 수신 신호를 상기 패리티 검사 행렬을 이용하여 복호화하는 단계를 포함하되, 상기 패리티 검사 행렬은, 복수의 레이어(layer)들로 이루어지고 상기 레이어들 간에는 열(column)의 방향으로 0이 아닌 구성요소(element)가 서로 중첩하지 않는 (non-overlapped) 것을 특징으로 하고, 하나의 레이어는, 적어도 하나 이상의 행(row)을 포함하는 것을 특징으로 한다.

본 발명의 실시예에 따른 복호화 방법의 또 다른 일례는, 패리티 검사 행렬을 이용하여 부호화된 신호를 수신하는 단계; 및 복수의 레이어(layer)들을 포함하고, 상기 레이어들 간에는 열(column)의 방향으로 0이 아닌 구성요소(element)가 서로 중첩하지 않도록(non-overlapped) 이루어진 패리티 검사 행렬을 이용하여, 서로 중첩하지 않는 특정한 개수의 레이어들 단위로 상기 수신 신호를 복호화하는 단계를 포함하되,하나의 레이어는 적어도 하나 이상의 행을 포함하는 것을 특징으로 한다.

본 발명의 실시예에 따른 복호화 장치는, 패리티 검사 행렬을 이용하여 부호화된 신호를 수신하는 수신 모듈; 복수의 레이어(layer)들을 포함하고, 상기 레이 어들 간에 열의 방향으로 0이 아닌 구성요소(element)가 서로 중첩하지 않도록(non-overlapped) 이루어진 패리티 검사 행렬의 정보를 저장하는 메모리; 및 상기 메모리로부터 얻은 상기 패리티 검사 행렬의 정보를 이용하여, 서로 중첩하지 않는 특정한 개수의 레이어들 단위로 수신신호를 복호화하는 복호화 모듈을 포함하되, 하나의 레이어는 적어도 하나 이상의 행(row)을 포함하는 것을 특징으로 한다.

본 발명의 바람직한 실시예

이하에서는 본 발명에 따른 LDPC(Low Density Parity Check) 코드를 이용한 부호화 방법의 바람직한 실시예들을 첨부된 도면을 참조하여 설명하도록 한다. 도 2a는 본 발명의 바람직한 일 실시예를 설명하기 위한 도면으로서, 본 발명의 기술적 특징이 무선 통신 시스템에 적용된 일례이다. 이하에서 설명되는 실시예는 본 발명의 특징을 설명하기 위한 예시에 불과한 것으로서 본 발명의 기술적 특징은 부호화가 필요한 모든 분야에 적용 가능함은 당업자에게 자명하다.

도 2a에서, 송신기(10)와 수신기(30)가 무선 채널(20)을 매개로 통신을 수행한다. 상기 송신기(10)에서는 데이터 소스(11)로부터 출력된 k 비트의 소스 데이터(u)가 LDPC 부호화 모듈(13)에서의 LDPC 부호화(encoding)에 의해 n 비트의 코드워드(c)가 된다. 코드워드(c)는 변조 모듈(15)에 의해 무선 변조되어 안테나(17)를 통하여 송신되어 무선채널(20)을 통해 상기 수신기(30)의 안테나(31)로 수신된다. 상기 수신기(30)에서는 상기 송신기(10)에서 일어났던 과정의 역과정을 거친다. 즉, 수신된 데이터가 복조 모듈(33)에 의해 복조되고, LDPC 복호화 모듈(35)에 의해 복호되어 최종적으로 소스 데이터(u)를 얻을 수 있다. 상술한 바와 같은 데이터 송 수신 과정은 본 발명의 특징을 설명하기 위해 필요한 최소한의 범위 내에서 설명된 것으로 이외에도 데이터 전송을 위해 필요한 다른 많은 과정이 있음은 당업자에게 자명한 사항이다.

상기 LDPC 부호화 모듈에서 입력 소스 데이터를 부호화하기 위해 사용되는 상기 패리티 검사 행렬(parity check matrix) Η는 (n-k)×n 차원을 갖는다. 상기 k는 상기 LDPC 부호화 모듈(13)로 입력되는 소스 데이터의 길이(비트 단위)이고, 상기 n은 부호화된 코드워드(c)의 길이(비트 단위)를 의미한다. 상기 패리티 검사 행렬(parity check matrix) Η는, 도 3에 도시된 바와 같이, z×z 차원의 다수의 퍼뮤테이션 행렬(permutation matrices) 또는 영 행렬(zero matrix)에 의해 구성된다. 즉, 도 3에서 P_i,j는 z×z 차원의 퍼뮤테이션 행렬 또는 영 행렬을 의미한다.

상기 다수의 퍼뮤테이션 행렬은 적어도 하나 이상의 기본 퍼뮤테이션 행렬(base permutation matrix)로부터 일정한 규칙에 의해 변형되어 형성된 것들이다. 바람직하게는, 상기 기본 퍼뮤테이션 행렬은 단위 행렬(identity matrix)이다. 또한, 상기 하나 이상의 기본 퍼뮤테이션 행렬을 포함한 상기 다수의 퍼뮤테이션 행렬은 행(row)과 열(column)의 무게(weight)가 1인 것이 바람직하다. 즉, 상기 다수의 퍼뮤테이션 행렬의 모든 행 및 모든 열의 원소(element) 중에서 하나의 원소만 1이고 나머지 원소들은 0인 것이 바람직하다.

상기 적어도 하나 이상의 기본 퍼뮤테이션 행렬을 변형하여 상기 다수의 퍼뮤테이션 행렬을 형성하는 일정한 규칙으로 본 발명에서는 상기 기본 퍼뮤테이션 행렬의 모든 행(또는 열)을 일정 간격만큼 쉬프트(shift)시키는 방법을 고려한다. 도 4는 그 일례를 설명하기 위한 도면이다. 즉, 도 4에서, 도 4(a)의 기본 퍼뮤테이션 행렬의 모든 행을 아래 방향으로 5행 만큼(n_s=5)(또는 모든 열을 오른쪽으로 3열 만큼) 쉬프트시켜 도 4(b)의 퍼뮤테이션 행렬을 형성한 것이다. 이와 같은 방법에 의하면 z×z 차원의 기본 퍼뮤테이션 행렬에 대하여 쉬프트되는 행(또는 열)의 간격에 따라 (z-1) 개의 퍼뮤테이션 행렬을 형성할 수 있다(따라서, 기본 퍼뮤테이션 행렬을 포함하면 z 개의 퍼뮤테이션 행렬이 형성됨.). 상기 기본 퍼뮤테이션 행렬이 주어지면 상기 기본 퍼뮤테이션 행렬을 포함한 상기 z 개의 퍼뮤테이션 행렬은 각각 하나의 정수(integer)에 의해 표현될 수 있다. 예를 들면, 기본 퍼뮤테이션 행렬을 0으로 표현하고, 상기 기본 퍼뮤테이션 행렬의 모든 행을 1 행 만큼 쉬프트시킨 퍼뮤테이션 행렬을 1로 표현하며, 상기 기본 퍼뮤테이션 행렬의 모든 행을 2 행 만큼 쉬프트시킨 퍼뮤테이션 행렬을 2로 표현하는 등의 방법에 의해 모든 퍼뮤테이션 행렬을 하나의 정수로 표현하는 것이다.

전술한 바와 같이, 상기 기본 퍼뮤테이션 행렬로부터 형성된 다수의 퍼뮤테이션 행렬들의 타입(type)을 쉬프트시킨 행(또는 열)의 개수에 따라 하나의 정수에 의해 단순하게 표현할 수 있다. 상기 다수의 퍼뮤테이션 행렬들의 타입을 하나의 정수에 의해 표현하는 것은 예시적인 것에 불과한 것으로서 다른 방법에 의해서도 표현 가능함은 자명하다.

본 발명은 패리티 검사 행렬 Η를 이용하여 부호화 또는 복호화를 함에 있어 서, 상기 적어도 하나 이상의 기본 퍼뮤테이션 행렬과 상기 적어도 하나 이상의 기본 퍼뮤테이션 행렬의 각 행(또는 열)을 일정 간격만큼 쉬프트시켜 형성된 다수의 퍼뮤테이션 행렬들의 타입(type)을 기본 행렬(base matrix) Η_b에 저장한 상태에서 상기 송신측 또는 수신측에서 부호화 또는 복호화가 필요할 때마다 상기 적어도 하나 이상의 기본 퍼뮤테이션 행렬 및 상기 기본 행렬 Η_b를 이용하여 패리티 검사 행렬(parity check matrix) Η를 생성하고, 상기 생성된 패리티 검사 행렬을 이용하여 부호화 또는 복호화를 수행하는 것을 기본 특징으로 한다. 도2b에서, 본 발명에 따른 LDPC 코드를 이용한 부호화 장치의 바람직한 일 실시예는, 메모리 모듈(131)과, 패리티 검사행렬 생성 모듈(132) 및 부호화 모듈(134)을 포함하여 구성된다. 상기 메모리 모듈(131)은 상기 기본 퍼뮤테이션 행렬 및 상기 기본 행렬을 저장한다. 상기 기본 행렬 생성 모듈(132)은 상기 메모리 모듈(131)에 저장되어 있는 상기 기본 퍼뮤테이션 행렬 및 상기 기본 행렬을 이용하여 상기 패리티 검사 행렬을 생성한다. 상기 부호화 모듈(134)은 상기 패리티 검사 행렬 생성 모듈(132)에 의해 생성된 상기 패리티 검사 행렬을 이용하여 입력 소스 데이터를 부호화한다. 상기 패리티 검사 행렬 생성 모듈(132) 및 상기 부호화 모듈(134)은 각 기능에 따라 소프트웨어 또는 하드웨어에 의해 구현될 수 있음은 당업자에게 자명한 사항이다.

상기 기본 행렬 Η_b를 [Ｈ_d｜Ｈ_p]의 구조를 갖는 Η_d 및 Η_p 두 부분으로 분할하여 생각할 때, 상기 Η_p 부분은 일반적으로 블록 이중 대각 행렬(block dual diagonal matrix)을 사용하는 것이 바람직하나, 이에 한정되는 것은 아니다. 블록 이중 대각 행렬은 주 대각(main diagonal) 및 상기 주 대각 바로 밑 또는 위쪽의 대각이 모두 단위 행렬이고 나머지가 모두 영 행렬인 것을 의미한다. 상기 Η_p 부분을 블록 이중 대각 행렬로 할 경우 상기 Η_p 부분에 열 무게가 1인 열이 발생하는데, 이를 피하기 위하여 하나 또는 두 개 정도의 영 행렬을 단위 행렬로 대체하는 것이 바람직하다.

상기 기본 행렬 Η_b 의 Ｈ_d 부분은 상기 기본 퍼뮤테이션 행렬과 상기 기본 퍼뮤테이션 행렬의 각 행을 일정 간격만큼 쉬프트시켜 형성한 다수의 퍼뮤테이션 행렬과 영 행렬(zero matrix)의 조합에 의해 구성되는데, 상기 세 가지 종류의 행렬을 조합하여 상기 기본 행렬 Η_b를 구성함에 있어서는 다음과 같은 사항들을 고려하는 것이 부호화 또는 복호화 성능면에서 바람직하다.

첫째, 상기 기본 행렬 Η_b 전체에 대하여 상기 다수의 퍼뮤테이션 행렬들의 타입들 중 임의의 어느 두 타입이 차지하는 개수의 차이가 기 설정된 제1임계값 이하이어야 한다. 즉, 상기 기본 행렬 Η_b 전체에 대하여 각 퍼뮤테이션 행렬의 개수가 동일하도록 하거나 유사하도록 하는 것이 바람직하다. 상기 제1임계값은 적을수록 바람직하나 3 ~ 7 범위까지는 허용될 수 있다.

둘째, 상기 패리티 검사 행렬 Η 전체에 있어 4-싸이클이나 6-싸이클이 생기지 않거나 최소화할 수 있도록 하는 것이 바람직하다. 특히, 상기 패리티 검사 행렬은 4-싸이클을 갖지 않는 것이 바람직하다. 또한, 상기 패리티 검사 행렬 Η는 기 설정된 제2임계값(C_max) 이하의 6-싸이클을 갖는 것이 바람직하다. 4-싸이클(4-cycle)이라 함은 패리티 검사 행렬 Η의 임의의 두 행이 두 개의 지점에 동시에 1을 갖는 경우를 의미한다. 6-싸이클이라 함은 상기 패리티 검사 행렬 Η의 임의의 세 행 중에서 선택된 모든 조합 가능한 두 개의 행이 같은 지점에 1을 갖는 경우를 의미한다.

셋째, 상기 패리티 검사 행렬 Η 전체에 대하여 열 무게(column weight) 및/또는 행 무게(row weight)가 규칙성을 가져야 한다. 상기 기본 퍼뮤테이션 행렬로 z×z의 단위 행렬을 사용하면 상기 패리티 검사 행렬 Η 전체에 대하여 열 무게 및/또는 행 무게가 규칙성을 갖도록 할 수 있다.

넷째, 모든 코드 레이트(code rate) 및 모든 코드워드 크기(codeword size)에 대하여 좋은 부호화 또는 복호화 성능을 갖도록 상기 세 가지 종류의 행렬을 조합하여 상기 기본 행렬 Η_b를 구성하여야 한다. 최근에 이동통신 시스템에서는 가변적인 코드 레이트 및 코드워드 크기가 적용되기 때문에, 상기 기본 행렬 Η_b를 상기 기본 퍼뮤테이션 행렬과 상기 기본 퍼뮤테이션 행렬의 각 행을 일정 간격만큼 쉬프트시켜 형성한 다수의 퍼뮤테이션 행렬과 영 행렬(zero matrix)의 조합에 의해 구성할 때 모든 코드 레이트 및 모든 코드워드 크기에 대하여 좋은 성능을 갖도록 최적화되어야 한다.

도 5a 내지 도 5f는 상기한 바와 같은 특성을 갖는 상기 기본 행렬 Η_b 의 바람직한 실시예들을 도시한 것이다. 도 5a 내지 도 5f에 도시된 예는 코드 레이트 (code rate)가 3/4인 경우의 기본 행렬로서, '0'은 z×z 차원의 단위 행렬이고, '-1'은 z×z 차원의 영 행렬이며, 1 이상의 정수는 상기 z×z 차원의 단위 행렬의 각 행을 상기 정수만큼 쉬프트시켜 형성된 퍼뮤테이션 행렬을 의미한다.

코드 레이트가 1/2인 경우의 기본 행렬 Η_b는, 도 6에 도시된 바와 같이, 상기 코드 레이트가 3/4일 때의 기본 행렬의 크기를 줄여서(shortening) 형성할 수 있다.

도 7은 상기한 바와 같은 특성을 갖는 상기 기본 행렬 Η_b의 다른 예를 도시한 것이다. 도 7에 도시된 예는 코드 레이트가 2/3인 경우의 기본 행렬이고, '0', '-1' 및 기타 1 이상의 정수의 의미는 도 5a 내지 도 5f의 예에서와 동일하다.

상기 기본 퍼뮤테이션 행렬은 코드워드 길이가 변동됨에 따라 그 차원(즉, z 값)을 달리해야 하는데, 모든 차원의 기본 퍼뮤테이션 행렬에 대하여 기본 행렬을 만들고 이들 모두를 저장하여 부호화에 이용하는 것은 메모리 절약 측면에서 바람직하지 못한 측면이 있기 때문에 가장 큰 차원(z_max)을 갖는 제1 기본 퍼뮤테이션 행렬에 대한 제1 기본 행렬만을 저장하고 다른 차원(z)을 갖는 제2 기본 퍼뮤테이션 행렬에 대한 기본 행렬은 부호화 또는 복호화를 위해 필요할 때 마다 상기 제1 기본 행렬을 이용하여 생성하는 것이 바람직하다.

이 경우에 상기 제1 기본 행렬은 그 원소로서 둘 이상의 퍼뮤테이션 행렬의 타입을 가질 수 있다. 즉, 변동되는 상기 기본 퍼뮤테이션 행렬의 차원(z)의 전체 범위를 둘 이상의 범위로 분할하여 각 범위에 최적화된 퍼뮤테이션 행렬의 타입을 설정하는 것이다. 예를 들어, 변동되는 z의 전체 범위가 10 ~ 96 일 경우 상기 전체 범위를 10 ~ 53 까지의 범위와 54 ~ 96 까지의 범위로 나누어 각각의 범위에 최적화된 제1 기본 행렬을 구성한다. 이렇게 되면 상기 제1 기본 행렬이 두 개가 되는데 각각을 별도로 저장하지 않고 하나의 제1 기본 행렬의 각 원소로서 두 가지 값을 저장함으로써 부호화 또는 복호화 성능을 높임과 동시에 메모리를 절약할 수 있다.

도 8은 코드 레이트가 3/4인 경우의 상기 기본 행렬의 다른 실시예이다. 도 8에 도시된 기본 행렬의 특징은 4 싸이클 및 6 싸이클의 수를 최소화하였고, 각 열의 무게(column weight)가 규칙성을 갖도록 하였으며, 상기 기본 행렬의 각 원소는 모든 코드 레이트(code rate) 및 코드워드 크기(codeword size)에 대하여 좋은 성능을 갖도록 상기 기본 퍼뮤테이션 행렬을 쉬프트시킨 것이다. 도 8의 예는, 도 5a 내지 도 5f의 예와 비교할 때, 시뮬레이션 결과 그 크기가 1/4로 줄었으면서도 거의 동일한 성능을 발휘하였다.

이하, 상기와 같은 기본 행렬(Η_b)을 이용하여 LDPC 부호를 복호화하는 방법을 설명한다. 종래의 LDPC 부호의 복호는 주로 패리티 검사 행렬의 다른 표현인 이분법 그래프 상에서 검사 노드와 비트 노드 사이의 확률 값의 갱신으로 신뢰도를 높이는 과정의 반복을 통해 이루어진다. 패리티 검사 행렬의 다른 표현인 이분법 그래프를 이용해 복호화하는 방법은, 갱신된 확률 값을 통해 코드워드(codeword)를 결정하게 되므로, 코드워드를 결정하게 되는 확률 값의 갱신 과정이 복호기 (decoder)의 성능에 직접적인 영향을 미치게 된다.

신뢰도의 갱신 과정은 크게 검사 노드에서 비트 노드로의 확률 값 갱신 과정과 비트 노드에서 검사 노드로의 확률 값 갱신 과정으로 나누어 생각할 수 있다. 상기 검사 노드에서 비트 노드로의 확률 값을 갱신하거나, 상기 비트 노드에서 검사 노드로의 확률 값을 갱신하는 경우에는, 확률 값이 갱신되는 자신의 값을 제외한 같은 열(column)에 놓인 확률 값이나, 같은 행(row)에 놓인 확률 값을 사용하여 자신의 확률 값을 갱신한다. 이때, 사용하게 되는 확률 값은 얼마나 많이 갱신되었는가에 따라서 좀 더 신뢰도가 높은 결과, 즉 보다 긍정적인 영향을 복호기에 미치게 된다.

이하, 복호화 방법에 좀더 긍정적인 영향을 미치게 하는 LDPC 복호화 방법을 설명한다. 본 발명의 일 실시예는, LDPC 부호화된 수신 신호를 상기 패리티 검사 행렬을 이용하여 복호하는 경우에, 상기 패리티 검사 행렬의 행(row)의 묶음인 레이어(layer) 단위로 수신 신호를 복호화하는 방법(이하 'Layered decoding'이라 칭함)을 이용한다. 상기 Layered decoding은 비트 노드에서 검사 노드로의 확률 값을 갱신하는 경우, 패리티 검사 행렬의 같은 열 속에서 이미 갱신된 값이 있을 때, 그 갱신된 값을 사용하여 확률 값을 갱신하는 특징이 있다.

상기 Layered decoding은 LDPC 부호의 부호화 및 복호화에 사용하는 패리티 검사 행렬의 행을 여러 레이어(layer) 단위로 나누어 반복 복호하는 방법이다. 상기 레이어(layer)는 상기 패리티 검사 행렬의 행(row)을 그룹화하여 구분하는 경우, 각각의 행의 그룹을 나타낸다. 즉, 패리티 검사행렬의 행(row)들을 몇 개의 그 룹으로 묶을 때, 하나의 그룹을 레이어(layer)라 할 수 있다. 상기 레이어는 하나의 행(row)일 수도 있다.

도 9는 레이어(layer) 단위로 구분된 기본 행렬을 나타내는 도면이다. 도시된 기본 행렬은 상기 Layered decoding 방법을 설명하기 위한 하나의 예로서, 도시된 숫자는 상기 기본 퍼뮤테이션 행렬로부터 형성된 다수의 퍼뮤테이션 행렬들의 타입(type)을 쉬프트 수(shift number)로 나타낸 것이다.

상기 Layered decoding은 패리티 검사 행렬 H의 같은 행(row)에서의 신뢰도 갱신에 있어서, 모두 같은 정도의 갱신과정을 거친 확률 값을 사용하여 신뢰도를 갱신한다. 즉, 종래의 LDPC 복호 방법과 같이 이분법 그래프 상에서 검사 노드와 비트 노드 간의 확률 값 갱신을 수행한다. 그러나, 비트 노드에서 검사 노드로 향하는 확률 값의 갱신 과정(즉, 상기 패리티 검사 행렬 H의 열(column)의 확률 값 갱신 과정)에 있어서는, 레이어 단위로 확률 값이 갱신되며, 특정 레이어에 포함된 확률 값을 갱신하는 경우, 이미 갱신이 이루어진 레이어에 포함된 확률 값을 사용하는 특징이 있다. 상기 Layered decoding은, 레이어 단위로 복호화를 수행하는바, 상기 패리티 검사 행렬에 포함된 레이어 전부에 대하여 확률 값이 갱신되면 LDPC 복호화를 위한 한 번의 반복(iteration)을 수행하는 것이 된다. 상기 Layered decoding은, 이미 하나의 레이어에 대하여 확률 값 갱신을 위한 연산을 수행하고 다음 레이어에 대하여 확률 값 갱신을 위한 연산을 수행하는 경우에, 상기 하나의 레이어(layer)에서 연산된 결과, 즉 신뢰도가 갱신된 메시지 결과를, 상기 다음 레이어(layer)의 연산에 사용함으로써, 좀 더 신뢰도가 높은 메시지를 복호 과정 즉, 확률 값 갱신 과정에 사용한다. 결국, 이러한 확률 값 갱신이 반복되는 경우, 좀 더 신뢰도가 높은 메시지가 확률 값 갱신에 사용되어, 검사 노드와 비트 노드 간의 확률 값의 신뢰도가 높아져서, 복호기의 성능이 좋아지게 된다. 도 9의 행렬은 일반적인 기본 행렬이다. 도 9의 행렬은 Layered decoding 방법에 의하여 각각의 레이어(layer)를 순차적으로 복호 될 수 있는바, 예를 들어 Layer 1 -> Layer 2 -> Layer 3 -> Layer 4 -> Layer 5 -> Layer 6 -> Layer 7 -> Layer 8 순서로 복호를 수행할 수 있다.

이하, 본 발명에서 사용하는 병렬처리의 기본 개념과 Layered decoding을 병렬처리 방식으로 수행하기 위한 전제조건을 설명한다.

도 10a는 병렬처리(parallel processing)의 개념을 도식화하여 나타낸 도면이다. 병렬처리는 하나의 작업을 수행함에 있어서, 하나의 연산 장치가 처리하던 작업을 복수의 연산 장치가 나누어 처리하는 것을 의미한다. 병렬처리의 결과, 하나의 작업을 수행하는데 소요되는 시간이 병렬처리에 사용한 연산 블록의 수에 비례하여 감소하는 긍정적인 효과가 발생한다. 다만 병렬처리를 수행하는 경우 메모리 충돌과 병렬처리되는 데이터 사이의 의존성 문제가 발생하며, 본 발명에 따라 Layered decoding을 병렬처리하기 위해서는 상기 문제들을 해결해야 한다.

이하 상술한 Layered decoding의 병렬처리에 따른 문제와 본 발명에 따른 해결방법을 설명한다.

도 10b는 병렬처리에 따른 메모리 충돌의 개념을 나타내는 도면이다. 직렬 처리 방법의 경우 하나의 연산 유닛이 메모리 블록을 사용하므로 연산할 값을 읽어 오거나 연산 결과를 저장함에 있어 문제가 발생하지 않는다. 하지만 여러 개의 연산 유닛이 동시에 작동하는 병렬처리 방법에 있어서는, 두 개 이상의 연산 유닛이 동시에 같은 위치의 메모리 블록에 접근(access)하려 하는 경우에 메모리의 충돌(collision)이 일어날 수 있다. 만약, LDPC 복호를 위한 확률 값 갱신 유닛들이 동시에 같은 위치의 메모리에 접근(access)하는 경우 상기 메모리 충돌(collision)이 발생할 수 있다.

LDPC 복호화에 병렬처리 방법을 적용하기 위해서는 메모리 블록에 대한 동시 접근의 문제뿐만 아니라, 동시에 처리하고자 하는 데이터 사이의 의존성이 없어야 한다. 즉, 복수 개의 연산 블록들 중 어느 하나의 연산 블록의 출력 값이 동시에 다른 연산블록의 입력 값이 되어야 한다면, 동시에 처리하는 것이 아니라 그 의존성에 따라 순차적으로 연산을 해야 한다.

본 발명에 따른 LDPC 복호화 방법의 일실시예는, 상기 패리티 검사 행렬을 레이어(layer) 단위로 구분하고 각 레이어(layer)를 특정한 순서로 순차적(sequential)으로 처리하되, 특정한 레이어(layer)들에 대해서는 상술한 메모리 충돌과 병렬처리하는 데이터 간의 의존성의 문제를 해결하여 상기 특정한 레이어(layer)들을 병렬(parallel) 처리 방식으로 복호하는 특징이 있다. 본 발명의 일 실시예는, 상기 특정한 레이어(layer)들에 대하여 병렬 처리 방식으로 데이터 처리를 수행하기 위하여 특정한 레이어(layer)들 사이에 중첩(overlap)되는 부분이 없는 패리티 검사 행렬을 제공한다. 본 발명의 일 실시예에 따른 패리티 검사 행렬은, 상기 패리티 검사 행렬의 특정 레이어(layer)의 영이 아닌 원소는 열 방향으로 서로 다른 위치에 존재한다. 즉, 특정한 레이어(layer)에 대해서는 상기 패리티 검사 행렬의 무게(weight)가 존재하는 위치가 열 방향으로 서로 다르게 된다.

전술한 바와 같이, 일반적인 LDPC 부호의 복호는, H 행렬의 모든 행(row)내에서의 확률 값 갱신이 이루어지고, 이어서 각각의 모든 열에 대해 확률 값의 갱신이 이루어진다. 반면, 상기 Layered decoding은 각각의 행의 확률 값을 갱신할 때 미리 나누어 놓은 그룹 단위(즉, layer 단위)로 확률 값을 갱신한다. 이러한 복호 방법은 두 번째 이후의 그룹에 해당하는 확률 값을 갱신할 때에는, 이전의 그룹에서 이미 갱신된 보다 신뢰도가 높은 확률 값을 사용하여 계산함으로써, 복호 성능이 좋아지게 되는 것이다. 상기 Layered decoding에는 이러한 유리한 점이 있으나, 상기 종래의 패리티 검사 행렬을 특정한 레이어(layer) 단위로 구분하고 상기 특정한 레이어(layer)에 대하여 병렬 처리 방식으로 데이터를 처리하면, 상기 특정한 레이어(layer)의 병렬 처리 과정에서 상술한 메모리 충돌의 문제와 병렬처리하는 데이터 간의 의존성에 따른 문제 등을 피하기 위해, 동시에 하나의 레이어만을 처리해야 하므로 복호에 지연이 발생한다. 그러나, 본 실시예에서 제안하는 바에 따라, 특정한 레이어(layer) 간에 열의 무게(weight)가 존재하는 위치가 중첩되지 않도록 상기 패리티 검사 행렬을 설계한다면, 동시에 다수 개의 레이어(layer)에 대한 병렬처리를 할 수 있다.

이하 본 발명의 일 실시예에 따라, 특정 레이어(layer)에 대하여 중첩되지 않는 패리티 검사 행렬을 이용하여 layered decoding을 병렬로 처리하는 방법을 설명한다.

도 11은 코드 레이트가 1/2인 경우의 상기 기본 행렬의 또 다른 실시예이다. 상기 실시예는, 도 11의 기본 행렬에 의해 생성되는 패리티 검사 행렬의 행(row)을, 상기 기본 행렬에 대한 기본 퍼뮤테이션 행렬의 크기에 따라, 하나의 레이어(layer)로 그룹화한다. 즉, 상기 실시예는, 도 11의 기본 행렬과 상기 기본 퍼뮤테이션을 이용하여 생성되는 패리티 검사 행렬의 레이어(layer)가, 상기 기본 퍼뮤테이션 행렬의 행의 개수만큼의 행으로 이루어지는 경우의 일례이다. 결과적으로, 도 11에서 하나의 레이어(layer)에 포함되는 행의 개수는, 도 11의 기본 행렬에 따른 기본 퍼뮤테이션 행렬의 행의 개수와 동일하다. 도 11의 기본 행렬은, 효과적인 병렬처리(parallel processing)를 위해 제안된 것이다. Layered decoding에 있어서, 도 11의 기본 행렬(base matrix)의 행의 순서(row order)를 (1 → 7 → 2 → 8 → 3 → 9 → 4 → 10 → 5 → 11 → 6 → 12)로 정하는 경우, 상기 기본 행렬의 임의의 두 행(예를 들어, 1번째 행과 7번째 행)에 대해서 서로 'non-zero' 성분(element)들은 임의의 열(column) 방향으로 중첩하지(overlap) 않는다. 상기 기본 행렬에서는, 임의의 두 행(예를 들어, 1번째 행과 7번째 행)에 대하여 0 이상의 쉬프수 수(shift number)를 갖는 성분이 열(column) 방향으로 중첩하지(overlap) 않는다. 예를 들어, 여덟 번째 행은 두 번째 행 또는 세 번째 행과 비교했을 때 임의의 열 방향으로 0 이상의 쉬프수 수를 갖는 성분 서로 중첩하지 않는 것을 알 수 있다. 또한, 도 11의 기본 행렬에 의해 생성되는 패리티 검사 행렬을 기준으로 설명하면, 상기 기본 행렬의 하나의 행은 상기 생성된 패리티 검사 행렬의 하나의 레이어(layer)를 나타내는바, 상기 생성된 패리티 검사 행렬의 각각의 레이어(layer) 간에는 무게가 존재하는 위치가 열(column) 방향으로 중첩하지 않는다.

도 12는 코드 레이트가 1/2인 경우의 상기 기본 행렬의 또 다른 실시예이다. 도 12의 기본 행렬은 보다 효과적인 병렬처리(parallel processing)를 위하여 제안된 것이다. 도 12의 기본 행렬(base matrix)은, 다음과 같은 두 행의 쌍(1, 7), (2, 8), (3, 9), (4, 10), (5, 11), (6, 12)에 대해서 0 이상의 쉬프수 수(shift number)를 갖는 성분이 임의의 열(column) 방향으로 중첩되지(overlap) 않도록 디자인되었다. 도 11 및 도 12의 실시예에 따르면, Layered decoding을 위한 구현(implementation) 과정에서 효율적인 병렬처리(parallel processing)가 가능한 특징을 갖는다.

이하 본 발명의 또 다른 일 실시예에 따라, 특정 레이어(layer)에 대해 중첩되는 부분이 없는 기본 행렬의 레이어(layer)의 순서를 조정하고, 상기 조정된 기본 행렬에 의해 생성되는 패리티 검사 행렬을 이용하여 layered decoding을 병렬처리하는 방법을 설명한다.

도 13a는 본 발명의 일 실시예에 따른 Layered decoding을 위한 기본 행렬의 일 실시예를 나타내는 도면이다. 상기 기본 행렬에 있어서, '-1'은 영 행렬을 나타내고 '#'은 기본 퍼뮤테이션 행렬을 0 이상의 임의의 정수 만큼 행 또는 열 방향으로 쉬프트시켜 형성하는 임의의 퍼뮤테이션 행렬을 나타낸다.상기 실시예는, 도 13의 기본 행렬에 의해 생성되는 패리티 검사 행렬의 행(row)을, 상기 기본 행렬에 대한 기본 퍼뮤테이션 행렬의 크기에 따라, 하나의 레이어(layer)로 그룹화한다. 즉, 각각의 레이어(layer)에 포함되는 행의 개수는, 도 13의 기본 행렬에 따른 기 본 퍼뮤테이션 행렬의 행의 개수와 동일하다. 따라서, 상기 기본 행렬에 의해 생성되는 패리티 검사 행렬의 하나의 레이어는 상기 기본 행렬의 하나의 행에 대응된다. 이하, 패리티 검사 행렬의 인접한 레이어(layer)간에 무게(weight)가 존재하는 위치가 중첩되지 않도록, 상기 기본 행렬의 행의 순서를 조정하여 새로운 패리티 검사 행렬을 설계하는 방법을 설명한다. 상기 기본행렬(base matrix)에는 이중 대각(dual diagonal) 부분이 존재하므로 LDPC 복호 성능에 영향을 주지 않는 행의 순서를 바꾸어 본 발명의 일 실시예에 따른 패리티 검사 행렬을 설계할 수 있다. 도 13b는 도 13a의 특정한 행 간에 0 이상의 쉬프트 수를 갖는 성분이 서로 중첩하지 않도록, 즉 특정 행에 대하여 열의 무게가 1 이하가 되도록 행의 순서를 조정한 기본 행렬의 일례이다. 도 13b의 경우, Layer 0과 Layer 3은 어떠한 열에 대하여도 그 열의 무게가 존재하는 위치가 중첩되지 않는다. 도 13c는 도 13b에 도시된 기본행렬을 병렬처리가 가능한 레이어(layer) 단위로 표시한 도면이다. 도 13b 또는 도 13c에 도시된 기본행렬에 의해 생성되는 패리티 검사 행렬을 이용하여 LDPC 복호화를 하는 경우, 2개의 레이어(layer) 각각(예를 들어, Layer 0과 Layer 3)에 대하여 동시에 연산을 수행할 수 있다. 즉, 도 13d에 도시된 것처럼, Layer 0, 6, 4, 2와 Layer 3, 1, 7, 5를 서로 병렬로 처리하여 각각의 레이어를 동시에 처리할 수 있다. 결과적으로, 본 발명의 일 실시예에 따른 패리티 검사 행렬을 이용하여 LDPC 복호화를 수행하는 경우, 두 개의 연산 유닛으로 통해 두 개의 LDPC 부호를 한번에 복호화하는 것과 같은 효과를 얻을 수 있고, 복호 시간이 최대 50%까지 줄어드는 효과를 얻을 수 있다.

도 14는 코드 레이트가 2/3인 경우에 상기 기본 행렬의 또 다른 실시예를 도시한 것이다. 상기 기본 행렬에 있어서, '-1'은 영 행렬을 나타내고 임의의 정수는 기본 퍼뮤테이션 행렬을 0 이상의 임의의 정수만큼 행 또는 열 방향으로 쉬프트(shift)시켜 형성하는 임의의 퍼뮤테이션 행렬을 나타낸다. 도 14의 기본 행렬에서 'X'는 0부터 95까지의 임의의 정수를 의미하는 값으로서, 86, 89, 95 중의 어느 하나의 값으로 하는 것이 바람직하다. 가장 바람직하게는 X=95이다. 도 14의 기본 행렬은 병렬처리 특징(parallel processing feature)을 가지며 높은 성능을 낼 수 있도록 제안되었다. 상기 병렬처리 특징은, 본원 발명에 따라 Layered decoding를 병렬로 처리하는 복호화 방법이 적용될 수 있음을 의미한다. 상기 실시예는, 도 14의 기본 행렬에 의해 생성되는 패리티 검사 행렬의 행을, 상기 기본 행렬에 대한 기본 퍼뮤테이션 행렬의 크기에 따라, 하나의 레이어(layer)로 그룹화한다. 즉, 도 14에서 각각의 레이어(layer)에 포함되는 행의 개수는, 도 14의 기본 행렬에 따른 기본 퍼뮤테이션 행렬의 행의 개수와 동일하다. 상기 기본 행렬의 행을 1,2,3,4,5,6,7,8의 인덱스(index)에 따라 구분하는 경우, 상기 행들을 서로 교환하여 생성되는 기본 행렬은 서로 인접하는 행 간에 0 이상의 쉬프트 수(shift number)를 갖는 성분이 서로 중첩(non-overlapping)하지 않는다. 예를 들어, 첫 번째 행은 네 번째 행과 비교했을 때 임의의 열 방향으로도 0 이상의 쉬프트 수(shift number)를 갖는 성분이 서로 중첩하지 않는 것을 알 수 있다. 또한, 도 14의 기본 행렬에 의해 생성되는 패리티 검사 행렬을 기준으로 설명하면, 상기 기본 행렬의 하나의 행은 상기 생성된 패리티 검사 행렬의 하나의 레이어(layer)를 나타내는바, 상기 생성된 패리티 검사 행렬의 각각의 레이어(layer) 간에는 무게가 존재하는 위치가 열(column) 방향으로 중첩하지 않는다.

도 15는, 도 14의 상기 기본 행렬에서 상술한 조건을 만족하는 행의 교환에 의해 만들어지는 기본 행렬의 여러 예 중의 하나이다. 도 15의 기본 행렬은 도 14의 기본 행렬의 인덱스를 1-4-7-2-5-8-3-6의 순서로 교환한 일례이다. 도 15는 1-4-7-2-5-8-3-6의 인덱스 순서로 이루어진 기본 행렬의 마지막 행(row)과 첫 번째 행(row)을 용이하게 비교하기 위해 상기 첫 번째 행을 추가(즉, 1-4-7-2-5-8-3-6-(1))하여 도시하였다.

도 15에 도시된 기본 행렬의 행들을 서로 교환하여 생기는 모든 기본 행렬 들은, 도 14의 기본 행렬이 정의하는 LDPC 코드와 동일한 LDPC 코드를 정의하게 된다. 따라서, 디코딩과 인코딩에 있어서 행이 서로 교환되어진 기본 행렬을 이용해서도 도 8의 기본 행렬과 동일한 성능을 발휘하는 디코딩과 인코딩을 수행할 수 있다.

이상의 설명에서 높은 성능을 발휘한다는 것은, 예를 들면, 프레임 에러 오율(FER: Frame Error Rate)이 좋다는 의미이다. 또한 동일한 성능을 발휘하는 디코딩은, 동일한 복호화 성능을 나타내는 디코딩 방법을 의미하고, 동일한 성능을 발휘하는 인코딩은, 동일한 코드워드를 생성하는 것을 의미한다.

이하, 본 발명에서 제안한 다양한 기본 행렬들을 이용하여 LDPC 복호화 작업을 수행하는 LDPC 복호기를 설명한다. 도 16은 본 발명에 따른 LDPC 복호기의 일 실시예를 나타내는 블록도이다. 상기 LDPC 복호기(1000)는 CNU(Check Node Update Unit) 블록(1100)과 제어 블록(1200)과 VNU(Variable Node Update Unit) 블록(1300)과 메모리 블록(1400)을 포함하여 이루어진다. 상기 CNU(Check Node Update Unit) 블록(1100)은 검사 노드의 확률 값 갱신(check node update)을 수행하며, 적어도 하나 이상의 CNU(Check Node Update Unit)(1110)를 구비한다. 상기 CNU(1110)는 상기 검사 노드의 확률 값 갱신을 수행하는 연산 유닛(processing unit)이다. 상기 제어 블록(1200)은, 상기 복호기(1000)의 각 유닛에 대한 동작을 제어하는 제어 유닛(1210)과, 패리티 검사 행렬의 구조에 따라 상기 CNU 블록(1100)과 상기 메모리 블록(1400)을 제어하는 CNU 라우팅 네트워크(1220)와, 상기 VNU 블록(1100)과 상기 메모리 블록(1400)을 제어하는 VNU 라우팅 네트워크(1230)와, 패리티 검사행렬의 구조에 관한 정보 등를 저장하는 패리티 검사 행렬 인덱스 저장부(1240)와, 갱신된 확률 값을 이용하여 복호 값을 결정하고 결정된 복호 값을 검사하는 경판정부(Hard decision unit)(1250)를 포함한다. 상기 VNU(Variable Node Update Unit) 블록(1100)은 비트 노드의 확률 값 갱신(variable node update)을 수행하며, 적어도 하나 이상의 VNU(Variable Node Update Unit)(1310)를 구비한다. 상기 VNU(1310)는 상기 검사 노드의 확률 값 갱신을 수행하는 연산 유닛(processing unit)이다. 상기 제어블록(1200)에 의해 제어되는 CNU(1110)와 VNU(1310)는 상기 H 행렬의 0이 아닌 성분에 대하여 확률 값을 계산하여 갱신하는바, 상기 계산된 확률 값은 상기 메모리 부(1400)에 저장된다. 상기 메모리 부(1400)는, 검사 노드에서 비트 노드로의 확률 값 갱신을 위해 계산된 확률 값을 저장하는 R-메모리(1410)와, 비트 노드에서 검사 노드로의 확률 값 갱신을 위해 계산된 확률 값(예를 들어, 무 선 채널로부터 수신되는 Log Likelihood Ratio 값)을 저장하는 수신 LLR 메모리(Received LLR memory)(1420) 및 비트 노드에서 검사 노드로의 확률 값 갱신을 위한 계산된 확률 값을 저장하는 Q-메모리(1430)를 포함한다.

상기 각각의 유닛을 설명하면 다음과 같다. 상기 수신 LLR 메모리(Received LLR memory)(1420)는 복호해야 하는 수신 신호에 대한 확률 값, 예를 들어 수신 신호의 코드워드(codeword)에 대한 LLR 값을 저장할 수 있는 메모리이다. 또한, 상기 R-메모리(1410)는 특정한 검사 노드에서의 확률 값 갱신(check node update)의 결과(

)를 저장하며, 상기 Q-메모리(1430)는 특정한 비트 노드에서의 확률 값 갱신(variable node update)의 결과(

)를 저장한다. 상기 제어유닛(1210)은 각 유닛의 동작 순서 및 각 유닛의 동작 타이밍을 제어하며, 상기 패리티 검사 행렬 인덱스 저장부(1240)는 상기 패리티 검사 행렬의 무게(weight)의 위치 등에 관한 정보를 저장한다. 또한, 상기 CNU 라우팅 네트워크(1220)는, 상기 패리티 검사 행렬 인덱스 저장부(1240)로부터 상기 패리티 검사 행렬에 관한 정보를 획득하여, 상기 CNU(1110)와 상기 메모리부(1400)의 메모리들을 적절히 연결한다. 또한, 상기 VNU 라우팅 네트워크(1230)는, 상기 패리티 검사 행렬 인덱스 저장부(1240)로부터 상기 패리티 검사 행렬에 관한 정보를 획득하여, 상기 VNU(1310)와 상기 메모리부(1400)의 메모리들을 적절히 연결한다. 상기 경판정부(1250)는, 상기 Q-메모리(1430)를 이용하여 복호 값을 결정하고, 상기 결정된 복호 값(c')을 검사하는 유닛 으로, 상기 복호 값(c')이

의 검사식을 만족하는 경우 상기 복호 값(c')을 참값으로 출력하고, 만약 상기 검사식을 만족하지 못하는 경우 일정한 최대 반복 복호 횟수 이내에서 복호를 반복한다.

도 16의 복호기(1000)는 별도의 메모리(미도시) 또는 상기 패리티 검사 행렬 인덱스 저장부(1240)에 저장된 패리티 검사 행렬을 이용하여 수신 신호를 복호화하거나, 기본 행렬과 기본 퍼뮤테이션 행렬을 통해 생성된 패리티 검사 행렬 을 이용하여 수신 신호를 복호화할 수 있다. 상기 기본 행렬과 기본 퍼뮤테이션 행렬을 통해 패리티 검사 행렬을 생성하는 경우, 상기 복호기(1000)는 상기 기본행렬과 기본 퍼뮤테이션 행렬을 저장하는 저장부(미도시)와 상기 기본행렬과 기본 퍼뮤테이션 행렬을 이용하여 상기 패리티 검사 행렬을 생성하는 패리티 검사 행렬 생성부(미도시)를 포함하는 것이 바람직하다. 또한, 도 16의 복호기(1000)는 패리티 검사 행렬의 행의 순서(예를 들어, layer의 순서)를 조정하여, 새로운 패리티 검사 행렬을 생성할 수 있다. 이 경우, 상기 복호기(1000)는 패리티 검사 행렬의 행의 순서를 조정하는 패리티 검사 행렬 조정부(미도시)를 포함하는 것이 바람직하다.

이하 상기 LDPC 복호기(1000)의 동작을 설명한다. 상기 LDPC 복호기(1000)는 LDPC 복호 알고리즘의 하나인 Log BP(Log Belief Propagation) 알고리즘을 이용하여 복호를 수행할 수 있다. 상기 복호기(1000)는 초기화 단계와, 검사 노드 갱신(check node update) 단계와 비트 노드 갱신(variable node update)단계 및 경 판정(hard decision) 단계에 따라 동작을 수행한다. 상기 초기화 단계는, 송신 측으 로부터 전송되는 수신 신호에 대한 확률 값을 상기 수신 LLR 메모리(1420)에 저장하고, 상기 수신 LLR 메모리(1420)에 저장된 확률 값을 상기 패리티 검사 행렬 인덱스 저장부(1240)에 저장된 패리티 검사 행렬의 무게(weight)에 관한 정보를 이용하여 상기 Q-메모리(1430)의 특정위치에 저장하는 단계를 포함한다. 상기 검사 노드 갱신(check node update) 단계는, 상기 Q-메모리(1430)에 저장된 확률 값을 이용하여 검사 노드 갱신, 즉 검사 노드로부터 비트 노드로의 갱신을 수행하고, 그 결과를 상기 R-메모리(1410)에 저장하는 단계를 포함한다. 상기 비트 노드 갱신(variable node update) 단계는, 상기 R-메모리(1410)에 저장된 확률 값을 이용하여 비트 노드 갱신, 즉 비트 노드로부터 검사 노드로의 갱신을 수행하고, 그 결과를 상기 Q-메모리(1430)에 저장하는 단계를 포함한다. 상기 경 판정 단계는, 상기 Q-메모리(1430)에 저장된 확률 값을 이용하여 임시로 복호 값(c')을 결정하고, 상기 결정된 복호 값(c')을 검사하고, 검사 결과에 따라 상기 복호 값(c')이 참값인 경우 상기 참값을 출력하고, 만약 참값이 아닌 경우 특정한 반복 복호 횟수 이내에서 상기 검사 노드 갱신(check node update) 단계와 비트 노드 갱신(variable node update)단계를 반복하는 단계를 포함한다.

[수학식 3]

상기 복호기(1000)에서 사용하는 패리티 검사 행렬(H)이 상기 수학식 3과 같 을 때, 상기 R-메모리(1410)와 상기 Q-메모리(1430)는 상기 패리티 검사 행렬의 0이 아닌 성분, 즉 1이 존재하는 성분의 위치의 값을 저장하는 역할을 한다. 따라서, 상기 R-메모리(1410)와 상기 Q-메모리(1430)는 다음과 같은 위치의 값을 저장하는 역할을 수행한다.

다만, 상기 R-메모리(1410)와 상기 Q-메모리(1430)는 상기 0이 아닌 성분의 위치에 해당하는 값만을 저장하면 되기 때문에, 도 17과 같은 구조로 상기 확률 값 갱신을 위한 연산의 결과를 저장할 수 있다. 따라서, LDPC 복호화를 위해 필요한 메모리는 H 행렬의 무게(weight)에 비례한다. 도 17에 도시된 패리티 검사 행렬의 무게(weight)에 관한 위치 정보는 상기 패리티 검사 행렬 인덱스 저장부(1240)에 저장된다. 상술한 바와 같이, 상기 복호기(1000)는, 기본 행렬과 기본 퍼뮤테이션 행렬을 이용하여 패리티 검사 행렬을 생성하여 복호화 작업을 수행하거나, 특정한 메모리에 저장된 패리티 검사 행렬을 이용하여 복호화 작업을 수행하거나, 임의의 방법에 의해 생성된 패리티 검사 행렬을 이용하여 복호화 작업을 수행할 수 있다. 이하, 설명되는 패리티 검사 행렬은 기본 행렬(base matrix)이 아닌, 실제 패리티 검사 행렬을 의미한다. 상기 패리티 검사 행렬이 생성되는 방법에는 제한이 없으며, 기본 행렬과 기본 퍼뮤테이션 행렬을 이용하여 생성되거나, 특정 메모리나 외부 장치에 저장된 패리티 검사 행렬을 획득하여 생성될 수 있다.

도 18은 상기 수학식 3의 H 행렬을 이용하여 복호화를 수행하는 복호기의 CNU, VNU, 메모리의 연결 형태의 일례를 나타내는 도면이다. 도 18의 복호기는 4개의 CNU와, 8개의 VNU를 구비한 경우의 일례이다. 19a 내지 19h는 도 18에 도시된 복호기를 이용하여 복호화를 수행하는 경우, 수신 신호에 대한 확률 값이 입력되는 초기화 과정에서 한 번의 반복 복호(one iteration)를 수행하는 과정까지를 나타내는 도면이다. 도 19a 내지 19h의 상기 R-메모리(1410)와 상기 Q-메모리(1430)에 표시된 좌표는, 상기 메모리를 도 17과 같은 형태로 하였을 때의, 메모리 어드레스(memory address)를 나타낸다.

도 19a는 LDPC 복호에 있어 초기화 단계를 나타내는 도면이다. 상기 도면에 표시된 성분은 H 행렬에서 0이 아닌 성분을 나타내는바, 송신 측으로부터 수신된 확률 값이 상기 0이 아닌 성분에 해당하는 메모리 어드레스에 입력된다.

도 19b 내지 19e은 검사 노드에서 비트 노드로의 확률 값 갱신을 나타내는 도면이다. 상기 특정 위치의 확률 값 갱신은, 특정한 행(row)에 있어서 자신의 성분을 제외한 나머지 성분들을 이용하여 자신의 성분을 갱신하는 작업이다. 도 19f 내지 19h는 비트 노드에서 검사 노드로의 확률 값 갱신을 나타내는 도면이다. 상기 특정 위치의 확률 값 갱신은, 특정한 열(column)에 있어서 자신의 성분을 제외한 나머지 성분들을 이용하여 자신의 성분을 갱신하는 작업이다.

도 19h까지의 과정을 수행한 후 상기 Q-메모리(1430)를 참조하여 코드워드(codeword)를 임시로 결정하고, 임시로 결정된 코드워드(c')가 검사식(Hc'=0)을 만족하는지 여부를 확인한다. 상기 검사식을 만족하지 못하는 경우 도 19b 내지 도 19h의 과정을 반복하게 된다. 만약 기 설정된 횟수만큼의 반복(iteration)이 있거나, 상기 검사식을 만족하는 코드워드를 얻은 경우 상기 과정은 종료된다.

이하 병렬 처리가 적용된 Layered decoding을 병렬로 처리하는 LDPC 복호기(1000)의 동작을 설명한다.

본 발명의 일 실시예에 따라, 상기 LDPC 복호기(1000)의 CNU(1110)와 VNU(1310)는 하기 수학식 4과 같은 연산을 통하여 확률 값을 갱신한다. 하기 수학식 4는 한번의 반복(iteration) 복호를 수행함에 있어 사용되는 수식이다.

[수학식 4]

상기 수학식에서 사용되는 변수는 다음과 같다.

: m번째 variable node에서 j번째 check node로 연결된 LLR(Log Likelihood Ratio) 값

: j번째 variable node의 사후 LLR 값 (a posterior LLR value)

: j번째 check node에서 m번째 variable node로 연결된 LLR 값

: j번째 check node에서 m번째 variable node로 연결된 LLR 값을 계산하기 위한 중간변수(dummy variable)

: j번째 check node에서 m번째 variable node로 연결된 LLR 값들의 부호를 계산하기 위한 중간변수(dummy variable)

:check node Index of Parity check matrix

: Variable node index of Parity check matrix

하기 수학식 5는 수신 신호의 LLR(Log Likelihood Ratio)의 일례이고, 하기 수학식 6은 본 발명의 일 실시예에 따른 복호기(1000)가 사용하는 패리티 검사 행렬의 일례이다.

[수학식 5]

[수학식 6]

상기 수학식 6의 행렬은 본 발명의 일 실시예에 의한 복호기(1000)에서 사용하는 패리티 검사 행렬의 일례이다. 상기 행렬에서, 상기 패리티 검사 행렬의 하나의 행(row)은 하나의 레이어(layer)를 나타낸다. 상기 각각의 레이어(layer)는 서로 인접하는 레이어(layer)와 서로 중첩하지 않는다. 상기 복호기(1000)의 CNU(1110)와 VNU(1310)의 개수는 상기 패리티 검사 행렬의 구조에 따라 정해지는 것이 바람직하다. 또한, 중첩하지 않는 레이어(layer)는 병렬처리되는바, 상기 CNU(1110)의 개수는 병렬처리되는 레이어(layer)에 포함되는 행의 개수인 것이 더욱 바람직하며, 상기 VNU(1310)의 개수는 상기 패리티 검사 행렬의 열의 개수인 것이 더욱 바람직하다. 따라서, 상기 수학식 6을 이용하는 상기 복호기(1000)의 CNU(1110)는 2개인 것이 바람직하며, VNU(1310)는 24개인 것이 바람직하다.

도 20a 내지 도 20i는 본 발명의 LDPC 복호 방법으로 복호화를 수행하는 경우, 한 번의 반복 복호(one iteration)를 수행하는 과정을 나타내는 도면이다. 상기 도 20a 내지 도 20i의 Q와 R은 상기 수학식 4의

,

값을 저장하는 메 모리의 상태를 나타내며, '###'는 아직 특정한 값으로 정해지지 않은 임의의 값을 나타낸다. 상기 도 20a 내지 도 20i의 Q-메모리(1430)와 R-메모리(1410)는, 도 17에 도시된 형태와 같이 0이 아닌 성분의 위치에 해당하는 연산 값만을 저장할 수 있다.

도 20a는 본 발명의 일 실시예에 따른 LDPC 복호에 있어서 초기화 단계를 나타내는 도면이다. 채널로부터 수신된 확률 값(예를 들어, LLR 값)은 상기 수신 LLR 메모리(1420)에 저장되며, 상기 수신된 확률 값은 상기 패리티 검사 행렬 인덱스 저장부(1240)에 저장된 패리티 검사 행렬의 무게(wegiht)에 관한 위치 정보에 따라 상기 Q-메모리(1430)에 입력된다. 도 20a는 상기 초기화 단계를 통해 Q 메모리에 입력된 확률 값을 나타낸다.

도 20b는 상기 H행렬의 Layer 0과 Layer 3에 대하여 검사 노드에서 비트 노드로의 확률 값 갱신 과정을 나타낸다. 상기 CNU(1110)는 상기 H행렬의 Layer 0과 Layer 3에 대하여 검사 노드에서 비트 노드로의 확률 값을 갱신하는 연산을 수행한다. 상술한 바와 같이, 상기 CNU(1110)는 2개가 구비되어 동작하는바, 2개의 CNU(1110)는 상기 Layer 0과 3에 대한 검사 노드 갱신과정을 수행한다. 상기 연산의 결과는 상기 R-메모리(1410)에 저장된다.

도 20c는 상기 H행렬의 Layer 0과 Layer 3에 대하여 비트 노드에서 검사 노드로의 확률 값 갱신 과정을 나타낸다. 상기 비트 노드에서 검사 노드로의 확률 값 갱신 과정은, 종래의 LDPC 복호화 과정과 달리, 동일한 반복(iteration) 단계에서 이미 갱신된 레이어(layer)의 확률 값을 이용하여 현재 레이어(layer)의 확률 값을 갱신한다. 상기 Layer 0과 Layer 3는 서로 중첩되지 않으므로, 병렬처리에 따른 메모리 충돌이나 병렬처리하는 데이터 간의 의존성 문제가 발생하지 않는다. 따라서 상기 Layer 0에 대한 비트 노드에서 검사 노드로의 확률 값 갱신 과정과, Layer 3에 대한 비트 노드에서 검사 노드로의 확률 값 갱신 과정은 병렬처리될 수 있다. 상술한 바와 같이, 상기 복호기는 24개의 VNU(1310)을 이용하여 상기 Layer0과 Layer 3에 대한 연산을 수행한다. 도 20c는 상기 Layer 0과 Layer 3에 대하여 비트 노드에서 검사 노드로의 확률 값 갱신이 수행된 결과와 함께, Layer 6과 Layer 1에 대한 검사 노드에서 비트 노드로의 확률 값 갱신을 위한 확률 값이 입력되는 설정(setting)단계가 수행된 결과를 나타낸다.

도 20d는 상기 H행렬의 Layer 6과 Layer 1에 대하여 검사 노드에서 비트 노드로의 확률 값 갱신 과정을 나타내고, 도 20e는 상기 H행렬의 Layer 6과 Layer 1에 대하여 비트 노드에서 검사 노드로의 확률 값 갱신 과정을 나타내고, 도 20f는 상기 H행렬의 Layer 4와 Layer 7에 대하여 검사 노드에서 비트 노드로의 확률 값 갱신 과정을 나타내고, 도 20g는 상기 H행렬의 Layer 4와 Layer 7에 대하여 비트 노드에서 검사 노드로의 확률 값 갱신 과정을 나타내고, 도 20h는 상기 H행렬의 Layer 2와 Layer 5에 대하여 검사 노드에서 비트 노드로의 확률 값 갱신 과정을 나타내고, 도 20i는 상기 H행렬의 Layer 2과 Layer 5에 대하여 비트 노드에서 검사 노드로의 확률 값 갱신 과정을 나타낸다. 상기 Q-메모리(1430)에 저장된 값이 1번의 반복(iteration)을 통해 얻은 연산 값이다. 상기 경 판정부(1250)는, 도 20i 까지의 과정을 수행한 후 상기 Q-메모리(1430)를 참조하여 임시로 코드워드(c') 결정 하고, 상기 코드워드(c')가 검사식(Hc'=0)을 만족하는지 여부를 확인한다. 상기 검사식을 만족하지 못하는 경우에는, 상기 복호기는 도 20b 내지 도 20i의 과정을 반복하게 된다. 만약, 최대 반복 횟수만큼의 반복(iteration)이 있거나, 상기 검사식을 만족하는 코드워드를 얻은 경우 상기 과정은 종료되며 상기 코드워드(c')은 외부로 출력된다.

도 20에 도시된 복호화 방법은 도 19에 도시된 복호화 방법에 비하여 다음과 같은 차이가 있다. 도 19에 도시된 복호화 방법은 패리티 검사 행렬의 크기에 따라 최대한의 CNU 및 VNU를 이용하여 한번의 검사 노드 갱신(Check Node Update)과정과 비트 노드 갱신(Variable Node Update)을 수행하지만, 도 20에 도시된 복호화 방법은, 데이터 의존성이 없는 Layer의 수, 즉 패리티 검사 행렬에서 서로 중첩하지 않는 레이어(layer)의 개수 만큼의 CNU를 구비하고, 상기 데이터 의존성이 없는 레이어(Layer)의 개수에 따라 상기 검사 노드 갱신(Check Node Update) 과정을 병렬 처리(Parallel Processing) 할 수 있다.

또한, 도 19에 도시된 복호화 방법은 수신 신호에 대한 확률 값을 이용하여 Q-메모리(1430)의 전 영역을 초기화하는 반면, 도 20에 도시된 복호화 방법은 동시에 병렬 처리(Parallel Processing)가 가능한 레이어(Layer)에 대한 초기화를 하고, 그 레이어(Layer)들에 대한 결과값을 다음 레이어(Layer)에 대한 초기 값으로 사용한다.

본 발명은 본 발명의 정신 및 필수적 특징을 벗어나지 않는 범위에서 다른 특정한 형태로 구체화될 수 있음은 당업자에게 자명하다. 따라서, 상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.

본 발명에 따른 LDPC 코드를 이용한 부호화 및 복호화 방법에 의하면, 송신 또는 수신 측에서 데이터를 부호화 또는 복호화 시의 성능(performance)을 향상시킬 수 있는 효과가 있다.

Claims (21)

1. 송신 측으로부터 패리티 검사 행렬을 이용하여 부호화된 신호를 수신하는 단계; 및

   상기 수신 신호를 상기 패리티 검사 행렬을 이용하여 복호화하는 단계를 포함하되,

   상기 패리티 검사 행렬은, 복수의 레이어(layer)들로 이루어지고 상기 레이어들 간에는 열(column)의 방향으로 0이 아닌 구성요소(element)가 서로 중첩하지 않는 (non-overlapped) 것을 특징으로 하고,

   하나의 레이어는, 적어도 하나 이상의 행(row)을 포함하는 것을

   특징으로 하는 채널 코드를 이용한 복호화 방법.
2. 제1항에 있어서,

   상기 패리티 검사 행렬은, 인접하는 레이어(layer)간에 중첩하지 않는(non-overlapped) 기본 행렬(base matrix)로부터 확장되어 생성되는 것을

   특징으로 하는 채널 코드를 이용한 복호화 방법.
3. 제1항에 있어서,

   상기 패리티 검사 행렬은, 서로 인접하는 레이어 간에 열(column)의 방향으로 0이 아닌 구성요소(element)가 서로 중첩하지 않는(non-overlapped) 것을

   특징으로 하는 채널 코드를 이용한 복호화 방법.
4. 제1항에 있어서,

   상기 패리티 검사 행렬은, 상기 특정한 개수의 레이어(layer)에 있어서 각 레이어의 무게(weight)가 존재하는 위치가 열(column) 방향으로 서로 다른 것을 특징으로 하는 채널 코드를 이용한 복호화 방법.
5. 제1항에 있어서,

   상기 패리티 검사 행렬은, 상기 행렬의 행의 순서(row order)가 조정되어 동일한 코드워드를 생성하는 별개의 패리티 검사 행렬로 변환되는 것을 특징으로 하는 채널 코드를 이용한 복호화 방법.
6. 패리티 검사 행렬을 이용하여 부호화된 신호를 수신하는 단계; 및

   복수의 레이어(layer)들을 포함하고, 상기 레이어들 간에는 열(column)의 방향으로 0이 아닌 구성요소(element)가 서로 중첩하지 않도록(non-overlapped) 이루어진 패리티 검사 행렬을 이용하여, 서로 중첩하지 않는 특정한 개수의 레이어들 단위로 상기 수신 신호를 복호화하는 단계를 포함하되,

   하나의 레이어는 적어도 하나 이상의 행을 포함하는 것을

   특징으로 하는 채널 코드를 이용한 복호화 방법.
7. 제6항에 있어서,

   상기 패리티 검사 행렬은, 인접하는 레이어(layer)간에 중첩하지 않는(non-overlapped) 기본 행렬(base matrix)로부터 확장되어 생성되는 것을

   특징으로 하는 채널 코드를 이용한 복호화 방법.
8. 제6항에 있어서,

   상기 복호화된 코드워드가 참값인지 여부를 검사하는 단계를 더 포함하는 것을 특징으로 하는 채널 코드를 이용한 복호화 방법.
9. 제6항에 있어서, 상기 복호화하는 단계는,

   상기 수신 신호에 상응하는 데이터를 임의의 레이어에 입력하여, 상기 임의의 레이어에 입력된 데이터를 갱신하는 단계를

   포함하여 이루어지는 것을 특징으로 하는 채널 코드를 이용한 복호화 방법.
10. 제9항에 있어서, 상기 레이어에 입력된 확률 값을 갱신하는 단계는,

    상기 임의의 레이어에 대하여 검사 노드(check node)에서 비트 노드(variable node)로 데이터를 갱신하는 단계; 및

    상기 임의의 레이어에 대하여 상기 비트 노드에서 상기 검사 노드로 데이터를 갱신하는 단계를 포함하는 것을

    특징으로 하는 채널 코드를 이용한 복호화 방법.
11. 제9항에 있어서,

    상기 입력된 데이터는, 상기 데이터 갱신 단계를 통하여 갱신된 데이터인 것을

    특징으로 하는 채널 코드를 이용한 복호화 방법.
12. 제6항에 있어서,

    상기 패리티 검사 행렬은, 상기 행렬의 행의 순서(row order)이 조정되어 동일한 코드워드를 생성하는 별개의 패리티 검사 행렬로 변환되는 것을 특징으로 하는 채널 코드를 이용한 복호화 방법.
13. 제6항에 있어서,

    상기 패리티 검사 행렬은, 상기 행렬의 행의 순서(row order)가 조정되어 동일한 코드워드를 생성하는 별개의 패리티 검사 행렬로 변환되는 것을 특징으로 하는 채널 코드를 이용한 복호화 방법.
14. 패리티 검사 행렬을 이용하여 부호화된 신호를 수신하는 수신 모듈;

    복수의 레이어(layer)들을 포함하고, 상기 레이어들 간에 열의 방향으로 0이 아닌 구성요소(element)가 서로 중첩하지 않도록(non-overlapped) 이루어진 패리티 검사 행렬의 정보를 저장하는 메모리; 및

    상기 메모리로부터 얻은 상기 패리티 검사 행렬의 정보를 이용하여, 서로 중첩하지 않는 특정한 개수의 레이어들 단위로 수신신호를 복호화하는 복호화 모듈을 포함하되,

    하나의 레이어는 적어도 하나 이상의 행(row)을 포함하는 것을

    특징으로 하는 채널 코드를 이용한 복호화 장치.
15. 제14항에 있어서,

    상기 패리티 검사 행렬은, 인접하는 레이어(layer)간에 중첩하지 않는(non-overlapped) 기본 행렬(base matrix)로부터 확장되어 생성되는 것을

    특징으로 하는 채널 코드를 이용한 복호화 장치.
16. 제14항에 있어서, 상기 복호화 모듈은,

    상기 복호화된 코드워드가 참값인지 여부를 검사하는 검사 모듈을

    포함하여 이루어지는 채널 코드를 이용한 복호화 장치.
17. 제14항에 있어서, 상기 복호화 모듈은,

    임의의 레이어에 입력된 데이터를 갱신하되, 상기 수신 신호에 상응하는 데이터를 검사 노드(check node)에서 비트 노드(variable node)로 갱신하는 적어도 하나 이상의 검사 노드 갱신 유닛; 및

    상기 임의의 레이어에 입력된, 상기 수신 신호에 상응하는 데이터를 상기 비 트 노드에서 상기 검사 노드로 갱신하는 적어도 하나 이상의 비트 노드 갱신 유닛을

    포함하여 이루어지는 채널 코드를 이용한 복호화 장치.
18. 제17항에 있어서,

    상기 입력된 데이터는, 상기 검사 노드 갱신 유닛 또는 비트 노드 갱신 유닛에 의해 이미 갱신된 데이터인 것을

    특징으로 하는 채널 코드를 이용한 복호화 장치.
19. 제17항에 있어서,

    상기 검사 노드 갱신 유닛의 개수는, 상기 중첩하지 않는 레이어에 포함된 행(row)의 개수에 따라 정해지는 것을

    특징으로 하는 채널 코드를 이용한 복호화 장치.
20. 제14항에 있어서,

    상기 패리티 검사 행렬은, 서로 인접하는 레이어 간에 열(column)의 방향으로 0이 아닌 구성요소(element)가 서로 중첩하지 않는(non-overlapped) 것을

    특징으로 하는 채널 코드를 이용한 복호화 장치.
21. 제14항에 있어서,

    상기 패리티 검사 행렬은, 상기 행렬의 행의 순서(row order)가 조정되어 동일한 코드워드를 생성하는 별개의 패리티 검사 행렬로 변환되는 것을 특징으로 하는 채널 코드를 이용한 복호화 장치.

Images