CN111010195B - 码字校验方法及装置 - Google Patents

码字校验方法及装置 Download PDF

Info

Publication number
CN111010195B
CN111010195B CN201911270166.4A CN201911270166A CN111010195B CN 111010195 B CN111010195 B CN 111010195B CN 201911270166 A CN201911270166 A CN 201911270166A CN 111010195 B CN111010195 B CN 111010195B
Authority
CN
China
Prior art keywords
column
variable nodes
row
updated
matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911270166.4A
Other languages
English (en)
Other versions
CN111010195A (zh
Inventor
黄海莲
钱斌
陆连伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing HWA Create Co Ltd
Original Assignee
Beijing HWA Create Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing HWA Create Co Ltd filed Critical Beijing HWA Create Co Ltd
Priority to CN201911270166.4A priority Critical patent/CN111010195B/zh
Publication of CN111010195A publication Critical patent/CN111010195A/zh
Application granted granted Critical
Publication of CN111010195B publication Critical patent/CN111010195B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1128—Judging correct decoding and iterative stopping criteria other than syndrome check and upper limit for decoding iterations

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Detection And Correction Of Errors (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明提供了一种码字校验方法及装置，涉及码字校验技术领域。该方法包括：在译码器内对H矩阵进行初始化，并获取H矩阵的列变量节点；利用列变量节点进行行更新，获取经更新的行变量节点，并利用经更新的行变量节点结合输入LLR进行列更新，获取经更新的列变量节点；利用经更新的列变量节点计算输出LLR，并利用输出LLR获取码字；利用校验矩阵对码字进行逐个校验。本发明实施例的码字校验方法及装置通过对H矩阵进行初始化获取列变量节点，依次行更新和列更新，利用列更新的结果获取码字，并利用校验矩阵对码字进行逐个校验，达到了提高码字校验效率的技术效果。

Description

码字校验方法及装置
技术领域
本发明涉及码字校验技术领域，尤其是涉及一种码字校验方法及装置。
背景技术
目前，技术人员在利用GPU(graphics processing unit，图形处理单元)译码器对LDPC码字进行校验时，没有充分发挥GPU强大的计算能力，而此类译码器在校验过程中，校验效率低下，使得很多情况下无法满足译码吞吐量要求。
发明内容
有鉴于此，本发明的目的在于提供一种码字校验方法及装置，以改善校验效率低下，使得很多情况下无法满足码字校验要求的技术问题。
第一方面，本发明实施例提供了一种码字校验方法，所述方法包括以下步骤：
在译码器内对H矩阵进行初始化，并获取所述H矩阵的列变量节点；
利用所述列变量节点进行行更新，获取经更新的行变量节点，并利用所述经更新的行变量节点结合输入LLR进行列更新，获取经更新的列变量节点；
利用所述经更新的列变量节点计算输出LLR，并利用所述输出LLR获取码字；
利用校验矩阵对所述码字进行逐个校验。
结合第一方面，本发明实施例提供了第一方面的第一种可能的实施方式，其中，所述方法还包括：
对至少两个译码器进行外部并行操作，使所述至少两个译码器同时进行工作；
对每个所述译码器内的多个码字各自的多个数据同时进行内部并行运算。
结合第一方面，本发明实施例提供了第一方面的第二种可能的实施方式，其中，所述利用所述列变量节点进行行更新，获取经更新的行变量节点，并利用所述经更新的行变量节点结合输入LLR进行列更新，获取经更新的列变量节点的步骤，包括：
调用行更新函数，对多个线程进行同步操作，将列变量节点输入至行更新函数进行行更新，获取经更新的行变量节点；
调用列更新函数，对多个线程进行同步操作，将所述经更新的行变量节点和输入LLR输入至列更新函数进行列更新，获取经更新的列变量节点。
结合第一方面，本发明实施例提供了第一方面的第三种可能的实施方式，其中，所述利用所述经更新的列变量节点计算输出LLR，并利用所述输出LLR获取码字的步骤，包括：
利用所述经更新的列变量节点计算输出LLR，并根据所述输出LLR判断译码操作是否成功；
如果是，则利用所述输出LLR获取码字。
结合第一方面，本发明实施例提供了第一方面的第四种可能的实施方式，其中，所述利用校验矩阵对所述码字进行校验的步骤，包括：
利用校验矩阵结合准循环低密度奇偶校验码对所述码字进行校验。
第二方面，本发明实施例还提供一种码字校验装置，所述装置包括：
初始化模块，用于在译码器内对H矩阵进行初始化，并获取所述H矩阵的列变量节点；
更新模块，用于利用所述列变量节点进行行更新，获取经更新的行变量节点，并利用所述经更新的行变量节点结合输入LLR进行列更新，获取经更新的列变量节点；
码字获取模块，用于利用所述经更新的列变量节点计算输出LLR，并利用所述输出LLR获取码字；
检验模块，用于利用校验矩阵对所述码字进行逐个校验。
结合第二方面，本发明实施例提供了第二方面的第一种可能的实施方式，其中，所述更新模块用于：
调用行更新函数，对多个线程进行同步操作，将列变量节点输入至行更新函数进行行更新，获取经更新的行变量节点；
调用列更新函数，对多个线程进行同步操作，将所述经更新的行变量节点和输入LLR输入至列更新函数进行列更新，获取经更新的列变量节点。
结合第二方面，本发明实施例提供了第二方面的第二种可能的实施方式，其中，所述码字获取模块用于：
利用所述经更新的列变量节点计算输出LLR，并根据所述输出LLR判断译码操作是否成功；
如果是，则利用所述输出LLR获取码字。
第三方面，本发明实施例还提供一种服务器，所述服务器包括：处理器和存储器，所述存储器存储有能够被所述处理器执行的计算机可执行指令，所述处理器执行所述计算机可执行指令以实现上文所述的方法。
第四方面，本发明实施例还提供一种计算机可读存储介质，所述计算机可读存储介质存储有计算机可执行指令，所述计算机可执行指令在被处理器调用和执行时，所述计算机可执行指令促使处理器实现上文所述的方法。
本发明实施例带来了以下有益效果：本发明实施例提供的一种码字校验方法及装置，首先获取H矩阵的列变量节点，然后利用该列变量节点进行行更新并且利用行更新的结果进行列更新，利用列更新的结果获取码字，最后利用校验矩阵对码字进行逐个校验。本发明实施例的码字校验方法及装置通过对H矩阵进行初始化获取列变量节点，依次行更新和列更新，利用列更新的结果获取码字，并利用校验矩阵对码字进行逐个校验，达到了提高码字校验效率的技术效果。
本发明的其他特征和优点将在随后的说明书中阐述，并且部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点在说明书、权利要求书以及附图中所特别指出的结构中实现和获得。
为使本发明的上述目的、特征和优点能够更加明显易懂，下文特举优选实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明的具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图进行简单的介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种码字校验方法的流程图；
图2为本发明实施例提供的另一种码字校验方法的流程图；
图3本发明实施例提供的一种码字校验装置的结构框图；
图4为本发明实施例提供的一种服务器的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
目前，技术人员在利用GPU译码器对LDPC码字进行校验时，没有充分发挥GPU强大的计算能力，而此类译码器在校验过程中，校验效率低下，使得很多情况下无法满足译码吞吐量要求。基于此，本发明实施例提供了一种码字校验方法及装置，以缓解上述问题。
为了便于对本实施例进行理解，首先对本发明实施例所公开的一种码字校验方法进行详细介绍。
在一种可能的实施方式中，本发明提供了一种码字校验方法。如图1所示为本发明实施例提供的一种码字校验方法的流程图，该方法包括以下步骤：
步骤S102：在译码器内对H矩阵进行初始化，并获取所述H矩阵的列变量节点。
其中，H矩阵为包含M矩阵类在内的矩阵类,在矩阵谱分析等领域有着重要的作用。
进一步地，QC-LDPC码是一种线性分组码，编码前信息比特数(码长)记为K，编码后比特数记为N，其H矩阵有N-K行N列，每一列对应一个码字的一个比特，称为一个列变量节点。
步骤S104：利用所述列变量节点进行行更新，获取经更新的行变量节点，并利用所述经更新的行变量节点结合输入LLR进行列更新，获取经更新的列变量节点。
其中，LLR(log likelihood ratio，对数似然比)在通信领域中通常用于软解码。
步骤S106：利用所述经更新的列变量节点计算输出LLR，并利用所述输出LLR获取码字。
步骤S108：利用校验矩阵对所述码字进行逐个校验。
本发明实施例带来了以下有益效果：本发明实施例通过一种码字校验方法，首先获取H矩阵的列变量节点，然后利用该列变量节点进行行更新并且利用行更新的结果进行列更新，利用列更新的结果获取码字，最后利用校验矩阵对码字进行逐个校验。本发明实施例的码字校验方法及装置通过对H矩阵进行初始化获取列变量节点，依次行更新和列更新，利用列更新的结果获取码字，并利用校验矩阵对码字进行逐个校验，达到了提高码字校验效率的技术效果。
在实际使用时，在现有LDPC的译码器存在译码速度不能满足要求的情况下，本发明实施例提出了一种对QC-LDPC(Quasi Cyslic Low Density Parity Check Codes，准循环低密度奇偶校验码)的译码器进行外部并行和内部并行两种并行方式，以提高译码速度。
内部并行：基于QC-LDPC的结构特点，将每一个准循环块作为一个并行分块，在这个块内，全并行译码。按照变量节点更新和校验节点更新的顺序，依次进行。在变量节点更新时，为分块内的每一个有效变量节点分配一个线程，所有的线程同时运行，并且共享存储资源。在校验节点更新时同样为分块内的每一个有效校验节点分配一个线程，这些线程在校验更新时间内同时运行，并共享存储资源。
外部分块：基于GPU的特性，将外部并行分两个部分。第一，在一个解码结构内，同时译多个LDPC码字，同时译的码字多少根据GPU资源多少计算确定。并且多个译码结构之间共用部分存储资源。第二、在第一条中的译码结构可以同时存在多个，每一个这样的结构用一个流控制。这样做，可以有效的利用GPU内线程资源、内存资源、数据拷贝资源等。
具体地，所述方法还包括：对至少两个译码器进行外部并行操作，使所述至少两个译码器同时进行工作；
对每个所述译码器内的多个码字各自的多个数据同时进行内部并行运算。
需要进一步说明的是，该外部并行和内部并行两种并行方式在QC-LDPC的译码器上运行时具有可设置可变码长，并根据可变码长修改译码结构内的码字的数量。
在实际使用时，为了对行更新和列更新、获取码字以及对码字进行校验的过程进行更加详细的描述，本发明实施例在图2中示出了本发明实施例提供的另一种码字校验方法的流程图，该方法包括以下步骤：
步骤S202：在译码器内对H矩阵进行初始化，并获取所述H矩阵的列变量节点。
步骤S204：调用行更新函数，对多个线程进行同步操作，将列变量节点输入至行更新函数进行行更新，获取经更新的行变量节点。
步骤S206：调用列更新函数，对多个线程进行同步操作，将所述经更新的行变量节点和输入LLR输入至列更新函数进行列更新，获取经更新的列变量节点。
其中，在调用行更新函数和列更新函数之前，预先在GPU上预先编写该行更新函数和列更新函数；对多个线程进行同步操作的目的是确保线程进度可控。
步骤S208：利用所述经更新的列变量节点计算输出LLR，并根据所述输出LLR判断译码操作是否成功。
步骤S210：如果是，则利用所述输出LLR获取码字。
其中，如果否，则译码未成功，无法获取码字，返回到步骤S204再次进行循环。
步骤212：利用校验矩阵结合准循环低密度奇偶校验码对所述码字进行校验。
综上所述，本发明的码字校验方法及装置，首先获取H矩阵的列变量节点，然后利用该列变量节点进行行更新并且利用行更新的结果进行列更新，利用列更新的结果获取码字，最后利用校验矩阵对码字进行逐个校验。本发明实施例的码字校验方法及装置通过对H矩阵进行初始化获取列变量节点，依次行更新和列更新，利用列更新的结果获取码字，并利用校验矩阵对码字进行逐个校验，达到了提高码字校验效率的技术效果。
在另一种可能的实施方式中，对应于上述实施方式提供的码字校验方法，本发明实施例还提供了一种码字校验装置，图3本发明实施例提供的一种码字校验装置的结构框图。如图3所示，该装置包括：
初始化模块301，用于在译码器内对H矩阵进行初始化，并获取所述H矩阵的列变量节点；
更新模块302，用于利用所述列变量节点进行行更新，获取经更新的行变量节点，并利用所述经更新的行变量节点结合输入LLR进行列更新，获取经更新的列变量节点；
码字获取模块303，用于利用所述经更新的列变量节点计算输出LLR，并利用所述输出LLR获取码字；
检验模块304，用于利用校验矩阵对所述码字进行逐个校验。
在实际使用时，所述更新模块302用于：
调用行更新函数，对多个线程进行同步操作，将列变量节点输入至行更新函数进行行更新，获取经更新的行变量节点；
调用列更新函数，对多个线程进行同步操作，将所述经更新的行变量节点和输入LLR输入至列更新函数进行列更新，获取经更新的列变量节点。
在实际使用时，所述码字获取模块303用于：
利用所述经更新的列变量节点计算输出LLR，并根据所述输出LLR判断译码操作是否成功；
如果是，则利用所述输出LLR获取码字。
在又一种可能的实施方式中，本发明实施例还提供了一种服务器，图4示出了本发明实施例提供的一种服务器的结构示意图，参见图4，该服务器包括：处理器400、存储器401、总线402和通信接口403，该处理器400、存储器401、通信接口403和通过总线402连接；处理器400用于执行存储器401中存储的可执行模块，例如计算机程序。
其中，存储器401存储有能够被处理器400执行的计算机可执行指令，处理器400执行计算机可执行指令以实现上文所述的方法。
进一步地，存储器401可能包含高速随机存取存储器(RAM，Random AccessMemory)，也可能还包括非不稳定的存储器(non-volatile memory)，例如至少一个磁盘存储器。通过至少一个通信接口403(可以是有线或者无线)实现该系统网元与至少一个其他网元之间的通信连接，可以使用互联网，广域网，本地网，城域网等。
总线402可以是ISA总线、PCI总线或EISA总线等。该总线可以分为地址总线、数据总线、控制总线等。为便于表示，图4中仅用一个双向箭头表示，但并不表示仅有一根总线或一种类型的总线。
其中，存储器401用于存储程序，处理器400在接收到程序执行指令后，执行所述程序，前述本发明实施例任一实施例揭示的码字校验方法可以应用于处理器400中，或者由处理器400实现。
此外，处理器400可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器400中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器400可以是通用处理器，包括中央处理器(Central Processing Unit，简称CPU)、网络处理器(Network Processor，简称NP)等；还可以是数字信号处理器(DigitalSignal Processing，简称DSP)、专用集成电路(Application Specific IntegratedCircuit，简称ASIC)、现成可编程门阵列(Field-Programmable Gate Array，简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本发明实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器401，处理器400读取存储器401中的信息，结合其硬件完成上述方法的步骤。
在又一种可能的实施方式中，本发明实施例还提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机可执行指令，所述计算机可执行指令在被处理器调用和执行时，计算机可执行指令促使处理器实现上文所述的方法。
本发明实施例提供的码字校验装置，与上述实施例提供的码字校验方法具有相同的技术特征，所以也能解决相同的技术问题，达到相同的技术效果。
本发明实施例所提供的码字校验方法及装置的计算机程序产品，包括存储了程序代码的计算机可读存储介质，所述程序代码包括的指令可用于执行前面方法实施例中所述的方法，具体实现可参见方法实施例，在此不再赘述。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的装置的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
另外，在本发明实施例的描述中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，ReaD-Only Memory)、随机存取存储器(RAM，RanDom Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
最后应说明的是：以上实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (8)

1.一种码字校验方法，其特征在于，所述方法包括以下步骤：
在译码器内对H矩阵进行初始化，并获取所述H矩阵的列变量节点；其中，H矩阵为包含M矩阵类在内的矩阵类；
利用所述列变量节点进行行更新，获取经更新的行变量节点，并利用所述经更新的行变量节点结合输入LLR进行列更新，获取经更新的列变量节点；
利用所述经更新的列变量节点计算输出LLR，并利用所述输出LLR获取码字；
利用校验矩阵对所述码字进行逐个校验；
其中，所述利用所述列变量节点进行行更新，获取经更新的行变量节点，并利用所述经更新的行变量节点结合输入LLR进行列更新，获取经更新的列变量节点的步骤，包括：
调用行更新函数，对多个线程进行同步操作，将列变量节点输入至行更新函数进行行更新，获取经更新的行变量节点；
调用列更新函数，对多个线程进行同步操作，将所述经更新的行变量节点和输入LLR输入至列更新函数进行列更新，获取经更新的列变量节点。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
对至少两个译码器进行外部并行操作，使所述至少两个译码器同时进行工作；
对每个所述译码器内的多个码字各自的多个数据同时进行内部并行运算。
3.根据权利要求1所述的方法，其特征在于，所述利用所述经更新的列变量节点计算输出LLR，并利用所述输出LLR获取码字的步骤，包括：
利用所述经更新的列变量节点计算输出LLR，并根据所述输出LLR判断译码操作是否成功；
如果是，则利用所述输出LLR获取码字。
4.根据权利要求1所述的方法，其特征在于，所述利用校验矩阵对所述码字进行校验的步骤，包括：
利用校验矩阵结合准循环低密度奇偶校验码对所述码字进行校验。
5.一种码字校验装置，其特征在于，所述装置包括：
初始化模块，用于在译码器内对H矩阵进行初始化，并获取所述H矩阵的列变量节点；
更新模块，用于利用所述列变量节点进行行更新，获取经更新的行变量节点，并利用所述经更新的行变量节点结合输入LLR进行列更新，获取经更新的列变量节点；
码字获取模块，用于利用所述经更新的列变量节点计算输出LLR，并利用所述输出LLR获取码字；
检验模块，用于利用校验矩阵对所述码字进行逐个校验；
其中，所述更新模块用于：
调用行更新函数，对多个线程进行同步操作，将列变量节点输入至行更新函数进行行更新，获取经更新的行变量节点；
调用列更新函数，对多个线程进行同步操作，将所述经更新的行变量节点和输入LLR输入至列更新函数进行列更新，获取经更新的列变量节点。
6.根据权利要求5所述的装置，其特征在于，所述码字获取模块用于：
利用所述经更新的列变量节点计算输出LLR，并根据所述输出LLR判断译码操作是否成功；
如果是，则利用所述输出LLR获取码字。
7.一种服务器，其特征在于，包括处理器和存储器，所述存储器存储有能够被所述处理器执行的计算机可执行指令，所述处理器执行所述计算机可执行指令以实现权利要求1至4任一项所述的方法。
8.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机可执行指令，所述计算机可执行指令在被处理器调用和执行时，所述计算机可执行指令促使处理器实现权利要求1至4任一项所述的方法。
CN201911270166.4A 2019-12-11 2019-12-11 码字校验方法及装置 Active CN111010195B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911270166.4A CN111010195B (zh) 2019-12-11 2019-12-11 码字校验方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911270166.4A CN111010195B (zh) 2019-12-11 2019-12-11 码字校验方法及装置

Publications (2)

Publication Number Publication Date
CN111010195A CN111010195A (zh) 2020-04-14
CN111010195B true CN111010195B (zh) 2023-06-02

Family

ID=70114275

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911270166.4A Active CN111010195B (zh) 2019-12-11 2019-12-11 码字校验方法及装置

Country Status (1)

Country Link
CN (1) CN111010195B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101080873A (zh) * 2004-12-22 2007-11-28 Lg电子株式会社 用于使用信道代码解码的装置和方法
CN101764620A (zh) * 2004-12-22 2010-06-30 Lg电子株式会社 用于使用信道代码解码的装置和方法
CN103188035A (zh) * 2011-12-30 2013-07-03 清华大学 迭代解映射解码方法和系统
US9136877B1 (en) * 2013-03-15 2015-09-15 Sandisk Enterprise Ip Llc Syndrome layered decoding for LDPC codes

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9793923B2 (en) * 2015-11-24 2017-10-17 Texas Instruments Incorporated LDPC post-processor architecture and method for low error floor conditions

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101080873A (zh) * 2004-12-22 2007-11-28 Lg电子株式会社 用于使用信道代码解码的装置和方法
CN101764620A (zh) * 2004-12-22 2010-06-30 Lg电子株式会社 用于使用信道代码解码的装置和方法
CN103188035A (zh) * 2011-12-30 2013-07-03 清华大学 迭代解映射解码方法和系统
US9136877B1 (en) * 2013-03-15 2015-09-15 Sandisk Enterprise Ip Llc Syndrome layered decoding for LDPC codes

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ldpc码的高效编译码实现技术研究;袁瑞佳;《中国博士学位论文全文数据库 信息科技辑》;20130415(第4期);71-80 *

Also Published As

Publication number Publication date
CN111010195A (zh) 2020-04-14

Similar Documents

Publication Publication Date Title
US9432053B1 (en) High speed LDPC decoder
KR100703271B1 (ko) 통합노드 프로세싱을 이용한 저밀도 패리티 검사 코드복호 방법 및 장치
KR20100081551A (ko) 디코딩 방법 및 그 방법을 이용하는 메모리 시스템 장치
Kang et al. Parallel LDPC decoder implementation on GPU based on unbalanced memory coalescing
GB2525430A (en) Error-correction encoding and decoding
US9195536B2 (en) Error correction decoder and error correction decoding method
US20200044668A1 (en) Method for ldpc decoding, ldpc decoder and storage device
Lin et al. High throughput LDPC decoder on GPU
US8751895B2 (en) Semiconductor memory device and decoding method
US10484009B2 (en) Decoding method and decoder for low-density parity-check code
KR100975695B1 (ko) 통신 시스템에서 신호 수신 장치 및 방법
US20200153457A1 (en) Generalized low-density parity check codes (gldpc)
US8448041B1 (en) Multistage LDPC encoding
US11038531B2 (en) Encoding method and apparatus, and computer storage medium
CN111010195B (zh) 码字校验方法及装置
US11316534B2 (en) Encoding method and device, decoding method and device, and storage medium
US20160308557A1 (en) Coding and decoding methods with differentiated protection
CN110570171B (zh) 交易池节点同步方法、电子设备和计算机可读存储介质
CN111917419B (zh) 一种数据译码的方法以及装置
US20150254130A1 (en) Error correction decoder
US10027345B2 (en) Wall encoding and decoding
US9391647B2 (en) Decoder and decoding method thereof for min-sum algorithm low density parity-check code
CN111769839B (zh) 快速的比特翻转译码方法
KR20220141044A (ko) 극 부호 연속 제거 비트 반전 복호 장치 및 방법
Dai et al. Graphics processing unit-accelerated joint-bitplane belief propagation algorithm in DSC

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant