KR20060068550A - Method of manufacturing epitaxial wafer - Google Patents

Method of manufacturing epitaxial wafer Download PDF

Info

Publication number
KR20060068550A
KR20060068550A KR1020040107269A KR20040107269A KR20060068550A KR 20060068550 A KR20060068550 A KR 20060068550A KR 1020040107269 A KR1020040107269 A KR 1020040107269A KR 20040107269 A KR20040107269 A KR 20040107269A KR 20060068550 A KR20060068550 A KR 20060068550A
Authority
KR
South Korea
Prior art keywords
wafer
epitaxial
deposition apparatus
susceptor
chamber
Prior art date
Application number
KR1020040107269A
Other languages
Korean (ko)
Inventor
임홍강
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020040107269A priority Critical patent/KR20060068550A/en
Publication of KR20060068550A publication Critical patent/KR20060068550A/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4412—Details relating to the exhausts, e.g. pumps, filters, scrubbers, particle traps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)

Abstract

본 발명은 에피택셜 웨이퍼의 제조 방법에 관한 것으로, 폴리싱된 웨이퍼 및 소정의 증착 공간과 소정의 웨이퍼를 파지하기위한 서셉터를 포함하는 증착장치를 마련하는 단계와, 상기 증착 장치 내부의 실리콘 입자를 제거하는 단계와, 실리콘 입자가 제거된 상기 증착 장치의 상기 서셉터로 상기 폴리싱된 웨이퍼를 로딩하는 단계와, 상기 폴리싱된 웨이퍼 상에 에피택셜층을 형성하는 단계 및 상기 에피택셜층이 형성된 상기 폴리싱된 웨이퍼를 언로딩하는 단계를 포함하는 에피택셜 웨이퍼 제조 방법을 제공한다. 이와 같이 HCl가스를 이용하여 서셉터에 잔류하는 실리콘 입자를 제거하여 고온에서 실리콘 입자가 매스 트랜스퍼 되는 현상을 방지할 수 있고, 매스 트랜스퍼 현상을 미연에 방지하여 에피택셜 웨이퍼 하부에 별도의 실링막을 형성하지 않고도 에패택셜 웨이퍼의 평탄도를 향상시킬 수 있고, 웨이퍼의 외관 품질을 향상시킬 수 있으며, 에피택셜 공정을 단순화 시킬 수 있다.
The present invention relates to a method for manufacturing an epitaxial wafer, comprising the steps of: providing a deposition apparatus comprising a polished wafer and a predetermined deposition space and a susceptor for holding the predetermined wafer; Removing, loading the polished wafer into the susceptor of the deposition apparatus from which silicon particles have been removed, forming an epitaxial layer on the polished wafer, and polishing the epitaxial layer formed thereon. It provides an epitaxial wafer manufacturing method comprising the step of unloading the wafer. As such, the silicon particles remaining in the susceptor may be removed using HCl gas to prevent mass transfer of silicon particles at a high temperature, and a separate sealing film may be formed under the epitaxial wafer by preventing mass transfer. It is possible to improve the flatness of the epitaxial wafer, to improve the appearance quality of the wafer, and to simplify the epitaxial process.

에피택셜층, 실리콘 입자, 웨이퍼 평탄도, 서셉터, 챔버Epitaxial layer, silicon particles, wafer flatness, susceptor, chamber

Description

에피택셜 웨이퍼의 제조 방법{Method of manufacturing epitaxial wafer} Method of manufacturing epitaxial wafers {Method of manufacturing epitaxial wafer}             

도 1은 종래의 에피택셜 웨이퍼 제조 공정의 문제점을 설명하기 위한 개념도. 1 is a conceptual diagram illustrating a problem of a conventional epitaxial wafer manufacturing process.

도 2는 종래의 에피택셜 웨이퍼의 형상을 나타낸 그림. Figure 2 is a view showing the shape of a conventional epitaxial wafer.

도 3a 내지 도 3d는 본 발명에 따른 에피택셜층 형성 공정을 설명하기 위한 개념 단면도. 3A to 3D are conceptual cross-sectional views for explaining the epitaxial layer forming process according to the present invention.

도 4는 본 발명에 따른 에피택셜 웨이퍼의 형상을 나타낸 그림. Figure 4 is a view showing the shape of the epitaxial wafer according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10, 200 : 에피택셜 웨이퍼 20, 120 : 서셉터10, 200: epitaxial wafer 20, 120: susceptor

12 : 실리콘 입자 100 : 증착 장치12 silicon particle 100 deposition apparatus

110 : 챔버 210 : 폴리시드 웨이퍼110 chamber 210 polished wafer

220 : 에피택셜층
220: epitaxial layer

본 발명은 에피택셜 웨이퍼의 제조 방법에 관한 것으로, 웨이퍼 뒷면에 실링이 되지 않은 에피택셜 웨이퍼(Non-Back sealed Epitaxial Wafer)의 평탄도를 향상시킬 수 있는 에피택셜 웨이퍼의 제조 방법에 관한 것이다.
The present invention relates to a method for manufacturing an epitaxial wafer, and to a method for manufacturing an epitaxial wafer capable of improving the flatness of a non-back sealed epitaxial wafer.

실리콘 에피택셜 웨이퍼(Silicon Epitaxial Wafer)의 일반적인 제조 방법은 CVD(Chemical Vapor Deposition) 방법을 이용하여 폴리싱된 웨이퍼(Polished Wafer)에 실리콘 에피택셜 층을 증착하는 것이다. A general method of manufacturing a silicon epitaxial wafer (Silicon Epitaxial Wafer) is to deposit a silicon epitaxial layer on a polished wafer (Chemical Vapor Deposition) method.

하지만, 실리콘 에피택셜층을 증착할 경우 에피택셜 웨이퍼 하부면에 실리콘 입자의 이상 증착이 발생하여 정상적인 웨이퍼 형상을 얻을 수 없는 문제가 발생하였다. However, when the silicon epitaxial layer is deposited, abnormal deposition of silicon particles occurs on the lower surface of the epitaxial wafer, thereby preventing a normal wafer shape.

이러한 문제를 해결하기 위해 종래에는 폴리싱된 웨이퍼 전체 면에 산화막을 형성한 다음, 웨이퍼 상부에 형성된 산화막을 제거하여 폴리싱된 웨이퍼의 하부면에만 산화막을 형성하였다. 이후, 산화막이 형성되지 않는 웨이퍼 상부에 에피택셜 공정을 통해 에피택셜층을 형성하였다. 이 또한, 별도의 산화공정을 추가로 실시하여야 하고, 웨이퍼 상부에 형성된 산화막을 제거하는 공정이 수반되어야 하기 때문에 웨이퍼의 제조 공정이 복잡해지고 그 제조비용이 비싸지는 단점이 있다. In order to solve this problem, conventionally, an oxide film was formed on the entire surface of a polished wafer, and then an oxide film was formed only on the bottom surface of the polished wafer by removing the oxide film formed on the wafer. Thereafter, an epitaxial layer was formed on the wafer on which no oxide film was formed through an epitaxial process. In addition, since a separate oxidation process must be additionally performed and a process of removing the oxide film formed on the wafer must be accompanied, there is a disadvantage that the manufacturing process of the wafer is complicated and its manufacturing cost is high.

도 1은 종래의 에피택셜 웨이퍼 제조 공정의 문제점을 설명하기 위한 개념도이다. 1 is a conceptual diagram illustrating a problem of a conventional epitaxial wafer manufacturing process.

도 2는 종래의 에피택셜 웨이퍼의 형상을 나타낸 그림이다. 2 is a view showing the shape of a conventional epitaxial wafer.

도 1에서와 같이 종래이 CVD공정을 통해 에피택셜 웨이퍼(10)를 제작할 경 우, 서셉터(20) 상부에 증착되어 있던 실리콘 입자(12)들이 매스 트랜스퍼(mass transfer) 현상을 일으킨다. 즉, 실리콘 입자(12)들이 에피택셜 웨이퍼(10)의 하부면에 달라붙게 되어 정상적인 웨이퍼의 제작이 어려워진다. 이러한 매스 트랜스퍼 현상에 의해 웨이퍼의 표면이 평탄하게 되지 않고, 웨이퍼의 두께가 균일하지 않는 문제가 발생한다. 이와 같이 기존의 일반적인 CVD장비를 이용하여 웨이퍼 하부를 보호하기 위한 하부 실링막이 형성되지 않는 웨이퍼를 사용하여 에피택셜 웨이퍼(10)를 제조하기 어려운 단점이 있었다. As shown in FIG. 1, when the epitaxial wafer 10 is manufactured through the CVD process, the silicon particles 12 deposited on the susceptor 20 cause mass transfer. That is, since the silicon particles 12 adhere to the lower surface of the epitaxial wafer 10, it is difficult to manufacture a normal wafer. This mass transfer phenomenon causes a problem that the surface of the wafer does not become flat and the thickness of the wafer is not uniform. As such, it is difficult to manufacture the epitaxial wafer 10 using a wafer in which a lower sealing film is not formed to protect the lower part of the wafer by using a conventional general CVD apparatus.

도 2는 에피택셜 웨이퍼의 형상을 도식화 한 것으로, 도 2에서 보이는 바와 같이 에피택셜 웨이퍼의 중심영역이 움푹들어간 형상으로 나타난다. 이는 매스 트랜스퍼 현상이 에피택셜 웨이퍼 전면에 균일하게 발생하는 것이 아니라 에피택셜 웨이퍼의 가장자리 영역에만 집중되어 나타나기 때문이다. 이러한 두께차로 인해 에피택셜 웨이퍼의 평탄 정도가 떨어지고, 에피택셜 웨이퍼의 외관 품질이 저하되는 문제가 발생하였다.
FIG. 2 is a diagram illustrating the shape of the epitaxial wafer. As shown in FIG. 2, the center region of the epitaxial wafer is recessed. This is because the mass transfer phenomenon does not occur uniformly on the epitaxial wafer front surface, but is concentrated only on the edge region of the epitaxial wafer. Due to such a thickness difference, the flatness of the epitaxial wafer is reduced, and the appearance quality of the epitaxial wafer is degraded.

따라서, 본 발명은 상기의 문제점을 해결하기 위하여 에피택셜 웨이퍼 제조 공정시 매스 트랜스퍼 현상을 발생할 수 있는 원인을 미연에 제거한 후, 에피택셜 공정을 수행하여 하부에 소정의 실링막을 형성하지 않고도, 에피택셜 웨이퍼의 평탄도를 향상시키고, 외관 품질을 향상시킬 수 있으며 에피택셜 공정을 단순화 할 수 있는 에피택셜 웨이퍼 제조 방법을 제공함을 그 목적으로 한다.
Therefore, in order to solve the above problems, the present invention eliminates the cause of mass transfer phenomenon in the epitaxial wafer manufacturing process, and then epitaxially performs the epitaxial process without forming a predetermined sealing film at the bottom thereof. It is an object of the present invention to provide an epitaxial wafer manufacturing method which can improve the flatness of the wafer, improve the appearance quality and simplify the epitaxial process.

본 발명에 따른 웨이퍼 및 증착장치를 마련하는 단계와, 상기 증착 장치의 챔버 내부에서 실리콘 입자를 제거하는 단계와, 실리콘 입자가 제거된 상기 증착 장치의 서셉터에 상기 폴리싱된 웨이퍼를 로딩하는 단계와, 상기 웨이퍼 상에 에피택셜층을 형성하는 단계 및 상기 에피택셜층이 형성된 상기 폴리싱된 웨이퍼를 언로딩하는 단계를 포함하는 에피택셜 웨이퍼 제조 방법을 제공한다. Providing a wafer and a deposition apparatus according to the present invention, removing silicon particles in the chamber of the deposition apparatus, loading the polished wafer into a susceptor of the deposition apparatus from which the silicon particles have been removed; And forming an epitaxial layer on the wafer, and unloading the polished wafer having the epitaxial layer formed thereon.

상기에서, 상기 증착 장치의 챔버 내부에서 실리콘 입자를 제거하는 단계는, 상기 증착 장치의 챔버 내부로 HCl을 포함하는 소정의 가스를 주입하여 상기 서셉터 상부의 실리콘 입자를 제거하는 단계 및 상기 소정의 가스를 배기하는 단계를 포함하는 것이 바람직하다. The removing of the silicon particles in the chamber of the deposition apparatus may include removing a silicon particle on the susceptor by injecting a predetermined gas including HCl into the chamber of the deposition apparatus. It is preferred to include venting the gas.

여기서, 상기 웨이퍼 상에 상기 에피택셜층을 형성하는 단계는, 상기 증착 장치의 챔버 내부의 온도를 600 내지 1300도로 유지하고, 챔버 내부를 H2가스로 충진하는 단계와, 상기 증착 장치의 챔버 내부에 SiCl4, SiHCl3, SiH2Cl 2, SiH3Cl 및 SiH4 중 적어도 어느 하나의 가스를 포함하는 소정의 가스를 주입하여 상기 웨이퍼와 반응시키는 단계 및 상기 소정의 가스를 배기하는 단계를 포함하는 것이 바람직하다.The forming of the epitaxial layer on the wafer may include maintaining a temperature inside the chamber of the deposition apparatus at 600 to 1300 degrees, filling the chamber with H 2 gas, and inside the chamber of the deposition apparatus. Injecting a predetermined gas containing at least any one of SiCl 4 , SiHCl 3 , SiH 2 Cl 2 , SiH 3 Cl, and SiH 4 into the wafer to react with the wafer; and exhausting the predetermined gas. It is desirable to.

그리고 상기 웨이퍼 내에 소정의 도펀트가 주입되고, 상기 도펀트의 아웃디퓨전을 방지하기 위해 산화막을 포함하는 소정의 물질막이 형성된 웨이퍼를 사용하 는 것이 효과적이다.
In addition, it is effective to use a wafer in which a predetermined dopant is injected into the wafer and a predetermined material film including an oxide film is formed to prevent outdiffusion of the dopant.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention in more detail. However, the present invention is not limited to the embodiments disclosed below, but will be implemented in various forms, and only the embodiments are intended to complete the disclosure of the present invention, and to those skilled in the art to fully understand the scope of the invention. It is provided to inform you. Like numbers refer to like elements in the figures.

도 3a 내지 도 3d는 본 발명에 따른 에피택셜층 형성 공정을 설명하기 위한 개념 단면도들이다. 3A to 3D are conceptual cross-sectional views for describing an epitaxial layer forming process according to the present invention.

도 3a를 참조하면, 폴리싱된 웨이퍼(210)와, 상기 웨이퍼를 처리하기 위한 챔버 및 상기 웨이퍼(210)를 파지하기 위한 서셉터(120)를 포함하는 증착장치(100)를 마련한다.Referring to FIG. 3A, a deposition apparatus 100 including a polished wafer 210, a chamber for processing the wafer, and a susceptor 120 for holding the wafer 210 is provided.

본 실시예에서의 폴리싱된 웨이퍼(210)는 초크랄스키(Czochralski)방법으로 성장시키는 실리콘 단결정 웨이퍼를 지칭한다. 폴리싱된 웨이퍼는 다결정 실리콘을 용해시킨 다음, 시드 결정을 이용하여 용해된 용액으로부터 성장된 단결정 봉을 제작한다. 이후, 개별 실리콘 웨이퍼로 절단, 래핑(lapping), 그라인딩(grinding), 에칭(etching), 폴리싱(polishing)을 포함하는 처리 절차를 거친 후, 전면에 광택을 갖는 폴리싱된 웨이퍼(210)가 제조된다. 이때 폴리싱된 웨이퍼(210)가 목표로 하는 특성을 갖도록 하기 위해 적어도 하나의 도판트가 주입될 수도 있다. 이러한 도판트의 주입을 통해 N타입 웨이퍼 및 P타입 웨이퍼를 제조한다. 또한, 도판트의 주입량을 다르게 하여 웨이퍼의 저항을 조절할 수 있다. The polished wafer 210 in this embodiment refers to a silicon single crystal wafer grown by the Czochralski method. The polished wafer dissolves polycrystalline silicon, and then uses seed crystals to produce single crystal rods grown from the dissolved solution. Thereafter, after a processing procedure including cutting, lapping, grinding, etching, and polishing into individual silicon wafers, the polished polished wafer 210 is manufactured on the front surface thereof. . In this case, at least one dopant may be implanted in order to make the polished wafer 210 have a desired characteristic. Through implantation of such dopants, N-type wafers and P-type wafers are manufactured. In addition, the resistance of the wafer may be adjusted by varying the implantation amount of the dopant.

또한, 증착장치(100)로 에피택셜층을 성장시킬 수 있는 증착 장치를 사용하되, 본 실시예에서는 CVD계 증착 장치를 사용한다. 여기서 CVD 증착 장치로는 싱글 웨이퍼 타입(single wafer type)을 사용한다. 또한, 대기압 타입(atmospheric pressure type) 또는 저압 타입(reduction pressure type)을 사용할 수 있다. In addition, although a deposition apparatus capable of growing an epitaxial layer is used as the deposition apparatus 100, in this embodiment, a CVD-based deposition apparatus is used. In this case, a single wafer type is used as the CVD deposition apparatus. In addition, an atmospheric pressure type or a reduction pressure type may be used.

증착 장치(100)는 앞서 언급한 바와 같이 층착 공정을 위한 공간인 챔버(110)와, 챔버(110) 내부에 웨이퍼를 지지하기 위한 서셉터(120)를 포함한다. 물론 이에 한정되지 않고, 현재 웨이퍼 제조 및 반도체 제조에서 사용하는 증착장치의 요소들을 포함할 수 있다. 즉, 식각가스, 반응가스, 퍼지 가스 및 원료가스를 포함하는 다양한 가스를 챔버(110) 내부로 주입하는 가스 주입부와, 챔버(110) 내부를 소정의 압력으로 유지하기 위한 진공부와, 챔버(110) 내부의 부산물 및 미반응 가스들을 배기하기 위한 배기부와, 챔버(110)를 가열하기 위한 가열 수단과, 웨이퍼의 출입을 제어하기 위한 개폐부와 같은 다양한 구성요소들이 더 포함될 수 있다. 또한, 본 실시예에서는 챔버(110)의 형상과, 서셉터(120)의 형상 및 서셉터(120)를 구성하고 있는 다양한 구성요소들도 일정한 형태나 요소에 한정되지 않고 다양하게 사용될 수 있다. As described above, the deposition apparatus 100 includes a chamber 110, which is a space for a deposition process, and a susceptor 120 for supporting a wafer in the chamber 110. Of course, the present invention is not limited thereto, and may include elements of a deposition apparatus currently used in wafer fabrication and semiconductor fabrication. That is, a gas injection unit for injecting various gases including an etching gas, a reaction gas, a purge gas and a source gas into the chamber 110, a vacuum unit for maintaining the inside of the chamber 110 at a predetermined pressure, and the chamber. Various components may be further included, such as an exhaust for exhausting by-products and unreacted gases in the interior, a heating means for heating the chamber 110, and an opening and closing portion for controlling entry and exit of the wafer. In addition, in the present embodiment, the shape of the chamber 110, the shape of the susceptor 120, and various components constituting the susceptor 120 may also be used in various ways without being limited to a predetermined form or element.

다음으로 제 1 가스를 이용하여 서셉터(120) 상에 형성된 실리콘 입자를 제거한다. 이를 위해 제 1 가스를 챔버(110) 내부에 흘려주어 서셉터(120) 상에 형성된 실리콘 입자를 완전히 제거한다. 제 1 가스로 서셉터(120) 상에 누적된 실리콘 입자를 효과적으로 제거할 수 있는 가스를 사용하되, 본 실시예에서는 HCl가스를 사용하는 것이 바람직하다. 서셉터(120) 상의 실리콘 입자를 완전히 제거한 다음 제 1 가스를 배기한다. 이와 같이 웨이퍼 뒷면이 실링되지 않는 에피택셜 웨이퍼이 경우 웨이퍼이 형상을 크게 개선할 수 있다. 물론 종래에는 서셉터 핀홀발생에 의한 메탈 오염을 방지하기 위해 웨이퍼 하부에 실링막을 형성하였지만, 본 발명에서는 서셉터 사용 시간에 따라 핀홀이 발생빈도가 결정됨으로 사용시간(Life Time)을 조절함으로써 핀홀 발생을 방지할 수 있다. Next, the silicon particles formed on the susceptor 120 are removed using the first gas. To this end, the first gas is flowed into the chamber 110 to completely remove the silicon particles formed on the susceptor 120. As the first gas, a gas capable of effectively removing the silicon particles accumulated on the susceptor 120 is used, but in this embodiment, HCl gas is preferably used. After the silicon particles on the susceptor 120 are completely removed, the first gas is exhausted. As such, in the case of an epitaxial wafer in which the wafer back surface is not sealed, the shape of the wafer may be greatly improved. Of course, in the related art, a sealing film was formed on the lower part of the wafer to prevent metal contamination by susceptor pinhole generation, but in the present invention, the pinhole is generated according to the use time of the susceptor. Can be prevented.

도 3b를 참조하면, 폴리싱된 웨이퍼(210)를 증착 장치(100)로 로딩한다. 폴리싱된 웨이퍼(210)를 실리콘 입자가 제거된 서셉터(120) 상에 파지되도록 한다. Referring to FIG. 3B, the polished wafer 210 is loaded into the deposition apparatus 100. The polished wafer 210 is held on the susceptor 120 from which silicon particles have been removed.

도 3c를 참조하면, 제 2 가스를 이용하여 폴리싱된 웨이퍼(210) 상에 에피택셜층(220)을 형성한다. 상기의 에피택셜층(220)은 전체 웨이퍼 상에 증착될 수도 있고, 웨이퍼의 일부에만 증착될 수도 있다. 본 실시예에서는 웨이퍼의 전면에 에피택셜층(220)이 증착되도록 한다. 물론 폴리싱된 웨이퍼(210)의 어떤 부분에 에피택셜층(220)이 증착되는 것이 바람직한지는 웨이퍼의 사용용도에 따라 달라질수 있다. Referring to FIG. 3C, the epitaxial layer 220 is formed on the polished wafer 210 using the second gas. The epitaxial layer 220 may be deposited on the entire wafer, or may be deposited only on a portion of the wafer. In this embodiment, the epitaxial layer 220 is deposited on the entire surface of the wafer. Of course, what portion of the polished wafer 210 is preferably deposited on the epitaxial layer 220 may vary depending on the usage of the wafer.

에피택셜층(220)을 형성하는 공정은 웨이퍼 표면에 형성된 자연 산화막을 제거한다. 자연 산화막의 제거는 별도의 식각가스를 주입할 수도 있고, 웨이퍼의 표면을 가열하여 산화막을 제거할 수도 있다. 이후, 600 내지 1300도의 온도와 H2가스 분위기의 챔버(110) 내부에 실리콘 소스 가스인 제 2 가스를 주입하여 폴리시드 웨이퍼(210) 상에 에피택셜층(220)을 증착한다. 즉, 메인 스트림으로 H2가스를 사용하고, 소정량의 제 2 가스를 사용한다. 제 2 가스는 SiCl4, SiHCl3, SiH2 Cl2, SiH3Cl 및 SiH4 중 적어도 어느 하나의 가스를 포함한다. The process of forming the epitaxial layer 220 removes the native oxide film formed on the wafer surface. In order to remove the native oxide film, a separate etching gas may be injected, or the oxide film may be removed by heating the surface of the wafer. Thereafter, a second gas, which is a silicon source gas, is injected into the chamber 110 having a temperature of 600 to 1300 degrees and a H 2 gas atmosphere to deposit the epitaxial layer 220 on the polysilicon wafer 210. That is, H 2 gas is used as the main stream, and a predetermined amount of second gas is used. The second gas includes at least one of SiCl 4 , SiHCl 3 , SiH 2 Cl 2 , SiH 3 Cl, and SiH 4 .

이때, 상술한 공정 온도와, 유입되는 제 2 가스의 양과 속도와, 챔버(110) 내부의 압력 그리고 공정 시간을 포함하는 공정 조건들을 조절하여 목표로 하는 에피택셜층(220)의 두께를 제어할 수 있을 뿐만 아니라 에피택셜층(220)의 층착 속도 또한 조절할 수 있다. 본 실시예에서는 에피택셜층(220)을 1 내지 300um 두께로 형성할 수 있다. In this case, the thickness of the target epitaxial layer 220 may be controlled by adjusting the above-described process temperature, the amount and speed of the introduced second gas, the pressure inside the chamber 110, and the process conditions including the process time. Not only can it also control the deposition rate of the epitaxial layer 220. In this embodiment, the epitaxial layer 220 may be formed to a thickness of 1 to 300um.

본 실시예에서는 에피택셜 웨이퍼(200)의 사용 목적에 따라 소정의 도펀트가 포함된 에피택셜층(220)을 제조할 수 있다. 이를 위해 제 2 가스 외에 별도로 소정의 불순물 가스를 주입하여 형성될 수 있다. 도판트로는 B2H6 및/또는 PH3 가스를 사용하는 것이 바람직하다. In the present exemplary embodiment, the epitaxial layer 220 including a predetermined dopant may be manufactured according to the purpose of using the epitaxial wafer 200. To this end, it may be formed by injecting a predetermined impurity gas in addition to the second gas. It is preferable to use B 2 H 6 and / or PH 3 gas as the dopant.

또한, 폴리싱된 웨이퍼(210)에 주입된 도펀트의 아웃디퓨젼(Out diffusion)을 막기 위한 소정의 물질막이 더 형성될 수도 있다. 즉, 폴리싱된 웨이퍼(210)의 저항 조절을 위해 주입된 도펀트가 고온의 에피택셜 공정에서 아웃디퓨전되어 웨이퍼의 저항성이 달라진다. 따라서, 산화막(SiO2)을 포함하는 다양한 물질막을 그 상부에 형성하는 것이 바람직하다. In addition, a predetermined material film may be further formed to prevent out diffusion of the dopant injected into the polished wafer 210. That is, the dopant implanted to adjust the resistance of the polished wafer 210 is out-diffused in a high temperature epitaxial process to change the wafer resistance. Therefore, it is preferable to form various material films including the oxide film (SiO 2 ) thereon.

도 3d를 참조하면, 에피택셜층(220) 형성 후 잔류하는 제 2 가스를 포함하는 잔류 부산물을 제거한 다음 증착 장치 외부로 에피택셜층(220)이 형성된 에피택셜 웨이퍼(200)를 언로딩한다. Referring to FIG. 3D, the residual byproduct including the second gas remaining after the epitaxial layer 220 is removed, and the epitaxial wafer 200 having the epitaxial layer 220 formed thereon is unloaded to the outside of the deposition apparatus.

본 발명에서는 상술한 에피택셜 웨이퍼(200)로 100㎜, 150㎜, 200㎜, 300㎜ 웨이퍼를 사용할 수 있다. 물론 이보다 더 큰 웨이퍼에도 적용할 수 있다. In the present invention, 100 mm, 150 mm, 200 mm, and 300 mm wafers can be used as the epitaxial wafer 200 described above. Of course, it can also be applied to larger wafers.

이와 같이 본 발명은 에피택셜 공정중 서셉터(120)에 존재하는 실리콘막을 제거하여 에피택셜 웨이퍼(200) 하부면으로 실리콘 입자가 매스 트랜스퍼되는 현상을 방지할 수 있다. As such, the present invention may prevent the phenomenon of mass transfer of silicon particles to the lower surface of the epitaxial wafer 200 by removing the silicon film existing in the susceptor 120 during the epitaxial process.

도 4는 본 발명에 따른 에피택셜 웨이퍼의 형상을 나타낸 그림이다. 4 is a view showing the shape of the epitaxial wafer according to the present invention.

도 4는 에피택셜 웨이퍼의 두께를 도식화 한 것으로, 도 4에서 보이는 바와 같이 에피택셜 웨이퍼는 그 평탄도가 균일하게 나타나고, 종래의 매스 트랜스퍼 현상에 의해 에피택셜 웨이퍼의 가장자리 영역이 두껍게 되는 현상이 나타나지 않음을 알 수 있다.
4 is a diagram illustrating the thickness of the epitaxial wafer. As shown in FIG. 4, the flatness of the epitaxial wafer is uniform, and the edge region of the epitaxial wafer is thickened by a conventional mass transfer phenomenon. It can be seen that.

상술한 바와 같이, 본 발명은 HCl가스를 이용하여 서셉터에 잔류하는 실리콘 입자를 제거하여 고온에서 실리콘 입자가 매스 트랜스퍼 되는 현상을 방지할 수 있다. As described above, the present invention can remove the silicon particles remaining in the susceptor using HCl gas to prevent the phenomenon that the silicon particles are mass transfer at a high temperature.

또한, 매스 트랜스퍼 현상을 미연에 방지하여 에피택셜 웨이퍼 하부에 별도의 실링막을 형성하지 않고도 에패택셜 웨이퍼의 평탄도를 향상시킬 수 있고, 웨이퍼의 외관 품질을 향상시킬 수 있으며, 에피택셜 공정을 단순화 시킬 수 있다. In addition, the mass transfer phenomenon can be prevented in advance, thereby improving the flatness of the epitaxial wafer, improving the appearance quality of the wafer, and simplifying the epitaxial process without forming a separate sealing film under the epitaxial wafer. You can.

Claims (4)

웨이퍼 및 증착장치를 마련하는 단계;Preparing a wafer and a deposition apparatus; 상기 증착 장치의 챔버 내부에서 실리콘 입자를 제거하는 단계;Removing silicon particles inside the chamber of the deposition apparatus; 실리콘 입자가 제거된 상기 증착 장치의 서셉터에 상기 폴리싱된 웨이퍼를 로딩하는 단계;Loading the polished wafer into a susceptor of the deposition apparatus from which silicon particles have been removed; 상기 웨이퍼 상에 에피택셜층을 형성하는 단계; 및Forming an epitaxial layer on the wafer; And 상기 에피택셜층이 형성된 상기 폴리싱된 웨이퍼를 언로딩하는 단계를 포함하는 에피택셜 웨이퍼 제조 방법.And unloading the polished wafer having the epitaxial layer formed thereon. 청구항 1에 있어서, 상기 증착 장치의 챔버 내부에서 실리콘 입자를 제거하는 단계는, The method of claim 1, wherein removing the silicon particles in the chamber of the deposition apparatus, 상기 증착 장치의 챔버 내부로 HCl을 포함하는 소정의 가스를 주입하여 상기 서셉터 상부의 실리콘 입자를 제거하는 단계; 및Injecting a predetermined gas containing HCl into the chamber of the deposition apparatus to remove silicon particles on the susceptor; And 상기 소정의 가스를 배기하는 단계를 포함하는 에피택셜 웨이퍼 제조 방법.And evacuating said predetermined gas. 청구항 1 또는 청구항 2에 있어서, 상기 웨이퍼 상에 상기 에피택셜층을 형성하는 단계는, The method of claim 1 or 2, wherein forming the epitaxial layer on the wafer, 상기 증착 장치의 챔버 내부의 온도를 600 내지 1300도로 유지하고, 챔버 내부를 H2가스로 충진하는 단계;Maintaining a temperature inside the chamber of the deposition apparatus at 600 to 1300 degrees and filling the inside of the chamber with H 2 gas; 상기 증착 장치의 챔버 내부에 SiCl4, SiHCl3, SiH2Cl2, SiH 3Cl 및 SiH4 중 적어도 어느 하나의 가스를 포함하는 소정의 가스를 주입하여 상기 웨이퍼와 반응시키는 단계; 및Injecting a predetermined gas including at least one of SiCl 4 , SiHCl 3 , SiH 2 Cl 2 , SiH 3 Cl, and SiH 4 into the chamber of the deposition apparatus to react with the wafer; And 상기 소정의 가스를 배기하는 단계를 포함하는 에피택셜 웨이퍼 제조 방법.And evacuating said predetermined gas. 청구항 3에 있어서, The method according to claim 3, 상기 웨이퍼 내에 소정의 도펀트가 주입되고, 상기 도펀트의 아웃디퓨전(Our diffusion)을 방지하기 위해 산화막을 포함하는 소정의 물질막이 형성된 웨이퍼를 사용하는 에피택셜 웨이퍼 제조 방법. A method of manufacturing an epitaxial wafer using a wafer in which a predetermined dopant is injected into the wafer, and a predetermined material film including an oxide film is formed to prevent the out diffusion of the dopant.
KR1020040107269A 2004-12-16 2004-12-16 Method of manufacturing epitaxial wafer KR20060068550A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040107269A KR20060068550A (en) 2004-12-16 2004-12-16 Method of manufacturing epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040107269A KR20060068550A (en) 2004-12-16 2004-12-16 Method of manufacturing epitaxial wafer

Publications (1)

Publication Number Publication Date
KR20060068550A true KR20060068550A (en) 2006-06-21

Family

ID=37162832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040107269A KR20060068550A (en) 2004-12-16 2004-12-16 Method of manufacturing epitaxial wafer

Country Status (1)

Country Link
KR (1) KR20060068550A (en)

Similar Documents

Publication Publication Date Title
JP5844900B2 (en) Semiconductor manufacturing equipment for epitaxial processes
KR101271248B1 (en) Equipment for manufacturing semiconductor
KR101252742B1 (en) Equipment for manufacturing semiconductor
JP5844899B2 (en) Semiconductor manufacturing equipment for epitaxial processes
JPS63503184A (en) Manufacturing of semiconductor devices
US20160126337A1 (en) Substrate processing apparatus, semiconductor device manufacturing method, and substrate processing method
KR101559977B1 (en) Silicon epitaxial wafer and method for manufacturing the same
US9410265B2 (en) Method for producing a semiconductor wafer composed of silicon with an epitaxially deposited layer
KR101810644B1 (en) Method of manufacturing an epitaxial wafer
WO2000054893A1 (en) Method and apparatus for metal oxide chemical vapor deposition on a substrate surface
EP0822274A2 (en) Method for manufacturing epitaxial wafer
KR20060068550A (en) Method of manufacturing epitaxial wafer
US7250358B2 (en) Wafer for preventing the formation of silicon nodules and method for preventing the formation of silicon nodules
JP2004288903A (en) Manufacturing method of semiconductor device
US6749684B1 (en) Method for improving CVD film quality utilizing polysilicon getterer
KR101206924B1 (en) Susceptor for chemical vapor deposition apparatus and chemical vapor deposition apparatus having the same
JP2005243924A (en) Substrate processing device
KR101238841B1 (en) Susceptor for chemical vapor deposition apparatus and chemical vapor deposition apparatus having the same
US20230295837A1 (en) Method of processing substrate, method of manufacturing semiconductor device, recording medium, and substrate processing apparatus
CN109891555B (en) Low temperature epitaxial layer forming method
JP2004186376A (en) Apparatus and method for manufacturing silicon wafer
JP2003183837A (en) Semiconductor device manufacturing process and substrate treating device
KR101081692B1 (en) Process chamber
CN118057578A (en) Method for manufacturing epitaxial wafer
KR100942146B1 (en) Pulse gas flow deposition method, device for the same andmanufacturing method for epitaxial wafer using the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination