KR20060063790A

KR20060063790A - 데이터 처리 시스템 내의 예측 명령

Info

Publication number: KR20060063790A
Application number: KR1020057023079A
Authority: KR
Inventors: 데이빗 제임스 씨일; 블라디미르 바세킨
Original assignee: 에이알엠 리미티드
Priority date: 2003-06-05
Filing date: 2003-12-30
Publication date: 2006-06-12
Also published as: RU2005137695A; TW200428276A; KR101016713B1; CN1788253A; EP1629375A2; DE60323885D1; MY138874A; WO2004109499A2; GB2402510A; CN100483336C; WO2004109499A3; AU2003290350A8; GB0312977D0; JP3917635B2; AU2003290350A1; US7178011B2; US20040250051A1; TWI314701B; EP1629375B1; JP2006526813A

Abstract

데이터 처리 시스템(2) 내에, 관련 프로그램 명령(26, 28)에 조건부 동작을 부가한 예측 명령(30)이 제공된다.

데이터 처리 로직, 명령 디코더, 예측 명령, 관련 프로그램 명령, 조건 코드

Description

데이터 처리 시스템 내의 예측 명령{PREDICATION INSTRUCTION WITHIN A DATA PROCESSING SYSTEM}

본 발명은 데이터 처리 시스템에 관한 것이다. 보다 상세하게는, 본 발명은 이러한 데이터 처리 시스템 내의 프로그램 명령의 조건부 실행에 관한 것이다.

이전 처리 동작의 결과에 따라 조건부 실행되거나 실행되지 않는 프로그램 명령을 포함하는 명령 집합에 응답하는 데이터 처리 시스템이 공지되어 있다. 예로써, ARM 32-비트 명령 집합은 모든 조건이 실행 억제 또는 실행 허용의 조건을 지정하는 4-비트 조건 코드 필드를 포함한다는 점에서 전적으로 조건부이다.

완전 조건부 32-비트 ARM 명령 집합이 그 조건부 동작에 효과적이지만, 각 명령 내 조건 코드에 전용된 4-비트는 명령 집합의 비트 코딩 공간의 상당한 비율을 나타낸다. 많은 경우, 조건 코드의 모든 능력은 활용되지 않으며, 이들 조건 코드에 전용된 4-비트는 그리 잘 사용되지 않는다.

또한, ARM 프로세서에 의해 지원되는 섬(Thumb) 명령 집합과 같은 비-조건부 명령 집합이 공지되어 있다. 조건 코드로 비전용되는 소정의 명령 비트 공간은 섬 명령을 작게 하여 코드 밀도를 향상시킨다. 그러나, 이 접근의 단점은 소정 동작을 행하는데 필요한 명령의 수가 많아질 수 있어서 결국 32-비트 ARM 명령 집합의 조건 코드의 활용 능력을 갖지 않고 처리 속도가 늦어질 수 있다.

PA-RISC 프로세서와 같은 다른 프로세서로부터, 그 결과에 따라 다음 명령을 취소할 수 있는 명령이 공지되어 있다. 이러한 명령의 예는 비교 동작일 수 있는데, 이 비교 동작은 비교된 수가 동일한지 여부에 따라 다음의 후속 명령의 실행을 억제 또는 허용하도록 사용된다. 이러한 취소 다음 명령 방식이 유용하지만, 그 자체의 처리에 따라 단지 다음 명령을 취소하는데만 사용된다는 점에서 유연성(flexibility)에 제한이 있다.

본 발명의 일 측면에 따라 제공되는 데이터 처리 장치는:

데이터 처리 연산의 수행을 실시할 수 있는 데이터 처리 로직과; 상기 데이터 처리 연산을 수행하는 상기 데이터 처리 로직의 제어를 위한 프로그램 명령의 디코딩을 실시할 수 있는 명령 디코더를 포함하고;

상기 명령 디코더는 상기 데이터 처리 로직의 제어를 위한 예측 명령에 응답하여, 상기 예측 명령 이외의 하나 이상의 프로그램 명령 실행에 의해 설정된 데이터에 대한 상기 데이터 처리 장치의 하나 이상의 조건 상태에 따라, 하나 이상의 관련 프로그램 명령을 실행 또는 비실행하는 것을 특징으로 한다.

본 발명이 인정하는 바에 따르면, 특별한 목적의 예측 명령의 제공은 이들 명령이 보다 유연하게 특정될 수 있는 프로세서의 조건 상태에 따라 다른 명령의 실행을 조건부화시킨다는 점에서 매우 유용할 수 있다. 따라서, 프로그래머 및 컴파일러는 이러한 예측 명령을 이용하여 보다 작고 빠른 프로그램을 작성할 수 있다.

예측 명령은 오직 하나의 다른 명령에만 영향을 미치는 것이 가능하지만, 바 람직한 실시예에서, 예측 명령은 복수의 관련 프로그램 명령의 실행을 제어하도록 제공된다.

상기 예측 명령은 부분적 또는 전적으로 조건부인 관련 프로그램 명령에 관련하여 사용될 수 있지만, 본 발명의 바람직한 실시예는 비조건부인 관련 프로그램 명령과 함께 예측 명령이 사용되는 것이다. 따라서, 예측 명령은 비조건부 명령 집합에 조건부 명령 동작을 추가할 수 있다.

예측 명령이 관련 프로그램 명령에 대한 그 제어의 기초가 되는 조건 상태는 여러 가지 다양한 형태를 취할 수 있지만, 예측 명령에 입력을 제공하기 위해 바람직한 실시예에서는 예컨대, 제로 플래그, 동등 플래그(equal flag), 캐리 플래그(carry flag) 등의 조건 코드 플래그를 사용한다.

관련 프로그램 명령의 제어를 위해 예측 명령에 의해 평가되는 조건 상태는 특별 시스템의 필요 조건에 따라 다른 시간에서 평가될 수 있다. 조건 상태는 예측 명령의 실행시에 한번 평가될 수 있으며, 그 평가 결과는 모든 관련 프로그램 명령의 제어에 사용되었다. 이것은 명령 파이프라인에서 조기에 예측 명령을 완전히 평가한 후, 빠르고 간단한 실행 방식으로 명령 파이프라인으로부터 예측 명령을 제거할 수 있도록 하는 장점을 갖는다. 다른 방법으로서, 예컨대, 조건 코드가 일부 관련 명령에 대해서 통과되고 다른 관련 명령에 대해 실패할 수 있도록 하는 각 관련 프로그램 명령의 실행 이전에 조건 상태를 평가하는 것도 가능하다. 이 접근 방법이 갖는 장점은 조건부 명령 동작으로써 실시하고자 하는 다수의 공통적 방식의 데이터 처리 동작에 아주 적합한 방식으로 조건부 동작을 미세하게 제어할 수 있도록 한다는 점이다.

관련 명령은 예측 명령에 대한 다양한 다른 상대 위치를 가질 수 있음을 알 수 있지만, 바람직한 실시예에서는 관련 프로그램 명령이 즉각적으로 예측 명령을 따르는 경우이다. 이는 실행 및 프로그래밍 목적에 편리하다.

관련 프로그램 명령을 여러 가지 다른 방법으로 제어하도록 예측 명령을 조정하는 것이 가능하다. 하나의 가능한 바람직한 실시예에서, 관련 프로그램 명령은 2 블록의 명령으로 조정되는데, 그 한 블록은 조건 코드 통과시 실행되고, 나머지 블록은 조건 코드 실패시 실행된다. 이것은 IF...Then...Else type의 명령과 유사한 동작을 제공한다.

이러한 실시예에서, 다른 명령 블록들은 고정된 크기를 갖지만, 예측 명령 자체 내의 필드에 의해 특정되는 다양한 크기를 갖는 것이 바람직하다. 이것은 블록 크기, 예측 명령에 대한 분기(branching) 및 기타 동작의 편리한 제어 및 개선된 코드 밀도에 대해 유연성을 제공한다.

예측 명령은 선정된 조건의 특별한 집합에 전용될 수 있지만, 바람직한 실시예에서, 예측 명령은 선정된 조건이 특정될 수 있는 가변 필드를 포함한다.

유리한 유연성의 정도를 제공하고, 특히 그 조건 코드를 통과 및 통과하지 않는 명령의 끼워넣기를 허용하는 다른 형태의 예측 명령은, 그 예측 명령이 하나 이상의 필드를 포함하고, 각 필드는 하나 이상의 조건 상태를 하나 이상의 선정된 상태와 비교하는 것에 따라 각 관련 프로그램 명령이 실행되거나 실행되지 않는지를 특정하는 그러한 방식의 것이다.

보다 상세하게, 바람직한 실시예에 따르면, 예측 명령은, 각 관련 프로그램 명령이 실행되는지를 결정하도록, 각 관련 명령에 대해 하나 이상의 조건 상태 또는 하나 이상의 조건 상태의 보완이 선정된 상태와 비교되는지 여부를 특정하는 필드를 포함할 수 있다. 따라서, 개개의 관련 프로그램 명령은 "Then" 조건 또는 "Else" 조건에 대해서 실행되도록 특정될 수 있다.

처리 시스템의 제어를 용이하게 하기 위해, 정상 프로그램 카운터 레지스터는 예측 명령의 적용을 받는 하나 이상의 관련 프로그램 명령의 실행 횟수를 나타내는 카운트 값을 저장하도록 동작 가능한 예측 명령 카운터 레지스터에 의해 보완된다. 예측 명령은 그 범위 내에서 인코딩된 도달(reach)을 효과적으로 가지며, 이 도달은 이로부터 실행 진행되고 이 도달이 초과된 트랙을 유지하기 위해 예측 명령이 제어하고 시스템이 필요로 하는 관련 프로그램 명령의 수를 특정한다.

이 예측 명령 카운트 레지스터는 예외 및 예외로부터의 복귀의 취급에 특히 유용하며, 이로부터 예외로부터의 복귀시 예측 명령 카운트 레지스터는 복구될 수 있으며, 프로그램 명령의 복귀 여부를 결정하는데 사용되는 그 값은 선행하는 예측 명령에 의해 그 동작이 영향을 받는 값이다.

관련 프로그램 명령이 예측 명령에 의존하여 실행의 여부를 제어 가능한 것과 함께, 예측 명령은 실행시 다른 동작을 나타내도록 관련 명령을 변조하는데 이용될 수도 있다. 이것은 명령 집합의 효율적인 확장으로서 보여질 수 있다.

관련 프로그램 명령의 변조를 위한 특별히 바람직한 방법은 특정의 프로그램화 가능한 필드를 포함하는 특별한 예측 명령에 관련 프로그램 명령이 적용을 받을 때 하나 이상의 조건 상태에 대해 소정의 변화가 이루어지지 않도록 관련 프로그램 명령을 차단하는 것이다. 따라서, 조건 코드 플래그 업데이팅은 적절한 예측 명령에 의해 억제될 수 있다.

본 발명의 다른 측면에 따라 제공된 데이터 처리 방법은:

데이터 처리 로직으로 데이터 처리 연산을 수행하는 단계와; 상기 데이터 처리 로직을 제어하여 상기 데이터 처리 연산을 수행하도록, 명령 디코더로 프로그램 명령을 디코딩하는 단계;를 포함하며,

예측 명령에 응답하여, 상기 명령 디코더는, 상기 예측 명령이 아닌 하나 이상의 프로그램 명령의 실행에 의해 설정된 데이터 처리 장치의 하나 이상의 조건 상태에 의존하여, 하나 이상의 관련 프로그램 명령을 실행 또는 미실행하도록 상기 데이터 처리 로직을 제어하는 것을 특징으로 한다.

본 발명의 또 다른 측면에 따라 제공된 컴퓨터 프로그램 제품은 데이터 처리 연산의 수행을 실시가능한 데이터 처리 로직과 이 데이터 처리 로직을 제어하여 상기 데이터 처리 연산을 수행하도록 프로그램 명령을 디코딩할 수 있는 명령 디코더를 갖는 데이터 처리 장치의 제어를 실시 가능한 컴퓨터 프로그램을 포함하며, 이 컴퓨터 프로그램은:

자신을 제외한 하나 이상의 프로그램 명령의 실행에 의해 설정된 데이터 처리 장치의 하나 이상의 조건 상태에 의존하여, 하나 이상의 관련 프로그램 명령을 실행 또는 미실행하도록 상기 데이터 처리 로직의 제어를 실시 가능한 예측 명령을 포함하는 것을 특징으로 한다.

이하, 본 발명의 실시예들을 첨부 도면을 참조로 하여 단지 예시를 목적으로 설명한다. 도면에서,

도 1은 예측 명령을 포함하는 프로그램 명령을 실행 가능한 데이터 처리 장치의 개략적인 도면이고;

도 2는 예측 명령에 응답하여 행해지는 명령 디코더의 동작을 개략적으로 도시한 도면이고;

도 3 및 4는 개별 관련 프로그램 명령이 마스크 값과 조건 코드에 의존하여 실행 또는 비실행되도록 제어되는 예측 명령의 한 형태를 개략적으로 도시한 도면이고;

도 5는 관련 명령의 블록이 조건 코드에 따라 실행 또는 비실행되는 예측 명령의 다른 형태를 개략적으로 도시한 다이어그램이고;

도 6은 도 5의 예측 명령을 따라는 실행의 제어를 개략적으로 도시한 흐름도이고;

도 7은 전술한 기법의 실행을 위한 범용 컴퓨터 장치의 개략적인 다이어그램이다.

도 1은 프로그램 레지스터 뱅크(4), 승산기(6), 시프터(8), 가산기(10), 명령 디코더(12), 명령 파이프라인(14), 프리페치 유닛(16), 인터럽트 컨트롤러(18), 프로그램 카운터 레지스터(20) 및 예측 명령 카운터 레지스터(22)를 포함하는 프로세서 코어(2) 형태의 데이터 처리 장치를 도시한다. 프로세서 코어(2)는 전형적으로 당업자들에게는 익숙한 여러 가지 다른 회로 소자들을 포함하지만, 이들 회로 소자들은 명확성을 위해 생략되었음을 이해하여야 한다.

동작시, 프로그램 명령(I)은 메모리(도시 생략)에서 불러와서, 프로그램 명령이 당업자들에게 익숙한 페치, 디코드 및 실행과 같은 다양한 파이프라인 스테이지를 통과하는 명령 파이프라인(14)으로 공급된다. 명령 파이프라인(14)의 디코드 스테이지로부터의 명령은 명령 디코더(12)로 공급되고, 명령 디코더에서 명령은 프로그램 레지스터 뱅크(4)로부터 독출한 데이터 값에 대해, 승산기(6), 시프터(8), 가산기(10) 및 ALU(도시 생략)와 같은 기타 회로 소자에 의해 수행되는 데이터 처리 동작/조작을 구성 및 제어하여 프로그램 레지스터 뱅크(4)에 다시 기록될 결과값을 생성하는 제어 신호를 생성하도록 기능한다. 프리페치 유닛(16)은 프로그램 명령(I)을 명령 파이프라인(14) 내로 불러오는데 사용되는 명령 어드레스 생성을 제어하는데 사용된다. 프로그램 카운터 레지스터(20)(프로그램 레지스터 뱅크(4) 내의 프로그램 레지스터 중 하나일 수 있다.)는 실행중인 현재 명령의 어드레스 값 또는 이 값(예, +4)으로의 선정된 오프셋을 갖는 어드레스를 공급한다. 콘텍스트 레지스터(22)도 또한 인터럽트 컨트롤러(18)에 의해 제어되는 인터럽트로부터의 복귀시 사용되는 프리페치 유닛(16)으로 소정 값을 공급하여, 예측 명령의 적용을 받는 관련 프로그램 명령의 부분 완료된 시퀀스가 이러한 실행이 예외의 발생에 의해 인터럽트되더라도 예측 명령에 의해 여전히 영향을 받게 될 것이다.

도 2는 예측 명령(IT)이 명령 디코더(12)로 프로그램 명령의 스트림으로 공급되는 제1 실시예를 개략적으로 도시하고 있다. 명령 디코더(12)가 이러한 예측 명령을 검출할 때, 디코더는 예측 명령을 디코딩하고 명령 스트림 내에서 예측 명 령을 따르는 관련 프로그램 명령에 조건 코드를 효과적으로 부가한다. 본 실시예에서 명령 스트림 내의 프로그램 명령은 프로그램 명령과 관련된 조건 코드를 정상적으로 갖지 않는 16-비트 섬(Thumb) 명령과 같은 정상적으로 비-조건부인 명령임을 알 것이다. 그러나, 섬 명령 집합을 지원하는 프로세서는 전적으로 조건부인 32-비트 ARM 명령 집합을 또한 지원한다. 이 ARM 명령 집합으로부터의 명령이 디코딩될 때, 이들 명령 모두는 명령 디코더(12)로부터 명령 파이프라인(14)을 따라 아래로 통과되어 그들 명령의 후속 실행 또는 비실행에 영향을 미치는 조건 코드를 포함한다. 따라서, 명령 파이프라인(14)은 이미 조건 코드를 인식하고, 프로그램 명령과 관련된 조건 코드를 해석하고 그에 응답하기 위한 구조 및 메카니즘을 갖는다. 종합적인 수준에서, 예측 명령(IT)은 명령 스트림 내에서 이를 따르는 하나 이상의 관련 프로그램 명령에 조건 코드를 가산하도록 기능하지만, 그 자체는 이러한 조건 코드 정보의 가산 이외의 처리 기능을 수행하지 않으므로 명령 스트림으로부터 제거됨을 알 수 있다.

도 3은 도 2의 예측 명령(IT)을 보다 상세하게 나타낸다. 특히, 이 명령은 IT 명령을 따르는 1,2,3, 또는 4 프로그램 명령 중 어떤 것이 그 예측에 적용을 받는지 여부 및 이 경우 적용될 조건 코드의 극성을 나타내는 마스크 값("xyx") 및 조건 코드("cond")를 특정한다. 조건 코드 및 조건 코드의 보완은 대응하는 값(x, y, z)이 각각의 제1, 제3 및 제4의 후속하는 관련 프로그램 명령 및 이 플래그의 값에 대해 제공되는지 여부에 따라 적용될 수 있다. 도 3은 상기 값(x, y, z)이 "1"로 종료되는 마스크 값(24)을 어떻게 형성하는 지를 보여주고 있다.

도 4는 4개의 관련 명령이 예측 명령에 의해 예측되는 그러한 명령의 예를 개략적으로 나타내고 있다. 이들 명령중 제1은 "Then" 형태로 예측되는 것으로 간주되어, 조건 코드가 부합되면 실행될 것이다. 제2, 제3 및 제4 관련 명령은 "Then" 조건 또는 "Else" 조건시 실행되는 것으로 특정될 수 있다. 본 실시예에서, 4개의 관련 프로그램 명령은 Then, Then, Else and Then 형태를 갖는다. 마스크 값(24) 내에서, 제2, 제3 및 제4 관련 명령에 대한 마스크 값 비트(x, y, z)는 각각 0,1,0이며, 마스크 값은 "1"의 값으로 종료된다.

본 실시예에서 특정된 조건 코드는 "1010"이다. 이 조건 코드는 그 정상 형태로 제1 관련 명령에 적용된다. 그런 다음, 마스크 값이 좌측으로 한자리 이동되고, 마스크 값에서 이동된 가장 중요한 비트는 다음 명령에 적용될 조건 코드의 가장 덜 중요한 비트 위치로 이동된다. 따라서, 다음 명령에 적용될 조건 코드는 마스크 값 내에서 가장 중요한 비트에 의존하여 정상 형태와 보완 형태 사이에서 스위칭될 수 있다. 본 실시예에서, 예측 명령을 따르면 제1, 제2 및 제4 명령은 정상 조건 코드의 적용을 받는 반면, 예측 명령을 따르면 제3 명령은 조건 코드의 보완의 적용을 받는 것을 알 수 있다. 마스크 값("1000")의 검출시, 이는 최종 예측 명령이 도달되었고, 예측 명령의 영향이 후속 프로그램 명령으로까지 연장되지 않을 것임을 나타낸다.

이하, 도 3 및 도 4에 나타낸 명령의 방식에 대한 설명을 추가한다.

IT

If-Then(IT) 명령은 메모리의 다음 N 명령이 조건부가 되도록 한다. IT 명 령을 따르고 그에 의해 영향을 받는 N 명령의 집합은 "IT 블록"으로서 알려져 있다.

IT 블록 내에서 실행시 일부(또는 전부) 명령의 기능성을 재-정의하는 것이 가능하다. 예를 들면, CMP/CMN/TST 이외의 섬-16 비트 명령은 플래그 세팅이 아닐 수 있다. 이 경우, IT는 그 자체에 대해 후자의 효과를 주는 AL 조건으로 사용될 수 있다.

여분의 PSR 비트(또는 전용 IT 상태 레지스터)는 IT 상태를 유지하는데 사용될 수 있다. 이것은 IT 블록 내에 인터럽트를 허용하기도 한다.

하기의 예는 4 명령의 최대 IT 블록 크기를 갖는 섬 16-비트 명령을 정의한다. IT 블록 내 모든 명령은 동일 조건 또는 조건의 역 버전(즉, EQ 또는 NE 등)에 의해 예측된다.

Thumb IT

구문

IT{<x>{<y>{<z>}}}<cond>

여기에서,

<x> 존재시, "T"와 "E" 문자중 하나이며, 제2 후속 명령이 IT 명령에 의해 영향을 받음을 나타낸다. <x>가 "T"("Then")이면, 명령에 첨부된 조건은 <cond>이며; <x>가 "E"이면, <cond>의 가장 덜 중요한 비트를 논리적으로 인버팅하는 것에 의해 얻어지는 <cond>의 역이다. <x>가 생략되면(따라서, <y> 및 <z>도 역시 생략되면), 오직 하나의 후속 명령만이 IT 명령에 의해 영향을 받는다.

<y> 존재시, "T"와 "E" 문자중 하나이며, 제3 후속 명령이 IT 명령에 의해 영향을 받음을 나타낸다. <y>가 "T"("Then")이면, 명령에 첨부된 조건은 <cond>이며; <y>가 "E"이면, <cond>의 가장 덜 중요한 비트를 논리적으로 인버팅하는 것에 의해 얻어지는 <cond>의 역이다. <y>가 생략되면(따라서, <z>도 역시 생략되면), 3개 미만의 후속 명령이 IT 명령에 의해 영향을 받는다.

<z> 존재시, "T"와 "E" 문자중 하나이며, 제4 후속 명령이 IT 명령에 의해 영향을 받음을 나타낸다. <z>가 "T"("Then")이면, 명령에 첨부된 조건은 <cond>이며; <x>가 "E"이면, <cond>의 가장 덜 중요한 비트를 논리적으로 인버팅하는 것에 의해 얻어지는 <cond>의 역이다. <z>가 생략되면, 4개 미만의 후속 명령이 IT 명령에 의해 영향을 받는다.

<cond>

제 후속 명령에 적용될 조건이며, <x>, <y>, <z>에 의해 특정되는 추가의 후속 명령에도 적용될 수 있는 조건이다.

<x>, <y>, <z>의 값은 다음 표에 따른 명령의 마스크 필드의 값을 결정한다:

주의: 이 구문의 기본적인 사상은 예컨대, "ITTET EQ"가 제1, 제2 및 제4 후속 명령(연상 기호에서 "T"의 위치에 의해 나타낸)이 그 명령에 첨부된 EQ 조건을 가지고, 제3 명령("E"로 나타낸)은 그 명령에 첨부된 NE 조건을 갖는 것으로 기술한다는 것이다.

연산

//이들 CPSR 비트의 명령-대-명령에 의한 업데이트는

//IT 명령의 조건부 실행 효과의 발생을 유도한다.

8 IT 실행 상태 비트는 다음의 256 "명령간 상태"중 하나를 인코딩한다:

CPSR 상태

2 2 1 1 1 1 1 1

6 5 5 4 3 2 1 0

P 4	1	condbase			P 1	P 2	P 3	다음 4 명령은 (condbase,P1), (condbase,P2), (condbase,P3), (condbase,P4)의 조건으로 조건부로 실행됨
1	0	condbase			P 1	P 2	P 3	다음 3 명령은 (condbase,P1), (condbase,P2), (condbase,P3)의 조건으로 조건부로 실행됨
0	0	condbase			P 1	P 2	1	다음 2 명령은 (condbase,P1), (condbase,P2)의 조건으로 조건부로 실행됨
0	0	condbase			P 1	1	0	다음 명령은 (condbase,P1)의 조건으로 조건부로 실행됨
0	0	N(비-제로)				0	0	비예측
0	0	0	0	0	0	0	0	정상 실행

후속 실행에 대한 이들 비트의 영향은 다음과 같다:

● MRS 및 SRS 명령은 이들 비트를 정상적으로 읽을 것이다. MSR 명령은 이들 비트를 SPSRs에 정상적으로 기록할 것이지만, 전술한 바와 같이 CPSR에 기록시 그 기록된 값은 무시할 것이다. 기존의 예외 복귀 명령("copy SPSR->CPSR" side-effects) 및 RFE 명령은 역시 전술한 바와 같이 이들 비트를 CPSR에 정상적으로 기록할 것이다.

● ARM 및 Java 상태 실행중, 이들 비트는 제로가 되어야 한다(즉, 이들이 제로가 아니면 결과는 비예측이다).

● 예외 엔트리 시퀀스는 이들 비트가 CPSR에서 SPSR로 카피되도록 한 후, CPSR에서 소거되도록 하여(J 및 T와 함께), 프로세서를 정상 ARM 실행으로 복귀시킨다.

● 섬 상태(Thumb state) 실행중:

1. IT 명령이 실행되면, 이들 비트는 제로가 되어야 한다(즉, IT 명령은 다른 IT 명령에 의해 영향을 받는 명령의 블록들 내에 출현되는 것이 금지된다.).

2. 조건부 분기 명령이 실행시, 비트[26,25,11,10]는 제로가 되어야 한다(즉, 조건부 분기 명령은 IT 명령에 의해 영향을 받는 명령의 블록들 내에 출현되는 것이 금지된다. 그러나, 비조건부 분기 명령이 그곳에 출현되어, 조건부로 취급되도록 유도될 수 있으며; 이 룰은 기본적으로 동일 명령에 대해 2개의 조건을 갖는 것에 의해 야기되는 문제를 회피하기 위해 제공된다.).

3. 상기 룰에 의해 비예측이 되지 않는 모든 명령의 경우, 현재 "실행 상태"로부터 소정 조건이 다음과 같이 생성된다:

/*주의: 이 해석은 "NV 스페이스"가 ARMv5에서 복구되기 때문에 표준이 된다*/

더욱이, CMP, CMN 또는 TST 명령이 아니며 정상적으로 조건 플래그를 설정하는 16-비트 섬 데이터-처리 명령은 다음과 같이 변조된다:

주의: 이것은 IT가 많은 명령 시퀀스의 제어에 유용한 것에 필수적인데; 예컨대, LDR Rn; ADD Rn,Rn,#M; STR Rn sequence를 조건부화하는데 사용되면, ADD가 STR 명령에 의해 보여진 조건 플래그를 변경시키면 소용없게 된다.

주의: 이것은 AL 조건(또는 NV 조건)의 IT 명령이 1-4 후속 명령에 의한 이러한 플래그-세팅을 억제하는데 사용될 수 있다는 필연적 귀결을 갖는다. 현재 Thumb 명령 집합의 부적절한 측면중 하나는 최근-삽입된 코드(late-inserted code)(예, 스필/필(spill/fill) 코드)가 조건 플래그를 손상시키는 부작용을 가질 수 있다는 점이다. 이것을 단일의 여분의 16-비트 명령으로 취급할 수 있는 것은 매우 유용할 수 있다.

4. 소정의 PC-변조 명령의 성공적인 실행(즉, 소정의 조건 체크가 실패하지 않은)은 새로운 "실행 상태" 비트가 되도록 한다:

예외 복귀 명령(SPSR->CPSR 카피를 행하는 명령 및 특권 모드에서 실행된 RFE)의 경우:

주의: "Otherwise" 경우는 IT가 정적 후속 명령에만 영향을 미치는 기론 룰이다.

이러한 PC-변조 명령의 성공적이지 않은 실행 또는 비 PC-변조의 비-IT 명령의 어떠한 실행(성공적인 것에 무관)도 새로운 "실행 상태" 비트를 다음과 같이 업데이트할 것이다:

A) IT 실행 종료- 그러나, 특별한 동작은 불필요.

B) IT 블록 외부

주의:

1. 분기(Branches). 언급된 바를 제외하고, PC를 변경하는 분기 명령 또는 다른 명령의 결과에 따라 IT 블록의 어떤 명령도 소정 분기의 타겟이 되도록 허용되지 않는다. 이 제한을 견지하는 것의 실패는 비예측 동작을 가져올 수 있다.

2. 예외. 인터럽트 및 기타 예외는 명령 및 그 IT 블록 사이에 또는 IT 블록 내에서 일어날 수 있다. 통상적으로, 이들은 적절한 모드의 R14 및 SPSR에 배치되는 적합한 복귀 정보와 함께 개시되는 예외 핸들러의 결과로 나타난다. 예외 복귀 용도로 구성된 명령은 예외로부터의 복귀에 정상적으로 사용될 수 있으며, IT 블록의 올바른 실행을 재개할 것이다. 이것은 PC-변조 명령이 IT 블록내의 명령으로의 분기가 허용되는 유일한 방법이다.

3. IT 블록. IT 블록 내의 명령은 다음의 것이 되도록 허용되지 않는다:

● IT 명령

● 조건부 분기 명령

만일 그렇다면, 결과는 비예측이다.

도 5는 다른 형태의 예측 명령을 개략적으로 나타내고 있다. 이 형태의 예측 명령에서, 예측 명령(30)에 관련된 2개 블록의 관련 프로그램 명령(26, 28)이 존재한다. 이들 블록중 제1 명령(26)은 예측 명령에서 특정된 조건 코드가 통과되aus 실행되어 "If block"으로 명명된다. 다른 블록 명령(28)은 예측 명령(30)과 관련된 조건 코드가 실패되면 실행되어 "Else block"으로 명명된다. 예측 명령 (30)은 각각 1-4 명령 길이일 수 있는 2개 블록(26, 28)의 크기를 지정한다. 도 5의 예에서, If block(26) 또는 Else block(28)이 실행된다. 이 예는 예측 명령(30)이 실행될 때 일단 조건 코드가 유효하게 평가되고, 그 평가 결과를 적용하여 모든 관련 프로그램 명령을 예측하는 경우의 것이다. 따라서, 전체 If block(26) 또는 다른 방식으로 전체 Else block(28)이 실행될 수 있다. 콘텍스트 레지스터(MPC)(22)가 If block의 말단에 도달하였음을 나타내면, Else block(28)의 최종 명령을 따르는 명령에 대해 분기(branch)가 강제된다. Else block(28)의 최종 명령이 도달되면, 예측 명령(30)의 효과가 없어진다.

도 6은 도 5에 나타낸 동작의 방식에 따른 시스템의 거동을 나타낸 흐름도를 개략적으로 보여주고 있다. 스텝(32)에서, 시스템은 예측 명령(ITE 명령)의 식별을 위해 대기한다. 스텝(34)에서, 시스템은 현재 프로그램 상황 레지스터 내에 저장된 콘텍스트 카운터 값이 비-제로인지 여부를 식별한다. 이러한 비-제로 값은 복귀가 예외로부터 이루어지고 따라서 콘텍스트 값은 스텝(36)에서 현재 프로그램 상황 레지스터 내에 수용되어 저장되고, 스텝(38)으로 처리가 진행되어, 예측 명령 내에 지정된 조건 코드가 평가된다. 다른 방식으로서, 스텝(34)의 테스트가 결과를 내지 못하면 콘텍스트 값은 스텝(40)에서 제로로 설정된다. 스텝(38)에서의 조건 코드의 평가가 조건 코드의 실패로 결정되면, Else block(28)이 실행되어야 함을 나타내고 따라서 스텝(42)은 프로그램 카운터 값을 Else block(28) 내의 제1 명령으로 진행시키고. 스텝(44)에서 종료되는 예측 명령으로 Else block(28)을 실행한다. 다른 방식으로서, 스텝(38)에서 평가된 조건 코드가 통과되면, 스텝(46)은 콘텍스트 값과 합산된 PC 값으로 지시된 명령을 실행하고 명령 바이트 길이로써 콘텍스트 값을 증가시킨다.

스텝(48)에서는 예외의 발생을 체크하고, 예외가 존재하면 스텝(50)에서는 콘텍스트 값(예측 명령 카운트 값)을 포함하는 현재 프로그램 상황 레지스터 값을 저장하고, 예외를 취하고, 예외 취급 루틴을 실행하고, 결국 예외에 따라 프로그램 카운터 값(PC), 즉 예측 명령으로 지시된 명령으로 복귀한다.

스텝(52)에서는 분기 발생을 테스트하고, 분기가 발생되면, 스텝(54)에서 프로그램 카운터 값을 분기 타겟으로 변경시키고, 스텝(44)에서 예측 명령의 동작을 종료한다.

스텝(56)에서는 예측 명령 카운트 값이 If block(26)의 말단이 도달하였음을 나타내는 If block 크기에 도달하였는지를 확인하는 테스트를 행한다. If block(26)의 말단이 도달되었으면, 스텝(58)에서 프로그램 카운터 값을 Else block의 말단 너머로 이동시키고, 스텝(44)에서 예측 명령이 종료된 후에 정상 처리를 재개한다. 다른 방식으로서, 처리는 스텝(46)으로 돌아가서, If block 내의 다음 명령이 실행된다.

이하, 도 5 및 도 6에 나타낸 명령의 동작에 대해 다른 설명을 부가한다.

ITE

If-Then-Else(ITE) 명령은 조건 통과시 실행될 명령의 블록 크기(이 블록은 명령 직후에 위치함) 및 조건 실패시 실행될 명령의 블록 크기(이 블록은 "if" 블록 직후에 위치함)를 지정할 수 있게 한다.

많은 ITE 콘텍스트 비트는 PSR 또는 기타 특별한 레지스터에 보유되어야 하며: 이들 비트를 PSR_uPC로 지칭한다. PSR_uPC 비트의 정확한 수는 "if" 블록의 최대 가능한 크기를 결정한다.

구문

ITE<cond>#if_size,#else_size

연산

주의:

1. 분기. PC를 변경시키는 분기 명령 또는 기타 다른 명령의 결과에 따라 ITE의 "if" 섹션의 어떤 명령도 어떤 분기의 타겟이 되도록 허용되지 않는다. 이 제한을 견지하는 것의 실패는 비예측의 거동을 야기할 수 있다.

2. 예외. 인터럽트 및 기타 예외는 "if" 블록 내의 명령 사이에서 일어날 수 있다. 통상적으로, 이들은 특별한 예외 모드의 R14 및 SPSR에 배치되는 적합한 복귀 정보와 함께 개시되는 예외 핸들러의 결과로 나타난다. 예외 복귀 용도로 구성된 명령은 예외로부터의 복귀에 정상적으로 사용될 수 있으며, "if" 블록의 올바른 실행을 재개할 것이다. 이것은 PC-변조 명령이 "if" 블록내의 명령으로의 분기가 허용되는 유일한 방법이다.

도 5 및 도 6에 도시된 If block(26) 및 Else block(28)을 활용하는 예측 명령 실행의 다른 형태로서, 즉, 예측 명령(30)의 실행시 일단 조건 코드가 평가되어지는 형태로서, 관련 명령의 실행시 예측 명령(30)에 의해 영향을 받는 각 관련 프로그램 명령에 대해 조건 코드가 평가되는 경우의 예를 다음의 거동으로써 나타낼 수 있다:

이상으로부터, 실시예를 통해 예측 명령은 3개의 관련 프로그램 명령을 포함하는 If block과 하나의 관련 프로그램 명령을 포함하는 Else block을 특정함을 알 수 있다. 3개의 프로그램 명령 각각에 의해 효과적으로 특정된 조건 코드는 CPSR_cond 값으로 나타낸다. Else block이 존재하면, 제5 명령은 비-예측적이며, 비조건부 명령에 관련된 정상적 방식으로 비조건부적으로 실행된다.

Claims

데이터 처리 장치로서:

데이터 처리 연산의 수행을 실시할 수 있는 데이터 처리 로직과; 상기 데이터 처리 연산을 수행하는 상기 데이터 처리 로직의 제어를 위한 프로그램 명령의 디코딩을 실시할 수 있는 명령 디코더를 포함하고;

상기 명령 디코더는 상기 데이터 처리 로직의 제어를 위한 예측 명령에 응답하여, 상기 예측 명령 이외의 하나 이상의 프로그램 명령 실행에 의해 설정된 데이터에 대한 상기 데이터 처리 장치의 하나 이상의 조건 상태에 따라, 하나 이상의 관련 프로그램 명령을 실행 또는 비실행하는 것을 특징으로 하는 데이터 처리 장치.
제1항에 있어서,

상기 예측 명령은 복수의 관련 프로그램 명령을 제어하는 것을 특징으로 하는 데이터 처리 장치.
제1항에 있어서,

상기 하나 이상의 관련 프로그램 명령은 비-조건부 프로그램 명령인 것을 특 징으로 하는 데이터 처리 장치.
제1항, 제2항 또는 제3항 중 어느 한 항에 있어서,

상기 하나 이상의 조건 코드 상태는 하나 이상의 조건 코드 플래그의 값을 포함하는 것을 특징으로 하는 데이터 처리 장치.
선행하는 청구항 중 어느 한 항에 있어서,

상기 하나 이상의 조건 상태는,

(i) 상기 예측 명령의 한번 실행시 및

(ii) 각 관련 프로그램 명령의 실행 이전

중 한 시점에서 평가되는 것을 특징으로 하는 데이터 처리 장치.
선행하는 청구항 중 어느 한 항에 있어서,

상기 하나 이상의 관련 명령은 상기 예측 명령에 즉시 후속하는 것을 특징으로 하는 데이터 처리 장치.
선행하는 청구항 중 어느 한 항에 있어서,

상기 예측 명령은,

(i) 상기 하나 이상의 조건 상태가 하나 이상의 선정된 조건에 일치하는 경우 실행되는 하나 이상의 프로그램 명령의 조건 일치 블록과;

(ii) 상기 하나 이상의 조건 상태가 상기 하나 이상의 선정된 조건에 일치하지 않는 경우 실행되는 하나 이상의 프로그램 명령의 조건 불일치 블록에 관련된 것을 특징으로 하는 데이터 처리 장치.
제7항에 있어서,

상기 예측 명령은,

(i) 하나 이상의 프로그램 명령의 상기 조건 일치 블록의 길이와;

(ii) 하나 이상의 프로그램 명령의 상기 조건 불일치 블록의 길이 중 하나 이상을 특정하는 것을 특징으로 하는 데이터 처리 장치.
제7항 또는 제8항에 있어서,

상기 예측 명령은 상기 하나 이상의 선정된 조건을 특정하는 것을 특징으로 하는 데이터 처리 장치.
제1항 내지 제6항 중 어느 한 항에 있어서,

상기 예측 명령은 상기 하나 이상의 조건 상태를 하나 이상의 선정된 상태와 비교하는 것에 따라 각 관련 프로그램 명령이 실행 또는 비실행되는지를 각각 특정하는 하나 이상의 필드를 포함하는 것을 특징으로 하는 데이터 처리 장치.
제10항에 있어서,

상기 예측 명령은, 각 관련 프로그램 명령에 대해, 그 각각의 관련 프로그램 명령의 실행 여부를 결정하기 위해, 상기 하나 이상의 조건 상태 또는 상기 하나 이상의 조건 상태의 보완이 상기 하나 이상의 선정된 상태와 비교되는지 여부를 특정하는 필드를 포함하는 것을 특징으로 하는 데이터 처리 장치.
선행하는 청구항 중 어느 한 항에 있어서,

실행될 프로그램 명령의 메모리 위치를 나타내는 어드레스를 저장할 수 있는 프로그램 카운터 레지스터를 포함하는 것을 특징으로 하는 데이터 처리 장치.
선행하는 청구항 중 어느 한 항에 있어서,

상기 예측 명령의 적용을 받는 상기 하나 이상의 관련 프로그램 명령의 실행 횟수를 나타내는 카운터 값을 저장할 수 있는 예측 명령 카운터 레지스터를 포함하는 것을 특징으로 하는 데이터 처리 장치.
제12항 및 제13항에 있어서,

상기 예측 명령의 적용을 받는 상기 하나 이상의 관련 프로그램 명령의 실행시, 상기 프로그램 카운터 레지스터는 상기 예측 명령에 대응하는 어드레스의 저장을 계속하는 것을 특징으로 하는 데이터 처리 장치.
제13항에 있어서,

예외 발생시, 상기 카운터 값을 저장하고, 상기 예외 완료시, 상기 카운터 값에 의해 지시된 프로그램 명령에서 시작되는 실행을 재-개시하도록 실시 가능한 예외 취급 회로를 포함하는 것을 특징으로 하는 데이터 처리 장치.
선행하는 청구항 중 어느 한 항에 있어서,

상기 하나 이상의 관련 명령은 상기 예측 명령의 적용을 받을 때 다른 데이터 처리 동작을 특정하는 것을 특징으로 하는 데이터 처리 장치.
제16항에 있어서,

상기 예측 명령 내의 프로그램화 가능한 필드에 의존하여, 상기 하나 이상의 관련 명령은 상기 하나 이상의 조건 상태로의 어떤 변경도 차단되는 것을 특징으로 하는 데이터 처리 장치.
데이터 처리 방법으로서:

데이터 처리 로직으로 데이터 처리 연산을 수행하는 단계와; 상기 데이터 처리 로직을 제어하여 상기 데이터 처리 연산을 수행하도록, 명령 디코더로 프로그램 명령을 디코딩하는 단계를 포함하며,

예측 명령에 응답하여, 상기 명령 디코더는, 상기 예측 명령이 아닌 하나 이상의 프로그램 명령의 실행에 의해 설정된 데이터 처리 장치의 하나 이상의 조건 상태에 의존하여, 하나 이상의 관련 프로그램 명령을 실행 또는 미실행하도록 상기 데이터 처리 로직을 제어하는 것을 특징으로 하는 데이터 처리 방법.
제18항에 있어서,

상기 예측 명령은 복수의 관련 프로그램 명령을 제어하는 것을 특징으로 하 는 데이터 처리 방법.
제18항에 있어서,

상기 하나 이상의 관련 프로그램 명령은 비-조건부 프로그램 명령인 것을 특징으로 하는 데이터 처리 방법.
제18항, 제19항 또는 제20항 중 어느 한 항에 있어서,

상기 하나 이상의 조건 코드 상태는 하나 이상의 조건 코드 플래그의 값을 포함하는 것을 특징으로 하는 데이터 처리 방법.
제18항 내지 제21항 중 어느 한 항에 있어서,

상기 하나 이상의 조건 상태는,

(i) 상기 예측 명령의 한번 실행시 및

(ii) 각 관련 프로그램 명령의 실행 이전

중 한 시점에서 평가되는 것을 특징으로 하는 데이터 처리 방법.
제18항 내지 제22항 중 어느 한 항에 있어서,

상기 하나 이상의 관련 명령은 상기 예측 명령에 즉시 후속하는 것을 특징으로 하는 데이터 처리 방법.
제18항 내지 제23항 중 어느 한 항에 있어서,

상기 예측 명령은,

(i) 상기 하나 이상의 조건 상태가 하나 이상의 선정된 조건에 일치하는 경우 실행되는 하나 이상의 프로그램 명령의 조건 일치 블록과;

(ii) 상기 하나 이상의 조건 상태가 상기 하나 이상의 선정된 조건에 일치하지 않는 경우 실행되는 하나 이상의 프로그램 명령의 조건 불일치 블록에 관련된 것을 특징으로 하는 데이터 처리 방법.
제24항에 있어서,

상기 예측 명령은,

(i) 하나 이상의 프로그램 명령의 상기 조건 일치 블록의 길이와;

(ii) 하나 이상의 프로그램 명령의 상기 조건 불일치 블록의 길이중 하나 이상을 특정하는 것을 특징으로 하는 데이터 처리 방법.
제24항 또는 제25항에 있어서,

상기 예측 명령은 상기 하나 이상의 선정된 조건을 특정하는 것을 특징으로 하는 데이터 처리 방법.
제18항 내지 제23항 중 어느 한 항에 있어서,

상기 예측 명령은 상기 하나 이상의 조건 상태를 하나 이상의 선정된 상태와 비교하는 것에 따라 각 관련 프로그램 명령이 실행 또는 비실행되는지를 각각 특정하는 하나 이상의 필드를 포함하는 것을 특징으로 하는 데이터 처리 방법.
제27항에 있어서,

상기 예측 명령은, 각 관련 프로그램 명령에 대해, 그 각각의 관련 프로그램 명령의 실행 여부를 결정하기 위해, 상기 하나 이상의 조건 상태 또는 상기 하나 이상의 조건 상태의 보완이 상기 하나 이상의 선정된 상태와 비교되는지 여부를 특정하는 필드를 포함하는 것을 특징으로 하는 데이터 처리 방법.
제18항 내지 제28항 중 어느 한 항에 있어서,

실행될 프로그램 명령의 메모리 위치를 나타내는 어드레스를 저장할 수 있는 프로그램 카운터 레지스터를 포함하는 것을 특징으로 하는 데이터 처리 방법.
제18항 내지 제29항 중 어느 한 항에 있어서,

상기 예측 명령의 적용을 받는 상기 하나 이상의 관련 프로그램 명령의 실행 횟수를 나타내는 카운터 값을 저장할 수 있는 예측 명령 카운터 레지스터를 포함하는 것을 특징으로 하는 데이터 처리 방법.
제29항 및 제30항에 있어서,

상기 예측 명령의 적용을 받는 상기 하나 이상의 관련 프로그램 명령의 실행시, 상기 프로그램 카운터 레지스터는 상기 예측 명령에 대응하는 어드레스의 저장을 계속하는 것을 특징으로 하는 데이터 처리 방법.
제30항에 있어서,

예외 발생시, 상기 카운터 값을 저장하고, 상기 예외 완료시, 상기 카운터 값에 의해 지시된 프로그램 명령에서 시작되는 실행을 재-개시하도록 실시 가능한 예외 취급 회로를 포함하는 것을 특징으로 하는 데이터 처리 방법.
제18항 내지 제32항 중 어느 한 항에 있어서,

상기 하나 이상의 관련 명령은 상기 예측 명령의 적용을 받을 때 다른 데이터 처리 동작을 특정하는 것을 특징으로 하는 데이터 처리 방법.
제33항에 있어서,

상기 예측 명령 내의 프로그램화 가능한 필드에 의존하여, 상기 하나 이상의 관련 명령은 상기 하나 이상의 조건 상태로의 어떤 변경도 차단되는 것을 특징으로 하는 데이터 처리 방법.
컴퓨터 프로그램 제품으로서, 데이터 처리 연산의 수행을 실시가능한 데이터 처리 로직과 이 데이터 처리 로직을 제어하여 상기 데이터 처리 연산을 수행하도록 프로그램 명령을 디코딩할 수 있는 명령 디코더를 갖는 데이터 처리 장치의 제어를 실시 가능한 컴퓨터 프로그램을 포함하며, 이 컴퓨터 프로그램은:

자신을 제외한 하나 이상의 프로그램 명령의 실행에 의해 설정된 데이터 처리 장치의 하나 이상의 조건 상태에 의존하여, 하나 이상의 관련 프로그램 명령을 실행 또는 미실행하도록 상기 데이터 처리 로직의 제어를 실시 가능한 예측 명령을 포함하는 것을 특징으로 하는 컴퓨터 프로그램 제품.
제35항에 있어서,

상기 예측 명령은 복수의 관련 프로그램 명령을 제어하는 것을 특징으로 하는 컴퓨터 프로그램 제품.
제35항에 있어서,

상기 하나 이상의 관련 프로그램 명령은 비-조건부 프로그램 명령인 것을 특징으로 하는 컴퓨터 프로그램 제품.
제35항, 제36항 또는 제37항 중 어느 한 항에 있어서,

상기 하나 이상의 조건 코드 상태는 하나 이상의 조건 코드 플래그의 값을 포함하는 것을 특징으로 하는 컴퓨터 프로그램 제품.
제35항 내지 제38항 중 어느 한 항에 있어서,

상기 하나 이상의 조건 상태는,

(i) 상기 예측 명령의 한번 실행시 및

(ii) 각 관련 프로그램 명령의 실행 이전

중 한 시점에서 평가되는 것을 특징으로 하는 컴퓨터 프로그램 제품.
제35항 내지 제39항 중 어느 한 항에 있어서,

상기 하나 이상의 관련 명령은 상기 예측 명령에 즉시 후속하는 것을 특징으로 하는 컴퓨터 프로그램 제품.
제35항 내지 제40항 중 어느 한 항에 있어서,

상기 예측 명령은,

(i) 상기 하나 이상의 조건 상태가 하나 이상의 선정된 조건에 일치하는 경우 실행되는 하나 이상의 프로그램 명령의 조건 일치 블록과;

(ii) 상기 하나 이상의 조건 상태가 상기 하나 이상의 선정된 조건에 일치하지 않는 경우 실행되는 하나 이상의 프로그램 명령의 조건 불일치 블록에 관련된 것을 특징으로 하는 컴퓨터 프로그램 제품.
제41항에 있어서,

상기 예측 명령은,

(i) 하나 이상의 프로그램 명령의 상기 조건 일치 블록의 길이와;

(ii) 하나 이상의 프로그램 명령의 상기 조건 불일치 블록의 길이중 하나 이상을 특정하는 것을 특징으로 하는 컴퓨터 프로그램 제품.
제41항 또는 제42항에 있어서,

상기 예측 명령은 상기 하나 이상의 선정된 조건을 특정하는 것을 특징으로 하는 컴퓨터 프로그램 제품.
제35항 내지 제40항 중 어느 한 항에 있어서,

상기 예측 명령은 상기 하나 이상의 조건 상태를 하나 이상의 선정된 상태와 비교하는 것에 따라 각 관련 프로그램 명령이 실행 또는 비실행되는지를 각각 특정하는 하나 이상의 필드를 포함하는 것을 특징으로 하는 컴퓨터 프로그램 제품.
제44항에 있어서,

상기 예측 명령은, 각 관련 프로그램 명령에 대해, 그 각각의 관련 프로그램 명령의 실행 여부를 결정하기 위해, 상기 하나 이상의 조건 상태 또는 상기 하나 이상의 조건 상태의 보완이 상기 하나 이상의 선정된 상태와 비교되는지 여부를 특정하는 필드를 포함하는 것을 특징으로 하는 컴퓨터 프로그램 제품.
제35항 내지 제45항 중 어느 한 항에 있어서,

실행될 프로그램 명령의 메모리 위치를 나타내는 어드레스를 저장할 수 있는 프로그램 카운터 레지스터를 포함하는 것을 특징으로 하는 컴퓨터 프로그램 제품.
제35항 내지 제46항 중 어느 한 항에 있어서,

상기 예측 명령의 적용을 받는 상기 하나 이상의 관련 프로그램 명령의 실행 횟수를 나타내는 카운터 값을 저장할 수 있는 예측 명령 카운터 레지스터를 포함하는 것을 특징으로 하는 컴퓨터 프로그램 제품.
제46항 및 제47항에 있어서,

상기 예측 명령의 적용을 받는 상기 하나 이상의 관련 프로그램 명령의 실행시, 상기 프로그램 카운터 레지스터는 상기 예측 명령에 대응하는 어드레스의 저장을 계속하는 것을 특징으로 하는 컴퓨터 프로그램 제품.
제47항에 있어서,

예외 발생시, 상기 카운터 값을 저장하고, 상기 예외 완료시, 상기 카운터 값에 의해 지시된 프로그램 명령에서 시작되는 실행을 재-개시하도록 실시 가능한 예외 취급 회로를 포함하는 것을 특징으로 하는 컴퓨터 프로그램 제품.
제35항 내지 제49항 중 어느 한 항에 있어서,

상기 하나 이상의 관련 명령은 상기 예측 명령의 적용을 받을 때 다른 데이터 처리 동작을 특정하는 것을 특징으로 하는 컴퓨터 프로그램 제품.