KR20060061623A - A method for forming a field oxide of semiconductor device - Google Patents

A method for forming a field oxide of semiconductor device Download PDF

Info

Publication number
KR20060061623A
KR20060061623A KR1020040100415A KR20040100415A KR20060061623A KR 20060061623 A KR20060061623 A KR 20060061623A KR 1020040100415 A KR1020040100415 A KR 1020040100415A KR 20040100415 A KR20040100415 A KR 20040100415A KR 20060061623 A KR20060061623 A KR 20060061623A
Authority
KR
South Korea
Prior art keywords
film
device isolation
nitride film
forming
oxide film
Prior art date
Application number
KR1020040100415A
Other languages
Korean (ko)
Inventor
이원권
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040100415A priority Critical patent/KR20060061623A/en
Publication of KR20060061623A publication Critical patent/KR20060061623A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

본 발명은 반도체소자의 소자분리막 형성방법에 관한 것으로, 활성영역의 손상없이 용이하게 소자분리막을 형성하기 위하여, The present invention relates to a method of forming a device isolation film of a semiconductor device, in order to easily form a device isolation film without damaging the active region,

반도체기판에 패드산화막 및 패드질화막을 적층하고 상기 패드질화막, 패드산화막 및 소정두께의 반도체기판을 식각하여 트렌치를 형성한 다음, 상기 트렌치를 포함한 전체표면상부에 소자분리용 산화막을 형성하고 상기 소자분리용 산화막 상부에 질화막을 소정두께 형성한 다음, 소자분리 마스크를 이용한 사진식각공정으로 상기 질화막을 식각하여 질화막 패턴을 형성하고 상기 질화막 패턴을 마스크로 하여 상기 소자분리용 산화막을 습식 식각한 다음, 상기 패드질화막을 노출시키는 평탄화식각공정으로 용이하고 안정된 소자분리막을 형성함으로써 반도체소자의 특성 및 신뢰성을 향상시키는 기술이다. A pad oxide film and a pad nitride film are stacked on a semiconductor substrate, the pad nitride film, the pad oxide film and the semiconductor substrate having a predetermined thickness are etched to form a trench, an oxide film for device isolation is formed on the entire surface including the trench, and the device isolation is performed. After the nitride film is formed on the molten oxide film, the nitride film is etched by a photolithography process using a device isolation mask to form a nitride film pattern, and the device isolation oxide film is wet-etched using the nitride film pattern as a mask. It is a technology for improving the characteristics and reliability of semiconductor devices by forming an easy and stable device isolation film by a planarization etching process for exposing the pad nitride film.

Description

반도체소자의 소자분리막 형성방법{A method for forming a field oxide of semiconductor device}A method for forming a field oxide of semiconductor device

도 1a 내지 도 1d 는 종래기술의 실시예에 따라 형성되는 소자분리막 형성공정을 도시한 단면도.1A to 1D are cross-sectional views illustrating a device isolation film forming process formed in accordance with an embodiment of the prior art.

도 2 는 상기 도 1d 공정의 사진.Figure 2 is a photograph of the process of Figure 1d.

도 3a 내지 도 3f 는 본 발명의 실시예에 따른 반도체소자의 소자분리막 형성방법을 도시한 단면도.3A to 3F are cross-sectional views illustrating a method of forming an isolation layer in a semiconductor device according to an embodiment of the present invention.

< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>

11,31 : 반도체기판 13,33 : 패드산화막11,31: semiconductor substrate 13,33: pad oxide film

15,35 : 패드질화막 17,37 : 소자분리용 산화막15,35: pad nitride film 17,37: oxide film for device isolation

18,39 : 트렌치 19,43 : 감광막패턴18,39 trench 19,43 photoresist pattern

41 : 질화막 43 : 소자분리막41 nitride film 43 device isolation film

본 발명은 반도체소자의 소자분리막 형성방법에 관한 것으로, 특히 반도체소자의 소자분리막 형성성공시 소자분리영역 및 활성영역을 평탄화시키는 기술에 관 한 것이다. The present invention relates to a method of forming a device isolation film of a semiconductor device, and more particularly, to a technology for planarizing a device isolation region and an active region when forming a device isolation film of a semiconductor device.

고집적화라는 관점에서 소자의 집적도를 높이기 위해서는 각각의 소자 디맨젼 ( dimension ) 을 축소하는 것과, 소자간에 존재하는 분리영역 ( isolation region ) 의 폭과 면적을 축소하는 것이 필요하며, 이 축소정도가 셀의 크기를 좌우한다는 점에서 소자분리기술이 메모리 셀 사이즈 ( memory cell size ) 를 결정하는 기술이라고 할 수 있다.In order to increase the integration of devices from the viewpoint of high integration, it is necessary to reduce each device dimension and to reduce the width and area of isolation regions existing between devices. Device isolation technology determines the memory cell size in terms of size.

소자분리절연막을 제조하는 종래기술로는 절연물 분리방식의 로코스 ( LOCOS : LOCal Oxidation of Silicon, 이하에서 LOCOS 라 함 ) 방법, 실리콘 기판 상부에 산화막, 다결정실리콘층, 질화막 순으로 적층한 구조의 피.비.엘. ( Poly - Buffed LOCOS, 이하에서 PBL 이라 함 ) 방법, 기판에 홈을 형성한 후에 절연물질로 매립하는 트렌치 ( trench ) 방법 등이 있다.Conventional methods for manufacturing device isolation insulating films include LOCOS (LOCOS: LOCOS) method, an oxide film, a polysilicon layer, and a nitride film stacked on top of a silicon substrate. B.L. (Poly-Buffed LOCOS, hereinafter referred to as PBL) method, a trench method of embedding an insulating material after forming a groove in the substrate, and the like.

그러나, 상기 LOCOS 방법으로 소자분리산화막을 미세화할 때 공정상 또는 전기적인 문제가 발생한다. 그 중의 하나는, 소자분리절연막만으로는 전기적으로 소자를 완전히 분리할 수 없다는 것이다.However, a process or electrical problem occurs when the device isolation oxide film is miniaturized by the LOCOS method. One of them is that the device isolation insulating film alone cannot completely separate the devices.

그리고, 상기 PBL 을 사용하는 경우, 필드산화시에 산소의 측면 확산에 의하여 버즈빅이 발생한다. 즉, 활성영역이 작아져 활성영역을 효과적으로 활용하지 못하며, 필드산화막의 두께가 두껍기 때문에 단차가 형성되어 후속 공정에 어려움을 준다. 그리고, 기판 상부의 다결정실리콘층으로 인하여 필드산화시 기판 내부로 형성되는 소자분리절연막이 타기법에 비하여 상대적으로 작기 때문에 타기법에 비해 신뢰성을 약화시킬 수 있다. In the case of using the above-mentioned PBL, buzz big occurs due to lateral diffusion of oxygen during field oxidation. In other words, the active area is small, so that the active area is not effectively utilized, and because the thickness of the field oxide film is thick, a step is formed, which causes difficulty in subsequent processes. Further, due to the polysilicon layer on the substrate, the device isolation insulating film formed inside the substrate during field oxidation is relatively smaller than that of the hitting method, thereby reducing reliability compared to the hitting method.                         

이상에서 설명한 LOCOS 방법과 PBL 방법은 반도체기판 상부로 볼록한 소자분리절연막을 형성하여 단차를 갖게 됨으로써 후속 공정을 어렵게 하는 단점이 있다. The LOCOS method and the PBL method described above have a disadvantage in that a subsequent step is made difficult by forming a convex device isolation insulating film on the semiconductor substrate and having a step.

이러한 단점을 해결하기 위하여, 반도체기판을 식각하여 트렌치를 형성하고 상기 트렌치를 매립한 다음, CMP 방법을 이용하여 상부면을 평탄화시키고 후속공정을 평탄화시킴으로써 후속 공정을 용이하게 실시할 수 있도록 하였다. In order to solve this drawback, the semiconductor substrate is etched to form a trench, and the trench is buried, and then the CMP method is used to planarize the top surface and to planarize the subsequent process so that the subsequent process can be easily performed.

도 1a 내지 도 1d 는 종래기술의 실시예에 따른 반도체소자의 소자분리막 형성방법을 도시한 단면도이다. 1A to 1D are cross-sectional views illustrating a method of forming an isolation layer in a semiconductor device according to an embodiment of the prior art.

도 1a를 참조하면, 반도체기판(11) 상부에 140 Å 두께의 패드산화막(13)을 형성하고, 상기 패드산화막(13) 상부에 1400 Å 두께의 패드질화막(15)을 형성한다. Referring to FIG. 1A, a pad oxide film 13 having a thickness of 140 Å is formed on the semiconductor substrate 11, and a pad nitride film 15 having a thickness of 1400 Å is formed on the pad oxide film 13.

그리고, 소자분리마스크를 이용한 식각공정으로 상기 패드질화막(15)과 패드산화막(13) 및 일정두께의 반도체기판(11)을 식각하여 상기 반도체기판(11)에 트렌치(18)를 형성한다. The pad nitride layer 15, the pad oxide layer 13, and the semiconductor substrate 11 having a predetermined thickness are etched by an etching process using an element isolation mask to form a trench 18 in the semiconductor substrate 11.

그 다음에, 상기 트렌치(18)를 매립하는 6000 Å 두께의 소자분리용 산화막(17)을 전체표면상부에 형성한다. Subsequently, an element isolation oxide film 17 having a thickness of 6000 하는 filling the trench 18 is formed on the entire surface.

도 1b를 참조하면, 상기 소자분리용 산화막(17) 상부에 감광막패턴(19)을 형성한다. 이때, 상기 감광막패턴(19)은 소자분리 마스크(미도시)를 이용한 노광 및 현상공정으로 형성한 것이다. Referring to FIG. 1B, a photosensitive film pattern 19 is formed on the device isolation oxide film 17. In this case, the photosensitive film pattern 19 is formed by an exposure and development process using an element isolation mask (not shown).

도 1c를 참조하면, 상기 감광막패턴(19)을 마스크로 하여 상기 소자분리용 산화막(17)을 소정두께 건식식각한다. Referring to FIG. 1C, the device isolation oxide film 17 is dry-etched to a predetermined thickness using the photosensitive film pattern 19 as a mask.                         

이때, 상기 소자분리 산화막(17)이 패드질화막(15) 상부로 2000 Å 정도 남도록 실시하여 상기 트렌치(18)로 인한 소자분리용 산화막(17)의 경사진 부분에서 활성영역이 손상되는 현상을 방지한다. In this case, the device isolation oxide layer 17 may be left on the pad nitride layer 15 about 2000 mm to prevent the active region from being damaged in the inclined portion of the device isolation oxide layer 17 due to the trench 18. do.

도 1d를 참조하면, 상기 감광막패턴(19)을 제거한다. Referring to FIG. 1D, the photosensitive film pattern 19 is removed.

도 2 는 상기 도 1d 의 상태를 도시한 사진이다. 2 is a photograph showing the state of FIG. 1D.

상기한 바와 같이 종래기술에 따른 반도체소자의 소자분리막 형성방법은, 건식식각공정을 이용한 소자분리막의 평탄화식각공정시 활성영역이 손상되지 않도록 증착된 소자분리용 산화막의 단차에 따라 식각 시간을 조절하여야 하는 어려움이 있으며, 식각 시간 조절이 적절치 못하는 경우는 활성영역이 손상될 수 있는 문제점이 있다. As described above, in the method of forming an isolation layer of a semiconductor device according to the prior art, the etching time is controlled according to the step difference of the deposited oxide layer for preventing the active region from being damaged during the planarization etching process of the isolation layer using a dry etching process. There is a difficulty, and if the etching time control is not appropriate, there is a problem that the active region may be damaged.

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 습식 방법을 이용하여 활성영역의 손상없이 평탄화된 소자분리막을 형성할 수 있도록 하는 반도체소자의 소자분리막 형성방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a device isolation film forming method of a semiconductor device capable of forming a planarized device isolation film without damaging an active region by using a wet method.

이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 소자분리막 형성방법은, In order to achieve the above object, a device isolation film forming method of a semiconductor device according to the present invention,

반도체기판에 패드산화막 및 패드질화막을 적층하는 공정과,Laminating a pad oxide film and a pad nitride film on a semiconductor substrate;

상기 패드질화막, 패드산화막 및 소정두께의 반도체기판을 식각하여 트렌치를 형성하는 공정과, Etching the pad nitride film, the pad oxide film, and a semiconductor substrate having a predetermined thickness to form a trench;                     

상기 트렌치를 포함한 전체표면상부에 소자분리용 산화막을 형성하는 공정과,Forming an oxide film for element isolation on the entire surface including the trench;

상기 소자분리용 산화막 상부에 질화막을 소정두께 형성하는 공정과,Forming a nitride film on the device isolation oxide film by a predetermined thickness;

소자분리 마스크를 이용한 사진식각공정으로 상기 질화막을 식각하여 질화막 패턴을 형성하는 공정과,Forming a nitride film pattern by etching the nitride film by a photolithography process using an isolation mask;

상기 질화막 패턴을 마스크로 하여 상기 소자분리용 산화막을 습식 식각하는 공정과,Wet etching the oxide film for device isolation using the nitride film pattern as a mask;

상기 패드질화막을 노출시키는 평탄화식각공정으로 소자분리막을 형성하는 공정을 포함하는 것과,Forming a device isolation film by a planarization etching process of exposing the pad nitride film;

상기 질화막은 50 ～ 1000 Å 두께로 형성하는 것과,The nitride film is formed to a thickness of 50 ~ 1000 ,,

상기 습식 식각공정은 상기 질화막패턴과 소자분리용 산화막의 식각선택비 차이를 이용한 등방성식각공정인 것을 특징으로 한다. The wet etching process may be an isotropic etching process using a difference in etching selectivity between the nitride layer pattern and the isolation layer.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다. Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 3a 내지 도 3f는 본 발명의 실시예에 따른 반도체소자의 소자분리막 형성방법을 도시한 단면도이다. 3A to 3F are cross-sectional views illustrating a method of forming an isolation layer in a semiconductor device according to an embodiment of the present invention.

도 3a를 참조하면, 반도체기판(31) 상부에 100 ～ 200 Å 두께의 패드산화막(33)을 형성하고, 상기 패드산화막(33) 상부에 1000 ～ 2000 Å 두께의 패드질화막(35)을 형성한다. Referring to FIG. 3A, a pad oxide film 33 having a thickness of 100 to 200 Å is formed on the semiconductor substrate 31, and a pad nitride film 35 having a thickness of 1000 to 2000 Å is formed on the pad oxide film 33. .

그리고, 소자분리마스크를 이용한 식각공정으로 상기 패드질화막(35)과 패드산화막(33) 및 일정두께의 반도체기판(31)을 식각하여 상기 반도체기판(31)에 3000 ～ 4000 Å 깊이의 트렌치(39)를 형성한다. In addition, the pad nitride layer 35, the pad oxide layer 33, and the semiconductor substrate 31 having a predetermined thickness are etched by an etching process using an element isolation mask, and the trench 39 having a depth of 3000 to 4000 μm is formed on the semiconductor substrate 31. ).

그 다음에, 상기 트렌치(39)를 매립하는 4000 ～ 6000 Å 두께의 소자분리용 산화막(37)을 전체표면상부에 형성한다. Subsequently, an element isolation oxide film 37 having a thickness of 4000 to 6000 GPa filling the trench 39 is formed on the entire surface.

도 3b를 참조하면, 상기 소자분리용 산화막(37)의 표면에 질화막(41)을 50 ～ 1000 Å 두께로 형성한다. Referring to FIG. 3B, a nitride film 41 is formed to a thickness of 50 to 1000 GPa on the surface of the oxide film 37 for device isolation.

도 3c를 참조하면, 상기 질화막(41) 상부에 감광막패턴(43)을 형성한다. 이때, 상기 감광막패턴(43)은 소자분리 마스크(미도시)를 이용한 노광 및 현상공정으로 형성한 것이다.Referring to FIG. 3C, a photosensitive film pattern 43 is formed on the nitride film 41. In this case, the photoresist pattern 43 is formed by an exposure and development process using an element isolation mask (not shown).

도 3d를 참조하면, 상기 감광막패턴(43)을 마스크로 하여 상기 질화막(41)을 건식식각함으로써 질화막(41)패턴을 형성한다. Referring to FIG. 3D, the nitride film 41 pattern is formed by dry etching the nitride film 41 using the photoresist pattern 43 as a mask.

이때, 상기 건식식각공정은 상기 소자분리용 산화막(37)과의 식각선택비 차이를 이용하여 실시한 것이다. In this case, the dry etching process is performed by using a difference in etching selectivity from the oxide film 37 for device isolation.

도 3e를 참조하면, 상기 감광막패턴(43)을 제거하고 상기 질화막(41)패턴을 마스크로 하여 상기 소자분리용 산화막(37)을 습식 방법으로 등방성 식각하여 활성영역의 상기 패드질화막(35)을 노출시킨다. Referring to FIG. 3E, the pad nitride layer 35 of the active region is removed by isotropically etching the device isolation oxide layer 37 by a wet method by removing the photoresist pattern 43 and using the nitride layer 41 pattern as a mask. Expose

이때, 소자분리영역의 소자분리용 산화막(37)은 상기 질화막(41)패턴으로 인하여 제거되지 않는다. At this time, the oxide layer 37 for isolation of the device isolation region is not removed due to the nitride film 41 pattern.

도 3f를 참조하면, 상기 패드질화막(35)이 노출되도록 평탄화식각하여 상기 트렌치(38)를 매립하는 소자분리막(43)을 형성한다. Referring to FIG. 3F, the device isolation layer 43 filling the trench 38 may be formed by planar etching to expose the pad nitride layer 35.

이때, 상기 평탄화식각공정은 CMP ( chemical mechanical polishing ) 공정 으로 실시한 것이다. In this case, the planarization etching process is performed by a chemical mechanical polishing (CMP) process.

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 소자분리막 형성방법은, 트렌치 상측에 질화막을 패터닝하고 이를 마스크로 하는 습식 식각 공정과 CMP 공정을 이용하여 평탄화된 소자분리막을 용이하게 형성할 수 있도록 함으로써 소자분리막 제조 공정을 안정화 및 단순화시키는 효과를 제공한다. As described above, in the method of forming a device isolation film of a semiconductor device according to the present invention, a planarized device isolation film can be easily formed using a wet etching process and a CMP process using a patterned nitride film on the upper side of a trench. It provides an effect of stabilizing and simplifying the device isolation film manufacturing process.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.

Claims (3)

반도체기판에 패드산화막 및 패드질화막을 적층하는 공정과,Laminating a pad oxide film and a pad nitride film on a semiconductor substrate; 상기 패드질화막, 패드산화막 및 소정두께의 반도체기판을 식각하여 트렌치를 형성하는 공정과,Etching the pad nitride film, the pad oxide film, and a semiconductor substrate having a predetermined thickness to form a trench; 상기 트렌치를 포함한 전체표면상부에 소자분리용 산화막을 형성하는 공정과,Forming an oxide film for element isolation on the entire surface including the trench; 상기 소자분리용 산화막 상부에 질화막을 소정두께 형성하는 공정과,Forming a nitride film on the device isolation oxide film by a predetermined thickness; 소자분리 마스크를 이용한 사진식각공정으로 상기 질화막을 식각하여 질화막 패턴을 형성하는 공정과,Forming a nitride film pattern by etching the nitride film by a photolithography process using an isolation mask; 상기 질화막 패턴을 마스크로 하여 상기 소자분리용 산화막을 습식 식각하는 공정과,Wet etching the oxide film for device isolation using the nitride film pattern as a mask; 상기 패드질화막을 노출시키는 평탄화식각공정으로 소자분리막을 형성하는 공정을 포함하는 반도체소자의 소자분리막 형성방법.Forming a device isolation film by a planarization etching process of exposing the pad nitride film. 제 1 항에 있어서,The method of claim 1, 상기 질화막은 50 ～ 1000 Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.The nitride film is a device isolation film forming method of a semiconductor device, characterized in that formed to 50 ~ 1000 Å thickness. 제 1 항에 있어서,The method of claim 1, 상기 습식 식각공정은 상기 질화막패턴과 소자분리용 산화막의 식각선택비 차이를 이용한 등방성식각공정인 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.The wet etching process is an isotropic etching process using an etching selectivity difference between the nitride film pattern and the device isolation oxide film.
KR1020040100415A 2004-12-02 2004-12-02 A method for forming a field oxide of semiconductor device KR20060061623A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040100415A KR20060061623A (en) 2004-12-02 2004-12-02 A method for forming a field oxide of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040100415A KR20060061623A (en) 2004-12-02 2004-12-02 A method for forming a field oxide of semiconductor device

Publications (1)

Publication Number Publication Date
KR20060061623A true KR20060061623A (en) 2006-06-08

Family

ID=37158013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040100415A KR20060061623A (en) 2004-12-02 2004-12-02 A method for forming a field oxide of semiconductor device

Country Status (1)

Country Link
KR (1) KR20060061623A (en)

Similar Documents

Publication Publication Date Title
KR100674896B1 (en) Trench isolation method of semiconductor device
US6391739B1 (en) Process of eliminating a shallow trench isolation divot
KR100937661B1 (en) Semiconductor devcie and method for fabricating the same
KR101060713B1 (en) Manufacturing Method of Semiconductor Device
KR20060061623A (en) A method for forming a field oxide of semiconductor device
KR100286901B1 (en) Shallow Trench Manufacturing Method for Isolation of Semiconductor Devices
KR100598349B1 (en) Method of forming an isolation layer in a semiconductor device
JPH11251318A (en) Semiconductor device and manufacture therefor
KR100520177B1 (en) A method for forming a field oxide of semiconductor device
KR100338948B1 (en) Manufacturing method for isolation in semiconductor device
KR100700283B1 (en) Method of fabricating the trench for isolation in semiconductor device
KR100557551B1 (en) A method for forming a transistor of a semiconductor device
KR100588645B1 (en) Method for fabricating trench isolation in a semicondutor
KR20020054664A (en) A method for forming a field oxide of semiconductor device
KR100876785B1 (en) Method for fabricating device isolation film of semiconductor device
KR100418576B1 (en) Method of forming trench type isolation process in semiconductor device
KR20070017593A (en) Method for manufacturing recess gate transitor
KR20040056856A (en) Formation method of trench in semiconductor device
TWI518842B (en) Method of fabricating semiconductor device
KR20020054666A (en) A method for forming a field oxide of semiconductor device
KR20060078197A (en) Method for forming field oxides of semiconductor devices
KR20040002225A (en) A method for forming a field oxide of semiconductor device
KR100705938B1 (en) Method of forming floating gate in flash memory device
KR20040086859A (en) A method for forming a field oxide of semiconductor device
KR20020056269A (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination