KR20060059580A - Photosensitive material and method for manufacturing thin film transistor substrate by using the material - Google Patents

Photosensitive material and method for manufacturing thin film transistor substrate by using the material Download PDF

Info

Publication number
KR20060059580A
KR20060059580A KR1020040098707A KR20040098707A KR20060059580A KR 20060059580 A KR20060059580 A KR 20060059580A KR 1020040098707 A KR1020040098707 A KR 1020040098707A KR 20040098707 A KR20040098707 A KR 20040098707A KR 20060059580 A KR20060059580 A KR 20060059580A
Authority
KR
South Korea
Prior art keywords
photosensitive material
thin film
film transistor
photosensitive
average slope
Prior art date
Application number
KR1020040098707A
Other languages
Korean (ko)
Inventor
박정민
전우석
정두희
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040098707A priority Critical patent/KR20060059580A/en
Publication of KR20060059580A publication Critical patent/KR20060059580A/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은, 수지와, 감광성 화합물과, 용매를 포함하여 만들어진 감광물질 및 이를 이용한 표시 장치용 박막 트랜지스터 기판을 제조하는 방법에 관한 것에 관한 것으로서, 상기 감광물질은 노광에너지에 따른 감광물질의 현상 후 잔여정도를 나타내는 변화 곡선이 적어도 하나의 변곡점을 포함하는 것을 특징으로 한다. 이에 의하여, 데이터 배선의 길이방향에 양측으로 저항성 접촉층 및 반도체층이 돌출되는 것을 감소시켜 이에 따른 불량의 발생을 억제함과 동시에 박막 트랜지스터의 채널영역을 균일하게 형성할 수 있게 된다. The present invention relates to a method for manufacturing a photosensitive material made of a resin, a photosensitive compound, and a solvent, and a thin film transistor substrate for a display device using the same, wherein the photosensitive material is developed after developing the photosensitive material according to exposure energy. The change curve representing the residual degree includes at least one inflection point. As a result, the protrusion of the ohmic contact layer and the semiconductor layer on both sides in the longitudinal direction of the data line can be reduced, thereby suppressing the occurrence of defects and uniformly forming the channel region of the thin film transistor.

Description

감광물질 및 이를 이용한 박막 트랜지스터 기판의 제조방법{PHOTOSENSITIVE MATERIAL AND METHOD FOR MANUFACTURING THIN FILM TRANSISTOR SUBSTRATE BY USING THE MATERIAL} PHOTOSENSITIVE MATERIAL AND METHOD FOR MANUFACTURING THIN FILM TRANSISTOR SUBSTRATE BY USING THE MATERIAL}

도 1은 종래의 감광물질의 노광에너지에 따른 감광물질의 현상 후 잔여정도를 나타내는 변화 곡선, 1 is a change curve showing the degree of residual after development of the photosensitive material according to the exposure energy of the conventional photosensitive material,

도 2는 본 발명의 일실시예에 따른 감광물질의 노광에너지에 따른 감광물질의 현상 후 잔여정도를 나타내는 변화 곡선, 2 is a change curve showing the residual degree after development of the photosensitive material according to the exposure energy of the photosensitive material according to an embodiment of the present invention,

도 3은 본 발명의 일실시예에 따른 감광물질을 이용하여 제조된 박막 트랜지스터 기판의 배치도, 3 is a layout view of a thin film transistor substrate manufactured using the photosensitive material according to the embodiment of the present invention;

도 4a 및 도 4b는 도 3의 Ⅳa-Ⅳa선 및 Ⅳb-Ⅳb선에 따른 박막 트랜지스터 기판의 단면도, 4A and 4B are cross-sectional views of a thin film transistor substrate taken along a line IVa-IVa and IVb-IVb of FIG. 3;

도 5a 내지 도 10b는 본 발명의 일실시예에 따른 감광물질을 이용하여 박막 트랜지스터 기판을 제조하는 각 단계를 순서대로 나타낸 단면도이다. 5A through 10B are cross-sectional views sequentially illustrating each step of manufacturing a thin film transistor substrate using a photosensitive material according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명 * Explanation of symbols for the main parts of the drawings

10 : 절연기판 22 : 게이트 라인10: insulated substrate 22: gate line

24 : 게이트 패드 26 : 게이트 전극24: gate pad 26: gate electrode

30 : 게이트 절연막 40 : 반도체층 30 gate insulating film 40 semiconductor layer                 

50 : 저항성 접촉층 62 : 데이터 라인50 resistive contact layer 62 data line

65 : 소스 전극 66 : 드레인 전극65 source electrode 66 drain electrode

68 : 데이터 패드 70 : 보호막68: data pad 70: protective film

82 : 화소 전극82: pixel electrode

본 발명은, 표시 장치용 박막 트랜지스터 기판의 제조에 이용되는 감광물질에 관한 것으로, 보다 상세하게는, 박막 트랜지스터의 채널영역을 형성하기 위한 감광막 패턴에 이용되는 감광물질 및 이를 이용한 표시 장치용 박막 트랜지스터 기판의 제조방법에 관한 것이다. The present invention relates to a photosensitive material used for manufacturing a thin film transistor substrate for a display device, and more particularly, to a photosensitive material used for a photosensitive film pattern for forming a channel region of a thin film transistor and a thin film transistor for a display device using the same. It relates to a method for manufacturing a substrate.

일반적으로 박막 트랜지스터 기판(Thin Film Transistor; TFT)은 액정 표시 장치(LCD; Liquid Crystal Display)나 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로 기판으로써 사용된다. 이러한 박막 트랜지스터 기판에는 주사 신호를 전달하는 주사 신호 배선 또는 게이트 배선과 화상 신호를 전달하는 화상 신호선 또는 데이터 배선이 형성되어 있다. 그리고, 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터, 박막 트랜지스터와 연결되어 있는 화소 전극, 게이트 배선을 덮어 절연하는 게이트 절연막 및 박막 트랜지스터와 데이터 배선을 덮어 절연하는 보호막 등으로 이루어져 있다. In general, a thin film transistor substrate (TFT) is used as a circuit board for independently driving each pixel in a liquid crystal display (LCD), an organic electroluminescence (EL) display, and the like. The thin film transistor substrate is provided with scan signal wirings or gate wirings for transmitting scan signals and image signal lines or data wirings for transferring image signals. The thin film transistor may include a thin film transistor connected to a gate wiring and a data wiring, a pixel electrode connected to the thin film transistor, a gate insulating film covering and insulating the gate wiring, and a protective film covering and insulating the thin film transistor and the data wiring.

박막 트랜지스터는 게이트 배선의 일부인 게이트 전극과 채널을 형성하는 반 도체층, 데이터 배선의 일부인 소스 전극과 드레인 전극 및 게이트 절연막과 보호막 등으로 이루어진다. 박막 트랜지스터는 게이트 배선을 통하여 전달되는 주사 신호에 따라 데이터 배선을 통해 전달되는 화상 신호를 화소 전극에 전달 또는 차단하는 스위칭(Switching) 소자이다. The thin film transistor includes a semiconductor layer forming a gate electrode and a channel, which are part of the gate wiring, a source electrode and a drain electrode, which are part of the data wiring, a gate insulating film and a protective film. The thin film transistor is a switching device that transfers or blocks an image signal transmitted through a data line to a pixel electrode according to a scan signal transmitted through a gate line.

이러한 박막 트랜지스터 기판은 통상 4 ~ 5매의 마스크를 사용하여 제조된다. 사용되는 마스크의 수가 적을수록 제조공정이 단순해지므로 이는 생산비용의 감소로 연결된다. Such a thin film transistor substrate is usually manufactured using 4 to 5 masks. The fewer masks used, the simpler the manufacturing process, which leads to a lower production cost.

여기서, 4매 마스크를 사용한 박막 트랜지스터 기판의 제조는 포토 공정으로 형성한 감광막 패턴과 이를 이용한 식각 공정을 통해 박막 트랜지스터의 채널영역, 소스 전극 및 드레인 전극을 형성하게 된다. 그러나, 이러한 4매 마스크를 사용한 제조과정에서 데이터 배선은 두 차례에 설쳐 습식 식각에 노출될 수 있다. 즉, 슬릿노광을 통해 형성된 감광막 패턴을 이용하여 채널영역과 소스 전극 및 드레인 전극을 형성하기 위해 두 차례에 걸친 습식 식각 공정이 진행될 수 있기 때문이다. Here, in the manufacture of a thin film transistor substrate using four masks, the channel region, the source electrode, and the drain electrode of the thin film transistor are formed through a photoresist pattern formed by a photo process and an etching process using the same. However, in the manufacturing process using the four-sheet mask, the data line may be exposed twice to wet etching. That is, two wet etching processes may be performed to form the channel region, the source electrode, and the drain electrode by using the photoresist pattern formed through the slit exposure.

따라서, 이러한 경우에는 데이터 배선의 선폭이 아래의 저항성 접촉층 및 반도체층보다 좁은 폭을 가지게 되므로, 데이터 배선의 길이방향에 양측으로 저항성 접촉층 및 반도체층이 돌출되어 잔류하게 된다. Therefore, in this case, since the line width of the data line has a narrower width than that of the underlying ohmic contact layer and the semiconductor layer, the ohmic contact layer and the semiconductor layer protrude to both sides in the longitudinal direction of the data line and remain.

이에, 박막 트랜지스터의 특성이 저하되거나, 크로스 토크 또는 수직방향의 얼룩과 같은 불량이 발생될 수 있는 문제점이 있다. 또한, 이러한 불량으로 인한 공정마진을 확보하고 빛샘을 방지하기 위해 박막 트랜지스터 기판에 대향 부착되는 컬러필터 기판의 블랙 매트릭스 영역을 넓혀야 하므로 개구율에도 좋지 않은 영향 을 미치게 된다. Accordingly, there is a problem in that the characteristics of the thin film transistor may be degraded or defects such as crosstalk or vertical staining may occur. In addition, in order to secure a process margin due to such a defect and to prevent light leakage, the black matrix region of the color filter substrate facing the thin film transistor substrate must be widened, which adversely affects the aperture ratio.

한편, 이러한 문제점을 개선하기 위해, 도 1에서 도시된 바와 같이, 노광에너지에 따른 감광물질의 현상 후 잔여정도를 나타내는 변화 곡선의 평균 기울기가 급한 곡선(C1)을 그리는 감광물질을 이용하여 감광막 패턴을 형성하면 감광막 패턴의 윤곽이 높은 경사각을 갖도록 형성됨으로써 데이터 배선의 선폭과 아래의 저항성 접촉층 및 반도체층의 폭의 차이가 줄어 데이터 배선의 길이방향에 양측으로 저항성 접촉층 및 반도체층이 돌출되는 것을 감소시킬 수 있게 된다. 하지만, 이 경우에는 미세한 노광에너지의 변화에도 잔류하는 감광막의 두께가 크게 변하므로 박막 트랜지스터의 채널영역 상에 형성하고자하는 감광막의 두께를 균일하게 형성하기 어려운 문제점이 있다. 이에, 박막 트랜지스터의 채널영역이 균일하게 형성되지 못하게 된다. On the other hand, in order to improve this problem, as shown in Figure 1, the photosensitive film pattern using a photosensitive material that draws a curve (C1) of the average slope of the change curve showing the residual degree after development of the photosensitive material according to the exposure energy is acute Is formed so that the contour of the photoresist pattern has a high inclination angle, thereby reducing the difference between the line width of the data line and the width of the lower ohmic contact layer and the semiconductor layer. Can be reduced. However, in this case, since the thickness of the photoresist film remaining even after a small change in the exposure energy is greatly changed, it is difficult to uniformly form the thickness of the photoresist film to be formed on the channel region of the thin film transistor. As a result, the channel region of the thin film transistor may not be uniformly formed.

따라서, 박막 트랜지스터의 채널영역이 균일하게 형성하기 위해선 노광에너지에 따른 감광물질의 현상 후 잔여정도를 나타내는 변화 곡선의 평균 기울기가 완만한 곡선(C2)을 그리는 감광물질을 이용하여 감광막 패턴을 형성하는 것이 좋으나, 이 경우에는 전술한 바와 같이 데이터 배선의 선폭이 아래의 저항성 접촉층 및 반도체층보다 좁은 폭을 가지게 되므로, 데이터 배선의 길이방향에 양측으로 저항성 접촉층 및 반도체층이 돌출되어 잔류하게 되는 문제점이 있다. Therefore, in order to uniformly form the channel region of the thin film transistor, a photosensitive film pattern is formed by using a photosensitive material which draws a curved line (C2) having a moderate average slope of a change curve representing the residual degree after development of the photosensitive material according to the exposure energy. In this case, as described above, since the line width of the data line has a narrower width than that of the resistive contact layer and the semiconductor layer below, the resistive contact layer and the semiconductor layer protrude to both sides in the longitudinal direction of the data line. There is a problem.

따라서, 본 발명의 목적은, 데이터 배선의 길이방향에 양측으로 저항성 접촉층 및 반도체층이 돌출되는 것을 감소시켜 이에 따른 불량의 발생을 억제함과 동시 에 박막 트랜지스터의 채널영역을 균일하게 형성할 수 있는 감광물질을 제공하는 것이다. Accordingly, an object of the present invention is to reduce the protruding of the ohmic contact layer and the semiconductor layer on both sides in the longitudinal direction of the data line, thereby suppressing the occurrence of defects, and simultaneously forming the channel region of the thin film transistor. To provide a photosensitive material.

또한, 본 발명의 다른 목적은 상기한 감광물질을 이용하여 표시 장치용 박막 트랜지스터 기판을 제조하는 방법을 제공하는 것이다. Another object of the present invention is to provide a method of manufacturing a thin film transistor substrate for a display device using the photosensitive material.

상기 목적은, 본 발명에 따라, 수지와, 감광성 화합물과, 용매를 포함하여 만들어진 감광물질에 있어서, 상기 감광물질은 노광에너지에 따른 감광물질의 현상 후 잔여정도를 나타내는 변화 곡선이 적어도 하나의 변곡점을 포함하는 것을 특징으로 하는 감광물질에 의해 달성된다. The above object is, according to the present invention, in a photosensitive material made of a resin, a photosensitive compound, and a solvent, the photosensitive material has a change curve indicating a residual degree after development of the photosensitive material according to exposure energy at least one inflection point. It is achieved by a photosensitive material comprising a.

여기서, 상기 감광물질의 현상 후 잔여정도를 나타내는 변화 곡선은 상기 변곡점을 경계로 나누어지는 제1 평균 기울기와 상기 제1 평균 기울기보다 완만한 제2 평균 기울기를 포함하는 것이 바람직하다. Here, the change curve representing the residual degree after development of the photosensitive material preferably includes a first average slope divided by the inflection point and a second average slope that is gentler than the first average slope.

또한, 상기 감광물질은 상기 수지의 조합, 감광성 화합물의 종류 혹은 함량조절 또는 감광성 화합물에 포함된 수산화기(hydroxyl)함량 조절에 의해 상기 감광물질의 현상 후 잔여정도를 나타내는 변화 곡선이 변곡점을 갖게 될 수 있다.In addition, the photosensitive material may have an inflection point indicating a residual degree after development of the photosensitive material by controlling the combination of the resin, the type or content of the photosensitive compound, or the hydroxyl content of the photosensitive compound. have.

이에, 감광막 패턴의 전체적은 윤곽은 높은 경사각을 갖도록 형성하면서, 박막 트랜지스터의 채널영역 상에 형성된 감광막 패턴은 완만한 경사각을 갖도록 형성할 수 있게 된다. Accordingly, the overall outline of the photoresist pattern may be formed to have a high inclination angle, while the photoresist pattern formed on the channel region of the thin film transistor may be formed to have a gentle inclination angle.

또한, 상기반 본 발명의 다른 목적은, 표시 장치용 박막 트랜지스터 기판을 제조하는 방법에 있어서, 절연기판 상에 게이트 라인 및 이와 연결된 게이트 전극 을 포함하는 게이트 배선을 형성하는 단계와; 상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위에 반도체층 패턴을 형성하는 단계와; 상기 반도체층 패턴 위에 저항성 접촉층 패턴을 형성하는 단계와; 상기 저항성 접촉층 위에 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스 전극 및 드레인 전극과, 상기 소스 전극과 연결된 데이터 라인을 포함한 데이터 배선을 형성하는 단계를 포함하며, 상기 소스 전극 및 상기 드레인 전극의 분리는 노광에너지에 따른 감광물질의 현상 후 잔여정도를 나타내는 변화 곡선이 변곡점을 가지는 감광물질로 형성된 감광막 패턴을 이용한 사진 식각 공정을 통해 이루어지는 것을 특징으로 하는 표시 장치용 박막 트랜지스터 기판의 제조방법에 의해 달성된다. Another object of the present invention is to provide a method of manufacturing a thin film transistor substrate for a display device, the method comprising: forming a gate wiring including a gate line and a gate electrode connected to the insulating substrate; Forming a gate insulating film covering the gate wiring; Forming a semiconductor layer pattern on the gate insulating film; Forming an ohmic contact layer pattern on the semiconductor layer pattern; Forming a data line including a source electrode and a drain electrode formed on the ohmic contact layer and separated from each other and made of the same layer, and a data line connected to the source electrode, wherein the source electrode and the drain electrode are separated from each other. Is achieved by a photolithography process using a photosensitive film pattern formed of a photosensitive material having an inflection point in which a change curve representing the residual degree after development of the photosensitive material according to exposure energy is achieved by a method of manufacturing a thin film transistor substrate for a display device. do.

여기서, 상기 감광물질의 현상 후 잔여정도를 나타내는 변화 곡선은 상기 변곡점을 경계로 나누어지는 제1 평균 기울기와 상기 제1 평균 기울기보다 완만한 제2 평균 기울기를 포함하는 것이 바람직하다. Here, the change curve representing the residual degree after development of the photosensitive material preferably includes a first average slope divided by the inflection point and a second average slope that is gentler than the first average slope.

또한, 상기 감광막 패턴은 상기 소스 전극 및 상기 드레인 전극 사이에 위치하는 제1부분과 상기 제1부분보다 두꺼운 두께를 갖는 제2부분과 상기 제1부분보다 얇은 두께를 갖는 제3부분을 포함하는 것이 바람직하다. The photoresist pattern may include a first portion positioned between the source electrode and the drain electrode, a second portion having a thickness thicker than the first portion, and a third portion having a thickness thinner than the first portion. desirable.

여기서, 상기 제3부분의 두께는 거의 제로에 가까운 것이 바람직하다. Here, the thickness of the third portion is preferably close to zero.

그리고, 상기 감광막 패턴에서 상기 제1부분의 감광막은 상기 감광물질을 상기 감광물질의 현상 후 잔여정도를 나타내는 변화 곡선에서 상기 제2 평균 기울기를 갖는 범위의 노광에너지로 노광하여 형성하며, 상기 제2부분의 감광막은 상기 감광물질을 상기 제1 평균 기울기를 갖는 범위의 노광에너지로 노광하여 형성하는 것이 바람직하다. The photoresist of the first portion of the photoresist pattern may be formed by exposing the photoresist with exposure energy in a range having the second average slope in a change curve representing a residual degree after development of the photoresist. The photosensitive film of the portion is preferably formed by exposing the photosensitive material to an exposure energy in a range having the first average slope.

이러한 표시장치용 박막 트랜지스터 기판의 제조방법에 의하면, 데이터 배선의 길이방향에 양측으로 저항성 접촉층 및 반도체층이 돌출되는 것을 감소시켜 이에 따른 불량의 발생을 억제함과 동시에 박막 트랜지스터의 채널영역을 균일하게 형성할 수 있게 된다. According to the method of manufacturing a thin film transistor substrate for a display device, the protrusion of the ohmic contact layer and the semiconductor layer on both sides in the longitudinal direction of the data line is reduced, thereby suppressing the occurrence of defects and making the channel region of the thin film transistor uniform. It can be formed.

이하에서 본 발명의 일실시예에 따른 액정 표시 패널의 제조방법을 첨부도면을 참조하여 설명하면 다음과 같다. 첨부도면에서는, 4매 마스크 공정으로 형성된 비정질 실리콘(a-Si) 박막 트랜지스터(TFT)가 사용된 표시장치용 박막 트랜지스터 기판이 개략적으로 도시되어 있다. Hereinafter, a manufacturing method of a liquid crystal display panel according to an exemplary embodiment of the present invention will be described with reference to the accompanying drawings. In the accompanying drawings, a thin film transistor substrate for a display device using an amorphous silicon (a-Si) thin film transistor (TFT) formed by a four-sheet mask process is schematically illustrated.

먼저, 본 발명의 일실시예에 따른 감광물질을 도 2를 참고하여 설명하면, 표시 장치용 박막 트랜지스터 기판의 제조에 이용되는 감광물질은 수지(resin), 감광성 화합물(PAC ; Photo in Active Compound), 용매(solvent)와 그 밖의 첨가물을 포함하여 만들어진다. First, the photosensitive material according to the exemplary embodiment of the present invention will be described with reference to FIG. 2. The photosensitive material used for manufacturing the thin film transistor substrate for a display device may be a resin or a photosensitive compound (PAC). It is made up of solvents and other additives.

본 발명에 따른 감광물질은 노광에너지에 따른 감광물질의 현상 후 잔여정도를 나타내는 변화 곡선(C3)이 적어도 하나의 변곡점(A)을 포함한다. 감광물질의 현상 후 잔여정도란 감광물질을 노광하고 현상한 후 남아있는 감광막의 두께를 말한다. 즉, 빛에 많이 노출될수록 현상공정에서 제거 된다. 이는 양성 감광물질의 경우이고, 음성 감광물질의 경우 빛에 많이 노출될수록 남게 된다. In the photosensitive material according to the present invention, a change curve C3 indicating a residual degree after development of the photosensitive material according to exposure energy includes at least one inflection point A. The residual degree after development of the photosensitive material is the thickness of the photoresist film remaining after exposing and developing the photosensitive material. That is, the more exposed to light is removed in the developing process. This is the case of positive photosensitive material, and the negative photosensitive material remains as more exposed to light.

감광물질의 현상 후 잔여정도를 나타내는 변화 곡선(C3)은 변곡점(A)을 경계로 나누어지는 제1 평균 기울기(G1)와, 제1 평균 기울기(G1)보다 완만한 제2 평균 기울기(G2)를 포함한다. 여기서, 변화 곡선(C3)에 복수의 변곡점(A)이 있을 수 있으며, 이 때에는 평균 기울기도 다수 존재할 수 있다. The change curve C3 representing the residual degree after development of the photosensitive material has a first average slope G1 divided by the inflection point A and a second average slope G2 that is gentler than the first average slope G1. It includes. Here, there may be a plurality of inflection points A in the change curve C3, in which case a plurality of average inclinations may also exist.

감광물질을 구성하는 대비(contrast) 특성이 서로 다른 수지를 조합하거나, 감광성 화합물의 종류 혹은 함량조절, 감광성 화합물에 포함된 수산화기(hydroxyl)함량 조절 등에 의해 노광에너지에 따른 감광물질의 현상 후 잔여정도를 나타내는 변화 곡선(C3)이 변곡점(A)을 갖게 될 수 있다. Residual degree after development of the photosensitive material according to the exposure energy by combining resins having different contrast characteristics, controlling the type or content of the photosensitive compound, and controlling the hydroxyl content of the photosensitive compound. The change curve C3 indicating may have an inflection point A.

이러한 본 발명에 따른 감광물질을 이용하여, 후술할 감광막 패턴에 있어서, 채널영역 상에 형성된 감광막은 제2 평균 기울기(G2)를 갖는 범위의 노광에너지로 형성되며, 그 외의 감광막은 제1 평균 기울기(G1)를 갖는 범위의 노광에너지로 형성하게 된다. Using the photosensitive material according to the present invention, in the photoresist pattern to be described later, the photoresist formed on the channel region is formed with exposure energy in a range having a second average slope G2, and the other photoresist has a first average slope. It is formed by the exposure energy of the range having (G1).

다음, 도 3을 참고하여 본 발명의 일실시예에 따른 감광물질을 이용하여 제조된 표시 장치용 박막 트랜지스터 기판의 구조에 대해 설명하면 다음과 같다. Next, referring to FIG. 3, a structure of a thin film transistor substrate for a display device manufactured using the photosensitive material according to the exemplary embodiment of the present invention will be described.

절연기판(10) 상에 다수의 게이트 라인(22)과, 게이트 라인(22)과 나란하게 다수의 유지 전극 라인(28)이 형성된다. A plurality of gate lines 22 and a plurality of storage electrode lines 28 are formed on the insulating substrate 10 in parallel with the gate lines 22.

게이트 라인(22)은 일부가 분기되어 게이트 전극(26)을 이루며, 게이트 라인(22)의 일단에는 게이트 패드(24)가 형성된다. 이러한 게이트 라인(22), 게이트 전극(26) 및 게이트 패드(24) 등을 모두 포함하여 게이트 배선이라 한다. A portion of the gate line 22 branches to form the gate electrode 26, and a gate pad 24 is formed at one end of the gate line 22. The gate line 22 includes all of the gate line 22, the gate electrode 26, the gate pad 24, and the like.

게이트 라인(22) 및 유지 전극 라인(28) 위에는 절연 교차되는 다수의 데이터 라인(62)이 형성된다. 데이터 라인(62), 데이터 라인(62)에서 분기된 소스 전극(65), 소스 전극(65)과 마주하는 드레인 전극(66) 및 데이터 라인(62)의 일단에 형성된 데이터 패드(68) 등을 모두 포함하여 데이터 배선이라 한다. 그리고, 유지 전극 라인(28)이 형성된 경우 데이터 배선과 같은 층에 유지 축전기용 도전체(64)가 형성된다. A plurality of data lines 62 are formed on the gate line 22 and the storage electrode line 28 to be insulated from each other. The data line 62, the source electrode 65 branched from the data line 62, the drain electrode 66 facing the source electrode 65, and the data pad 68 formed at one end of the data line 62 may be formed. All of them are referred to as data wiring. In the case where the sustain electrode line 28 is formed, the conductor 64 for the storage capacitor is formed on the same layer as the data line.

그리고, 게이트 라인(22)과 데이터 라인(62)의 교차로 정의되는 영역에는 다수의 화소 전극(82)이 형성되고, 게이트 라인(22), 데이터 라인(62) 및 화소 전극(82)과 전기적으로 연결된 다수의 박막 트랜지스터가 형성된다. In the region defined by the intersection of the gate line 22 and the data line 62, a plurality of pixel electrodes 82 are formed and electrically connected to the gate line 22, the data line 62, and the pixel electrode 82. A plurality of connected thin film transistors are formed.

도 4a 및 도 4b는 도 3에 도시된 박막 트랜지스터 기판의 Ⅳa-Ⅳa선 및 Ⅳb-Ⅳb선에 따른 단면도이다. 도 4a 및 도 4b를 참조 하여 박막 트랜지스터 기판에 대해 자세히 설명하면 다음과 같다. 4A and 4B are cross-sectional views taken along lines IVa-IVa and IVb-IVb of the thin film transistor substrate illustrated in FIG. 3. A thin film transistor substrate will be described in detail with reference to FIGS. 4A and 4B as follows.

먼저, 유리, 석영, 세라믹 또는 플라스틱 등의 절연성 재질을 포함하여 만들어진 절연기판(10) 상에 게이트 배선(22, 24, 26)이 형성된다. 이러한 게이트 배선은 각 금속 또는 합금의 단점을 보완하고 원하는 물성을 얻기 위해 다중층으로 형성될 수 있다. 일예로, 알루미늄 또는 알루미늄 합금을 하부층으로 사용하고 크롬, 몰리브덴, 몰리브덴-텅스텐 또는 몰리브덴-텅스텐 나이트라이드를 상부층으로 사용하는 이중층으로 형성하는 것이다. 이는 하부층으로 배선저항에 의한 신호저항을 막기 위해 비저항이 작은 알루미늄 또는 알루미늄 합금을 사용하고, 상부층으로 화학약품에 의한 내식성이 약하며 쉽게 산화되어 단선이 발생되는 알루미늄 또는 알루미늄 합금의 단점을 보완하기 위해 화학약품에 대한 내식성이 강한 크롬, 몰리브덴, 몰리브덴-텅스텐 또는 몰리브덴-텅스텐 나이트라이드를 사용하는 것이다. 근래에는 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 텅스텐(W) 등이 배선 재료로 각광받고 있다. First, gate wirings 22, 24, and 26 are formed on an insulating substrate 10 made of an insulating material such as glass, quartz, ceramic, or plastic. Such gate wiring can be formed in multiple layers to compensate for the shortcomings of each metal or alloy and to obtain the desired physical properties. In one example, a double layer using aluminum or an aluminum alloy as a lower layer and chromium, molybdenum, molybdenum-tungsten or molybdenum-tungsten nitride as the upper layer is formed. The lower layer uses aluminum or aluminum alloy with low specific resistance to prevent signal resistance due to wiring resistance. It is to use chromium, molybdenum, molybdenum-tungsten or molybdenum-tungsten nitride which are highly corrosion-resistant to chemicals. In recent years, molybdenum (Mo), aluminum (Al), titanium (Ti), tungsten (W) and the like have come into the spotlight as wiring materials.

또한, 절연성 기판(10) 상에는 게이트 라인(22)과 평행하게 유지 전극 라인(28)이 형성된다. 유지 전극 라인(28)도 게이트 배선(22, 24, 26)과 마찬가지로 다중층으로 형성될 수 있다. 유지 전극 라인(28)은 후술할 화소 전극(82)과 연결된 유지 축전기용 도전체(64)와 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다. 유지 전극 라인(28)에는 박막 트랜지스터 기판에 대향 배치될 상부 기판(미도시)의 공통 전극(미도시)과 동일한 전압이 인가되는 것이 보통이다. In addition, the storage electrode line 28 is formed on the insulating substrate 10 in parallel with the gate line 22. The storage electrode line 28 may also be formed in a multilayer like the gate lines 22, 24, and 26. The storage electrode line 28 overlaps the conductor 64 for the storage capacitor connected to the pixel electrode 82 to be described later to form a storage capacitor which improves the charge retention capability of the pixel. The pixel electrode 82 and the gate line to be described later will be described. If the holding capacity generated by the overlap of (22) is sufficient, it may not be formed. It is common to apply the same voltage to the sustain electrode line 28 as the common electrode (not shown) of the upper substrate (not shown) to be opposed to the thin film transistor substrate.

게이트 배선(22, 24, 26) 및 유지 전극 라인(28) 위에는 질화 규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26) 및 유지 전극 라인(28)을 덮는다. A gate insulating film 30 made of silicon nitride (SiNx) is formed on the gate wirings 22, 24, 26, and the storage electrode line 28 to form the gate wirings 22, 24, 26, and the storage electrode line 28. Cover.

게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체층(42, 48)이 형성되며, 반도체층(42, 48) 위에는 인(P) 따위의 n형 불순물이 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(55, 56, 58)이 형성된다. On the gate insulating layer 30, semiconductor layers 42 and 48 made of a semiconductor such as hydrogenated amorphous silicon are formed, and on the semiconductor layers 42 and 48, n-type impurities such as phosphorus (P) are highly concentrated. Resistive contact layers 55, 56, 58 made of doped amorphous silicon are formed.

저항성 접촉층(55, 56, 58) 위에는 데이터 배선(62, 64, 65, 66, 68)이 형성된다. 이러한 데이터 배선은, 게이트 배선(22, 24, 26)과 마찬가지로, 각 금속 또는 합금의 단점을 보완하고 원하는 물성을 얻기 위해 다중층으로 형성될 수 있다. 일예로, 데이터 배선은 몰리브덴(Mo), 알루미늄(Al), 몰리브덴(Mo)의 3중층으로 형 성될 수 있다. The data wires 62, 64, 65, 66, and 68 are formed on the ohmic contacts 55, 56, and 58. Such data wirings, like the gate wirings 22, 24 and 26, may be formed in multiple layers to compensate for the disadvantages of each metal or alloy and to obtain desired physical properties. For example, the data line may be formed of a triple layer of molybdenum (Mo), aluminum (Al), and molybdenum (Mo).

데이터 배선은 세로 방향으로 형성되어 있으며 외부로부터의 화상 신호를 인가받는 데이터 라인의 끝 부분(68)을 가지는 데이터 라인(62), 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65) 및 데이터선(62)의 단부에 연결되어 있으며 외부로부터의 화상신호를 인가받아 데이터선(62)에 전달하는 데이터 패드(68)로 이루어진 데이터 라인부(62, 68, 65)를 포함하며, 또한 데이터 라인부(62, 68, 65)와 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부(E)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)과, 유지 전극 라인(28) 위에 위치하고 있는 유지 축전기용 도전체(64)도 포함한다. 유지 전극 라인(28)을 형성하지 않을 경우 유지 축전기용 도전체(64) 또한 형성하지 않는다. The data line is formed in a vertical direction and has a data line 62 having an end portion 68 of a data line to which an image signal from the outside is applied, a source electrode 65 of a thin film transistor which is a branch of the data line 62, and And a data line portion 62, 68, 65 connected to an end of the data line 62 and made of a data pad 68 for receiving an image signal from the outside and transmitting the image signal to the data line 62. A drain electrode 66 of the thin film transistor, which is separated from the line portions 62, 68, and 65, and is located opposite to the source electrode 65 with respect to the gate electrode 26 or the channel portion E of the thin film transistor. Also included is a conductor 64 for a storage capacitor located above the electrode line 28. When the sustain electrode line 28 is not formed, the conductor 64 for the storage capacitor is also not formed.

저항성 접촉층(55, 56, 58)은 그 하부의 반도체층(42, 48)과 그 상부의 데이터 배선(62, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66, 68)과 완전히 동일한 형태를 가진다. 즉, 데이터 라인부의 저항성 접촉층(55)은 데이터 라인부(62, 68, 65)와 동일하고, 드레인 전극용 저항성 접촉층(56)은 드레인 전극(66)과 동일하며, 유지 축전기용 저항성 접촉층(58)은 유지 축전기용 도전체(64)와 동일하다. The ohmic contacts 55, 56, and 58 lower the contact resistance between the semiconductor layers 42 and 48 below and the data lines 62, 64, 65, 66, and 68 above the data lines. It has exactly the same form as (62, 64, 65, 66, 68). That is, the ohmic contact layer 55 of the data line part is the same as the data line parts 62, 68, and 65, and the ohmic contact layer 56 for the drain electrode is the same as the drain electrode 66, and the ohmic contact for the storage capacitor. Layer 58 is the same as conductor 64 for the storage capacitor.

한편, 반도체층(42, 48)은 박막 트랜지스터의 채널부(E)를 제외하면 데이터 배선(62, 64, 65, 66, 68) 및 저항성 접촉층(55, 56, 58)과 동일한 모양을 하고 있다. 구체적으로는, 유지 축전기용 반도체층(48)과 유지 축전기용 도전체(64) 및 유지 축전기용 저항성 접촉층(58)은 동일한 모양이지만, 박막 트랜지스터용 반도체층(42)은 데이터 배선 및 저항성 접촉층의 나머지 부분과 약간 다르다. 즉, 박막 트랜지스터의 채널부(E)에서 데이터 라인부(62, 68, 65), 특히 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 데이터 라인부의 저항성 접촉층(55)과 드레인 전극용 저항성 접촉층(56)도 분리되어 있으나, 박막 트랜지스터용 반도체층(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다. The semiconductor layers 42 and 48 have the same shape as the data lines 62, 64, 65, 66, and 68 and the ohmic contacts 55, 56, and 58 except for the channel portion E of the thin film transistor. have. Specifically, the semiconductor capacitor layer 48 for the storage capacitor, the conductor 64 for the storage capacitor, and the ohmic contact layer 58 for the storage capacitor have the same shape, but the semiconductor layer 42 for the thin film transistor has the data wiring and the ohmic contact. Slightly different from the rest of the floor. That is, the data line parts 62, 68, 65, in particular, the source electrode 65 and the drain electrode 66 are separated from the channel part E of the thin film transistor, and the ohmic contact layer 55 and the drain electrode of the data line part are separated. The resistive contact layer 56 is also separated, but the thin film transistor semiconductor layer 42 is connected here without disconnection, thereby creating a channel of the thin film transistor.

데이터 배선(62, 64, 65, 66, 68) 위에는 질화규소나 PECVD(plasma enhanced chemical vapor deposition) 방법에 의하여 증착된 a-Si:C:O 막 또는 a-Si:O:F 막(저유전율 CVD막) 또는 유기 절연막으로 이루어진 보호막(70)이 형성된다. 보호막(70)은 드레인 전극(66), 데이터 패드(68)의 일부 및 유지 축전기용 도전체(64)를 드러내는 접촉 구멍(76, 78, 72)을 가지고 있으며, 또한 게이트 절연막(30)과 함께 게이트 패드(24)의 일부를 드러내는 접촉 구멍(74)을 가진다. On the data lines 62, 64, 65, 66 and 68, an a-Si: C: O film or a-Si: O: F film (low dielectric constant CVD) deposited by silicon nitride or plasma enhanced chemical vapor deposition (PECVD) method Film) or an organic insulating film is formed. The protective film 70 has contact holes 76, 78, 72 exposing the drain electrode 66, a part of the data pad 68 and the conductor 64 for the storage capacitor, and also together with the gate insulating film 30. It has a contact hole 74 that exposes a portion of the gate pad 24.

보호막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 공통전극과 함께 전기장을 생성하는 화소 전극(82)이 형성된다. 화소 전극(82)은 ITO 또는 IZO(indium tin oxide) 따위의 투명한 도전 물질로 만들어지며, 접촉 구멍(76)을 통하여 드레인 전극(66)과 물리적ㅇ전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(82)은 또한 이웃하는 게이트 라인(22) 및 데이터 라인(62)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 또한, 화소 전극(82)은 접촉 구멍(72)을 통하여 유지 축전기용 도전체(64)와도 연결되어 유지 축전기용 도전체(64)로 화상 신호를 전달한다. 한편, 게이트 패드(24) 및 데이터 패드(68) 위 에는 접촉 구멍(74, 78)을 통하여 각각 이들과 연결되는 접촉 보조 부재(86, 88)가 형성된다. 이 접촉 보조 부재(86, 88)는 끝 부분(24, 68)과 외부 회로 장치와의 접착성을 보완하고 게이트 패드(24) 및 데이터 패드(68)를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다. On the passivation layer 70, a pixel electrode 82 that receives an image signal from the thin film transistor and generates an electric field together with the common electrode of the upper plate is formed. The pixel electrode 82 is made of a transparent conductive material such as ITO or indium tin oxide (IZO), and is physically and electrically connected to the drain electrode 66 through the contact hole 76 to receive an image signal. The pixel electrode 82 also overlaps the neighboring gate line 22 and the data line 62 to increase the aperture ratio, but may not overlap. In addition, the pixel electrode 82 is also connected to the storage capacitor conductor 64 through the contact hole 72 to transmit an image signal to the storage capacitor conductor 64. On the other hand, contact auxiliary members 86 and 88 are formed on the gate pad 24 and the data pad 68 through the contact holes 74 and 78, respectively. These contact auxiliary members 86 and 88 complement the adhesion between the end portions 24 and 68 and the external circuit device and protect the gate pad 24 and the data pad 68, but are not essential. Their application is optional.

본 발명의 일실시예에 따라, 도 4a 및 도 4b의 구조를 가지는 표시 장치용 박막 트랜지스터 기판을 제조하는 방법을 상세히 설명하면 다음과 같다. According to an embodiment of the present invention, a method of manufacturing a thin film transistor substrate for a display device having the structures of FIGS. 4A and 4B will be described in detail as follows.

먼저, 도 5a 및 도 5b에서 도시된 바와 같이, 절연기판(10) 상에 게이트 금속층을 증착한 다음, 사진 식각 공정을 거쳐 게이트 라인(22), 게이트 패드(24) 및 게이트 전극(26) 등을 포함하는 게이트 배선과 유지 전극 라인(28)을 형성한 후, 질화 규소로 이루어진 게이트 절연막(30), 반도체층(40), 저항성 접촉층(50)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 적층하고, 이어 데이터 배선을 형성하기 위해 데이터 금속층(600)을 스퍼터링 등의 방법으로 증착한다. First, as illustrated in FIGS. 5A and 5B, a gate metal layer is deposited on the insulating substrate 10, and then the gate line 22, the gate pad 24, the gate electrode 26, and the like are subjected to a photolithography process. After forming the gate wiring and the storage electrode line 28, the gate insulating film 30, the semiconductor layer 40, and the ohmic contact layer 50 made of silicon nitride are each 1,500 kPa to 1,500 kPa by chemical vapor deposition. It is successively laminated to a thickness of 5,000 kPa, 500 kPa to 2,000 kPa, 300 kPa to 600 kPa, and then the data metal layer 600 is deposited by sputtering or the like to form a data line.

그리고, 데이터 금속층(600) 위에 노광에너지에 따른 감광물질의 현상 후 잔여정도를 나타내는 변화 곡선(C3)이 변곡점(A)을 갖는 감광물질을 코팅하여 감광막(900)을 형성한다. 이 변화 곡선(C3)은 변곡점(A)을 경계로 나누어지는 제1 평균 기울기(G1)와 제1 평균 기울기(G1)보다 완만한 제2 평균 기울기(G2)를 포함한다. 그리고, 감광막(900)의 전체 두께는 대략 1㎛ 내지 2㎛의 전체 두께를 가진다. In addition, a change curve C3 representing a residual degree after development of the photosensitive material according to the exposure energy is coated on the data metal layer 600 to form a photosensitive film 900 by coating the photosensitive material having the inflection point A. The change curve C3 includes a first average slope G1 divided by the inflection point A and a second average slope G2 that is gentler than the first average slope G1. The total thickness of the photosensitive film 900 has an overall thickness of about 1 μm to 2 μm.

다음, 마스크를 통하여 감광막(900)을 노광한 후 현상하여, 도 6a 및 6b에 도시한 바와 같이, 데이터 배선(62, 64, 65, 66, 68)의 형성을 위한 감광막 패턴(912, 914)을 형성한다. 이때, 감광막 패턴(912, 914) 중에서 박막트랜지스터의 채널부(E), 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치한 제1부분(914)은 데이터 배선부(C), 즉 데이터 배선(62, 64, 65, 66, 68)이 형성될 부분에 위치한 제2부분(912)보다 두께가 작게 되도록 하며, 기타 부분(D)의 감광막은 대부분 제거한다. Next, the photoresist film 900 is exposed and developed through a mask, and as shown in FIGS. 6A and 6B, the photoresist patterns 912 and 914 for forming the data lines 62, 64, 65, 66, and 68 are formed. To form. In this case, among the photoresist patterns 912 and 914, the channel portion E of the thin film transistor, that is, the first portion 914 located between the source electrode 65 and the drain electrode 66, is the data wiring portion C, that is, the data. The thickness of the wirings 62, 64, 65, 66, and 68 is smaller than that of the second portion 912 located at the portion where the wirings 62, 64, 65, 66, and 68 are to be formed, and most of the photosensitive film of the other portion D is removed.

이때, 채널부(E)에 남아 있는 감광막(914)의 두께와 데이터 배선부(C)에 남아 있는 감광막(912)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제1부분(914)의 두께를 제2부분(912)의 두께의 1/2 이하로 하는 것이 바람직하다. At this time, the ratio of the thickness of the photoresist film 914 remaining in the channel portion E to the thickness of the photoresist film 912 remaining in the data wiring portion C should be different depending on the process conditions in an etching process which will be described later. It is preferable that the thickness of the first portion 914 be 1/2 or less of the thickness of the second portion 912.

이와 같이, 마스크를 사용하여 채널부(E), 즉 제1부분(914)을 제2부분(912)보다 얇게 형성되도록 노광하는 방법으로 여러 가지가 있을 수 있으며, 채널부(E)의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자형태의 패턴을 형성하거나 반투명막을 사용한다. As such, there may be various methods of exposing the channel portion E, that is, the first portion 914 to be thinner than the second portion 912 by using a mask, and the light transmission amount of the channel portion E. In order to control this, a slit or lattice pattern is formed or a translucent film is used.

이때, 슬릿 사이에 위치한 패턴의 선폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다. In this case, it is preferable that the line width of the pattern located between the slits or the interval between the patterns, that is, the width of the slits, is smaller than the resolution of the exposure machine used for exposure. The thin film may have a thin film or a thin film having a different thickness.

또한, 슬릿(slit)이나 격자형태의 패턴 또는 반투명막의 마스크를 사용하여 노광에너지를 조절함으로써, 감광막 패턴(912, 914)에서 체널영역(E) 즉, 제1 부분(914)을 형성할 때에는 제2 평균 기울기(G2)를 갖는 범위의 노광에너지로 노광하여 형성한다. 그리고, 그 밖의 제2부분(912)이나 기타 부분(D)은 제1 평균 기울기(G1)를 갖는 범위의 노광에너지로 노광하여 형성한다. In addition, by adjusting the exposure energy by using a slit, a lattice pattern, or a mask of a translucent film, the channel region E, that is, the first portion 914 is formed in the photoresist patterns 912 and 914. It forms by exposing with exposure energy of the range which has 2 average inclination G2. The other second portion 912 and the other portion D are formed by exposing with exposure energy in a range having the first average slope G1.

이와 같이, 제1 평균 기울기(G1)보다 완만한 제2 평균 기울기(G2)를 갖는 범위의 노광에너지로 제1부분(912)을 노광하게 되면 미세한 노광에너지의 변화에도 잔류하는 감광막(914)의 두께가 크게 변하지 않으므로 각각의 박막 트랜지스터의 채널영역 상에 형성하고자하는 채널영역상의 감광막(914)의 두께를 대체적으로 균일하게 형성할 수 있게 된다. 따라서, 박막 트랜지스터의 채널영역(E) 역시 대체적으로 균일하게 형성되어 각각의 박막 트랜지스터가 균일한 특성을 가지게 된다. As described above, when the first portion 912 is exposed to the exposure energy in the range having the second average slope G2 that is gentler than the first average slope G1, the photoresist 914 of the photoresist 914 that remains even with a small change in the exposure energy is exposed. Since the thickness does not change significantly, the thickness of the photoresist film 914 on the channel region to be formed on the channel region of each thin film transistor can be formed substantially uniformly. Therefore, the channel region E of the thin film transistor is also formed substantially uniformly so that each thin film transistor has uniform characteristics.

한편, 제2부분(912)과 기타 부분(D)은 제1 평균 기울기(G1)를 갖는 범위의 노광에너지로 노광하여 감광막 패턴(912)의 전체적인 윤곽을 높은 경사각(θ1)을 갖도록 형성함으로써 데이터 배선(62, 64, 65, 66, 68)의 길이방향에 양측으로 아래의 저항성 접촉층(50) 및 반도체층(40)이 돌출되는 것을 감소시킬 수 있게 된다. On the other hand, the second portion 912 and the other portion (D) is exposed to the exposure energy of the range having the first average slope (G1) to form the overall contour of the photosensitive film pattern 912 to have a high inclination angle (θ1) It is possible to reduce the protrusion of the resistive contact layer 50 and the semiconductor layer 40 below on both sides in the longitudinal direction of the wirings 62, 64, 65, 66, 68.

여기서, 감광막 패턴(912, 914) 형성과정에 대해서 보다 상세히 설명하면 다음과 같다. 먼저, 감광물질을 코팅하고 프리 베이크(prebake ; 선굽기) 처리공정을 거치게 된다. 이때, 감광물질은 성분퇴화 없이 가열됨으로써 유기 용제 등이 물리적으로 제거되고 점착력이 증가하게 된다. 이러한 프리 베이크(prebake ; 선굽기) 처리공정은 노출 및 현상 등과 같은 후속공정에 영향을 줄 수 있으므로 정교하게 이루어져야 한다. 다음, 마스크를 사용하여 형성하고자 하는 감광막 패턴(912, 914)을 따라 빛에 노출시킨 후, 현상액으로 감광막 패턴(912, 914) 이외 의 감광물질은 모두 제거하게 된다. 이때, 박막 트랜지스터의 채널영역(E)에는 슬릿패턴의 마스크를 사용하여 감광물질을 제2 평균 기울기(G2)를 갖는 범위의 노광에너지로 노광함으로써 감광막(914)의 두께를 보다 균일하게 형성할 수 있게 된다. 여기서, 제1부분(914)의 경계를 감광막의 이루는 경사각(θ2)은 완만하게 형성된다. 반면, 제2부분(912)과 기타 부분(D)은 제1 평균 기울기(G1)를 갖는 범위의 노광에너지로 노광하여 감광막 패턴(912)의 전체적인 윤곽을 높은 경사각(θ1)을 갖도록 형성하게 된다. 현상공정 후에는 감광막 패턴(912, 914)이 현상액에 의해 부풀어 올라 감광막 패턴(912, 914) 아래의 데이터 배선(62, 64, 65, 66, 68)과의 점착력이 약해지게 된다. 따라서, 포스트 베이크(postbake ; 후굽기) 처리공정을 통해 약화된 점착력을 보강하게 된다. 이러한 포스트 베이크 공정은 프리 베이크 공정에 비해 비교적 고온에서 진행하여 점착력을 보다 강화하게 되지만, 감광막 패턴(912, 914)에 리플로우(reflow)가 일어나 감광막 패턴(912, 914)의 형상이 전체적으로 완만하면서 불균일하게 변형된다. 따라서, 박막 트랜지스터의 채널부(E)를 균일하게 형성하기 어렵게 되는 문제 때문에 포스트 베이크 공정은 주로 생략하게 된다. Herein, the process of forming the photoresist patterns 912 and 914 will be described in more detail. First, the photosensitive material is coated and subjected to a prebake treatment process. At this time, the photosensitive material is heated without degenerating components, thereby physically removing the organic solvent and increasing the adhesive strength. This prebake process must be elaborate as it can affect subsequent processes such as exposure and development. Next, after exposure to light along the photoresist patterns 912 and 914 to be formed using a mask, all of the photosensitive materials other than the photoresist patterns 912 and 914 are removed with a developer. In this case, the thickness of the photosensitive film 914 may be more uniformly formed by exposing the photosensitive material with exposure energy in a range having a second average slope G2 in the channel region E of the thin film transistor using a mask of a slit pattern. Will be. Here, the inclination angle θ2 that forms the boundary of the first portion 914 of the photosensitive film is gently formed. On the other hand, the second portion 912 and the other portion (D) is exposed to the exposure energy of the range having the first average slope (G1) to form the overall contour of the photosensitive film pattern 912 to have a high inclination angle (θ1). . After the developing step, the photoresist patterns 912 and 914 swell by the developer, and the adhesive force with the data lines 62, 64, 65, 66 and 68 under the photoresist patterns 912 and 914 is weakened. Therefore, the weakened adhesive force is reinforced through a postbake process. This post-baking process proceeds at a relatively high temperature compared to the pre-baking process to reinforce the adhesive force, but the reflow occurs in the photoresist patterns 912 and 914, so that the overall shape of the photoresist patterns 912 and 914 is smooth. It is unevenly deformed. Therefore, the post-baking process is mainly omitted because of the difficulty in uniformly forming the channel portion E of the thin film transistor.

이어, 감광막 패턴(912, 914) 및 그 하부의 막들, 즉 데이터 금속층(600), 저항성 접촉층(50) 및 반도체층(40)에 대한 식각을 진행한다. 이때, 데이터 배선부(C)에는 데이터 배선(62, 64, 65, 66, 68) 및 그 하부의 막들이 그대로 남아 있고, 채널부(E)에는 반도체층(40)만 남아 있어야 하며, 나머지 기타 부분(D)에는 위의 3개 층(600, 50, 40)이 모두 제거되어 게이트 절연막(30)이 드러나야 한다. Subsequently, etching is performed on the photoresist patterns 912 and 914 and the underlying layers, that is, the data metal layer 600, the ohmic contact layer 50, and the semiconductor layer 40. In this case, the data lines 62, 64, 65, 66, and 68 and the films under the data lines remain intact, and only the semiconductor layer 40 remains in the channel portion E. In the portion D, all three layers 600, 50, and 40 are removed to expose the gate insulating layer 30.                     

먼저, 도 7a 및 7b에 도시한 것처럼, 기타 부분(D)의 노출되어 있는 데이터 금속층(600)을 제거하여 그 하부의 저항성 접촉층(50)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 데이터 금속층(600)은 식각되고 제2 감광막 패턴(912, 914)은 거의 식각되지 않는 조건하에서 행하는 것이 좋다. 그러나 건식식각의 경우 데이터 금속층(600)만을 식각하고 제2 감광막 패턴(912, 914)은 식각되지 않는 조건을 찾기가 어려우므로, 감광막 패턴(912, 914)도 함께 식각되는 조건하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 제1부분(914)의 두께를 두껍게 하여 이 과정에서 제1부분(914)이 제거되어 하부의 데이터 금속층(601, 602)이 드러나는 일이 생기지 않도록 한다. First, as shown in FIGS. 7A and 7B, the exposed data metal layer 600 of the other portion D is removed to expose the underlying ohmic contact layer 50. In this process, both a dry etching method and a wet etching method may be used. In this case, the data metal layer 600 may be etched and the second photoresist patterns 912 and 914 may be hardly etched. However, in the case of dry etching, it is difficult to find a condition in which only the data metal layer 600 is etched and the second photoresist patterns 912 and 914 are not etched, and thus the photoresist patterns 912 and 914 may be etched together. In this case, the thickness of the first portion 914 is thicker than that of the wet etching so that the first portion 914 is removed in this process so that the lower data metal layers 601 and 602 are not exposed.

이렇게 하면, 도 7a 및 도 7b에 나타낸 것처럼, 채널부(E) 및 데이터 배선부(D)의 데이터 금속층, 즉 소스/드레인용 데이터 배선층(67)과 유지 축전기용 도전체(64)만이 남고 기타 부분(D)의 데이터 금속층(600)은 모두 제거되어 그 하부의 저항성 접촉층(50)이 드러난다. 이 때 남은 데이터 배선층(67, 64)은 소스 및 드레인 전극(65, 66)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(62, 64, 65, 66, 68)의 형태와 동일하다. 또한 건식 식각을 사용한 경우 감광막 패턴(912, 914)도 어느 정도의 두께로 식각된다. In this case, as shown in FIGS. 7A and 7B, only the data metal layer of the channel portion E and the data wiring portion D, that is, the data wiring layer 67 for the source / drain and the conductor 64 for the storage capacitor are left. The data metal layer 600 in part D is all removed to reveal the resistive contact layer 50 underneath. The remaining data wiring layers 67 and 64 have the same shape as the data wirings 62, 64, 65, 66 and 68 except that the source and drain electrodes 65 and 66 are connected without being separated. In addition, when dry etching is used, the photoresist patterns 912 and 914 are also etched to some extent.

이어, 도 8a 및 8b에 도시한 바와 같이, 기타 부분(D)의 노출된 저항성 접촉층(50) 및 그 하부의 반도체층(40)을 감광막 패턴의 제1부분(914)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(912, 914)과 저항성 접촉층(50) 및 반도체층(40)(반도체층과 저항성 접촉층은 식각 선택성이 거의 없음)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(912, 914)과 반도체층(40)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6 과 HCl의 혼합 기체나, SF6 과 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막 패턴(912, 914)과 반도체층(40)에 대한 식각비가 동일한 경우 제1부분(914)의 두께는 반도체층(40)과 저항성 접촉층(50)의 두께를 합한 것과 같거나 그보다 작아야 한다. 그러나, 제1부분(912)의 감광막이 저항성 접촉층(50) 및 반도체층(40)의 식각과정에서 완전히 제거되지 않은 경우에는 감광막 에치 백 공정을 통해 제1부분(912)의 감광막을 제거하게 된다. Subsequently, as shown in FIGS. 8A and 8B, the exposed resistive contact layer 50 of the other portion D and the semiconductor layer 40 below the dry etching method together with the first portion 914 of the photoresist pattern. Remove at the same time. At this time, the photoresist pattern 912 and 914, the ohmic contact layer 50 and the semiconductor layer 40 (the semiconductor layer and the ohmic contact layer have almost no etching selectivity) are simultaneously etched and the gate insulating film 30 is etched. It is preferable to perform the etching under the condition that the etching ratio of the photoresist patterns 912 and 914 and the semiconductor layer 40 is almost the same. For example, by using a mixed gas of SF 6 and HCl or a mixed gas of SF 6 and O 2 , the two films can be etched to almost the same thickness. When the etch ratios of the photoresist patterns 912 and 914 and the semiconductor layer 40 are the same, the thickness of the first portion 914 should be equal to or smaller than the sum of the thicknesses of the semiconductor layer 40 and the ohmic contact layer 50. . However, when the photoresist film of the first portion 912 is not completely removed during the etching of the ohmic contact layer 50 and the semiconductor layer 40, the photoresist film of the first portion 912 may be removed through a photoresist etch back process. do.

이렇게 하면, 도 8a 및 8b에 나타낸 바와 같이, 채널부(E)의 제1부분(914)이 제거되어 소스/드레인용 배선층(67)이 드러나고, 기타 부분(D)의 저항성 접촉층(50) 및 반도체층(40)이 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부(C)의 제2부분(912) 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 반도체층(42, 48)이 완성된다. 도면 부호 55과 58은 각각 소스/드레인용 배선층(67) 하부의 저항성 접촉층과 유지 축전기용 도전체(64) 하부의 저항성 접촉층을 가리킨다. In this way, as shown in FIGS. 8A and 8B, the first portion 914 of the channel portion E is removed to reveal the source / drain wiring layer 67, and the ohmic portion 50 of the ohmic portion D is exposed. And the semiconductor layer 40 is removed to expose the gate insulating layer 30 thereunder. On the other hand, since the second portion 912 of the data line part C is also etched, the thickness becomes thin. In this step, the semiconductor layers 42 and 48 are completed. Reference numerals 55 and 58 denote a resistive contact layer below the source / drain wiring layer 67 and a resistive contact layer below the storage capacitor conductor 64, respectively.

이어 애싱(ashing)을 통하여 채널부(E)의 소스/드레인용 배선층(67) 표면에 남아 있는 감광막 찌꺼기를 제거한다. Subsequently, ashing of the photoresist film remaining on the surface of the source / drain wiring layer 67 of the channel portion E is removed.

다음, 도 9a 및 9b에 도시한 바와 같이 채널부(E)의 소스/드레인용 배선층(67) 및 그 하부의 소스/드레인용 저항성 접촉층(55)을 식각하여 제거한다. 이 때, 식각은 소스/드레인용 배선층(67)과 저항성 접촉층(57) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 소스/드레인용 배선층(67)에 대해서는 습식 식각으로, 저항성 접촉층(57)에 대해서는 건식 식각으로 행할 수도 있다. 전자의 경우, 소스/드레인용 배선층(67)과 저항성 접촉층(57)의 식각 선택비가 큰 조건하에서 식각을 행하는 것이 바람직하며, 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널부(E)에 남는 반도체층(42)의 두께를 조절하기가 쉽지 않기 때문이다. 습식 식각과 건식 식각을 번갈아 하는 후자의 경우에는 습식 식각되는 소스/드레인용 배선층(67)의 측면은 식각되지만, 건식 식각되는 저항성 접촉층(57)은 거의 식각되지 않으므로 계단 모양으로 만들어진다. 저항성 접촉층(57) 및 반도체층(42)을 식각할 때 사용하는 식각 기체의 예로는 CF4 와 HCl의 혼합 기체나 CF4 와 O2 의 혼합 기체를 들 수 있으며, CF4 와 O2 를 사용하면 균일한 두께로 반도체층(42)을 남길 수 있다. 이때, 도 9b에 도시한 것처럼 반도체층(42)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제2 부분(912)도 이때 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(30)이 식각되지 않는 조건으로 행하여야 하며, 제2 부분(912)이 식각되어 그 하부의 데이터 배선(62, 64, 65, 66, 68)이 드러나는 일이 없도록 감광막 패턴(912, 914)이 두꺼운 것이 바람직함은 물론이다. Next, as shown in FIGS. 9A and 9B, the source / drain wiring layer 67 of the channel portion E and the source / drain ohmic contact layer 55 thereunder are etched and removed. In this case, the etching may be performed only by dry etching with respect to both the source / drain interconnect layer 67 and the ohmic contact layer 57, and the wet contact with the source / drain interconnect layer 67 may be performed by wet etching. It may also be performed by dry etching. In the former case, it is preferable to perform etching under a condition where the etching selectivity of the source / drain wiring layer 67 and the ohmic contact layer 57 is large, which is difficult to find the etching end point when the etching selectivity is not large. This is because it is not easy to adjust the thickness of the semiconductor layer 42 remaining in the " In the latter case of alternating between wet etching and dry etching, the side surfaces of the source / drain wiring layer 67 to be wet etched are etched, but the dry contact etched resistive contact layer 57 is hardly etched, thus making a step shape. Examples of the etching gas used for etching the ohmic contact layer 57 and the semiconductor layer 42 may be a mixed gas of the mixed gas of CF 4 and HCl and CF 4 and O 2, the CF 4 and O 2 When used, the semiconductor layer 42 can be left in a uniform thickness. In this case, as shown in FIG. 9B, a portion of the semiconductor layer 42 may be removed to reduce the thickness, and the second portion 912 of the photoresist pattern may also be etched to a certain thickness at this time. At this time, the etching should be performed under the condition that the gate insulating film 30 is not etched, and the photoresist film is not exposed so that the second portion 912 is etched so that the data lines 62, 64, 65, 66, and 68 underneath are not exposed. It is a matter of course that the patterns 912 and 914 are thick.

이렇게 하면, 소스 전극(65)과 드레인 전극(66)이 분리되면서 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 저항성 접촉층(55, 56, 58)이 완성된다. In this case, the source electrode 65 and the drain electrode 66 are separated, thereby completing the data lines 62, 64, 65, 66, and 68, and the ohmic contacts 55, 56, and 58 thereunder.

마지막으로 데이터 배선부(C)에 남아 있는 감광막 패턴의 제2부분(912)을 모두 제거한다. 그러나 제2부분(912)의 제거는 채널부(E) 소스/드레인용 배선층(67)을 제거한 후 그 밑의 저항성 접촉층(57)을 제거하기 전에 이루어질 수도 있다. Finally, all of the second portions 912 of the photoresist pattern remaining in the data line part C are removed. However, the removal of the second portion 912 may be performed after removing the channel portion E source / drain wiring layer 67 and before removing the ohmic contact layer 57 thereunder.

앞에서 설명한 것처럼, 습식 식각과 건식 식각을 교대로 하거나 건식 식각만을 사용할 수 있다. 후자의 경우에는 한 종류의 식각만을 사용하므로 공정이 비교적 간편하지만, 알맞은 식각 조건을 찾기가 어렵다. 반면, 전자의 경우에는 식각 조건을 찾기가 비교적 쉬우나 공정이 후자에 비하여 번거로운 점이 있다. As mentioned earlier, wet and dry etching can be alternately used or only dry etching can be used. In the latter case, since only one type of etching is used, the process is relatively easy, but it is difficult to find a suitable etching condition. On the other hand, in the former case, the etching conditions are relatively easy to find, but the process is more cumbersome than the latter.

다음, 질화규소나 a-Si:C:O 막 또는 a-Si:O:F 막을 화학 기상 증착(CVD) 법에 의하여 성장시키거나 유기 절연막을 도포하여 보호막(70)을 형성한다. Next, a silicon nitride, an a-Si: C: O film, or an a-Si: O: F film is grown by chemical vapor deposition (CVD) or an organic insulating film is applied to form a protective film 70.

이어, 도 10a 내지 도 10b에 도시한 바와 같이, 보호막(70)을 게이트 절연막(30)과 함께 사진 식각하여 드레인 전극(66), 게이트선의 끝 부분(24), 데이터선의 끝 부분(68) 및 유지 축전기용 도전체(64)를 각각 드러내는 접촉 구멍(76, 74, 78, 72)을 형성한다. Next, as shown in FIGS. 10A to 10B, the passivation layer 70 is photo-etched together with the gate insulating layer 30 to drain the electrode 66, the end portion 24 of the gate line, the end portion 68 of the data line, and the like. Contact holes 76, 74, 78 and 72 are respectively formed to expose the conductor 64 for the storage capacitor.

마지막으로, 앞서 도 2a 및 도 2b에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO층 또는 IZO층을 증착하고 사진 식각하여, 드레인 전극(66) 및 유지 축전기용 도전체(64)와 연결된 화소 전극(82), 게이트 패드(24) 및 데이터 패드(68)와 각각 연결된 접촉 보조 부재(86, 88)를 형성한다. Finally, as shown in FIGS. 2A and 2B, a 400-500 kW ITO layer or an IZO layer is deposited and photo-etched to be connected to the drain electrode 66 and the conductor 64 for the storage capacitor. Contact auxiliary members 86 and 88 connected to the pixel electrode 82, the gate pad 24, and the data pad 68, respectively, are formed.

한편, ITO나 IZO를 적층하기 전의 예열(pre-heating) 공정에서 사용하는 기체로는 질소를 사용하는 것이 바람직하며, 이는 접촉 구멍(72, 74, 76, 78)을 통해 드러난 금속막(24, 64, 66, 68)의 상부에 금속 산화막이 형성되는 것을 방지하기 위함이다. On the other hand, as a gas used in the pre-heating process before laminating ITO or IZO, it is preferable to use nitrogen, which is the metal film 24 exposed through the contact holes 72, 74, 76, and 78. This is to prevent the metal oxide film from being formed on the upper portions of 64, 66 and 68.

본 발명은 상기한 실시예에 한정되지 않으며, 모든 4매 마스크를 사용한 박막 트랜지스터 기판의 제조공정에 적용될 수 있다. The present invention is not limited to the above embodiment, and can be applied to the manufacturing process of the thin film transistor substrate using all four masks.

이러한 제조방법에 의하여, 본 발명의 일실시예에 따른 감광물질을 사용한 표시 장치용 박막 트랜지스터 기판의 제조방법에 따른 작용 및 효과를 살펴보면, 감광막 패턴(912)의 전체적은 윤곽은 높은 경사각(θ1)을 갖도록 형성하면서, 박막 트랜지스터의 채널영역(E) 상에 형성된 감광막 패턴(914)은 완만한 경사각(θ2)을 갖도록 형성할 수 있게 된다. According to the manufacturing method, the operation and effects of the manufacturing method of the thin film transistor substrate for a display device using the photosensitive material according to the exemplary embodiment of the present invention, the overall contour of the photoresist pattern 912 has a high inclination angle (θ1) The photoresist pattern 914 formed on the channel region E of the thin film transistor may be formed to have a gentle inclination angle θ2.

이에, 데이터 배선(62, 64, 65, 66, 68)의 길이방향에 양측으로 저항성 접촉층(50) 및 반도체층(40)이 돌출되는 것을 감소시킴으로써 박막 트랜지스터의 특성 저하, 크로스 토크 또는 수직방향의 얼룩과 같은 불량의 발생을 억제하거나, 이와 같은 불량으로 인한 공정마진의 확보를 위해 개구율을 감소시키지 않아도 되며, 동시에 박막 트랜지스터의 채널영역(E)을 균일하게 형성할 수 있게 된다. As a result, the protrusion of the ohmic contact layer 50 and the semiconductor layer 40 on both sides of the data lines 62, 64, 65, 66, and 68 is reduced, thereby reducing the characteristics of the thin film transistor, the crosstalk, or the vertical direction. It is not necessary to reduce the occurrence of defects such as unevenness or reduce the aperture ratio in order to secure a process margin due to such defects, and at the same time, it is possible to uniformly form the channel region E of the thin film transistor.

이상 설명한 바와 같이, 본 발명에 따르면, 데이터 배선의 길이방향에 양측으로 저항성 접촉층 및 반도체층이 돌출되는 것을 감소시켜 이에 따른 불량의 발생을 억제함과 동시에 박막 트랜지스터의 채널영역을 균일하게 형성할 수 있게 된다. As described above, according to the present invention, the resistive contact layer and the semiconductor layer are protruded to both sides in the longitudinal direction of the data line, thereby reducing the occurrence of defects and uniformly forming the channel region of the thin film transistor. It becomes possible.

Claims (8)

수지와, 감광성 화합물과, 용매를 포함하여 만들어진 감광물질에 있어서, In a photosensitive material made of a resin, a photosensitive compound and a solvent, 상기 감광물질은 노광에너지에 따른 감광물질의 현상 후 잔여정도를 나타내는 변화 곡선이 적어도 하나의 변곡점을 포함하는 것을 특징으로 하는 감광물질. The photosensitive material is a photosensitive material, characterized in that the change curve indicating the residual degree after development of the photosensitive material according to the exposure energy includes at least one inflection point. 제1항에 있어서, The method of claim 1, 상기 감광물질의 현상 후 잔여정도를 나타내는 변화 곡선은 상기 변곡점을 경계로 나누어지는 제1 평균 기울기와 상기 제1 평균 기울기보다 완만한 제2 평균 기울기를 포함하는 것을 특징으로 하는 감광물질. The change curve representing the residual degree after development of the photosensitive material includes a first average slope divided by the inflection point and a second average slope that is gentler than the first average slope. 제1항에 있어서, The method of claim 1, 상기 감광물질은 상기 수지의 조합, 감광성 화합물의 종류 혹은 함량조절 또는 감광성 화합물에 포함된 수산화기(hydroxyl)함량 조절에 의해 상기 감광물질의 현상 후 잔여정도를 나타내는 변화 곡선이 변곡점을 갖게 되는 것을 특징으로 하는 감광물질.The photosensitive material is characterized in that the change curve showing the residual degree after development of the photosensitive material by the combination of the resin, the type or content of the photosensitive compound or the hydroxyl content contained in the photosensitive compound has an inflection point Photosensitive material. 표시 장치용 박막 트랜지스터 기판을 제조하는 방법에 있어서, In the method for manufacturing a thin film transistor substrate for a display device, 절연기판 상에 게이트 라인 및 이와 연결된 게이트 전극을 포함하는 게이트 배선을 형성하는 단계와; Forming a gate wiring including a gate line and a gate electrode connected to the insulating substrate; 상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계와; Forming a gate insulating film covering the gate wiring; 상기 게이트 절연막 위에 반도체층 패턴을 형성하는 단계와; Forming a semiconductor layer pattern on the gate insulating film; 상기 반도체층 패턴 위에 저항성 접촉층 패턴을 형성하는 단계와; Forming an ohmic contact layer pattern on the semiconductor layer pattern; 상기 저항성 접촉층 위에 서로 분리되어 형성되어 있으며 동일한 층으로 만들어진 소스 전극 및 드레인 전극과, 상기 소스 전극과 연결된 데이터 라인을 포함한 데이터 배선을 형성하는 단계를 포함하며, Forming a data line including a source electrode and a drain electrode formed on the ohmic contact layer and separated from each other and made of the same layer, and a data line connected to the source electrode; 상기 소스 전극 및 상기 드레인 전극의 분리는 노광에너지에 따른 감광물질의 현상 후 잔여정도를 나타내는 변화 곡선이 변곡점을 가지는 감광물질로 형성된 감광막 패턴을 이용한 사진 식각 공정을 통해 이루어지는 것을 특징으로 하는 표시 장치용 박막 트랜지스터 기판의 제조방법. Separation of the source electrode and the drain electrode is performed by a photolithography process using a photosensitive film pattern formed of a photosensitive material having a change point in which a change curve indicating a residual degree after development of the photosensitive material according to exposure energy is used. Method of manufacturing a thin film transistor substrate. 제4항에 있어서, The method of claim 4, wherein 상기 감광물질의 현상 후 잔여정도를 나타내는 변화 곡선은 상기 변곡점을 경계로 나누어지는 제1 평균 기울기와 상기 제1 평균 기울기보다 완만한 제2 평균 기울기를 포함하는 것을 특징으로 하는 감광물질. The change curve representing the residual degree after development of the photosensitive material includes a first average slope divided by the inflection point and a second average slope that is gentler than the first average slope. 제5항에 있어서, The method of claim 5, 상기 감광막 패턴은 상기 소스 전극 및 상기 드레인 전극 사이에 위치하는 제1부분과 상기 제1부분보다 두꺼운 두께를 갖는 제2부분과 상기 제1부분보다 얇은 두께를 갖는 제3부분을 포함하는 것을 특징으로 하는 표시 장치용 박막 트랜지스터 기판의 제조방법. The photoresist pattern may include a first portion positioned between the source electrode and the drain electrode, a second portion having a thickness thicker than the first portion, and a third portion having a thickness thinner than the first portion. A method of manufacturing a thin film transistor substrate for a display device. 제6항에 있어서, The method of claim 6, 상기 제3부분의 두께는 거의 제로에 가까운 것을 특징으로 하는 표시 장치용 박막 트랜지스터 기판의 제조방법. And the thickness of the third portion is almost zero. 제6항에 있어서, The method of claim 6, 상기 감광막 패턴에서 상기 제1부분의 감광막은 상기 감광물질을 상기 감광물질의 현상 후 잔여정도를 나타내는 변화 곡선에서 상기 제2 평균 기울기를 갖는 범위의 노광에너지로 노광하여 형성하며, 상기 제2부분의 감광막은 상기 감광물질을 상기 제1 평균 기울기를 갖는 범위의 노광에너지로 노광하여 형성하는 것을 특징으로 하는 표시 장치용 박막 트랜지스터 기판의 제조방법. The photoresist of the first portion of the photoresist pattern is formed by exposing the photosensitive material with an exposure energy in a range having the second average slope in a change curve representing a residual degree after development of the photosensitive material. And a photosensitive film is formed by exposing the photosensitive material to an exposure energy in a range having the first average slope.
KR1020040098707A 2004-11-29 2004-11-29 Photosensitive material and method for manufacturing thin film transistor substrate by using the material KR20060059580A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040098707A KR20060059580A (en) 2004-11-29 2004-11-29 Photosensitive material and method for manufacturing thin film transistor substrate by using the material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040098707A KR20060059580A (en) 2004-11-29 2004-11-29 Photosensitive material and method for manufacturing thin film transistor substrate by using the material

Publications (1)

Publication Number Publication Date
KR20060059580A true KR20060059580A (en) 2006-06-02

Family

ID=37156752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040098707A KR20060059580A (en) 2004-11-29 2004-11-29 Photosensitive material and method for manufacturing thin film transistor substrate by using the material

Country Status (1)

Country Link
KR (1) KR20060059580A (en)

Similar Documents

Publication Publication Date Title
US8563980B2 (en) Array substrate and manufacturing method
US7129105B2 (en) Method for manufacturing thin film transistor array panel for display device
KR100686228B1 (en) apparatus and method for photolithography, and manufacturing method for a thin film transistor array panel of a liquid crystal display using the same
US7666697B2 (en) Thin film transistor substrate and method of manufacturing the same
KR20060135995A (en) Thin Film Transistor substrate and method of manufacturing for the same
KR20030039112A (en) Contact portion of semiconductor device and method for manufacturing the same, and thin film transistor array panel for display device including the contact portion and method for manufacturing the same
KR20000056867A (en) Thin film transistor substrate for liquid crystal display and manufacturing method thereof
KR100623982B1 (en) Manufacturing method of a thin film transistor array panel for liquid crystal display
KR20040097517A (en) Thin film transistor array panel
WO2003075356A1 (en) Contact portion of semiconductor device, and method for manufacturing the same, thin film transistor array panel for display device including the contact portion, and method for manufacturing the same
US7843518B2 (en) LCD aperture ratios
JP2004157151A (en) Display device matrix substrate and its manufacturing method
JP2004318076A (en) Method for manufacturing lateral electric field driven liquid crystal display
KR20060059580A (en) Photosensitive material and method for manufacturing thin film transistor substrate by using the material
KR100590755B1 (en) Thin film transistor panels for liquid crystal display and method manufacturing the same
KR20060064810A (en) Method for manufacturing thin film transistor substrate
KR20060059579A (en) Method for manufacturing thin film transistor substrate
KR20080015619A (en) Mask and method for manufacturing thin film transistor array panel using the mask
KR20060128521A (en) Thin film transistor panel for liquid crystal display and method for fabricating the same
KR20060053497A (en) Method for manufacturing thin film transistor substrate
KR20060088617A (en) Thin film transistor substrate and method of manufacturing for the same
KR100670050B1 (en) Thin film transistor panels for liquid crystal display and method manufacturing the same
KR20060073736A (en) Thin film transistor substrate and method of manufacturing for the same
KR20060064812A (en) Method for manufacturing thin film transistor substrate
KR20060078131A (en) Thin film transistor substrate and method of manufacturing for the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination