KR20060058799A - Thin film transistor and methode for manufacturing the same - Google Patents
Thin film transistor and methode for manufacturing the same Download PDFInfo
- Publication number
- KR20060058799A KR20060058799A KR1020040097700A KR20040097700A KR20060058799A KR 20060058799 A KR20060058799 A KR 20060058799A KR 1020040097700 A KR1020040097700 A KR 1020040097700A KR 20040097700 A KR20040097700 A KR 20040097700A KR 20060058799 A KR20060058799 A KR 20060058799A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- metal layer
- manufacturing
- alloy
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 61
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000010410 layer Substances 0.000 claims abstract description 73
- 229910052751 metal Inorganic materials 0.000 claims abstract description 61
- 239000002184 metal Substances 0.000 claims abstract description 61
- 229910001316 Ag alloy Inorganic materials 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000002356 single layer Substances 0.000 claims abstract description 9
- 229910052771 Terbium Inorganic materials 0.000 claims description 10
- 229910052772 Samarium Inorganic materials 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 239000004973 liquid crystal related substance Substances 0.000 claims description 6
- 239000010408 film Substances 0.000 abstract description 27
- 239000000463 material Substances 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 2
- 230000000052 comparative effect Effects 0.000 description 7
- 229910000838 Al alloy Inorganic materials 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 229910052692 Dysprosium Inorganic materials 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 229910016048 MoW Inorganic materials 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 3
- 230000008025 crystallization Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910052761 rare earth metal Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 150000002910 rare earth metals Chemical class 0.000 description 1
- 239000012260 resinous material Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은 박막 트랜지스터 및 그의 제조방법에 관한 것으로, 반도체층, 제 1 금속층 및 제 2 금속층을 포함하는 박막트랜지스터의 제 1 금속층 및/또는 제 2 금속층을 저 저항을 지니는 단일막의 Ag합금으로 금속배선을 형성하면 종래의 다층의 물질로 적층된 소오스/드레인 전극 형성 공정 및 제조 비용을 감소시키며, 저 구동 전압을 지니고 낮은 소비 전력을 지니는 박막 트랜지스터를 제조할 수 있는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor and a method of manufacturing the same, wherein the first metal layer and / or the second metal layer of the thin film transistor including the semiconductor layer, the first metal layer, and the second metal layer are made of a single layer Ag alloy having low resistance. Forming of the present invention reduces the source / drain electrode forming process and manufacturing cost of the conventional multilayered material, and has the effect of manufacturing a thin film transistor having low driving voltage and low power consumption.
박막트랜지스터, Ag합금막, 평판표시장치, 유기전계 발광표시장치 Thin film transistor, Ag alloy film, flat panel display, organic light emitting display
Description
도 1은 본 발명의 실시 예에 따라 Ag합금으로 단일 구조의 금속배선을 형성한 박막트랜지스터의 단면구조도.1 is a cross-sectional structure diagram of a thin film transistor in which a metal structure of a single structure is formed of Ag alloy according to an exemplary embodiment of the present invention.
<도면 주요부분에 대한 부호의 설명><Description of Symbols for Main Parts of Drawing>
110 : 기판 130 : 반도체층110
150 : 게이트절연막 160 : 제 1 금속층150: gate insulating film 160: first metal layer
170 : 층간 절연막 180 : 제 2 금속층170: interlayer insulating film 180: second metal layer
본 발명은 박막트랜지스터 및 이를 사용하는 평판표시장치에 관한 것으로, 보다 구체적으로는 물리적 특성이 향상된 Ag합금막을 박막트랜지스터의 배선에 단일 구조로 사용함으로써, 마스크의 사용을 줄이고, 공정 및 비용을 감소시키며, 저 구동 전압을 지니고 낮은 소비 전력 제품 및 대 면적 제품 생산 시 유리한 박막트랜지스터 및 이를 사용하는 평판표시장치의 제조방법에 관한 것이다.The present invention relates to a thin film transistor and a flat panel display device using the same. More specifically, by using an Ag alloy film having improved physical properties as a single structure in the wiring of the thin film transistor, the use of a mask is reduced, and the process and cost are reduced. The present invention relates to a thin film transistor having a low driving voltage and advantageous for producing low power consumption products and large area products, and a flat panel display device using the same.
통상, 평판표시장치(Flat panel display)는 액정표시장치(Liquid crystal display ; LCD), 플라즈마 디스플레이 패널(Plasma display panel ; PDP), 필드 에미션 디스플레이(Field emission display ; FED), 유기전계 발광표시장치(Organic electro luminescence display ; OLED) 등으로 나누어진다. 이 중 액정표시장치는 경량, 고해상도, 저소비전력 및 친환경적이지만 응답속도의 지연에 따른 잔상문제 및 가격이 비싼 단점이 있고, 플라즈마 디스플레이 패널은 대면적화에는 유리하나 가격 및 소비전력이 크고 효율이 떨어지는 단점이 있다. 그리고, 필드 에미션 디스플레이는 액정표시장치에 비해 응답속도가 빠르고, 대면적화에 유리하며 시야각이 가장 넓은 장점이 있으나 상대적으로 수명이 떨어지고, 구동 전압이 높은 단점이 있다. 이에 비해 유기전계 발광표시장치는 다른 평판표시장치보다 사용온도 범위가 넓고, 충격이나 진동에 강하며, 시야각이 넓고, 응답속도가 빨라 깨끗한 동화상을 제공할 수 있다는 장점을 가지고 있어서 향후 차세대 평판표시장치로 주목받고 있다. 하지만 대형화 및 낮은 수명은 앞으로의 해결과제로 남아있다. In general, a flat panel display includes a liquid crystal display (LCD), a plasma display panel (PDP), a field emission display (FED), and an organic light emitting display device. (Organic electro luminescence display; OLED) and the like. Among them, the liquid crystal display device is light weight, high resolution, low power consumption and eco-friendly, but there are disadvantages of afterimage and expensive price due to the delay of response speed. Plasma display panel is advantageous for large area, but it is expensive and power consumption, and it is inefficient. There is this. In addition, the field emission display has advantages such as a faster response speed, a larger area, and a wider viewing angle than the liquid crystal display device, but a relatively short lifespan and a high driving voltage. Compared to other flat panel displays, organic light emitting display devices have a wider operating temperature range, are more resistant to shock and vibration, a wider viewing angle, and a faster response time. It is attracting attention as. However, larger size and lower lifespan remain challenges.
이와 같은 평판표시장치는 구동방식에 따라 별도의 구동원이 필요한 패시브 매트릭스 타입(Passive matrix type)과 스위칭 소자로 기능하는 박막트랜지스터를 일체로 구비한 액티브 매트릭스 타입(Active matrix type)으로 구분할 수 있다.Such a flat panel display device may be classified into a passive matrix type requiring a separate driving source and an active matrix type having a thin film transistor functioning as a switching element.
여기서 액티브 매트릭스 타입의 스위칭 소자인 박막트랜지스터에 의해서 간접적으로 구동되므로 각 화소에 공급되는 전압은 서로 완전히 독립적이고, 지속적일 수 있어서 고해상도, 고화질 및 대면적화 등의 많은 장점을 가지고 있다.In this case, since the indirect driving of the active matrix type switching element is a thin film transistor, the voltage supplied to each pixel is completely independent of each other and can be continuous, and thus has many advantages such as high resolution, high image quality, and large area.
평판형 디스플레이 장치에 사용되는 박막 트랜지스터는 일반적으로 유리, 석 영 등의 투명 기판에 비정질(amorphous) 실리콘을 증착시키고, 상기 비정질 실리콘을 탈수소 처리한 후, 채널을 형성하기 위한 불순물을 이온주입하고, 상기 비정질 실리콘을 결정화하여 반도체층을 형성한 후, 게이트 절연막 및 게이트 전극을 형성하고, 이온 주입 공정을 진행하여 소오스/드레인 영역을 형성한 후, 층간 절연막 및 소오스/드레인 전극을 형성하여 박막트랜지스터를 완성한다.In general, a thin film transistor used in a flat panel display device deposits amorphous silicon on a transparent substrate such as glass or quartz, dehydrogenates the amorphous silicon, and ion implants impurities to form a channel. The amorphous silicon is crystallized to form a semiconductor layer, a gate insulating film and a gate electrode are formed, an ion implantation process is performed to form a source / drain region, and an interlayer insulating film and a source / drain electrode are formed to form a thin film transistor. Complete
한편, 상기 박막트랜지스터 위에는 액정표시소자 또는 유기 발광 소자 등이 형성될 수 있다. 상기 박막트랜지스터 상부에 형성되어 있는 보호막위에 형성되고, 비어홀을 통해 상기 드레인 전극과 연결되는 제 1 전극을 일반적으로 구비한다.Meanwhile, a liquid crystal display device or an organic light emitting device may be formed on the thin film transistor. A first electrode is generally provided on the passivation layer formed on the thin film transistor and connected to the drain electrode through a via hole.
상기와 같은 평판 표시 장치는 일반적으로 소오드 전극과 데이터 라인(Data Line)을 전기적으로 연결시키고, 드레인 전극과 박막트랜지스터의 전기적인 연결을 통해 구동을 시킨다.In general, such a flat panel display may be electrically connected to a source electrode and a data line, and driven through an electrical connection between a drain electrode and a thin film transistor.
이와 같은 장치 구동에 사용되는 소오스/드레인 전극의 물질로는 MoW , Al 또는 Al합금 그리고 Ti 등이 있고, 이들은 흔히 2층 또는 그 이상의 적층 구조로 사용하는 경우가 일반적이고, 이외에 단일 성분으로 증착하는 방법으로는 대한민국 공개특허 특2003-0077963에 있는 Ag에 Sm, Dy 및 Tb 중 어느 하나를 0.1 내지 0.5원자%, Au 및/또는 Cu를 합계로 0.1 내지 1.0원자%를 포함하는 Ag합금 타겟을 이용한 Ag 합금막을 사용하는 것이다. The materials of the source / drain electrodes used for driving such a device include MoW, Al or Al alloys, and Ti, and these are commonly used in a two-layer or more laminated structure, and in addition, they are deposited as a single component. As a method, using Ag alloy target containing 0.1 to 0.5 atomic% of any one of Sm, Dy and Tb, and 0.1 to 1.0 atomic% in total of Au and / or Cu to Ag in the Republic of Korea Patent Publication No. 2003-0077963 Ag alloy film is used.
상기와 같이 방법에 있어 전자의 경우 단일 막으로 사용할 경우 스탭 커버리지 또는 힐룩 문제로 단선 불량이 발생하거나 반사율 변동에 따른 후속 리소그래피 공정에 영향을 주어 일반적으로 단일 막 구현이 불가능하다. In the above method, when the former is used as a single film, it is impossible to implement a single film because it may cause a disconnection failure due to staff coverage or hilllook problems or affect a subsequent lithography process due to reflectance variation.
따라서 2층 이상의 반복층을 이용해야함으로 공정이 증가하여 양산성이 저하되고, 비저항이 5μΩ-㎝이상으로 높아 박막트랜지스터의 전기효율이 저하되는 단점이 있다. Therefore, it is necessary to use two or more repeating layers, the process is increased, the productivity is lowered, the specific resistance is higher than 5μΩ-㎝ has a disadvantage of lowering the electrical efficiency of the thin film transistor.
또한 대한민국 공개특허 특2003-0077963에 있는 Ag에 Sm, Dy 및 Tb 중 어느 하나를 0.1 내지 0.5원자%, Au 및/또는 Cu를 합계로 0.1 내지 1.0원자%를 포함하는 Ag합금 타겟을 이용한 Ag 합금막의 경우 저 저항 및 고 광학 반사 특성을 유지하면서 밀착성 및 내열성 , 내식성 또는 패터닝성을 겸비할 수 있는 Ag합금막 이기는 하지만 Sm, Dy 및 Tb의 함량이 개별적으로 0.5원자%가 넘어가면 전기 저항이 4μΩ-㎝이상으로 증가하고 상대적으로 반사율이 감소하는 문제와 합금막의 두께가 300㎚를 넘으면 막의 응력이 증가하여 박리되거나 결정입자의 성장으로 인해 막의 표면 요철이 커지고 반사율이 저하되는 동시에 생산성이 저하되는 문제가 있다. In addition, the Ag alloy using an Ag alloy target containing 0.1 to 0.5 atomic percent of any one of Sm, Dy, and Tb, and 0.1 to 1.0 atomic percent in total, Au and / or Cu to Ag in the Republic of Korea Patent Publication No. 2003-0077963 The film is an Ag alloy film that can combine adhesion, heat resistance, corrosion resistance, or patterning while maintaining low resistance and high optical reflection characteristics, but the electrical resistance is 4 μΩ when the content of Sm, Dy, and Tb exceeds 0.5 atomic%. Increasing more than -cm and decreasing the reflectance relatively, and when the thickness of the alloy film exceeds 300nm, the stress of the film increases and the peeling or the growth of crystal grains increases the surface irregularities of the film and the reflectance decreases and the productivity decreases. There is.
또한 250℃이하에서는 상기 특성들을 지닐 수 있으나 그 이상의 온도에 있어 물리적 특성은 확인된바 없다. 따라서 일반적으로 300㎚이상의 막 두께가 필요한 배선이나 250℃이상의 고온에서 구동되는 박막 트랜지스터에 있어 적용하기 어려운 문제점이 있다.In addition, below 250 ° C. may have the above properties, but physical properties have not been confirmed at higher temperatures. Therefore, there is a problem in that it is difficult to apply to a thin film transistor which is generally driven at a high temperature of 250 ° C. or higher or a wiring requiring a thickness of 300 nm or more.
이 외에도, 나머지 플라즈마 디스플레이 패널 및 필드 에미션 디스플레이 등의 평판 표시장치는 Ag 페이스트를 프린팅하여 배선을 형성하는데 프린팅 방법의 경우 Ag전극의 밀착성이 매우 낮고, 구동 시 수지성 함유물의 확산으로 인해 전기 효율이 저하되고, 반면 저항의 증가 및 2㎛이상의 막 두께를 지녀 성능 및 제조 시 많은 문제를 유발한다.In addition, other flat panel displays such as plasma display panels and field emission displays are printed by forming Ag paste to form wiring. In the printing method, the adhesion of the Ag electrodes is very low, and the electrical efficiency is increased due to the diffusion of resinous materials during driving. This decreases, while increasing the resistance and having a film thickness of 2 μm or more causes many problems in performance and manufacturing.
따라서, 본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로서, 박막트랜지스터의 금속 배선을 Ag합금으로 사용함으로써, 단일 구조의 배선 형성으로 인해 배선 공정을 간소화하고, 밀착성, 내열성, 저 저항성, 내화학적 안정성 등이 뛰어난 박막트랜지스터를 제조할 수 있어 저 구동 전압을 지니고 낮은 소비 전력 제품 및 대 면적 제품 생산 시 유리한 박막트랜지스터의 제조방법을 제공하는데 있다.Accordingly, the present invention is to solve the problems of the prior art as described above, by using the metal wiring of the thin film transistor as the Ag alloy, to simplify the wiring process due to the formation of the wiring of a single structure, adhesion, heat resistance, low resistance The present invention provides a method of manufacturing a thin film transistor which can manufacture a thin film transistor having excellent chemical stability, and is advantageous in producing low power consumption products and large area products.
상기와 같은 목적을 달성하기 위해,In order to achieve the above object,
반도체층, 제 1 금속층 및 제 2금속층을 포함하는 박막트랜지스터의 제 1 금속층 및/또는 제 2 금속층을 단일막의 Ag합금으로 형성시킨 것을 특징으로 하는 박막트랜지스터를 제공한다.Provided is a thin film transistor, wherein a first metal layer and / or a second metal layer of a thin film transistor including a semiconductor layer, a first metal layer, and a second metal layer are formed of a single layer of Ag alloy.
상기 제 1 금속층은 게이트 전극이고, 제 2 금속층은 소오스/드레인 전극인 박막트랜지스터를 제공한다.The first metal layer is a gate electrode, and the second metal layer is a thin film transistor.
상기 Ag합금은 0.1 내지 0.3원자%인 Sm과, 0.1 내지 0.5원자%인 Tb와, 0.1 내지 0.4원자%인 Au 및 0.4 내지 1.0원자%인 Cu로 구성되어 있는 것을 특징으로 하는 박막트랜지스터를 제공한다.The Ag alloy provides a thin film transistor comprising Sm of 0.1 to 0.3 atomic%, Tb of 0.1 to 0.5 atomic%, Au of 0.1 to 0.4 atomic% and Cu of 0.4 to 1.0 atomic%. .
상기 제 2 금속층의 두께는 50㎚ 내지 700㎚인 박막트랜지스터.The thickness of the second metal layer is a thin film transistor of 50nm to 700nm.
상기 제 2 금속층의 비 저항은 1.6 내지 4.0μΩ-㎝인 박막트랜지스터를 제공한다.The specific resistance of the second metal layer provides a thin film transistor of 1.6 to 4.0μΩ-cm.
또한, 상기 목적을 달성하기 위한 제조방법은, In addition, the manufacturing method for achieving the above object,
반도체층, 제 1 금속층 및 제 2금속층을 포함하는 박막트랜지스터의 제 1 금속층 및/또는 제 2 금속층을 단일막의 Ag합금으로 형성시킨 것을 특징으로 하는 박막트랜지스터의 제조방법을 제공한다.Provided is a method for manufacturing a thin film transistor, wherein the first metal layer and / or the second metal layer of the thin film transistor including the semiconductor layer, the first metal layer, and the second metal layer are formed of a single layer Ag alloy.
상기 제 1 금속층은 게이트 전극이고, 제 2 금속층은 소오스/드레인 전극인 박막트랜지스터의 제조방법을 제공한다.The first metal layer is a gate electrode, and the second metal layer is a source / drain electrode.
상기 Ag합금은 0.1 내지 0.3원자%인 Sm과, 0.1 내지 0.5원자%인 Tb와, 0.1 내지 0.4원자%인 Au 및 0.4 내지 1.0원자%인 Cu로 구성되어 있는 것을 특징으로 하는 박막트랜지스터의 제조방법을 제공한다.The Ag alloy is 0.1 to 0.3 atomic% Sm, 0.1 to 0.5 atomic% Tb, 0.1 to 0.4 atomic% Au and 0.4 to 1.0 atomic% Cu manufacturing method of a thin film transistor, characterized in that To provide.
상기 제 2 금속층의 두께는 50㎚ 내지 700㎚인 박막트랜지스터의 제조방법.The thickness of the second metal layer is a method of manufacturing a thin film transistor of 50nm to 700nm.
상기 제 2 금속층의 비 저항은 1.6 내지 4.0μΩ-㎝인 박막트랜지스터의 제조방법을 제공한다.The specific resistance of the second metal layer provides a method of manufacturing a thin film transistor of 1.6 to 4.0μΩ-cm.
이하, 본 발명을 첨부한 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, the present invention will be described in detail.
도 1은 본 발명의 실시 예에 따라 Ag합금으로 단일 구조의 금속배선을 형성한 박막트랜지스터의 단면구조도이다.1 is a cross-sectional structure diagram of a thin film transistor in which a single metal structure is formed of Ag alloy according to an exemplary embodiment of the present invention.
도 1을 참조하면, 본 발명에 따른 박막트랜지스터는 다음과 같은 방법으로 형성된다. Referring to Figure 1, the thin film transistor according to the present invention is formed by the following method.
먼저, 유리, 석영, 플라스틱 및 금속으로 이루어진 기판(110)과 기판 상부에 버퍼층을 포함하거나, 포함하지 않고, 그 상부에 소정 두께의 비정질 실리콘층을 증착하고, 상기 비정질 실리콘층을 ELA(Excimer Laser Annealing), SLS(Sequential Lateral Solidification), MIC(Metal Induced Crystallization) 또는 MILC(Metal Induced Lateral Crystallization)법을 사용하여 결정화하고, 패터닝하여 단위 반도체층(130)을 형성한다. 상기 반도체층의 영역은 후속공정으로 형성되는 소오스/드레인 영역까지 포함한다. First, an amorphous silicon layer having a predetermined thickness is deposited on or without a
그 다음, 전체표면 상부에 소정 두께의 게이트 절연막(150)을 형성한다. 상기 게이트 절연막은 실리콘산화물, 실리콘 질화물 또는 그 적층 구조로 형성될 수 있다. Next, a
상기 게이트 절연막 상부에 제 1 금속층(160)을 형성한다. 이때, 상기 제 1 금속층은 게이트 전극일 수 있으며, 알루미늄(Al) 또는 알루미늄-네오디뮴(Al-Nd)과 같은 알루미늄 합금의 단일층이나, 크롬(Cr) 또는 몰리브덴(Mo) 합금 위에 알루미늄 합금이 적층된 다중 층 또는 단일층으로 이루어진 Ag합금으로 형성될 수 있다. 이어서, 상기 제 1 금속층에 소오스/드레인 영역을 형성한다. The
다음, 전체표면 상부에 소정 두께의 층간 절연막(170)을 형성한다. 일반적으로 상기 층간 절연막은 실리콘 질화막이 사용된다. Next, an
그 다음, 상기 층간 절연막 및 게이트 절연막을 식각하여 상기 소오스/드레인 영역을 노출시키는 콘택홀(도시 안함)을 형성한다. 상기 콘택홀을 포함한 전체표면 상부에 전극물질을 형성하고, 포토리소그래피 공정으로 상기 전극물질을 식각하여 상기 소오스/드레인 영역에 접속되는 제 2 금속층(180)을 형성한다. 이 때, 상기 제 2 금속층은 소오스/드레인전극일 수 있으며 전극물질로는 Ag합금이 사용되며, 상기 제 2 금속층은 단층으로 이루어진 단층 구조가 사용되어 형성된다. Next, the interlayer insulating film and the gate insulating film are etched to form contact holes (not shown) exposing the source / drain regions. An electrode material is formed on the entire surface including the contact hole, and the electrode material is etched by a photolithography process to form a
이와 같은, 상기 박막트랜지스터의 제조에 있어 제 1 금속층 및/또는 제 2 금속층은 0.1 내지 0.3원자%인 Sm과, 0.1 내지 0.5원자%인 Tb와, 0.1 내지 0.4원자%인 Au 및 0.4 내지 1.0원자%인 Cu로 구성되어 있는 Ag합금을 사용하며, 이 때 Ag합금은 진공증착 또는 스퍼터링법에 의해 형성된다. 그리고, 이와 같은 제 2 금속층의 두께는 50㎚ 내지 700㎚사이에서 형성되고, 상기와 같은 두께를 지닐 때 제 2 금속층의 비 저항은 1.6 내지 4.0μΩ-㎝사이의 값을 지닌다.In the production of the thin film transistor as described above, the first metal layer and / or the second metal layer includes Sm of 0.1 to 0.3 atomic%, Tb of 0.1 to 0.5 atomic%, Au of 0.1 to 0.4 atomic%, and 0.4 to 1.0 atom An Ag alloy composed of% Cu is used, wherein the Ag alloy is formed by vacuum deposition or sputtering. In addition, the thickness of the second metal layer is formed between 50 nm and 700 nm, and when the thickness is as described above, the specific resistance of the second metal layer has a value between 1.6 and 4.0 µΩ-cm.
상기된 내용은 반도체층 상부에 게이트 전극이 형성되는 탑게이트형(Top gate type) 박막트랜지스터에 관하여 설명하였으나, 이는 설명의 편의를 위함 일뿐 이에 한정되는 것이 아니고, 게이트 전극이 하부에 형성되며, 반도체층이 게이트 전극 상부에 형성되는 보텀게이트형(Bottom gate type) 박막트랜지스터에도 적용된다.The above description has been made with respect to the top gate type thin film transistor in which the gate electrode is formed on the semiconductor layer, but this is only for convenience of description and the present invention is not limited thereto. The same applies to a bottom gate type thin film transistor in which a layer is formed on the gate electrode.
상기와 같이 형성되는 박막트랜지스터는 액정표시장치 또는 유기전계 발광표시장치와 같이 박막트랜지스터를 포함하는 장치에서 사용될 수 있다. The thin film transistor formed as described above may be used in a device including a thin film transistor, such as a liquid crystal display device or an organic light emitting display device.
이하 본 발명의 바람직한 실시예를 제시한다. 다만, 하기하는 실시예는 본 발명을 이해하기 위하여 제시되는 것일 뿐, 본 발명이 하기하는 실시예로 한정되는 것은 아니다.Hereinafter, a preferred embodiment of the present invention. However, the following examples are only presented to understand the present invention, and the present invention is not limited to the following examples.
실시예 1Example 1
상기 방법을 통해 Ag합금막을 유기 전계 발광표시장치에 사용되는 박막트랜지스터의 소오스/드레인 전극으로 5000Å적층 하였다. 이외의 구성은 통상의 박막트랜지스터와 동일하게 형성하였다. By the above method, the Ag alloy film was laminated 5000 nm by the source / drain electrodes of the thin film transistor used in the organic light emitting display device. The other configuration was formed in the same manner as a general thin film transistor.
비교예 1, 2, 및 3Comparative Examples 1, 2, and 3
비교예 1은 실시예에서 소오스/드레인 전극을 500Å의 두께를 지니는 MoW과, 4000Å을 지니는 AlNd 및 500Å의 두께를 지니는 MoW으로 적층하고, 이외의 구성은 통상의 박막트랜지스터와 동일하게 형성하였다. In Comparative Example 1, the source / drain electrodes were laminated with MoW having a thickness of 500 mV, AlNd having a thickness of 4000 mV, and MoW having a thickness of 500 mV, and other configurations were formed in the same manner as in the conventional thin film transistor.
비교예 2는 실시예에서 소오스/드레인 전극을 700Å의 두께를 지니는 Ti와, 3800Å을 지니는 Al 및 1000Å의 두께를 지니는 MoW으로 적층하고, 이외의 구성은 통상의 박막트랜지스터와 동일하게 형성하였다. In Comparative Example 2, the source / drain electrodes were stacked with Ti having a thickness of 700 GPa, Al having a thickness of 3800 GPa, and MoW having a thickness of 1000 GPa, and other configurations were formed in the same manner as in the conventional thin film transistor.
비교예 3은 실시예에서 소오스/드레인 전극을 1500Å의 두께를 지니는 Ti와, 3000Å을 지니는 Al 및 1000Å의 두께를 지니는 MoW으로 적층하고, 이외의 구성은 통상의 박막트랜지스터와 동일하게 형성하였다.In Comparative Example 3, the source / drain electrodes were stacked with Ti having a thickness of 1500 mV, Al having a thickness of 3000 mV, and MoW having a thickness of 1000 mV, and other configurations were formed in the same manner as in the conventional thin film transistor.
실시예 1, 비교예 1 내지 3에 따른 비 저항 특성 비교 결과를 하기 표 1에서 나타낸다.The comparative results of the resistivity characteristics according to Example 1 and Comparative Examples 1 to 3 are shown in Table 1 below.
표 1에서 명백하듯이, 본 발명에 의한 Ag 합금을 유기 전계 발광표시장치의 500㎚의 두께를 지니는 단일 구조를 지니는 소오스/드레인 전극으로 형성했을 때, 상기 표 1에서 나타나듯이, 비 저항이 3.0μΩ-㎝으로 종래의 MoW 또는 Ti와 Al 또는 Al 합금을 이용한 비교예 1, 2, 및 3의 다층 구조의 비 저항이 6.75μΩ-㎝ 내지 11.72μΩ-㎝인 것에 비해 훨씬 낮아짐을 확인할 수 있었다. 이와 같이, 본 발명에 따라 상기 물질을 단일 막으로 배선을 형성할 경우 종래의 MoW 또는 Ti와 Al 또는 Al합금을 이용한 다층 구조에 비해 비 저항을 100%이상 획기적으로 낮아진다는 것을 확인할 수 있었다. As apparent from Table 1, when the Ag alloy according to the present invention is formed of a source / drain electrode having a single structure having a thickness of 500 nm of an organic light emitting display device, as shown in Table 1, the specific resistance is 3.0. It was confirmed that the specific resistance of the multilayer structures of Comparative Examples 1, 2, and 3 using MoW or Ti and Al or Al alloys in the prior art was much lower than that of 6.75 μΩ-cm to 11.72 μΩ-cm. As such, when the wire was formed of a single film according to the present invention, it was confirmed that the specific resistance was significantly lowered by 100% or more, compared with the conventional multilayer structure using MoW or Ti and Al or Al alloy.
이와 같은 결과는, Ag에 유사한 원자반경을 지니고, 친 산소적인 성질로 인해 전자의 환원이 용이하며, 자유전자의 활동도가 뛰어난 Sm과 Tb 등의 두 가지 희토류 원소와 고용성이 뛰어나고, Ag원자의 확산을 방지하는 특성이 좋은 Au 및 Cu 등의 원소 등이 함유된 Ag합금막을 형성함으로써, 소오스/드레인 전극의 저 저항, 고 반사율, 고 내식성, 고 내열성 및 밀착성 또는 패터닝성의 향상을 부여했기 때문이다.These results are similar to those of Ag, and are easy to reduce electrons due to their proximal oxygen properties, and are excellent in solid solubility and two rare earth elements such as Sm and Tb with excellent free electron activity. This is because the Ag alloy film containing elements such as Au and Cu, which have good anti-diffusion properties, is formed to provide low resistance, high reflectance, high corrosion resistance, high heat resistance and adhesion or patterning property of the source / drain electrodes. .
그리고, 두 가지 희토류 금속의 첨가로 인해 종래의 Ag에 Sm, Dy 및 Tb 중 어느 하나를 포함하는 Ag합금 타겟을 이용한 Ag 합금막의 경우보다 450℃의 고온에서 사용이 가능해지고, 300㎚이상의 막 두께에 따른 비 저항의 상승을 방지할 수 있어 50㎚ 내지 700㎚의 막 두께에도 사용이 가능하게 되었다.The addition of two rare earth metals makes it possible to use the Ag alloy film using Ag alloy target containing any one of Sm, Dy and Tb in the conventional Ag at a high temperature of 450 ° C., and has a film thickness of 300 nm or more. It is possible to prevent the increase in the specific resistance caused by this, and it is possible to use the film thickness of 50 nm to 700 nm.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내 에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.The present invention has been described with reference to the preferred embodiment as described above, but is not limited to the above-described embodiment and various by those skilled in the art to which the present invention pertains without departing from the spirit of the present invention. Changes and corrections will be possible.
따라서, 본 발명은 박막트랜지스터의 제 1 금속층 및/또는 제 2 금속층을 저 저항을 지니는 Ag합금으로 단일 구조의 금속배선을 형성하면 종래의 다층의 물질로 적층된 소오스/드레인 전극 형성 공정을 감소시키고, 이에 따른 제조 비용을 감소시키며, 저 구동 전압을 지니고 낮은 소비 전력을 지니는 박막 트랜지스터를 제공할 수 있다.Accordingly, the present invention reduces the process of forming a source / drain electrode stacked with a conventional multilayered material by forming a single structure of a metal structure with Ag alloy having low resistance in the first metal layer and / or the second metal layer of the thin film transistor. Therefore, the manufacturing cost can be reduced, and a thin film transistor having low driving voltage and low power consumption can be provided.
Claims (16)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040097700A KR100752371B1 (en) | 2004-11-25 | 2004-11-25 | Thin Film Transistor and methode for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040097700A KR100752371B1 (en) | 2004-11-25 | 2004-11-25 | Thin Film Transistor and methode for manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060058799A true KR20060058799A (en) | 2006-06-01 |
| KR100752371B1 KR100752371B1 (en) | 2007-08-27 |
Family
ID=37156176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040097700A KR100752371B1 (en) | 2004-11-25 | 2004-11-25 | Thin Film Transistor and methode for manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100752371B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8461591B2 (en) | 2009-11-24 | 2013-06-11 | Samsung Display Co., Ltd. | Organic light emitting display apparatus and method of manufacturing the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980023377A (en) * | 1996-09-30 | 1998-07-06 | 엄길용 | Method of manufacturing thin film transistor of thin film transistor liquid crystal display |
-
2004
- 2004-11-25 KR KR1020040097700A patent/KR100752371B1/en active IP Right Grant
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8461591B2 (en) | 2009-11-24 | 2013-06-11 | Samsung Display Co., Ltd. | Organic light emitting display apparatus and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100752371B1 (en) | 2007-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI437697B (en) | Wiring structure and a display device having a wiring structure | |
| JP5642142B2 (en) | Thin film transistor, thin film transistor array substrate, and manufacturing method thereof | |
| KR101671038B1 (en) | Thin film transistor array device and method for manufacturing thin film transistor array device | |
| KR101338021B1 (en) | Thin film transistor, organic light emitting device including thin film transistor, and manufacturing method thereof | |
| US20060011914A1 (en) | Novel conductive elements for thin film transistors used in a flat panel display | |
| KR101685716B1 (en) | Thin film transistor array device and method for manufacturing thin film transistor array device | |
| KR20080114281A (en) | Thin film transistor, fabricating method for the same, organic lighting emitting diode display device comprising the same, and fabricating method for the same | |
| US8963134B2 (en) | Display panel and method for manufacturing the same | |
| US7994706B2 (en) | Organic light emitting diode display device and method of fabricating the same | |
| US20160336386A1 (en) | Thin-film transistor substrate and method of manufacturing the thin-film transistor substrate | |
| KR101133764B1 (en) | Thin film transistor, thin film transistor array panel, and manufacturing method thereof | |
| US7078733B2 (en) | Aluminum alloyed layered structure for an optical device | |
| US10365520B2 (en) | Wiring structure for display device | |
| TW200921590A (en) | Display unit and method of manufacturing the same | |
| KR100807557B1 (en) | Organic light emitting diode display device and manufacturing of thereof | |
| KR101293565B1 (en) | Organic light emitting diode display and method for manufacturing the same | |
| WO2019003417A1 (en) | Flexible display device and production method therefor | |
| US8426863B2 (en) | Thin film transistor; method of manufacturing same; and organic light emitting device including the thin film transistor | |
| US9231038B2 (en) | Thin film transistor array and EL display employing thereof | |
| US20140051218A1 (en) | Thin film semiconductor device comprising a polycrystalline semiconductor layer formed on an insulation layer having different thickness | |
| KR20060058799A (en) | Thin film transistor and methode for manufacturing the same | |
| KR100685424B1 (en) | Organic electro luminescence display and methode for manufacturing the same | |
| KR100712211B1 (en) | Tft and oled using the same | |
| WO2011138818A1 (en) | Thin film transistor device, thin film transistor array device, organic el display device, and method for manufacturing thin film transistor device | |
| JP4749994B2 (en) | Thin film transistor and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120730 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130731 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20160801 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180802 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20190801 Year of fee payment: 13 |