KR20060058575A - Method of forming field oxide layer in semiconductor device - Google Patents

Method of forming field oxide layer in semiconductor device Download PDF

Info

Publication number
KR20060058575A
KR20060058575A KR1020040097661A KR20040097661A KR20060058575A KR 20060058575 A KR20060058575 A KR 20060058575A KR 1020040097661 A KR1020040097661 A KR 1020040097661A KR 20040097661 A KR20040097661 A KR 20040097661A KR 20060058575 A KR20060058575 A KR 20060058575A
Authority
KR
South Korea
Prior art keywords
gas
hdp oxide
forming
pulse
oxide film
Prior art date
Application number
KR1020040097661A
Other languages
Korean (ko)
Inventor
유춘근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040097661A priority Critical patent/KR20060058575A/en
Publication of KR20060058575A publication Critical patent/KR20060058575A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로, 본 발명의 사상은 반도체 기판에 트렌치를 형성하는 단계, 상기 형성된 트렌치에 제1 HDP 산화막을 형성하는 단계, 상기 제1 HDP 산화막이 형성된 결과물 전면에 NF3가 포함된 혼합가스가 구비된 펄스 제1 에치백 공정 및 O2가 포함된 혼합가스가 구비된 펄스 제2 에치백 공정을 순차적으로 수행하는 단계 및 상기 펄스 제1 및 제2 에치백 공정이 완료된 결과물 전면에 제2 HDP 산화막을 형성하는 단계를 포함한다.
The present invention relates to a method of forming a device isolation film of a semiconductor device, the idea of the present invention is to form a trench in a semiconductor substrate, forming a first HDP oxide film in the formed trench, the entire surface of the resultant formed first HDP oxide film Sequentially performing a pulse first etch back process having a mixed gas including NF 3 and a pulse second etch back process having a mixed gas including O 2 therein and the pulse first and second etch backs. And forming a second HDP oxide film on the entire surface of the finished product.

트렌치, 에치백 공정Trench, etch back process

Description

반도체 소자의 소자분리막 형성방법{Method of forming field oxide layer in semiconductor device} Method for forming a device isolation layer of a semiconductor device {Method of forming field oxide layer in semiconductor device}             

도 1 내지 도 3은 본 발명에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 단면도들이고, 1 to 3 are cross-sectional views illustrating a method of forming an isolation layer in a semiconductor device according to the present invention.

도 4는 본 발명에 따라 형성된 소자분리막의 최종 프로파일이 도시된 사진이다.
4 is a photograph showing the final profile of the device isolation film formed in accordance with the present invention.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

20: 반도체 기판 22: 패드 질화막20: semiconductor substrate 22: pad nitride film

24: 패드 산화막 26: 측벽 산화막24: pad oxide film 26: sidewall oxide film

28a: 제1 HDP 산화막 28b: 제2 HDP 산화막
28a: first HDP oxide film 28b: second HDP oxide film

본 발명은 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 반도체 소자의 소자분리막 형성방법에 관한 것이다. The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method of forming a device isolation film of a semiconductor device.

최근 반도체 소자의 고집적화, 고밀도화에 따라 소자분리막의 갭필 특성이 향상될 수 있도록 하는 기술들이 중요시되고 있다. Recently, technologies for improving the gapfill characteristics of device isolation layers have become important due to high integration and high density of semiconductor devices.

일반적으로 반도체 소자의 소자분리막 형성방법에 있어서, 형성된 트렌치내부에 제1 절연막을 형성한 후 에치백 공정을 수행하고 제2 절연막을 형성하여 트렌치 내부를 갭필하게 된다. In general, in the method of forming a device isolation film of a semiconductor device, a first insulating film is formed in the formed trench, followed by an etch back process, and a second insulating film to form a gap fill in the trench.

그러나 상기 에치백 공정시 F이온이 포함된 공정 가스를 통해 에치백 공정을 수행하면, 상기 제1 HDP 산화막 상에는 FSG막이 형성되는 데, 이 막은 후속의 열공정 등을 거치면서 F이온이 소자 분리막 및 소자 간의 계면으로 확산되어, 소자의 특성 열화를 야기시키는 문제점이 있다.
However, when the etch back process is performed through a process gas containing F ions during the etch back process, an FSG film is formed on the first HDP oxide film. Diffusion to the interface between the devices, there is a problem causing the deterioration of the characteristics of the device.

상술한 문제점을 해결하기 위한 본 발명의 목적은 소자 분리막 형성 공정시 F이온이 소자 분리막 및 소자 간의 계면으로 확산되어, 소자의 특성 열화를 야기시키는 문제점을 해결하도록 하는 반도체 소자의 소자 분리막 형성방법을 제공함에 있다.
An object of the present invention for solving the above problems is to develop a method of forming a device isolation layer of a semiconductor device to solve the problem that the F ions are diffused to the interface between the device isolation layer and the device in the device isolation film forming process, causing the deterioration of characteristics In providing.

상술한 목적을 달성하기 위한 본 발명의 사상은 반도체 기판에 트렌치를 형성하는 단계, 상기 형성된 트렌치에 제1 HDP 산화막을 형성하는 단계, 상기 제1 HDP 산화막이 형성된 결과물 전면에 NF3가 포함된 혼합가스가 구비된 펄스 제1 에치백 공정 및 O2가 포함된 혼합가스가 구비된 펄스 제2 에치백 공정을 순차적으로 수행하는 단계 및 상기 펄스 제1 및 제2 에치백 공정이 완료된 결과물 전면에 제2 HDP 산화막을 형성하는 단계를 포함한다. The idea of the present invention for achieving the above object is a step of forming a trench in a semiconductor substrate, forming a first HDP oxide film in the formed trench, a mixture containing NF 3 on the entire surface of the resultant formed first HDP oxide film Sequentially performing a pulse first etchback process with a gas and a pulse second etchback process with a mixed gas including O 2 and a front surface of the resultant of the pulse first and second etchback processes. Forming an HDP oxide film.

NF3가 포함된 혼합 가스가 구비된 펄스 제1 에치백 공정은 상기 NF3와 He 가스의 혼합 가스를 통해 수행되고, 50~ 200sccm 정도의 NF3가스, 200~ 500sccm 정도의 He가스, 500~ 1000W 정도의 HF파워, 3000~ 4000W 정도의 LF파워를 가지는 공정조건에서 수행되는 것이 바람직하다. Pulse first etchback process with a mixed gas containing NF 3 is the NF 3 and It is performed through a mixed gas of He gas, and is performed under process conditions having NF 3 gas of about 50 to 200 sccm, He gas of about 200 to 500 sccm, HF power of about 500 to 1000 W, and LF power of about 3000 to 4000 W. desirable.

O2 가스가 포함된 혼합 가스가 구비된 펄스 제2 에치백 공정은 O2 가스 및 He 가스의 혼합 가스를 통해 수행되고, 100~ 1000sccm 정도의 O2가스, 100~ 1000sccm 정도의 He 가스, 500~ 2000W 정도의 HF 파워, 1000~ 8000W 정도의 LF 파워를 가지는 공정조건에서 수행되는 것이 바람직하다. Pulse second etchback process with a mixed gas containing O 2 gas is performed through a mixed gas of O 2 gas and He gas, O 2 gas of about 100 ~ 1000sccm, He gas of about 100 ~ 1000sccm, 500 It is preferable to carry out at process conditions having a HF power of about ~ 2000W, LF power of about 1000 ~ 8000W.

상기 트렌치 형성 후 상기 트렌치의 측벽에 산화공정을 통해 측벽산화막을 형성하는 단계가 더 포함되도록 하는 것이 바람직하고, 상기 제1 HDP 산화막은 10~ 100sccm 정도의 SiH4가스, 10~ 100sccm 정도의 O2가스, 100~ 1000sccm 정도의 He 가스, 50~ 1000sccm 정도의 H2가스, 1000~ 10000W 정도의 LF 파워 및 500~ 5000W 정도의 HF 파워를 가지는 공정조건에서 형성되는 것이 바람직하다. After forming the trench, it is preferable to further include forming a sidewall oxide film through an oxidation process on the sidewall of the trench, wherein the first HDP oxide film is SiH 4 gas of about 10 to 100 sccm, O 2 of about 10 to 100 sccm It is preferably formed under process conditions having a gas, a He gas of about 100 to 1000 sccm, a H 2 gas of about 50 to 1000 sccm, an LF power of about 1000 to 10000 W, and an HF power of about 500 to 5000 W.

상기 제2 HDP 산화막은 상기 제1 HDP 산화막의 공정조건과 동일한 공정조건 에서 형성되는 것이 바람직하다. The second HDP oxide film is preferably formed under the same process conditions as those of the first HDP oxide film.

상기 제2 HDP 산화막의 형성 후 상기 반도체 기판이 노출될 때까지 평탄화 공정을 수행하여 상기 트렌치 내부에만 상기 제1 HDP 산화막 및 제2 HDP 산화막이 매립되도록 하여 소자분리막의 형성을 완료하는 단계를 더 포함하는 것이 바람직하다.
Performing a planarization process until the semiconductor substrate is exposed after the formation of the second HDP oxide layer so that the first HDP oxide layer and the second HDP oxide layer are embedded only in the trench, thereby completing forming the device isolation layer. It is desirable to.

이하, 첨부 도면을 참조하여 본 발명의 실시 예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있지만 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해 제공되어지는 것이다. 또한 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다 또는 접촉하고 있다라고 기재되는 경우에, 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 막이 개재되어질 수도 있다.
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, but the scope of the present invention should not be construed as being limited by the embodiments described below. Embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. In addition, when a film is described as being on or in contact with another film or semiconductor substrate, the film may be in direct contact with the other film or semiconductor substrate, or a third film is interposed therebetween. It may be done.

도 1 내지 도 3은 본 발명에 따른 반도체 소자의 소자 분리막 형성방법을 설명하기 위한 단면도들이고, 도 4는 본 발명에 따라 형성된 반도체 소자의 소자 분리막의 최종 프로파일이 도시된 사진이다. 도 5는 본 발명의 제1 펄스 에치백공정과 제2 펄스 에치백공정시 가스 주입에 대한 타이밍을 설명하기 위한 타이밍도이다.  1 to 3 are cross-sectional views illustrating a method of forming a device isolation film of a semiconductor device according to the present invention, and FIG. 4 is a photograph showing a final profile of a device isolation film of a semiconductor device formed according to the present invention. FIG. 5 is a timing diagram for explaining timing of gas injection in a first pulse etch back process and a second pulse etch back process.                     

도 1을 참조하면, 반도체 기판(20) 상에 패드 질화막(22) 및 패드 산화막(24)을 순차적으로 형성한다. 상기 패드 산화막(24)의 소정 영역 상에 소자분리 영역을 정의하는 포토레지스트 패턴(미도시)을 형성하고, 상기 포토레지스트 패턴(미도시)을 식각 마스크로 상기 패드 산화막(24), 패드 질화막(22) 및 반도체 기판(20)의 소정 깊이에 식각공정을 수행하여, 트렌치(T)를 정의한다. Referring to FIG. 1, a pad nitride film 22 and a pad oxide film 24 are sequentially formed on a semiconductor substrate 20. A photoresist pattern (not shown) defining an isolation region is formed on a predetermined region of the pad oxide layer 24, and the pad oxide layer 24 and the pad nitride layer (not shown) are formed using the photoresist pattern (not shown) as an etching mask. 22) and the trench T is defined by performing an etching process at a predetermined depth of the semiconductor substrate 20.

도 2를 참조하면, 상기 형성된 트렌치(T)의 측벽에 산화공정을 수행하여 측벽 산화막(26)을 형성하고, 상기 측벽 산화막(26)이 구비된 결과물 전면에 제1 HDP(high density plasma)산화막(28a)을 형성한다. Referring to FIG. 2, a sidewall oxide layer 26 is formed by performing an oxidation process on the sidewalls of the formed trench T, and a first high density plasma (HDP) oxide layer is formed on the entire surface of the resultant having the sidewall oxide layer 26. (28a) is formed.

상기 제1 HDP 산화막(28a)이 형성된 후 1~ 3초 정도 단시간 동안에 진행되는 펄스(pulse) 제1 에치백 공정이 수행되고, 1~ 3초 정도 단시간 동안에 진행되는 펄스(pulse) 제2 에치백 공정이 이어서 수행된다. After the first HDP oxide layer 28a is formed, a pulse first etch back process is performed for a short time for about 1 to 3 seconds, and a pulse second etch back for 1 to 3 seconds is performed. The process is then carried out.

상기 펄스 제1 에치백 공정은 NF3 가스 및 He 가스의 혼합 가스를 통해 수행되는 데, 상기 펄스 제1 에치백 공정은 50~ 200sccm 정도의 NF3가스, 200~ 500sccm 정도의 He 가스, 500~ 1000W 정도의 HF 파워, 3000~ 4000W 정도의 LF 파워를 가지는 공정조건에서 수행된다. The pulse first etch back process is performed through a mixed gas of NF 3 gas and He gas, wherein the pulse first etch back process is NF 3 gas of about 50 to 200 sccm, He gas of about 200 to 500 sccm, 500 ~ It is performed under process conditions with HF power of about 1000W and LF power of 3000 ~ 4000W.

상기 펄스 제2 에치백 공정은 O2 가스 및 He 가스의 혼합 가스를 통해 수행되는 데, 상기 펄스 제2 에치백 공정은 100~ 1000sccm 정도의 O2가스, 100~ 1000sccm 정도의 He 가스, 500~ 2000W 정도의 HF 파워, 1000~ 8000W 정도의 LF 파워를 가지는 공정조건에서 수행된다. The pulse second etchback process is performed through a mixed gas of O 2 gas and He gas, wherein the pulse second etchback process is O 2 gas of about 100 to 1000 sccm, He gas of about 100 to 1000 sccm, and 500 to It is performed under process conditions with HF power of 2000W and LF power of 1000 ~ 8000W.

상기 제1 HDP 산화막이 형성된 결과물 상에 NF3 가스 및 He 가스의 혼합 가스가 사용되는 펄스 제1 에치백 공정을 수행하면, 상기 제1 HDP 산화막 상부의 소정영역들에는 FSG막과 같은 플로오린 계열막이 형성되는 데, 상기 O2 가스 및 He 가스의 혼합 가스가 사용되는 펄스 제2 에치백 공정이 수행되면, 상기 제1 HDP 산화막 상부에 형성된 FSG막과 같은 플로오린 계열막은 제거된다. When a pulse first etch back process using a mixed gas of NF 3 gas and He gas is used on the resultant product on which the first HDP oxide film is formed, a fluorine-based series, such as an FSG film, is formed in predetermined regions on the first HDP oxide film. When the film is formed and the pulse second etch back process using the mixed gas of the O 2 gas and the He gas is performed, a fluorine-based film such as an FSG film formed on the first HDP oxide film is removed.

즉, 도 5에 도시된 바와 같이, 상기 제1 펄스 에치백공정과 제2 펄스 에치백공정이 수행될 때의 NF3 가스와 O2 가스의 공급/정지시점을 타이밍도로 살펴보면, 상기 NF3 가스(A)가 공급되어 상기 펄스 제1 에치백 공정이 진행되고 NF3 가스의 공급이 정지된 후, 상기 O2 가스(B)가 공급되어 상기 펄스 제2 에치백 공정이 진행되고, O2 가스의 공급이 정지되게 된다(T1). 상기 NF3 가스(A)의 공급/정지, O2 가스의 공급/정지가 수행되는 과정인 T1와 동일한 T2, T3 및 T4이 반복적으로 수행되어, 플로오린 계열막의 형성및 제거가 진행될 수도 있다. 이때, NF3 가스(A)의 공급/정지, O2 가스의 공급/정지가 수행되는 과정동안 상기 He 가스는 계속적으로 공급되고 있다. That is, as illustrated in FIG. 5, when the NF 3 gas and the O 2 gas are supplied / stopped when the first pulse etch back process and the second pulse etch back process are performed, the timing diagram shows the timing of the NF 3 gas. After (A) is supplied to perform the pulse first etchback process and the supply of the NF 3 gas is stopped, the O 2 gas (B) is supplied to perform the pulse second etchback process and the O 2 gas The supply of is stopped (T1). The same T2, T3, and T4 as T1, in which the supply / stop of the NF 3 gas (A) and the supply / stop of the O 2 gas are performed, may be repeatedly performed to form and remove a fluorine-based film. At this time, the He gas is continuously supplied during the process of supplying / stopping the NF 3 gas A and supplying / stopping the O 2 gas.

상기 펄스 제1 에치백 공정은 1~ 3초 정도의 수초 동안 공정이 진행되므로, 얇은 두께의 FSG막과 같은 플로오린 계열막이 형성되는 데, 이 얇은 두께의 막은 상기 1~ 3초 동안 진행되는 펄스 제2 에치백 공정을 통해서 제거될 수 있는 두께이므로, FSG막과 같은 플로오린 계열막은 모두 제거될 수 있어, F이온의 확산으로 인 한 도핑의 문제를 해결할 수 있다. Since the pulse first etchback process is performed for a few seconds of about 1 to 3 seconds, a fluorine-based film such as a thin FSG film is formed, and the thin film is a pulse that proceeds for 1 to 3 seconds. Since the thickness can be removed through the second etch back process, all fluorine-based films such as the FSG film can be removed, thereby solving the doping problem due to diffusion of F ions.

차세대 나노 반도체 소자에서 소자를 분리시키는 소자분리막 형성시 증착-에치백-증착공정을 통해 소자 분리막 내부의 갭필이 가능한데, 이때 제기되는 F이온의 확산으로 인한 도핑의 문제를 장비의 추가없이 기존 장비를 사용하여 해결가능하다. 특히, 소자 동작을 위해 고전압이 적용되는 플래쉬 소자의 경우 F이온의 확산으로 인한 도핑의 문제가 심각한 소자특성 열화를 야기시킬 수 있으므로, 본 발명을 이용하여, F이온의 확산으로 인한 도핑의 문제를 해결하면, 차기 플래쉬 소자의 소자 신뢰성 향상에 큰 도움이 된다. When forming a device isolation film that separates devices from next-generation nano semiconductor devices, gap fill inside the device isolation film is possible through the deposition-etchback-deposition process. It can be solved using In particular, in the case of a flash device to which a high voltage is applied for device operation, a problem of doping due to diffusion of F ions may cause serious deterioration of device characteristics. In this case, it is very helpful to improve the device reliability of the next flash device.

도 3 및 도 4를 참조하면, 상기 2단계의 펄스 에치백 공정이 완료된 제1 HDP 산화막(28a)이 구비된 결과물 전면에 제2 HDP 산화막(28b)을 형성하여, 트렌치 내부를 완전히 갭필하도록 한다. 3 and 4, the second HDP oxide layer 28b is formed on the entire surface of the resultant having the first HDP oxide layer 28a in which the two-step pulse etchback process is completed, so as to completely fill the trench. .

도면에는 도시되지 않았지만, 상기 제2 HDP 산화막(28b)이 형성된 결과물에 상기 반도체 기판(20)이 노출될 때까지 평탄화 공정을 수행하여 상기 트렌치 내부에만 상기 제1 HDP 산화막(28a) 및 제2 HDP 산화막(28b)이 매립되도록 하여 소자분리막의 형성을 완료한다. Although not shown in the figure, a planarization process is performed until the semiconductor substrate 20 is exposed to the resultant product on which the second HDP oxide layer 28b is formed, so that the first HDP oxide layer 28a and the second HDP layer are only inside the trench. The oxide film 28b is embedded to complete the formation of the device isolation film.

상기 제2 HDP 산화막(28b)은 상기 제1 HDP 산화막의 형성시의 공정조건과 동일한 공정조건에서 수행된다. The second HDP oxide film 28b is performed under the same process conditions as those for forming the first HDP oxide film.

본 발명에 의하면, 상기 펄스 제1 에치백 공정 및 펄스 제2 에치백 공정을 순차적으로 진행함으로써, FSG막과 같은 플로오린 계열막은 모두 제거될 수 있어, F이온의 확산으로 인한 도핑의 문제가 해결된다.
According to the present invention, by sequentially performing the pulse first etch back process and the pulse second etch back process, all fluorine-based films such as the FSG film can be removed, thereby solving the problem of doping due to diffusion of F ions. do.

이상에서 살펴본 바와 같이 본 발명에 의하면, 본 발명에 의하면, 상기 펄스 제1 에치백 공정 및 펄스 제2 에치백 공정을 순차적으로 진행함으로써, FSG막과 같은 플로오린 계열막은 모두 제거될 수 있어, F이온의 확산으로 인한 도핑의 문제가 해결되는 효과가 있다. As described above, according to the present invention, According to the present invention, by sequentially performing the pulse first etch back process and the pulse second etch back process, all fluorine-based films such as the FSG film can be removed, thereby solving the problem of doping due to diffusion of F ions. It is effective.

본 발명은 구체적인 실시 예에 대해서만 상세히 설명하였지만 본 발명의 기술적 사상의 범위 내에서 변형이나 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이며, 그러한 변형이나 변경은 본 발명의 특허청구범위에 속한다 할 것이다.Although the present invention has been described in detail only with respect to specific embodiments, it is apparent to those skilled in the art that modifications or changes can be made within the scope of the technical idea of the present invention, and such modifications or changes belong to the claims of the present invention. something to do.

Claims (7)

반도체 기판에 트렌치를 형성하는 단계;Forming a trench in the semiconductor substrate; 상기 형성된 트렌치에 제1 HDP 산화막을 형성하는 단계;Forming a first HDP oxide film in the formed trench; 상기 제1 HDP 산화막이 형성된 결과물 전면에 NF3가 포함된 혼합가스가 구비된 펄스 제1 에치백 공정 및 O2가 포함된 혼합가스가 구비된 펄스 제2 에치백 공정을 순차적으로 수행하는 단계; 및Sequentially performing a pulse first etch back process having a mixed gas including NF 3 and a pulse second etch back process having a mixed gas including O 2 on the entire surface of the resultant on which the first HDP oxide film is formed; And 상기 펄스 제1 및 제2 에치백 공정이 완료된 결과물 전면에 제2 HDP 산화막을 형성하는 단계를 포함하는 반도체 소자의 소자분리막 형성방법. And forming a second HDP oxide film on the entire surface of the resultant product after the pulse first and second etch back processes are completed. 제1 항에 있어서, According to claim 1, NF3가 포함된 혼합 가스가 구비된 펄스 제1 에치백 공정은Pulse first etchback process with mixed gas containing NF 3 상기 NF3와 He 가스의 혼합 가스를 통해 수행되고, 50~ 200sccm 정도의 NF3가스, 200~ 500sccm 정도의 He가스, 500~ 1000W 정도의 HF파워, 3000~ 4000W 정도의 LF파워를 가지는 공정조건에서 수행되는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법. NF 3 and It is performed through a mixed gas of He gas, and is carried out at a process condition having NF 3 gas of about 50 to 200 sccm, He gas of about 200 to 500 sccm, HF power of about 500 to 1000 W, and LF power of about 3000 to 4000 W. A device isolation film forming method of a semiconductor device. 제1 항에 있어서, According to claim 1, O2 가스가 포함된 혼합 가스가 구비된 펄스 제2 에치백 공정은Pulsed second etchback process with mixed gas containing O 2 gas O2 가스 및 He 가스의 혼합 가스를 통해 수행되고, 100~ 1000sccm 정도의 O2가스, 100~ 1000sccm 정도의 He 가스, 500~ 2000W 정도의 HF 파워, 1000~ 8000W 정도의 LF 파워를 가지는 공정조건에서 수행되는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법. O 2 gas, and is carried out through a mixed gas of He gas, 100 ~ 1000sccm amount of O 2 gas, 100 ~ 1000sccm amount of He gas, between 500 and process conditions with a 2000W amount of HF-power, LF power of about 1000 ~ 8000W Method for forming an isolation layer of a semiconductor device, characterized in that carried out in. 제1 항에 있어서, According to claim 1, 상기 트렌치 형성 후 상기 트렌치의 측벽에 산화공정을 통해 측벽산화막을 형성하는 단계가 더 포함되도록 하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법. And forming a sidewall oxide film through an oxidation process on the sidewalls of the trenches after the trench is formed. 제1 항에 있어서, 상기 제1 HDP 산화막은The method of claim 1, wherein the first HDP oxide film 10~ 100sccm 정도의 SiH4가스, 10~ 100sccm 정도의 O2가스, 100~ 1000sccm 정도의 He 가스, 50~ 1000sccm 정도의 H2가스, 1000~ 10000W 정도의 LF 파워 및 500~ 5000W 정도의 HF 파워를 가지는 공정조건에서 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법. SiH 4 gas of about 10 to 100 sccm, O 2 gas of about 10 to 100 sccm, He gas of about 100 to 1000 sccm, H 2 gas of about 50 to 1000 sccm, LF power of about 1000 to 10000 W, and HF power of about 500 to 5000 W The device isolation film forming method of a semiconductor device, characterized in that formed under the process conditions having. 제1 항 또는 제5 항에 있어서, 상기 제2 HDP 산화막은The method of claim 1 or 5, wherein the second HDP oxide film 상기 제1 HDP 산화막의 공정조건과 동일한 공정조건에서 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법. The method of claim 1, wherein the first isolation layer is formed under the same process conditions as that of the first HDP oxide layer. 제1 항에 있어서, According to claim 1, 상기 제2 HDP 산화막의 형성 후 상기 반도체 기판이 노출될 때까지 평탄화 공정을 수행하여 상기 트렌치 내부에만 상기 제1 HDP 산화막 및 제2 HDP 산화막이 매립되도록 하여 소자분리막의 형성을 완료하는 단계를 더 포함하는 반도체 소자의 소자분리막 형성방법. Performing a planarization process until the semiconductor substrate is exposed after the formation of the second HDP oxide layer so that the first HDP oxide layer and the second HDP oxide layer are embedded only in the trench, thereby completing forming the device isolation layer. A device isolation film forming method of a semiconductor device.
KR1020040097661A 2004-11-25 2004-11-25 Method of forming field oxide layer in semiconductor device KR20060058575A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040097661A KR20060058575A (en) 2004-11-25 2004-11-25 Method of forming field oxide layer in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040097661A KR20060058575A (en) 2004-11-25 2004-11-25 Method of forming field oxide layer in semiconductor device

Publications (1)

Publication Number Publication Date
KR20060058575A true KR20060058575A (en) 2006-05-30

Family

ID=37153625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040097661A KR20060058575A (en) 2004-11-25 2004-11-25 Method of forming field oxide layer in semiconductor device

Country Status (1)

Country Link
KR (1) KR20060058575A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8148267B2 (en) 2007-12-28 2012-04-03 Hynix Semiconductor Inc. Method of forming isolation layer of semiconductor memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8148267B2 (en) 2007-12-28 2012-04-03 Hynix Semiconductor Inc. Method of forming isolation layer of semiconductor memory device

Similar Documents

Publication Publication Date Title
KR100818711B1 (en) Method for fabricating isolation layer in semiconductor device
US7041573B2 (en) Method for fabricating semiconductor device having trench isolation
KR100650835B1 (en) Method of forming field oxide layer in semiconductor device
KR20060105857A (en) Method for fabricating trench isolation in semiconductor device
KR100831681B1 (en) Method for fabricating isolation layer in semiconductor device
KR20060058575A (en) Method of forming field oxide layer in semiconductor device
KR100702769B1 (en) Method of forming a field oxide layer in a semiconductor device
KR100557563B1 (en) Method for forming isolation film of semiconductor device
KR100694976B1 (en) Method of forming a field oxide layer in semiconductor device
US6887767B2 (en) Method for manufacturing semiconductor device
KR100695422B1 (en) Method for manufacturing semiconductor device using recess gate etch process
KR100672769B1 (en) Method for forming isolation in semiconductor device
KR20040038145A (en) Method for forming isolation layer of semiconductor device
KR100821484B1 (en) Fabrication method of semiconductor device
KR100842904B1 (en) Method for forming isolation layer of semiconductor device
KR20080002554A (en) Method for forming isolation in semiconductor device
KR101081854B1 (en) Method for forming the isolation layer of semiconductor device
KR100876874B1 (en) Device Separating Method of Semiconductor Device
KR101019694B1 (en) Method for forming isolation layer of semiconductor device
KR20070093535A (en) Method for manufacturing a semiconductor device
KR20100116042A (en) Method for forming isolation layer in semiconductor memory device
KR100751686B1 (en) Method of forming a shallow trench isolation in a NAND flash memory device
KR100869852B1 (en) Method for manufacturing isolation layer in semiconductor device
KR20020089614A (en) Method for Fabricating of Semiconductor Device
KR20070066166A (en) Method for forming isolation layer of semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination