KR20060058424A - Plasma chamber system and method of ashing a photoresist pattern formed on the substrate having low-k dielectric using the same - Google Patents
Plasma chamber system and method of ashing a photoresist pattern formed on the substrate having low-k dielectric using the same Download PDFInfo
- Publication number
- KR20060058424A KR20060058424A KR1020040097461A KR20040097461A KR20060058424A KR 20060058424 A KR20060058424 A KR 20060058424A KR 1020040097461 A KR1020040097461 A KR 1020040097461A KR 20040097461 A KR20040097461 A KR 20040097461A KR 20060058424 A KR20060058424 A KR 20060058424A
- Authority
- KR
- South Korea
- Prior art keywords
- ashing
- gas
- current
- photoresist pattern
- helmholtz coil
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/42—Stripping or agents therefor
- G03F7/427—Stripping or agents therefor using plasma means only
Abstract
플라즈마 챔버 시스템 및 이를 이용하여 저유전막을 갖는 기판 상에 형성된 포토레지스트 패턴을 애싱하는 방법을 제공한다. 이 플라즈마 챔버 시스템은 공정 챔버, 상기 공정 챔버 내에 배치된 웨이퍼 척, 상기 웨이퍼 척에 전기적으로 연결된 하부 라디오-주파수 전원, 상기 웨이퍼 척의 상부에 배치된 상부 전극, 상기 공정 챔버의 상부에 배치된 상부 헬름홀쯔 코일 및 상기 공정 챔버의 하부에 배치된 하부 헬름홀쯔 코일을 구비한다. A plasma chamber system and a method of ashing a photoresist pattern formed on a substrate having a low dielectric film using the same are provided. The plasma chamber system includes a process chamber, a wafer chuck disposed within the process chamber, a lower radio-frequency power source electrically connected to the wafer chuck, an upper electrode disposed above the wafer chuck, and an upper helm disposed above the process chamber. A Holtz coil and a lower Helmholtz coil disposed under the process chamber.
Description
도 1a 및 도 1b는 종래의 애싱 방법에서 발생하는 문제점을 설명하기 위해, 애싱 공정 전후의 층간절연막의 단면을 보여주는 주사전자현미경 사진들이다. 1A and 1B are scanning electron micrographs showing a cross section of an interlayer insulating film before and after an ashing process to explain a problem occurring in the conventional ashing method.
도 2는 본 발명에 따른 플라즈마 챔버 시스템을 개략적으로 설명하기 위한 장치 구성도이다. 2 is an apparatus configuration diagram for schematically illustrating a plasma chamber system according to the present invention.
도 3 및 도 4는 본 발명에 따른 플라즈마 챔버 시스템의 효과를 설명하기 위한 그래프이다. 3 and 4 are graphs for explaining the effect of the plasma chamber system according to the present invention.
도 5는 저유전막을 갖는 기판 상에 형성된 포토레지스트 패턴을 애싱하는 본 발명의 방법을 설명하기 위한 공정 순서도이다.5 is a process flow chart for explaining the method of the present invention for ashing a photoresist pattern formed on a substrate having a low dielectric film.
도 6은 본 발명에 따른 애싱 공정의 과정 및 그 특징을 설명하기 위한 공정단면도이다. 6 is a cross-sectional view illustrating a process and characteristics of an ashing process according to the present invention.
도 7a 및 도 7b는 본 발명에 따른 애싱 공정의 효과를 설명하기 위해, 층간절연막의 단면을 애싱 공정 전 및 후에 각각 촬영한 주사전자현미경 사진들이다. 7A and 7B are scanning electron microscope photographs taken before and after an ashing process, respectively, to illustrate an effect of the ashing process according to the present invention.
본 발명은 반도체 제조 장치 및 이 장치를 이용한 반도체 장치의 제조 방법에 관한 것으로, 더 자세하게는 플라즈마 챔버 시스템 및 이를 이용하여 저유전막을 갖는 기판 상에 형성된 포토레지스트 패턴을 애싱하는 방법에 관한 것이다. The present invention relates to a semiconductor manufacturing apparatus and a method for manufacturing a semiconductor device using the apparatus, and more particularly, to a plasma chamber system and a method for ashing a photoresist pattern formed on a substrate having a low dielectric film using the same.
고집적 반도체 소자의 미세화, 고집적화 및 고속화 요구에 대응하기 위하여, 층간절연막을 저유전 물질로 형성하기 위한 연구가 광범위하게 수행되고 있다. 상기 층간절연막으로 현재 널리 사용되는 실리콘 산화막(SiO2)은 유전율이 3.9~4.2로서 너무 높기때문에, 반도체 소자의 상술한 고속화를 위한 층간절연막 재료로는 부적합하다. 특히, International Technology Roadmap for Semiconductor (ITRS)의 Road map에 의하면, 최소 선폭(critical dimension)이 0.13μm이면서 구동 속도가 2100 MHz 이상인 반도체 소자에서는 배선으로 사용되는 물질도 현재의 알루미늄(Al)에서 전기 저항이 낮은 구리(Cu)로 바뀔 것으로 예상하고 있다. 이 경우, 금선 배선의 층간물질은 3.0 이하의 유전 상수를 갖는 물질로 형성되어야 한다. In order to meet the demand for miniaturization, high integration, and high speed of highly integrated semiconductor devices, researches for forming interlayer insulating films from low dielectric materials have been extensively performed. Since the silicon oxide film (SiO 2 ), which is widely used as the interlayer insulating film, is so high that the dielectric constant is 3.9 to 4.2, it is not suitable as the interlayer insulating film material for the above-mentioned high speed of semiconductor devices. In particular, according to the Road Map of the International Technology Roadmap for Semiconductor (ITRS), in semiconductor devices with a minimum critical dimension of 0.13 μm and a driving speed of 2100 MHz or more, the material used for wiring is also resisted in current aluminum It is expected that this will turn into low copper (Cu). In this case, the interlayer material of the gold wire should be formed of a material having a dielectric constant of 3.0 or less.
[표 1]TABLE 1
ITRS Road MapITRS Road Map
특히, 위 표 1에서 제시한 바와 같이, 2004년 이후에는 부피 유전율 상수(bulk dielectric constant)가 2.0 이하인 저유전(low-k) 물질들이 고집적 반도체 소자에 적용될 것으로 예상된다. 왜냐하면, 0.13μm급 이하의 소자 개발에서 저유전 물질을 층간 절연막(Inter Metal Dielectric)으로 사용하지 않으면, RC 지연, 소모 전력의 증가 및 상호 간섭에 의한 잡음 등을 유발하는 기생 정전용량이 배선 사이에서 급격히 증가하기 때문이다. 상기 기생 정전용량의 증가는 반도체 소자의 고속화, 저전력화 및 고집적화에 장애가 되기 때문에, 상술한 것처럼 저유전 물질을 층간절연막으로 사용하려는 연구가 진행되고 있다. In particular, as shown in Table 1, low-k materials having a bulk dielectric constant of 2.0 or less are expected to be applied to highly integrated semiconductor devices after 2004. This is because parasitic capacitance that causes RC delay, increased power consumption, and noise caused by mutual interference is not used between wires when low dielectric materials are not used as inter metal dielectric in the development of 0.13 μm or less devices. This is because it increases rapidly. Since the increase in parasitic capacitance is an obstacle to high speed, low power, and high integration of semiconductor devices, research into using a low dielectric material as an interlayer insulating film has been conducted as described above.
하지만, 상기 저유전 물질을 층간절연막으로 사용하는 경우, 포토레지스트 패턴을 제거하기 위한 애싱 공정이 어려워지는 문제가 있다. 이는 종래의 애싱 공정이 고온에서 산소 가스를 사용하는 방법을 채택함으로써 상기 층간절연막의 저유전 특성을 손상시키거나 기계적 견고함을 감소시키기 때문이다. However, when the low dielectric material is used as an interlayer insulating film, an ashing process for removing the photoresist pattern becomes difficult. This is because the conventional ashing process adopts the method of using oxygen gas at high temperature, thereby impairing the low dielectric properties of the interlayer insulating film or reducing the mechanical robustness.
보다 자세하게 설명하면, 상기 층간절연막의 유전율을 줄이기 위해, 상기 층 간절연막을 형성하는 단계는 수소 또는 CH3와 같은 공정 가스를 첨가하거나 상기 층간절연막 내에 폴(pore)을 형성하는 기술을 사용한다. 이때, 종래의 애싱 공정은 반도체기판이 로딩되는 척을 직접 가열하거나 할로겐 램프와 같은 별도의 가열 수단을 통해 공정 챔버를 대략 250℃ 이상의 온도로 가열한 후, 가열된 공정 챔버의 내부로 산소 가스 및 첨가 가스를 공급하는 단계를 포함한다. 이처럼 고온의 공정 조건에서 상기 산소 가스는 포토레지스트를 제거하는 과정에 이용되는 산소 래디컬들로 분해된다. In more detail, in order to reduce the dielectric constant of the interlayer insulating film, the forming of the interlayer insulating film uses a technique of adding a process gas such as hydrogen or CH 3 or forming a pore in the interlayer insulating film. In this case, the conventional ashing process heats the process chamber to a temperature of about 250 ° C. or more through direct heating of the chuck on which the semiconductor substrate is loaded or through a separate heating means such as a halogen lamp, and then the oxygen gas and Supplying an additive gas. In such high temperature process conditions, the oxygen gas is decomposed into oxygen radicals used to remove the photoresist.
하지만, 등방적으로 운동하는 상기 산소 래디컬은 상기 층간절연막의 노출된 측벽(예를 들면, 홀의 내벽)을 통해 상기 층간절연막 내로 침투하여, 수소 또는 CH3와 결합하거나 상기 pore을 파괴함으로써, 상기 저유전 특성 또는 기계적 견고성을 훼손시킨다. 상기 애싱 공정을 실시하기 전의 사진(도 1a 참조)과 실시한 후의 사진(도 1b 참조)을 비교해보면, 종래의 애싱 공정을 실시한 후 상기 저유전성 층간절연막의 측벽은 심각하게 손상됨을 알 수 있다. 이처럼 상기 산소 래디컬의 활성도는 고온에서 더욱 증가하기 때문에, 고온에서 산소 래디컬을 이용하는 애싱 공정은 저유전성 층간절연막을 갖는 경우에 적용되기 어렵다. However, the oxygen radicals, which move isotropically, penetrate into the interlayer insulating film through the exposed sidewall of the interlayer insulating film (for example, the inner wall of the hole), and combine with hydrogen or CH 3 or destroy the pore. Compromise dielectric properties or mechanical robustness. Comparing the photograph before the ashing process (see FIG. 1A) and the photograph after the ashing process (see FIG. 1B), it can be seen that the sidewall of the low dielectric interlayer insulating film is seriously damaged after the conventional ashing process. As such, the activity of the oxygen radical is further increased at a high temperature, so the ashing process using the oxygen radical at a high temperature is difficult to be applied to a case having a low dielectric interlayer insulating film.
산소 래디컬에 의한 층간절연막의 저유전성에 대한 손상을 방지하기 위하여, 고온 조건에서 수소 및 헬륨을 사용하는 또다른 애싱 공정이 제안되고 있다. 이 방법은 수소의 환원 작용을 이용하기 때문에, 저유전막의 물리적 특성을 변화시키지 않는다. 하지만, 이 방법은 애싱 속도가 느리기 때문에 생산성이 낮고, 고온의 공 정 온도가 필요한 단점이 있다. In order to prevent damage to low dielectric properties of the interlayer insulating film due to oxygen radicals, another ashing process using hydrogen and helium at high temperature conditions has been proposed. Since this method uses the reducing action of hydrogen, it does not change the physical properties of the low dielectric film. However, this method has a disadvantage of low productivity due to a slow ashing speed and a high process temperature.
한편, 상술한 산소 래디컬을 이용하는 애싱 공정의 기술적 어려움은 상기 산소 래디컬을 활성화시키기 위해 고온의 공정 조건이 필요하기 때문에 발생한다. 따라서, 이러한 기술적 어려움을 극복하기 위한 또다른 대안으로, 상기 산소 래디컬을 저온에서도 활성화시킬 수 있는 플라즈마 챔버 시스템을 개발하는 것이 요구된다. On the other hand, the technical difficulty of the ashing process using the above-described oxygen radicals occurs because high temperature process conditions are required to activate the oxygen radicals. Therefore, as another alternative to overcome this technical difficulty, it is necessary to develop a plasma chamber system capable of activating the oxygen radical at low temperatures.
하지만, 일반적으로 사용되는 용량결합형 플라즈마 챔버 시스템은 챔버 내부에 형성된 플라즈마의 밀도 향상을 통해 식각율을 증가시키는 데는 효과적이지만, 플라즈마 균일도를 위치에 따라 제어하지는 못한다. 그 결과, 최근의 기판 대형화됨에 따라, 플라즈마 밀도의 향상 및 위치에 따른 플라즈마 밀도의 불균일함을 보상할 수 있는 플라즈마 챔버 시스템에 대한 요구가 증가하고 있다. However, the commonly used capacitively coupled plasma chamber system is effective in increasing the etch rate by increasing the density of the plasma formed inside the chamber, but does not control the plasma uniformity according to the position. As a result, with the recent increase in the size of the substrate, there is an increasing demand for a plasma chamber system that can compensate for an increase in the plasma density and a nonuniformity of the plasma density according to the position.
본 발명이 이루고자 하는 기술적 과제는 플라즈마 밀도의 증가와 더불어 플라즈마 밀도의 위치적 불균일함을 보상할 수 있는 플라즈마 챔버 시스템을 제공하는 데 있다. SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a plasma chamber system capable of compensating positional nonuniformity of plasma density as well as increasing plasma density.
본 발명이 이루고자 하는 다른 기술적 과제는 저유전막의 특성을 손상시키지 않으면서, 상기 저유전막 상에 형성된 포토레지스트를 제거할 수 있는 플라즈마 챔버 시스템을 제공하는 데 있다. Another object of the present invention is to provide a plasma chamber system capable of removing the photoresist formed on the low dielectric film without impairing the properties of the low dielectric film.
본 발명이 이루고자 하는 또다른 기술적 과제는 저유전막에 대한 손상없이 포토레지스트를 제거할 수 있는 애싱 방법을 제공하는 데 있다. Another technical problem to be achieved by the present invention is to provide an ashing method capable of removing the photoresist without damaging the low dielectric film.
본 발명이 이루고자 하는 또다른 기술적 과제는 낮은 온도에서 포토레지스트를 제거할 수 있는 애싱 방법을 제공하는 데 있다. Another technical object of the present invention is to provide an ashing method capable of removing the photoresist at low temperatures.
상기 기술적 과제들을 달성하기 위하여, 본 발명은 공정 챔버의 상부 및 하부에 독립적으로 제어될 수 있는 헬름홀쯔 코일들을 구비하는 플라즈마 챔버 시스템을 제공한다. 이 플라즈마 챔버 시스템은 공정 챔버, 상기 공정 챔버 내에 배치된 웨이퍼 척, 상기 웨이퍼 척에 전기적으로 연결된 하부 라디오-주파수 전원, 상기 웨이퍼 척의 상부에 배치된 상부 전극, 상기 공정 챔버의 상부에 배치된 상부 헬름홀쯔 코일 및 상기 공정 챔버의 하부에 배치된 하부 헬름홀쯔 코일을 구비한다. In order to achieve the above technical problem, the present invention provides a plasma chamber system having Helmholtz coils that can be independently controlled at the top and bottom of the process chamber. The plasma chamber system includes a process chamber, a wafer chuck disposed within the process chamber, a lower radio-frequency power source electrically connected to the wafer chuck, an upper electrode disposed above the wafer chuck, and an upper helm disposed above the process chamber. A Holtz coil and a lower Helmholtz coil disposed under the process chamber.
본 발명의 실시예들에 따르면, 상기 상부 헬름홀쯔 코일에 제 1 전류를 공급하기 위한 상부 전원 및 상기 하부 헬름홀쯔 코일에 제 2 전류를 공급하기 위한 하부 전원을 더 구비한다. 이때, 상기 제 1 전류는 대략 -10 내지 10 암페어(A)의 직류 전류이고, 상기 제 2 전류는 대략 -10 내지 10 암페어(A)의 직류 전류인 것이 바람직하다. According to the embodiments of the present invention, there is further provided an upper power supply for supplying a first current to the upper Helmholtz coil and a lower power supply for supplying a second current to the lower Helmholtz coil. In this case, the first current is a direct current of approximately -10 to 10 amperes (A), and the second current is preferably a direct current of approximately -10 to 10 amps (A).
또한, 상기 상부 전원 및 상기 하부 전원에는 제어기가 연결되어, 상기 제 1 전류 및 상기 제 2 전류의 크기를 조절함으로써, 상기 공정 챔버 내에서 발생되는 플라즈마의 밀도 및 균일도를 보정한다. In addition, a controller is connected to the upper power supply and the lower power supply to adjust the magnitudes of the first current and the second current, thereby correcting the density and uniformity of plasma generated in the process chamber.
상기 다른 기술적 과제들을 달성하기 위하여, 본 발명은 저온에서 산소 래디컬들을 활성화시킬 수 있는 포토레지스트 패턴의 애싱 방법을 제공한다. 이 방법은 반도체기판 상에 저유전막을 형성하고, 상기 저유전막을 포함하는 반도체기판 상에 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 포함하는 반도체기판을 상부 헬름홀쯔 코일, 하부 헬름홀쯔 코일, 상부 전극 및 하부 전극을 구비하는 애싱 챔버의 내부로 로딩한 후, 상기 애싱 챔버의 내부로 산소를 포함하는 애싱 가스를 공급하면서 상기 포토레지스트 패턴을 제거하는 단계를 포함한다. 이때, 상기 포토레지스트 패턴을 제거하는 단계는 상기 애싱 챔버의 내부 온도를 대략 0 내지 80℃로 유지하면서, 상기 상부 헬름홀쯔 코일 및 상기 하부 헬름홀쯔 코일에 각각 제 1 직류 전류 및 제 2 직류 전류를 인가하는 것을 특징으로 한다. In order to achieve the above technical problem, the present invention provides a method of ashing a photoresist pattern capable of activating oxygen radicals at low temperatures. In this method, a low dielectric film is formed on a semiconductor substrate, a photoresist pattern is formed on a semiconductor substrate including the low dielectric film, and the semiconductor substrate including the photoresist pattern is formed on an upper Helmholtz coil, a lower Helmholtz coil, After loading into an ashing chamber having an upper electrode and a lower electrode, removing the photoresist pattern while supplying an ashing gas containing oxygen into the ashing chamber. In this case, the removing of the photoresist pattern may be performed by applying a first DC current and a second DC current to the upper Helmholtz coil and the lower Helmholtz coil, respectively, while maintaining the internal temperature of the ashing chamber at approximately 0 to 80 ° C. It is characterized by applying.
본 발명의 실시예들에 따르면, 상기 애싱 가스는 질소 가스, 불활성 가스, 환원 가스 및 CF 계열의 가스로 구성되는 첨가 가스 그룹 중에서 선택된 적어도 한가지 가스와 산소 가스를 포함하는 것을 특징으로 한다. 예를 들면, 상기 애싱 가스는 질소(N2) 가스, 헬륨(He) 가스, 아르곤(Ar) 가스, 수소(H2) 가스, 헬륨수소(H2He) 가스, 질소수소(H2N2) 가스, 사불화탄소(CF4) 및 삼불화메탄(CHF3) 중에서 선택된 적어도 한가지 가스와 산소 가스를 포함할 수 있다. 이때, 상기 애싱 가스는 대략 30 내지 3000sccm의 유량으로 상기 애싱 챔버로 공급되는 것이 바람직하다. According to embodiments of the present invention, the ashing gas is characterized in that it comprises at least one gas and oxygen gas selected from the group of additive gases consisting of nitrogen gas, inert gas, reducing gas and CF-based gas. For example, the ashing gas is nitrogen (N 2 ) gas, helium (He) gas, argon (Ar) gas, hydrogen (H 2 ) gas, helium hydrogen (H 2 He) gas, nitrogen hydrogen (H 2 N 2 ) And at least one gas selected from carbon tetrafluoride (CF 4 ) and methane trifluoride (CHF 3 ) and oxygen gas. At this time, the ashing gas is preferably supplied to the ashing chamber at a flow rate of approximately 30 to 3000sccm.
또한, 상기 상부 헬름홀쯔 코일 및 상기 하부 헬름홀쯔 코일에 인가되는 제 1 전류 및 제 2 전류는 상기 애싱 챔버 내에 형성되는 플라즈마의 밀도를 위치적으로 제어하기 위해, 독립적으로 조절될 수 있다. 본 발명에 따르면, 상기 제 1 전류 및 상기 제 2 전류는 모두 -10 암페어 내지 10 암페어의 범위에서 조절될 수 있다. In addition, the first and second currents applied to the upper Helmholtz coil and the lower Helmholtz coil may be independently adjusted to locally control the density of the plasma formed in the ashing chamber. According to the present invention, both the first current and the second current can be adjusted in the range of -10 amps to 10 amps.
상기 포토레지스트를 제거하는 단계에서 상기 하부 전극에는 대략 100 내지 2500와트의 전력이 인가되고, 상기 애싱 장치의 내부 압력은 10 내지 600 밀리토르(mT)로 유지되는 것이 바람직하다. In the removing of the photoresist, the lower electrode is preferably applied with power of approximately 100 to 2500 watts, and the internal pressure of the ashing device is maintained at 10 to 600 millitorr (mT).
상기 저유전막은 methylsilsesquioxane(MSQ), hydrogen silsesquioxane (HSQ), SiOF, SiOC, a-uorocarbon, SiLK, polyimides, spin-on-glasses, fluorinated polyimides, diamond-like carbon(DLC), Cyclotenes, Parylene N, Poly(arylene ethers), Poly(arylenes), Poly(norbornens), Polyimide-SSQ hybrids, Alkyl-silanes/N2O, Teflon-AF, Teflon microemulsion, Polyimide nanofoams, silica aerogels, silica xerogels 및 Mesoporous silica 중에서 선택된 적어도 한가지 물질로 형성할 수 있다. The low dielectric film is methylsilsesquioxane (MSQ), hydrogen silsesquioxane (HSQ), SiOF, SiOC, a-uorocarbon, SiLK, polyimides, spin-on-glasses, fluorinated polyimides, diamond-like carbon (DLC), Cyclotenes, Parylene N, Poly at least one selected from (arylene ethers), Poly (arylenes), Poly (norbornens), Polyimide-SSQ hybrids, Alkyl-silanes / N 2 O, Teflon-AF, Teflon microemulsion, Polyimide nanofoams, silica aerogels, silica xerogels, and Mesoporous silica It can be formed of a material.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한 층이 다른 층 또는 기판 상에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments introduced herein are provided to ensure that the disclosed subject matter is thorough and complete, and that the spirit of the present invention to those skilled in the art will fully convey. In the drawings, the thicknesses of layers and regions are exaggerated for clarity. If it is also mentioned that the layer is on another layer or substrate it may be formed directly on the other layer or substrate or a third layer may be interposed therebetween.
도 2는 본 발명에 따른 플라즈마 챔버 시스템의 개략적인 구성을 보여주는 장치 구성도이다. 2 is a device configuration diagram showing a schematic configuration of a plasma chamber system according to the present invention.
도 2를 참조하면, 본 발명에 따른 플라즈마 챔버 시스템(100)은 공정 챔버(130), 상기 공정 챔버(130)로 공정 가스들을 공급하는 공급관(170) 및 상기 공정 챔버(130) 내부의 공정 압력을 조절하기 위한 밸브 장치(140)를 포함한다. 상기 밸브 장치(140)에는 상기 공정 가스 및 그 반응물들을 일정한 속력으로 배출하기 위한 진공 펌프(150)가 연결된다. 공정이 수행되는 동안, 상기 공정 챔버(130)의 내부 압력은 대략 10 내지 600 밀리토르(mT)로 유지되고, 그 온도는 대략 0 내지 80℃의 범위에서 유지되는 것이 바람직하다. 이를 위해, 상기 진공 펌프(150)는 터보 분자식 펌프(turbo molecular pump, TMP)인 것이 바람직하다. Referring to FIG. 2, the
이에 더하여, 상기 공정 챔버(130)의 내부에는 기판(200)이 안착되는 척(180)이 배치되고, 상기 척(180)에는 냉매가 공급되는 냉매관(220)이 연결된다. 상기 기판(200)은 상기 냉매에 의해 공정이 진행되는 동안 소정의 온도로 조절된다. 상기 척(180)은 플라즈마 형성을 위한 하부 전극의 역할을 한다. 이를 위해 상기 척(180)은 상기 공정 챔버(130) 외부에 배치된 하부 RF 전원(bottom RF Generator, 120)에 전기적으로 연결된다. 상기 하부 전극(180)은 상기 하부 RF 전원(120)로부터 전력(power)을 인가받아, 상기 공정 챔버(130) 내부로 공급된 공정 가스를 이온, 전자 및 중성 래디컬로 해리시킨다. 본 발명의 실시예들에 따르면, 상기 하부 RF 전원(120)은 대략 13.56㎒의 주파수인 전력을 대략 100 내지 2500 와트로 공급할 수 있다. In addition, a
상기 공정 챔버(130)의 내부에는 상기 공급관(170)을 통해 공급된 공정 가스들의 흐름을 제어하기 위한 격벽(baffle, 160), 상부 전극(210) 및 채널(230)이 배치된다. 상기 격벽(160) 및 상기 상부 전극(210)은 상기 공정 챔버(130) 내에서 상기 공정 가스가 균일하게 확산될 수 있도록 배치되고, 상기 채널(230)은 상기 공정 가스와 그 반응물이 상기 공정 챔버(130)의 외부로 균일하게 배출될 수 있도록 배치된다. 이때, 상기 상부 전극(210)에는 상기 공정 챔버(130) 외부에 배치된 상부 RF 전원(250)에 전기적으로 연결될 수도 있다. In the
상기 공정 챔버(130)의 측벽에는 상기 기판(200)을 반입 또는 반출하기 위한 게이트 도어(240)가 배치된다. 상기 게이트 도어(240)은 공정이 수행되는 동안 닫혀짐으로써, 상기 공정 챔버(130)의 내부의 압력을 고진공 상태로 유지시킨다. A
상기 공정 챔버(130)의 상부 및 하부에는 각각 독립적으로 제어될 수 있는 상부 헬름홀쯔 코일(top Helmholtz Coil, 111) 및 하부 헬름홀쯔 코일(bottom Helmholtz Coil, 112)이 배치된다. 상기 상부 및 하부 헬름홀쯔 코일들(111, 112)에는 각각 제 1 전류 및 제 2 전류를 공급하기 위한 상부 전원(113)과 하부 전원(114)이 배치된다. 상기 상부 전원(113) 및 상기 하부 전원(114)은 소정의 제어기(250)에 의해 제어된다. 상기 제어기(250)는 상기 공정 챔버(130) 내에서 발생되는 플라즈마의 밀도 및 균일도를 보정하기 위하여, 상기 제 1 전류 및 상기 제 2 전류의 크기를 조절한다. 본 발명의 실시예들에 따르면, 상기 제 1 전류 및 제 2 전류는 상기 공정 챔버(130)에 의한 자기장의 차폐를 최소화하기 위해 대략 -10 내지 10 암페어(A)의 직류 전류인 것이 바람직하나, 공정에서의 필요에 따라 조절될 수 있다. Upper and
본 발명의 일 실시예에 따르면, 상기 공정 챔버(130) 내에 형성되는 플라즈마(99)는, 상기 상부 및 하부 헬름홀쯔 코일들(111, 112)에 의해 형성되는 자기장을 조절함으로써, 상기 기판(200)의 상부로 집중될 수 있다. 이 경우, 상기 플라즈마(99)의 밀도가 증가하여, 공정의 생산성을 증가시킬 수 있다. According to one embodiment of the invention, the
도 3 및 도 4는 본 발명에 따른 플라즈마 챔버 시스템의 효과를 설명하기 위한 그래프이다. 도 3은 도 2에서 설명한 하부 헬름홀쯔 코일(112)에 4 암페어(A)의 전류를 인가하면서, 상기 상부 헬름홀쯔 코일(111)에 인가하는 전류를 0, 4, -4 암페어(A)로 변경할 경우, 상기 공정 챔버(130) 내부에 형성되는 자기장의 세기를 보여주는 시뮬레이션 결과이다. 도 3에서 알 수 있는 것처럼, 상기 상부 헬름홀쯔 코일(111) 및 상기 하부 헬름홀쯔 코일(112)에 인가되는 전류들의 세기를 조절함으로써, 상기 공정 챔버(130)의 내부에 생성되는 자기장의 세기를 조절할 수 있다. 상기 자기장의 세기를 공간적으로 미세하게 제어하기 위해, 상기 상부 및 하부 헬름홀쯔 코일들(111, 112)의 배치(configuration)는 다양하게 변형될 수 있다. 3 and 4 are graphs for explaining the effect of the plasma chamber system according to the present invention. FIG. 3 shows a current of 4 amperes A to the
도 4는 도 2에서 설명한 플라즈마 챔버 시스템을 채택하는 애싱 장치에서 측정된 애싱 속도 및 균일도 특성을 보여주는 그래프이다. FIG. 4 is a graph showing the ashing speed and the uniformity characteristic measured in the ashing apparatus employing the plasma chamber system described in FIG. 2.
도 4를 참조하면, 도면 지시 번호 1의 그래프는 상기 상부 헬름홀쯔 코일(111) 및 상기 하부 헬름홀쯔 코일(112)에 전류를 인가하지 않은 경우이고, 도면 지시 번호 2의 그래프는 상기 상부 헬름홀쯔 코일(111) 및 상기 하부 헬름홀쯔 코일(112)에 동일한 4 암페어(A)의 전류들을 인가하는 경우이고, 도면 지시 번호 3의 그래프는 상기 상부 헬름홀쯔 코일(111) 및 상기 하부 헬름홀쯔 코일(112)에 각각 4 암페어(A) 및 -4 암페어(A)의 전류들을 인가하는 경우 측정된 실험 결과이다. Referring to FIG. 4, the graph of drawing instruction number 1 is a case where no current is applied to the
실험 결과에서 알 수 있듯이, 두 코일들(111, 112)에 동일한 전류들을 인가할 경우(그래프 2 참조), 전류가 인가되지 않은 경우에 비해 비슷한 균일도는 유지되면서, 애싱 속도(ashing rate)는 증가한다. 이는 도 3에 나타낸 것처럼, 중첩된 자기장에 의해 형성된 축방향의 균일 자기장이 상기 플라즈마(99) 내에서의 전자 가속에 영향을 주어, 플라즈마 밀도가 전반적으로 증가하였기 때문에 나타나는 결과이다. As can be seen from the experimental results, when the same currents are applied to the two
이에 비해, 두 코일들(111, 112)에 서로 다른 방향의 전류들을 인가할 경우(그래프 3 참조), 상기 애싱 속도는 기판의 중심에서보다 기판의 외곽에서 더욱 증가한다. 이는 도 3에 도시된 것처럼, 웨이퍼의 반경 거리에 따라 불균일한 자기장이 형성되어, 기판 상에서 이차 전자의 가둠에 의한 플라즈마 밀도의 증가 효과가 기판의 외곽에서 더욱 효과적으로 발생한 결과이다. 애싱 속도가 기판의 중앙보다 외곽에서 느린 경우, 이러한 상쇄 조건을 적용하는 애싱 공정은 애싱 공정의 불균일성을 보정할 수 있다. In contrast, when currents in different directions are applied to the two
도 5는 반도체 기판 상에 형성된 포토레지스트 패턴을 제거하는 본 발명의 애싱 방법을 설명하기 위한 공정 순서도이다. 도 6는 저유전성 층간절연막 상에 형성된 포토레지스트 패턴을 제거하는 애싱 공정을 설명하기 위한 공정 단면도이다. 5 is a process flowchart illustrating the ashing method of the present invention for removing a photoresist pattern formed on a semiconductor substrate. 6 is a cross-sectional view illustrating an ashing process for removing a photoresist pattern formed on a low dielectric interlayer insulating film.
도 5 및 도 6을 참조하면, 반도체기판(200) 상에 저유전성 층간절연막(320)을 형성한다(10). 상기 층간절연막(320)은 methylsilsesquioxane(MSQ), hydrogen silsesquioxane (HSQ), SiOF, SiOC, a-uorocarbon, SiLK, polyimides, spin-on-glasses, fluorinated polyimides, diamond-like carbon(DLC), Cyclotenes, Parylene N, Poly(arylene ethers), Poly(arylenes), Poly(norbornens), Polyimide-SSQ hybrids, Alkyl-silanes/N2O, Teflon-AF, Teflon microemulsion, Polyimide nanofoams, silica aerogels, silica xerogels 및 Mesoporous silica 중에서 선택된 적어도 한가지 물질로 형성될 수 있다. 상기 층간절연막(320)을 형성하는 단계(10)는 종래기술에서 설명한 것처럼, 수소 또는 CH3와 같은 공정 가스를 첨가하는 방법이 사용될 수 있다. 상기 층간절연막(320) 내에는 유전율을 감소시키기 위한 pore들이 형성될 수 있다. 5 and 6, a low dielectric
상기 층간절연막(320)이 형성된 결과물 상에, 식각 마스크로 사용되는 포토레지스트 패턴(330)을 형성한다(20). 상기 포토레지스트 패턴(330)은 이온 주입 마스크로도 사용될 수 있다. 상기 포토레지스트 패턴(330)을 형성하는 단계는 포토레지스트막을 스핀-코팅 방식을 사용하여 형성한 후, 노광 및 현상 공정을 통해 소정영역에서 상기 층간절연막(320)을 노출시키는 개구부를 형성하는 단계를 포함한다. 상기 포토레지스트막을 형성하기 전에, 상기 층간절연막(320) 상에는 반사 방지막, 식각 중단막 및 보호막 등과 같은 보조막(325)들이 더 형성될 수도 있다. 이 경우, 상기 보조막(325)의 상부면이 상기 개구부를 통해 노출된다. A
이어서, 상기 층간절연막(320)을 패터닝하여, 소정영역에 그 하부막을 노출시키는 개구부(327)를 형성한다(30). 이에 따라, 상기 층간절연막(320)은 상기 개구 부(327)에서 그 측벽이 노출된다. 상기 패터닝 공정은 상기 포토레지스트 패턴(320)을 식각 마스크로 사용하여 이방성 식각의 방법으로 실시하는 것이 바람직하다. Next, the
상기 패터닝 공정을 수행한 후, 식각 마스크로 사용되었던 상기 포토레지스트 패턴(330)을 제거한다(40). 이때, 상기 층간절연막(320)의 측벽이 노출되었기 때문에, 고온에서 산소 또는 수소를 이용하는 종래의 애싱 공정을 적용할 경우, 종래 기술에서 설명한 것처럼, 유전 특성의 저하 또는 층간절연막의 기계적 손상을 초래할 수 있다. 이러한 문제는 상술한 것처럼, 상기 상부 및 하부 헬름홀쯔 코일들(111, 112)을 구비하는 플라즈마 챔버 시스템을 사용하여 애싱 공정을 실시함으로써 극복될 수 있다. After performing the patterning process, the
보다 자세하게는, 상기 공정 챔버(130)를 대략 0 내지 80℃의 온도로 유지하면서, 상기 공급관(170)을 통해 상기 공정 챔버(130)의 내부로 애싱 가스를 30 내지 3000sccm의 유량으로 공급한다. 이때, 상기 공정 챔버(130)의 내부 압력은 10 내지 600 밀리토르(mT)로 유지되는 것이 바람직하다. 이와 더불어, 상기 척(180)에는 대략 100 내지 2500 와트의 전력을 인가한다. 이에 따라, 상기 애싱 가스에서 생성되는 이온들(350)은, 도 6에 도시한 것처럼, 상기 기판(200)의 상부면을 향해 움직이는 방향성을 갖는다. 상기 이온들(350)과의 충돌에 의해 상기 산소 래디컬들(340)은 활성화된다. 활성화된 산소 래디컬들(340)은 상기 포토레지스트를 제거하는 과정에 참여한다. More specifically, while maintaining the
한편, 상기 상부 및 하부 헬름홀쯔 코일들(111, 112)에 의해 제어되는 자기장 에 의해 상기 기판(200) 상에 형성된 플라즈마의 밀도는 증가하면서 동시에 제어된다. 그 결과, 상기 산소 래디컬(340)을 활성화시키는 상기 이온들(350)의 밀도가 증가한다. 이에 따라, 상기 산소 래디컬들(340)은 종래 기술에서와 같은 고온이 아닌 공정 조건에서도, 상기 포토레지스트 패턴(330)을 효과적으로 제거할 수 있다. Meanwhile, the density of the plasma formed on the
결과적으로, 본 발명에 따른 애싱 공정이 적용된 층간절연막의 모양(profile, 도 7b의 사진 참조)은 상기 애싱 공정이 적용되기 전의 층간절연막의 모양(도 7a의 사진 참조)과 차이가 없다. 즉, 본 발명에 따른 애싱 공정은 저유전성 층간절연막에 대한 손상없이 상기 포토레지스트 패턴을 제거할 수 있다. As a result, the shape of the interlayer insulating film to which the ashing process according to the present invention is applied (see the picture of FIG. 7B) is not different from the shape of the interlayer insulating film before the ashing process is applied (see the picture of FIG. 7A). That is, the ashing process according to the present invention can remove the photoresist pattern without damaging the low dielectric interlayer insulating film.
본 발명에 따르면, 플라즈마 공정 챔버의 상부 및 하부에는, 독립적으로 제어될 수 있는 상부 및 하부 헬름홀쯔 코일들이 배치된다. 이에 따라, 상기 공정 챔버 내에 생성되는 플라즈마의 밀도는 위치에 따라 제어될 수 있다. According to the invention, upper and lower Helmholtz coils which can be independently controlled are arranged at the top and bottom of the plasma process chamber. Accordingly, the density of the plasma generated in the process chamber can be controlled according to the position.
또한, 이러한 플라즈마 공정 챔버를 사용하여 애싱 공정을 실시함으로써, 고온이 아닌 공정 조건에서도, 저유전막에 대한 손상을 유발하지 않으면서 포토레지스트를 제거할 수 있다.
In addition, by performing the ashing process using such a plasma process chamber, it is possible to remove the photoresist without causing damage to the low dielectric film even in process conditions other than high temperature.
Claims (9)
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040097461A KR100683416B1 (en) | 2004-11-25 | 2004-11-25 | Plasma Chamber System And Method Of Ashing A Photoresist Pattern Formed On The Substrate Having Low-k Dielectric Using The Same |
TW094116449A TWI262557B (en) | 2004-11-25 | 2005-05-20 | Plasma chamber system and method of ashing photoresist pattern formed on substrate having low-k dielectric layer using the same |
CN200510080138A CN100582949C (en) | 2004-11-25 | 2005-06-30 | Plasma chamber system and method for cineration of photolithographic patterns thereby |
SG200504382A SG122873A1 (en) | 2004-11-25 | 2005-07-12 | Plasma chamber system and method of ashing photoresist pattern formed on substrate having low-k dielectric layer using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040097461A KR100683416B1 (en) | 2004-11-25 | 2004-11-25 | Plasma Chamber System And Method Of Ashing A Photoresist Pattern Formed On The Substrate Having Low-k Dielectric Using The Same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060058424A true KR20060058424A (en) | 2006-05-30 |
KR100683416B1 KR100683416B1 (en) | 2007-02-20 |
Family
ID=36769933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040097461A KR100683416B1 (en) | 2004-11-25 | 2004-11-25 | Plasma Chamber System And Method Of Ashing A Photoresist Pattern Formed On The Substrate Having Low-k Dielectric Using The Same |
Country Status (4)
Country | Link |
---|---|
KR (1) | KR100683416B1 (en) |
CN (1) | CN100582949C (en) |
SG (1) | SG122873A1 (en) |
TW (1) | TWI262557B (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100913322B1 (en) * | 2007-12-24 | 2009-08-20 | 주식회사 동부하이텍 | Method of manufacturing a semiconductor device |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7837826B2 (en) * | 2006-07-18 | 2010-11-23 | Lam Research Corporation | Hybrid RF capacitively and inductively coupled plasma source using multifrequency RF powers and methods of use thereof |
US7981699B2 (en) * | 2009-10-22 | 2011-07-19 | Lam Research Corporation | Method for tunably repairing low-k dielectric damage |
CN102193344B (en) * | 2010-03-15 | 2013-04-10 | 中芯国际集成电路制造(上海)有限公司 | Method for removing photoresist in deep N-well process |
CN113766719A (en) * | 2020-06-04 | 2021-12-07 | 山西大学 | Device and method for controlling movement of charged particles in plasma |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61123010A (en) * | 1984-11-20 | 1986-06-10 | Anelva Corp | Production for amorphous thin film magnetic head |
JPS6432634A (en) * | 1987-07-29 | 1989-02-02 | Hitachi Ltd | Plasma treater |
EP0343500B1 (en) * | 1988-05-23 | 1994-01-19 | Nippon Telegraph And Telephone Corporation | Plasma etching apparatus |
JP2658563B2 (en) * | 1990-11-21 | 1997-09-30 | 富士電機株式会社 | Microwave plasma dry cleaning method |
JPH04329637A (en) * | 1991-05-01 | 1992-11-18 | Fuji Electric Co Ltd | Manufacture of insulating film |
US5198725A (en) * | 1991-07-12 | 1993-03-30 | Lam Research Corporation | Method of producing flat ecr layer in microwave plasma device and apparatus therefor |
JPH0521391A (en) * | 1991-07-12 | 1993-01-29 | Sumitomo Metal Ind Ltd | Microwave plasma device |
JPH05315291A (en) * | 1992-05-07 | 1993-11-26 | Mitsubishi Electric Corp | Device and method for plasma processing |
US6375860B1 (en) * | 1995-03-10 | 2002-04-23 | General Atomics | Controlled potential plasma source |
JP2000021871A (en) | 1998-06-30 | 2000-01-21 | Tokyo Electron Ltd | Plasma treating method |
KR100311234B1 (en) * | 1999-01-18 | 2001-11-02 | 학교법인 인하학원 | Enhanced inductively coupled plasma reactor |
JP4523094B2 (en) * | 1999-10-19 | 2010-08-11 | 東京エレクトロン株式会社 | Plasma processing method |
-
2004
- 2004-11-25 KR KR1020040097461A patent/KR100683416B1/en not_active IP Right Cessation
-
2005
- 2005-05-20 TW TW094116449A patent/TWI262557B/en not_active IP Right Cessation
- 2005-06-30 CN CN200510080138A patent/CN100582949C/en not_active Expired - Fee Related
- 2005-07-12 SG SG200504382A patent/SG122873A1/en unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100913322B1 (en) * | 2007-12-24 | 2009-08-20 | 주식회사 동부하이텍 | Method of manufacturing a semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
SG122873A1 (en) | 2006-06-29 |
KR100683416B1 (en) | 2007-02-20 |
CN1779575A (en) | 2006-05-31 |
TW200618105A (en) | 2006-06-01 |
CN100582949C (en) | 2010-01-20 |
TWI262557B (en) | 2006-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100883291B1 (en) | Method of plasma etching organic antireflective coating | |
KR101083211B1 (en) | Methods for etching a dielectric barrier layer with high selectivity | |
KR100778260B1 (en) | Process for the post etch stripping of photoresist with hydrogen | |
KR100801768B1 (en) | Etching method and apparatus | |
KR101430093B1 (en) | Plasma etching method, method for producing semiconductor device, and plasma etching device | |
US7432209B2 (en) | Plasma dielectric etch process including in-situ backside polymer removal for low-dielectric constant material | |
KR102023784B1 (en) | Method of etching silicon nitride films | |
JP3527901B2 (en) | Plasma etching method | |
US20060252265A1 (en) | Etching high-kappa dielectric materials with good high-kappa foot control and silicon recess control | |
JP4919871B2 (en) | Etching method, semiconductor device manufacturing method, and storage medium | |
KR100876010B1 (en) | Plasma Etching Method and Computer-readable Storage Media | |
JP4825911B2 (en) | Plasma etching and photoresist strip process with defluorination and wafer defluorination steps in intervening chamber | |
JP2006013190A (en) | Method of manufacturing semiconductor device | |
KR20030087637A (en) | Method for etching organic insulating film and dual damasene process | |
US7354525B2 (en) | Specimen surface processing apparatus and surface processing method | |
US20090029557A1 (en) | Plasma etching method, plasma etching apparatus and storage medium | |
US8097534B2 (en) | Method for manufacturing semiconductor device and storage medium | |
US6647994B1 (en) | Method of resist stripping over low-k dielectric material | |
KR100683416B1 (en) | Plasma Chamber System And Method Of Ashing A Photoresist Pattern Formed On The Substrate Having Low-k Dielectric Using The Same | |
JPH07169754A (en) | Reduction of etching damage of semiconductor device | |
KR100794693B1 (en) | Etching processing method | |
KR101179111B1 (en) | Etching method and recording medium | |
US6787445B1 (en) | Method for fabricating semiconductor device | |
US7456111B2 (en) | Plasma etching method and plasma etching apparatus | |
JP2004259819A (en) | Device and method for treating surface of specimen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130115 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140211 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |