KR20060055739A - Method for fabricating iii-v nitride compound flip-chip semiconductor light-emitting device using dry etching on the substrate to improve the extraction efficiency - Google Patents
Method for fabricating iii-v nitride compound flip-chip semiconductor light-emitting device using dry etching on the substrate to improve the extraction efficiency Download PDFInfo
- Publication number
- KR20060055739A KR20060055739A KR20040094876A KR20040094876A KR20060055739A KR 20060055739 A KR20060055739 A KR 20060055739A KR 20040094876 A KR20040094876 A KR 20040094876A KR 20040094876 A KR20040094876 A KR 20040094876A KR 20060055739 A KR20060055739 A KR 20060055739A
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- emitting device
- semiconductor light
- dry etching
- manufacturing
- Prior art date
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
본 발명은 투명기판 상에, n-AlxGayInzN (0≤x, y, z≤1, x+y+z=1)으로 이루어지는 하부접촉층과 p-AlxGayInzN (0≤x, y, z≤1, x+y+z=1)으로 이루어지는 상부접촉층이 형성되고, 상기 하부접촉층과 상부접촉층 사이에 AlxGayInzN (0≤x, y, z≤1, x+y+z=1)으로 이루어지는 발광 활성층이 개재되어 이루어지는 Ⅲ-V 질화물계 플립칩 구조의 반도체 발광소자 제조방법에 관한 것으로서, 공기와 접하는 상기 투명기판의 아랫면에 건식식각을 통하여 굴곡을 부여하는 것을 특징으로 한다. 본 발명에 의하면, 공기와 접하는 기판표면의 굴곡에 의하여 광자가 특정 임계각의 조건에 만족할 수 있는 확률, 즉 광자가 외부로 빠져나갈 수 있는 확률이 증가하므로 외부 광자효율이 증가하게 된다. According to the present invention, a lower contact layer made of n-AlxGayInzN (0 ≦ x, y, z ≦ 1, x + y + z = 1) and p-AlxGayInzN (0 ≦ x, y, z ≦ 1, An upper contact layer made of x + y + z = 1) is formed, and light emission made of AlxGayInzN (0 ≦ x, y, z ≦ 1, x + y + z = 1) between the lower contact layer and the upper contact layer. The present invention relates to a method of manufacturing a semiconductor light emitting device having a III-V nitride flip chip structure having an active layer interposed therebetween, wherein the bottom surface of the transparent substrate in contact with air is bent through dry etching. According to the present invention, the external photon efficiency increases because the probability of photons satisfying a condition of a specific critical angle, that is, the probability that photons can escape to the outside due to the curvature of the substrate surface in contact with air, increases.
발광효율, 건식식각, 사파이어, 굴곡, 플립구조, 질화물반도체Luminous efficiency, dry etching, sapphire, bend, flip structure, nitride semiconductor
Description
도1은 종래의 Ⅲ-V 질화물계 플립칩 구조의 반도체 발광소자 제조방법을 설명하기 위한 도면; 1 is a view for explaining a method of manufacturing a semiconductor light emitting device of a conventional III-V nitride flip chip structure;
도2는 본 발명의 본 발명의 실시예에 따른 Ⅲ-V 질화물계 플립칩 구조의 반도체 발광소자 제조방법을 설명하기 위한 도면;2 is a view for explaining a method for manufacturing a semiconductor light emitting device having a III-V nitride flip chip structure according to an embodiment of the present invention;
도3은 식각패턴(14)의 형태가 메쉬형인 경우를 보여주는 사진; 3 is a photograph showing a case where the shape of the
도4는 도3의 굴곡을 알파스텝 측정장비로 측정한 그래프;Figure 4 is a graph measuring the bending of Figure 3 with an alpha step measurement equipment;
도5는 본 발명에 따른 도3의 경우와 건식식각이 이루어지지 않은 종래의 경우에 대한 전류-발광 강도 특성 그래프;FIG. 5 is a graph showing current-emitting intensity characteristics for the case of FIG. 3 and the conventional case without dry etching according to the present invention; FIG.
도6은 식각패턴(14)의 형태가 라인형인 경우를 보여주는 사진;FIG. 6 is a photograph showing a case where the shape of the
도7은 도6의 굴곡을 알파스텝 측정장비로 측정한 그래프;FIG. 7 is a graph measuring the curvature of FIG. 6 with an alpha step measuring apparatus; FIG.
도8은 본 발명에 따른 도6의 경우와 건식식각이 이루어지지 않은 종래의 경우에 대한 전류-발광 강도 특성 그래프;FIG. 8 is a graph showing current-emitting intensity characteristics for the case of FIG. 6 and the conventional case without dry etching according to the present invention; FIG.
도9는 표면굴곡의 없는 종래의 경우와 본 발명에 따른 도3 및 도6의 경우에 대한 전류-발광 강도 특성 그래프이다.9 is a graph of current-emitting intensity characteristics for the conventional case without surface bending and the case of FIGS. 3 and 6 according to the present invention.
< 도면의 주요 부분에 대한 참조번호의 설명 ><Description of Reference Numbers for Main Parts of Drawings>
10: 사파이어 기판 14: 식각패턴10: sapphire substrate 14: etching pattern
20: GaN 핵생성층 32: 하부접촉층20: GaN nucleation layer 32: bottom contact layer
34: 상부접촉층 40: 발광 활성층34: upper contact layer 40: light emitting active layer
52: p형 반사 전극 54: n형 전극52: p-type reflective electrode 54: n-type electrode
본 발명은 Ⅲ-질화물계 플립칩 구조의 반도체 발광소자 제조방법에 관한 것으로서, 특히 공기와 접하는 기판 표면에 굴곡을 부여하여 광 추출 효율을 향상시키는 Ⅲ-Ⅴ 질화물계 플립칩 구조의 반도체 발광소자 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor light emitting device having a III-nitride-based flip chip structure. In particular, the present invention provides a semiconductor light emitting device having a III-V nitride flip chip structure, which improves light extraction efficiency by providing bending to a substrate surface in contact with air. It is about a method.
종래의 평면 탑 발광(top-emitting) 방식의 발광다이오드에서는 내부에서 발생된 빛이 p-AlGaInN층을 통해 공기 중으로 방출된다. 이때. p-AlGaInN층과 공기의 굴절률(refractive index) 차이로 인해 그 계면에서 빛의 손실분이 발생되고, 이로 인해 빛 외부추출 효율이 낮아진다. 즉, 내부에서 발생된 양자효율은 거의 100%에 가까우나 외부로 빠져 나올 수 있는 빛의 효율은 3~30% 정도 밖에 되지 못하게 된 다. In the conventional planar top-emitting light emitting diode, light generated therein is emitted into the air through the p-AlGaInN layer. At this time. Due to the difference in the refractive index of the p-AlGaInN layer and air, light loss occurs at the interface, thereby lowering the light extraction efficiency. In other words, the internally generated quantum efficiency is almost 100%, but the efficiency of light that can escape to the outside is only about 3 to 30%.
이렇게 낮아진 빛의 외부추출 효율을 높이기 위해 p-AlGaInN층의 표면을 건식 혹은 습식식각방법으로 나노 또는 마이크로 단위의 굴곡을 형성시킴으로써 광자(photon)들이 외부 공기 중으로 나올 수 있는 확률을 높이는 연구들이 아래와 같이 소개된 바 있다. In order to increase the external extraction efficiency of the lowered light, studies on increasing the probability of photons coming out of the outside air by forming curved nano or micro units by dry or wet etching the surface of the p-AlGaInN layer are as follows. It was introduced.
I.schnitzer 와 E. Yablonovitch 외 3명은 GaAs 발광다이오드의 n층 반도체층에 "내춰럴 리소그래피(natural lithography)" 를 이용하여 나노단위의 거칠기를 주어 외부발광효율을 30%까지 향상시킨 방법을 보고하였다(참고자료: Appl. Phys. Lett. 63, 2174, 1993).I.schnitzer and E. Yablonovitch and three others reported a method of increasing the external light emission efficiency by 30% by giving nanoscale roughness to the n-layer semiconductor layer of GaAs light emitting diodes using "natural lithography." (See Appl. Phys. Lett. 63, 2174, 1993).
그리고, Chul Huh외 3명은 질화물계 발광다이오드의 p-GaN층 표면에 금속을 증착시키고, 이를 고온에서 열처리하여 금속 덩어리(cluster)를 형성시킨 뒤, 이를 식각마스크로 이용하여 p-GaN층 표면에 인위적으로 마이크로 단위의 굴곡(micro roughening)을 형성시킴으로써 빛 방출 세기가 증가됐음을 보고하였다(참조자료: J. Appl. Phys. 93, 9383, 2003).Chul Huh and three others deposit a metal on the surface of the p-GaN layer of the nitride-based light emitting diode, heat-treat it at a high temperature to form a metal cluster, and then use it as an etching mask on the surface of the p-GaN layer. It has been reported that the light emission intensity has been increased by artificially forming micro roughening (see J. Appl. Phys. 93, 9383, 2003).
또한, Youg-Jae Lee 외 7명은 유기물 발광다이오드의 빛 추출 효율을 향상키기 위해서 유리기판 위에 광자결정(photonic crystal)을 쌓고 이에 사진석판 기술로 나노단위의 패터닝을 하였고(참고자료: Appl. Phys. Lett. 82, 3779, 2003), C. W. Liu외 4명은 실리콘과 산화물(Si/oxide)계면에 굴곡을 주어 외부 양자 효율을 높였음을 보고하였다(참고자료: IEEE Electron Device Lett. 21, 601, 2000).In addition, Youg-Jae Lee and seven others stacked photonic crystals on glass substrates to improve the light extraction efficiency of organic light-emitting diodes, and patterned them in nano units using photolithography technology (see Resources: Appl. Phys. Lett. 82, 3779, 2003), CW Liu and four others reported that the external quantum efficiency was increased by bending the silicon and Si / oxide interface (Ref .: IEEE Electron Device Lett. 21, 601, 2000). ).
그러나, 상기의 방법들은 모두 탑 발광 방식의 발광다이오드에 관한 것으로 서 주로 p-GaN 표면에 거칠기 또는 굴곡을 형성하는 것이다. 이러한 탑 발광 방식 발광다이오드의 단점 중의 하나는 금속전극이나 본딩패드, 트랜스층, 와이어 선 등에서의 빛의 흡수율이 크기 때문에 빛 추출 효율의 개선에 대한 제약이 따르게 된다는 것이다. However, the above methods all relate to top emitting light emitting diodes, and mainly form roughness or curvature on the p-GaN surface. One of the disadvantages of the top-emitting type light emitting diode is that the absorption of light from the metal electrode, the bonding pad, the trans layer, the wire line, etc. is large, and thus the constraint on the improvement of the light extraction efficiency is followed.
따라서, 상기와 같은 흡수율을 줄이기 위해서 도1과 같이 상부접촉층(34) 상에 빛의 반사층으로서 두꺼운 금속전극(52)을 형성시킴으로써, 빛을 사파이어 기판(10)을 통해 외부로 방출하도록 하는 방식이 새롭게 제안되었다. 이러한 발광다이오드를 플립칩(flip-chip) 구조의 발광 다이오드라 한다. Therefore, in order to reduce the above absorption rate by forming a
이 경우는 빛이 상부접촉층(34)을 통해서 추출 되는 것이 아니라 사파이어 기판(10)을 통해 추출되기 때문에 금속전극이나 본딩패드, 트랜스층, 와이어 선 등에 의한 빛의 흡수가 존재하지 않고, 따라서 빛의 외부 추출 효율을 약 2~3배정도 증가시킬 수 있으며, 현재 대부분의 기업체에서도 플립칩 구조의 발광다이오드에 대해서 연구개발 중이다. In this case, since light is extracted through the
아래와 같은 연구에서는 플립칩 방식의 발광다이오드가 탑 발광 방식의 발광다이오드에 비해 빛 추출 효율이 더 개선되었음을 소개하고 있다.The following study introduces that the flip-chip type light emitting diode has improved light extraction efficiency compared to the top type light emitting diode.
J.J. Wierer 외 13명은 탑 발광 방식의 발광다이오드와 플립칩 방식의 발광다이오드를 제조 비교함으로써, 플립칩 발광다이오드의 경우 금속전극, 본딩패드, 트랜스층, 와이어 선등에서 빛 흡수에 의한 손실분이 줄어들어 외부광자 효율이 개선되었음을 보고하고 있다. (참조자료: J. Appl. Phys. 78, 22, 2001).J.J. Wierer et al. Manufactured and compared top light emitting diodes and flip chip type light emitting diodes. In the case of flip chip light emitting diodes, the loss due to light absorption is reduced in metal electrodes, bonding pads, trans layers, and wires. It is reported that this has been improved. (Reference: J. Appl. Phys. 78, 22, 2001).
하지만, 플립칩 방식 발광다이오드의 경우도 여전히 빛이 사파이어 기판(10) 과 공기의 계면을 통과할 때 두 물질의 굴절률의 차이로 인해 빛의 손실분이 존재하며, 이로 인해 외부 추출 효율이 내부에서 발생된 빛의 효율에 비해 상당히 저하된다. However, in the case of the flip chip type light emitting diode, when light passes through the interface between the
Ⅲ-V 질화물계 플립칩 구조의 반도체 발광다이오드의 경우, 사파이어의 굴절률은 1.8 이고, 공기의 굴절률은 1이므로, 발광다이오드 내부에서 발생된 빛이 사파이어 기판(10)로부터 외부 공기 중으로 빠져나가기 위한 빛의 임계각 θc = sin-1 (nair/nsapphire)은 약 34.4도가 된다. 즉, 플립 칩 발광다이오드의 내부에서 발생된 빛이 34.4도 보다 작은 각을 가지고 사파이어 기판(10)과 공기간의 계면에 입사되는 경우에만 외부로 빠져나갈 수 있고, 나머지 각의 경우에는 사파이어 기판(10)과 공기의 계면에서 내부로 다시 반사되므로, 여전히 빛의 외부추출 효율이 상당히 작게 된다. In the case of the semiconductor light emitting diode of III-V nitride flip chip structure, the refractive index of sapphire is 1.8 and the refractive index of air is 1, so that the light generated inside the light emitting diode is allowed to escape from the
따라서, 본 발명이 이루고자 하는 기술적 과제는, 플립칩 구조의 발광다이오드에 있어서 외부 광자 효율을 더욱 증가시키기 위하여 공기와 접하는 기판의 계면에서 더 많은 빛이 임계각도 내에 포함될 수 있도록 구조적인 처리를 하는 Ⅲ-V 질화물계 플립칩 구조의 반도체 발광소자 제조방법을 제공하는 데 있다.
Therefore, the technical problem to be achieved in the present invention, III to perform a structural treatment so that more light can be included in the critical angle at the interface of the substrate in contact with air in order to further increase the external photon efficiency in the flip-chip light emitting diode A semiconductor light emitting device having a -V nitride flip chip structure is provided.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 Ⅲ-V 질화물계 플립칩 구조의 반도체 발광소자 제조방법은, 투명기판 상에, n-AlxGayInzN (0≤x, y, z≤1, x+y+z=1)으로 이루어지는 하부접촉층과 p-AlxGayInzN (0≤x, y, z≤1, x+y+z=1)으로 이루어지는 상부접촉층이 형성되고, 상기 하부접촉층과 상부접촉층 사이에 AlxGayInzN (0≤x, y, z≤1, x+y+z=1)으로 이루어지는 발광 활성층이 개재되어 이루어지는 Ⅲ-V 질화물계 플립칩 구조의 반도체 발광소자 제조방법으로서, 공기와 접하는 상기 투명기판의 아랫면에 건식식각을 통하여 굴곡을 부여하는 것을 특징으로 한다. In the semiconductor light emitting device manufacturing method of III-V nitride flip chip structure according to the present invention for achieving the above technical problem, n-AlxGayInzN (0≤x, y, z≤1, x + y + on a transparent substrate) a lower contact layer made of z = 1) and an upper contact layer made of p-AlxGayInzN (0 ≦ x, y, z ≦ 1, x + y + z = 1) are formed between the lower contact layer and the upper contact layer. A method of manufacturing a semiconductor light emitting device having a III-V nitride flip chip structure, comprising a light emitting active layer composed of Al x Ga y In z N (0 ≦ x, y, z ≦ 1, x + y + z = 1), wherein the transparent material is in contact with air. The bottom surface of the substrate is characterized in that the bending through the dry etching.
상기 굴곡은 주기성을 가지는 것이 바람직하다. It is preferable that the curvature has a periodicity.
상기 투명기판은 사파이어 기판일 수 있고, 이 경우, 상기 건식식각은 메탄(CH4), 염소(Cl2), 수소(H2), 및 아르곤(Ar)을 포함하는 혼합가스를 이용하여 이루어지는 것이 바람직하다. 이 경우, 상기 건식식각은 유도결합형 플라즈마 반응기에서 이루어질 수 있는데, 이 때의 ICP 출력은 200~2000W이고, RF 플라즈마 출력은 10~1000W이고, 상기 반응기의 압력은 5~50mbar 일 수 있다. 그리고, 상기 메탄(CH4), 염소(Cl2), 수소(H2), 및 아르곤(Ar)의 공급유량은 각각 1~50sccm, 10~100sccm, 1~50sccm, 1~100sccm 인 것이 바람직하다. The transparent substrate may be a sapphire substrate, and in this case, the dry etching is performed using a mixed gas containing methane (CH 4 ), chlorine (Cl 2 ), hydrogen (H 2 ), and argon (Ar). desirable. In this case, the dry etching may be performed in an inductively coupled plasma reactor, wherein the ICP output is 200 to 2000 W, the RF plasma output is 10 to 1000 W, and the pressure of the reactor may be 5 to 50 mbar. The supply flow rates of methane (CH 4 ), chlorine (Cl 2 ), hydrogen (H 2 ), and argon (Ar) are preferably 1 to 50 sccm, 10 to 100 sccm, 1 to 50 sccm, and 1 to 100 sccm, respectively. .
상기 굴곡의 모양이 위에서 내려다 봤을 때 각형, 원형, 또는 라인형일 수 있다. 그리고, 상기 굴곡의 측단면은 긴 사다리꼴 또는 삼각형일 수 있다. The shape of the bend may be square, circular, or line when viewed from above. And, the side surface of the bend may be a long trapezoid or triangle.
상기 건식식각에 의한 투명기판의 표면적 증가는 10~70% 가 될 수 있다. The surface area increase of the transparent substrate by the dry etching may be 10 to 70%.
상기 굴곡의 깊이는 100Å ~ 100㎛ 일 수 있다. The depth of the curve may be 100 ~ 100㎛.
이하에서, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명한다. 도면에 있어서, 도1과 동일한 참조번호는 동일기능을 수행하는 구성요소를 나타내며 반복적인 설명은 생략한다. 아래의 실시예는 본 발명의 내용을 이해하기 위해 제시된 것일 뿐이며 당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상 내에서 많은 변형이 가능할 것이다. 따라서, 본 발명의 권리범위가 이러한 실시예에 한정되어지는 것으로 해석되어져서는 안된다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in detail. In the drawings, the same reference numerals as in FIG. 1 denote components that perform the same function, and a repetitive description thereof will be omitted. The following examples are only presented to understand the content of the present invention, and those skilled in the art will be capable of many modifications within the technical spirit of the present invention. Accordingly, the scope of the present invention should not be construed as being limited to these embodiments.
도2는 본 발명의 본 발명의 실시예에 따른 Ⅲ-V 질화물계 플립칩 구조의 반도체 발광소자 제조방법을 설명하기 위한 도면이다.2 is a view for explaining a method of manufacturing a semiconductor light emitting device having a III-V nitride flip chip structure according to an embodiment of the present invention.
먼저, 사파이어 기판(10) 상에 500℃에서 GaN 핵생성층(20)을 300Å의 두께로 형성하고, GaN 핵생성층(20) 상에 1.5㎛ 두께의 n-GaN으로 이루어진 하부접촉층(32)을 형성한다. 그리고, 그 위에 GaN층 및 InGaN층이 번갈아 적층되어 이루어진 발광 활성층(40)을 1500Å 두께로 형성한다. 다음에, 발광 활성층(40) 상에 p-GaN 으로 이루어진 상부접촉층(34)을 0.25㎛의 두께로 형성한다. First, a
상부접촉층(34)을 형성한 다음에 공기와 접하는 사파이어 기판(10)의 표면에 1㎛의 두께로 실리콘옥사이드(SiO2)를 형성한 다음에 이를 패터닝한다. 이러한 실리콘옥사이드 패터닝은 BOE 화학약품을 이용하면 좋다. 실리콘옥사이드가 패터닝 되었으면 이를 식각 마스크로 사용하여 사파이어 기판(10)을 건식식각한다. After the
사파이어 기판(10)의 건식식각은 유도형 플라즈마(inductively coupled plasma) 반응기에 메탄(CH4), 염소(Cl2), 수소(H2), 및 아르곤(Ar)을 각각 30, 8, 8, 및 16 sccm의 유속으로 공급하고, 반응기의 압력을 20 mTorr, 온도를 20℃, ICP출력을 1000W, 그리고 RF 테이블 출력을 150W로 하여 행한다. Dry etching of the
사파이어 기판(10)의 식각패턴(14) 모양은 위에서 봤을 때 실리콘옥사이드의 패턴 형태에 의존하여 그와 비슷한 모양을 갖는데, 원형, 각형, 라인형 등이 될 수 있다. 측단면은 통상 긴 사다리꼴 형태를 갖는데 삼각형(입체적으로는 뿔형에 해당)이 될 수도 있다. 사파이어 기판(10)의 식각 패턴(14)은 등방성의 경우보다 이방성의 경우가 빛이 외부로 빠져 나갈 수 있는 확률을 더 높일 수 있으므로 이방성의 굴곡 형성을 추구하는 것이 바람직하다. The
사파이어 기판(10)에 건식식각을 통해 굴곡을 형성한 후에는, 상기 반응기에서 상부접촉층(34), 발광활성층(40), 및 하부접촉층(32)을 건식 식각하여 단차부를 형성한다. 그리고, 상부접촉층(34)과 하부접촉층(32) 상에 p형 반사 전극(52)과 n형 전극(54)을 형성한다. n형 전극(54)은 Ti/Al 구조일 수 있으며, p형 반사 전극(52)은 빛을 반사시킬 수 있을 만큼 충분한 두께를 가져야 한다. After the bending is formed on the
사파이어의 식각방법으로 BCl3 가스를 사용하는 방법에 대해서 아래와 같이 이미 소개된 바가 있기는 하다. The use of BCl 3 gas as an sapphire etching method has already been introduced as follows.
Y. J. Sung외 6명은 BCl3, Cl2, Ar 가스를 혼합하여 높은 식각율로 사파이어의 식각이 가능함을 소개하였고(참고자료: Materials Science and Engineering B82, 2001, p50-52), D.W. Kim외 6명은 BCl3와 HBr 가스를 사용하였고, 식각 과정에서 외부 자기장을 가해줌으로써 더욱 높은 식각율을 얻을 수 있다는 것을 보고하고 있다(참고자료: Thin Solid Films 435, 2003, p242-246).YJ Sung and 6 others introduced the possibility of sapphire etching with high etching rate by mixing BCl 3 , Cl 2 , and Ar gas (Ref. Materials Science and Engineering B82, 2001, p50-52). It is reported that BCl 3 and HBr gases are used and higher etch rates can be obtained by applying an external magnetic field during etching (Ref. Thin Solid Films 435, 2003, p242-246).
그러나, 위의 연구에서 수행된 사파이어 건식식각은 광 추출 효율의 개선을 목적으로 한 것이 아니라 사파이어의 연마 내지는 절단을 위한 것으로서, 다이아몬드를 이용한 기계적인 절단을 대체할 수 있는 방법으로 제시된 것들이다. However, the sapphire dry etching carried out in the above study is not intended to improve the light extraction efficiency, but is intended for polishing or cutting sapphire, and has been suggested as an alternative to mechanical cutting using diamond.
특히, 위에서 소개된 연구에서는 식각율을 높이기 위해서 BCl3 가스를 사용하는데, BCl3 가스는 그 자체의 보관 및 관리가 어려우며, BCl3을 사용함에 따라 추가의 히팅가스(heating gas) 보관용기 및 파이프 관이 필요하게 되므로 관리상에 고비용이 들어가게 된다. In particular, in the description above, studies to use the BCl 3 gas to increase the etch rate, BCl 3 gas is that it is difficult to store and manage its own, further heating the gas (heating gas) in accordance with the use of the BCl 3 storage vessel and the pipe The need for pipes is expensive to manage.
그러나, 메탄(CH4), 염소(Cl2), 수소(H2), 및 아르곤(Ar)의 혼합가스를 사용하는 본 발명은 BCl3 가스를 사용하지도 않고서도 원하는 식각율로 사파이어 표면에 굴곡을 형성시킬 수 있으며, 광 추출 효율을 개선시킬 수 있다. 외부 광 추출 개선의 목적으로 BCl3 가스를 사용하는 것은 오히려 생산비용과 관리시간 측면에서 바람직하지 않다. However, the present invention using a mixed gas of methane (CH 4 ), chlorine (Cl 2 ), hydrogen (H 2 ), and argon (Ar) is bent to the sapphire surface at a desired etching rate without using BCl 3 gas. Can be formed, and the light extraction efficiency can be improved. The use of BCl 3 gas for the purpose of improving external light extraction is rather undesirable in terms of production costs and management time.
사파이어 기판(10)의 건식식각은 하부접촉층(32)에 n형 전극(54)을 형성하는 경우와 비슷하기 때문에 추가공정에 대한 부담이 없고, 또한 발광다이오드 제작에 사용되는 장비, 치공구, 작업상의 구조적인 어려움 등을 주지 않기 때문에 건식식 각 시점은 전체 발광다이오드 제작공정 중에 어느 곳에서나 수행될 수 있는 유동성을 갖는다. Since the dry etching of the
도3은 사파이어 기판(14)에 생긴 식각패턴(14)의 모양을 위에서 내려다 본 사진을 나타낸 것이다. 사각형 모양의 패턴이 주기적으로 균일하게 메쉬형태로 배열되어 있음을 볼 수 있다. FIG. 3 shows a photograph of the
도4는 도3의 굴곡을 알파스텝(Alpha-step) 측정장비로 측정한 그래프이다. 식각깊이가 4000Å 정도 임을 알 수 있다. 식각깊이는 식각이 진행되는 조건에 따라 100Å ~ 100㎛ 범위를 갖을 수 있다. FIG. 4 is a graph measuring the curvature of FIG. 3 with an alpha-step measuring apparatus. It can be seen that the etching depth is about 4000Å. The etching depth may have a range of 100 μm to 100 μm depending on the etching process.
도5는 본 발명에 따른 도3의 경우와 건식식각이 이루어지지 않은 종래의 경우에 대한 전류-발광 강도 특성 그래프이다. 본 발명에 따른 도3의 경우, 종래에 비해서 식각깊이가 4000Å 인 경우에는 약 1.3배 정도, 식각깊이가 8000Å 일 경우에는 약 1.5배 정도 만큼 발광세기가 향상되었음을 알 수 있다. FIG. 5 is a graph showing current-emitting intensity characteristics for the case of FIG. 3 and the conventional case where dry etching is not performed according to the present invention. FIG. In the case of FIG. 3 according to the present invention, it can be seen that the luminescence intensity is improved by about 1.3 times when the etching depth is 4000 kPa and about 1.5 times when the etching depth is 8000 kPa compared with the conventional art.
이를 통해서, 건식식각에 의한 굴곡형성에 의하여 사파이어 기판(10)과 공기계면에서 빛이 임계각 이내에 포함되어 질 수 있는 확률이 더 증가됨을 알 수 있으며, 굴곡 깊이가 증가할수록 굴곡의 측면에서 빛이 외부로 빠져 나갈 수 있는 확률이 더 증가함도 알 수 있다. Through this, it can be seen that the probability of light being included within the critical angle in the
도6은 식각패턴(14)의 형태가 라인형일 경우를 보여주는 사진이고, 도7은 도6의 굴곡을 알파스텝 측정장비로 측정한 그래프로서, 이 경우에 대한 식각 깊이가 4000Å 정도 임을 보여준다. FIG. 6 is a photograph showing a case where the shape of the
도8은 본 발명에 따른 도6의 경우와 건식식각이 이루어지지 않은 종래의 경 우에 대한 전류-발광 강도 특성 그래프이다. 본 발명에 따른 도6의 경우, 종래에 비해서 식각깊이가 3000Å 인 경우에는 약 1.2배 정도, 식각깊이가 8000Å 일 경우에는 약 1.4배 정도 만큼 발광세기가 향상되었음을 알 수 있다. 라인 패턴의 경우에도 도3의 메쉬 형태의 경우와 마찬가지로 굴곡의 형성과 굴곡의 깊이가 더해짐에 따라 발광세기가 개선됨을 알 수 있다. FIG. 8 is a graph showing current-emitting intensity characteristics of the case of FIG. 6 and the conventional case in which dry etching is not performed according to the present invention. In the case of FIG. 6 according to the present invention, it can be seen that the luminescence intensity is improved by about 1.2 times when the etching depth is 3000 Å and about 1.4 times when the etching depth is 8000 비 compared with the conventional art. In the case of the line pattern, as in the mesh form of FIG. 3, it can be seen that the emission intensity is improved as the formation of the bend and the depth of the bend are added.
도9는 표면굴곡의 없는 종래의 경우와 본 발명에 따른 도3 및 도6의 경우에 대한 전류-발광 강도 특성 그래프이다. 본 발명의 경우가 모두 종래에 비해서 발광세기가 개선됨을 알 수 있고, 메쉬 패턴의 경우가 라인 패턴의 경우보다 발광 세기가 더 개선되었음을 알 수 있다. 9 is a graph of current-emitting intensity characteristics for the conventional case without surface bending and the case of FIGS. 3 and 6 according to the present invention. In the case of the present invention, it can be seen that the light emission intensity is improved as compared with the conventional case, and the light emission intensity is further improved in the case of the mesh pattern than the line pattern.
이는 메쉬 패턴의 경우가 라인 패턴의 경우에 비해 패턴이 더 주기적으로 밀집도가 높아서 공기에 드러나는 기판 표면적이 더 넓어져서 빛이 사파이어 기판의 표면에서 외부로 빠져 나갈 수 있는 확률이 더 놓아지기 때문이라고 보인다. This is due to the fact that the mesh pattern has a higher periodicity than the line pattern, and thus the substrate surface area exposed to the air is wider, which releases the possibility of light exiting from the surface of the sapphire substrate. .
상술한 바와 같이 본 발명에 의하면, 공기와 접하는 기판표면의 굴곡에 의하여 광자가 특정 임계각의 조건에 만족할 수 있는 확률, 즉 광자가 외부로 빠져나갈 수 있는 확률이 증가하므로 외부 광자효율이 증가하게 된다. 또한, 사파이어 건식식각 과정에서도 BCl3 가스 대신에 저비용으로 관리와 식각이 용이한 메탄(CH4), 염소(Cl2), 수소(H2), 아르곤(Ar) 등의 가스를 혼합하여 사용함으로써 양산과정에서도 저비용으로 고효율을 추구할 수 있다. As described above, according to the present invention, the external photon efficiency is increased because the probability of photons satisfying a certain critical angle condition, that is, the probability that photons can escape to the outside due to the curvature of the substrate surface in contact with air increases. . In addition, in the sapphire dry etching process, by using gas such as methane (CH 4 ), chlorine (Cl 2 ), hydrogen (H 2 ), argon (Ar), etc., which are easy to manage and etch at low cost, instead of BCl 3 gas. Even in mass production, high efficiency can be pursued at low cost.
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040094876A KR100608933B1 (en) | 2004-11-19 | 2004-11-19 | Method for fabricating ?-? nitride compound flip-chip semiconductor light-emitting device using dry etching on the substrate to improve the extraction efficiency |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040094876A KR100608933B1 (en) | 2004-11-19 | 2004-11-19 | Method for fabricating ?-? nitride compound flip-chip semiconductor light-emitting device using dry etching on the substrate to improve the extraction efficiency |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060055739A true KR20060055739A (en) | 2006-05-24 |
KR100608933B1 KR100608933B1 (en) | 2006-08-08 |
Family
ID=37151687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040094876A KR100608933B1 (en) | 2004-11-19 | 2004-11-19 | Method for fabricating ?-? nitride compound flip-chip semiconductor light-emitting device using dry etching on the substrate to improve the extraction efficiency |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100608933B1 (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100785494B1 (en) * | 2006-06-15 | 2007-12-13 | 한국광기술원 | Fabrication method of si based light emitting diode and light emitting diode |
WO2010030488A2 (en) * | 2008-09-15 | 2010-03-18 | Bridgelux, Inc. | Inverted led structure with improved light extraction |
KR20120138493A (en) * | 2011-06-15 | 2012-12-26 | 삼성전자주식회사 | Method for manufacturing light emitting diode |
KR101248989B1 (en) * | 2011-06-22 | 2013-04-01 | 포항공과대학교 산학협력단 | Light emitting diode and manufacturing method thereof |
WO2013157786A1 (en) * | 2012-04-18 | 2013-10-24 | 서울옵토디바이스주식회사 | Light-emitting diode provided with substrate having pattern on rear side thereof, and method for manufacturing same |
CN105390579A (en) * | 2014-08-26 | 2016-03-09 | 丰田合成株式会社 | Semiconductor light-emitting component wafer, semiconductor light-emitting component and manufacturing method of the component |
CN107863423A (en) * | 2017-10-26 | 2018-03-30 | 江苏新广联半导体有限公司 | The patterned preparation method of LED flip chip sapphire exiting surface |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101382677B1 (en) * | 2007-04-16 | 2014-04-07 | 엘지이노텍 주식회사 | Wafer substrate, semiconductor light emitting device and manufacturing method of semiconductor light emitting device using the wafer substrate |
KR102548183B1 (en) * | 2018-06-29 | 2023-06-28 | 주식회사 엘지화학 | Method for plasma etching process using faraday box |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW465123B (en) | 2000-02-02 | 2001-11-21 | Ind Tech Res Inst | High power white light LED |
JP2002368263A (en) | 2001-06-06 | 2002-12-20 | Toyoda Gosei Co Ltd | Iii nitride compound semiconductor light-emitting device |
KR100568297B1 (en) * | 2004-03-30 | 2006-04-05 | 삼성전기주식회사 | Nitride semiconductor light emitting device and manufacturing method thereof |
-
2004
- 2004-11-19 KR KR1020040094876A patent/KR100608933B1/en not_active IP Right Cessation
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100785494B1 (en) * | 2006-06-15 | 2007-12-13 | 한국광기술원 | Fabrication method of si based light emitting diode and light emitting diode |
WO2010030488A2 (en) * | 2008-09-15 | 2010-03-18 | Bridgelux, Inc. | Inverted led structure with improved light extraction |
WO2010030488A3 (en) * | 2008-09-15 | 2010-05-06 | Bridgelux, Inc. | Inverted led structure with improved light extraction |
US7741134B2 (en) | 2008-09-15 | 2010-06-22 | Bridgelux, Inc. | Inverted LED structure with improved light extraction |
US7915621B2 (en) | 2008-09-15 | 2011-03-29 | Bridgelux, Inc. | Inverted LED structure with improved light extraction |
KR20120138493A (en) * | 2011-06-15 | 2012-12-26 | 삼성전자주식회사 | Method for manufacturing light emitting diode |
KR101248989B1 (en) * | 2011-06-22 | 2013-04-01 | 포항공과대학교 산학협력단 | Light emitting diode and manufacturing method thereof |
WO2013157786A1 (en) * | 2012-04-18 | 2013-10-24 | 서울옵토디바이스주식회사 | Light-emitting diode provided with substrate having pattern on rear side thereof, and method for manufacturing same |
CN105390579A (en) * | 2014-08-26 | 2016-03-09 | 丰田合成株式会社 | Semiconductor light-emitting component wafer, semiconductor light-emitting component and manufacturing method of the component |
CN105390579B (en) * | 2014-08-26 | 2018-12-07 | 丰田合成株式会社 | Semiconductor light-emitting elements chip, semiconductor light-emitting elements and its manufacturing method |
CN107863423A (en) * | 2017-10-26 | 2018-03-30 | 江苏新广联半导体有限公司 | The patterned preparation method of LED flip chip sapphire exiting surface |
Also Published As
Publication number | Publication date |
---|---|
KR100608933B1 (en) | 2006-08-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI487141B (en) | Semiconductor optoelectronic structure of increased light extraction efficiency and fabricated thereof | |
US8735185B2 (en) | Light emitting device and fabrication method thereof | |
JP3852000B2 (en) | Light emitting element | |
JP5666164B2 (en) | Method for manufacturing light emitting device | |
KR101060830B1 (en) | Method for manufacturing gallium nitride compound semiconductor light emitting device, gallium nitride compound semiconductor light emitting device and lamp using same | |
JP5250856B2 (en) | Method for manufacturing gallium nitride compound semiconductor light emitting device | |
JP2007294972A (en) | Light emitting element and method of manufacturing same | |
WO2007069774A1 (en) | Gallium nitride compound semiconductor light-emitting device | |
KR20070063731A (en) | Method of fabricating substrate with nano pattern and light emitting device using the substrate | |
JP2005317959A (en) | Photonic crystal light-emitting device | |
KR20100099477A (en) | Light emitting device and method for fabricating the same | |
WO2011143918A1 (en) | Light emitting diode and manufacturing method thereof | |
CN102709426A (en) | Manufacture method of GaN (gallium nitride)-based LED (light emitting diode) chip with roughened surface | |
US20180254380A1 (en) | Optical substrate, substrate for semiconductor light emitting device and semiconductor light emitting device | |
KR101274651B1 (en) | Light emitting diode and method for fabricating the same | |
KR100608933B1 (en) | Method for fabricating ?-? nitride compound flip-chip semiconductor light-emitting device using dry etching on the substrate to improve the extraction efficiency | |
KR20060105396A (en) | Light-emitting gallium nitride-based iii-v group compound semiconductor device with polarization inverted layer | |
WO2012058961A1 (en) | Light-emitting diode and method for manufacturing same | |
KR100735488B1 (en) | Method for forming the gan type led device | |
US20100200880A1 (en) | Semiconductor wafers and semiconductor devices and methods of making semiconductor wafers and devices | |
TW201442278A (en) | Method of forming substrate with uneven surface and light emitting diode, substrate with uneven surface, light emitting diode, and organic thin film solar cell | |
CN103811614A (en) | Light emitting element with heterogeneous material structure and manufacturing method thereof | |
WO2011143919A1 (en) | Light emitting diode and manufacturing method thereof | |
KR100608930B1 (en) | Method for fabricating ?-nitride compound semiconductor light-emitting device using maskless selective wet etching | |
JP5297329B2 (en) | Manufacturing method of optical semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120710 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130710 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |