KR20060053470A

KR20060053470A - Semiconductor light emitting display

Info

Publication number: KR20060053470A
Application number: KR20040093515A
Authority: KR
Inventors: 손성진
Original assignee: 엘지이노텍 주식회사
Priority date: 2004-11-16
Filing date: 2004-11-16
Publication date: 2006-05-22

Abstract

본 발명은 활성층의 장벽층이 아닌 마지막 우물층 상에 p형 클래딩층을 성장시키는 질화물 반도체 발광소자에 관한 것으로서, 본 발명에 의한 반도체 발광소자는 화합물반도체로 이루어지는 p형 및 n형 반도체층; 상기 반도체층에 캐리어를 공급하는 p측 및 n측 금속전극; 상기 반도체층을 성장시키는 기판층; 상기 반도체층 사이에 형성되고, 마지막층이 우물층으로 형성되는 활성층; 및 상기 활성층의 우물층 상에 성장된 p형 클래딩층을 포함하는 것을 특징으로 한다.본 발명에 의하면, 비발광센터의 형성을 제한시키고, 재결합 발광율을 높임으로써 발광 효율을 증대시킬 수 있는 효과가 있다.The present invention relates to a nitride semiconductor light emitting device for growing a p-type cladding layer on the last well layer, not the barrier layer of the active layer, the semiconductor light emitting device according to the present invention comprises a p-type and n-type semiconductor layer made of a compound semiconductor; P-side and n-side metal electrodes supplying a carrier to the semiconductor layer; A substrate layer growing the semiconductor layer; An active layer formed between the semiconductor layers, the last layer being a well layer; And a p-type cladding layer grown on the well layer of the active layer. According to the present invention, it is possible to increase the luminous efficiency by limiting the formation of the non-luminous center and increasing the recombination luminous rate. There is.

Description

Semiconductor light emitting display

도 1은 종래의 반도체 발광소자의 구조를 도시한 측단면도.1 is a side cross-sectional view showing the structure of a conventional semiconductor light emitting device.

도 2는 본 발명의 실시예에 의한 반도체 발광소자의 구조를 도시한 측단면도.Figure 2 is a side cross-sectional view showing the structure of a semiconductor light emitting device according to an embodiment of the present invention.

도 3a는 종래의 반도체 발광소자 상의 활성층내에서의 에너지 밴드를 도시한 다이어그램.3A is a diagram showing energy bands in an active layer on a conventional semiconductor light emitting device.

도 3b는 본 발명에 의한 반도체 발광소자 상의 활성층내에서의 에너지 밴드를 도시한 다이어그램.3B is a diagram showing an energy band in an active layer on a semiconductor light emitting device according to the present invention.

도 4는 종래 및 본 발명에 의한 반도체 발광소자의 단위 입력전력에 대한 광출력 특성을 비교한 그래프.Figure 4 is a graph comparing the optical output characteristics with respect to the unit input power of the semiconductor light emitting device according to the prior art and the present invention.

〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

100: 기판층 200: 멀티버퍼층100: substrate layer 200: multi-buffer layer

300: 언도프 질화갈륨층 400: n형 반도체층300: undoped gallium nitride layer 400: n-type semiconductor layer

500: 활성층 520: 우물층500: active layer 520: well layer

600: p형 클래딩층 700: p형 반도체층600: p-type cladding layer 700: p-type semiconductor layer

800: n측 전극 900: p측 전극800: n-side electrode 900: p-side electrode

본 발명은 반도체 발광소자에 관한 것이다. The present invention relates to a semiconductor light emitting device.

일반적으로, 반도체 발광소자로는 LED(Light Emitting Diode; 발광 다이오드)를 꼽을 수 있는데, LED는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시켜 신호를 보내고 받는 데 사용되는 소자이다.In general, a semiconductor light emitting device (LED) is a light emitting diode (LED), which is used to send and receive signals by converting electrical signals into infrared, visible or light forms using the characteristics of compound semiconductors. It is an element.

보통 LED의 사용 범위는 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고, 종류는 크게 IRED(Infrared Emitting Diode)와 VLED(Visible Light Emitting Diode)로 나뉘어 진다.Usually, the use range of LED is used in home appliances, remote controllers, electronic signs, indicators, and various automation devices, and the types are largely divided into Infrared Emitting Diode (IRD) and Visible Light Emitting Diode (VLED).

보통, 소형화된 LED는 PCB(Printed Circuit Board) 기판에 직접 장착하기 위해서 표면실장소자(Surface Mount Device)형으로 만들어지고 있고, 이에 따라 표시소자로 사용되고 있는 LED 램프도 표면실장소자 형으로 개발되고 있다.이러한 표면실장소자는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.In general, miniaturized LEDs are made of a surface mount device type for direct mounting on a printed circuit board (PCB) board. Accordingly, LED lamps, which are used as display elements, are also being developed as surface mount device types. These surface-mount devices can replace the existing simple lighting lamps, which are used for lighting indicators of various colors, character display and image display.

상기와 같이 LED의 사용 영역이 넓어지면서, 생활에 사용되는 전등, 구조 신호용 전등 등 요구되는 휘도의 량도 갈수록 높아져서, 최근에는 고출력 발광 다이오드에 대한 개발이 활발히 진행 중이다.As the area of use of LEDs becomes wider as described above, the amount of brightness required such as electric lamps used for living and electric lamps for rescue signals increases gradually, and recently, development of high output light emitting diodes is actively underway.

특히, GaN(질화 갈륨), AlN(질화 알루미늄), InN(질화 인듐) 등의 3족 및 5족 화합물을 이용한 반도체광소자에 대해서 많은 연구와 투자가 이루어지고 있다. 이는 질화물 반도체 발광소자가 1.9 eV 내지 6.2 ev에 이르는 매우 넓은 영역의 밴 드갭을 가지고, 이를 이용한 밴드갭 엔지니어링은 하나의 반도체상에서 빛의 삼원색을 구현할 수 있다는 장점이 있기 때문이다.In particular, many researches and investments have been made on semiconductor optical devices using Group 3 and Group 5 compounds such as GaN (gallium nitride), AlN (aluminum nitride), and InN (indium nitride). This is because the nitride semiconductor light emitting device has a bandgap of a very wide area ranging from 1.9 eV to 6.2 ev, and bandgap engineering using the same has the advantage of realizing three primary colors of light on one semiconductor.

최근, 질화물 반도체를 이용한 청색 및 녹색 발광소자의 개발은 광디스플레이 시장에 일대 혁명을 몰고 왔으며, 앞으로도 고부가가치를 창출할 수 있는 유망 산업의 한 분야로 여겨지고 있다. 그러나, 전술한 바와 같이 이러한 질화물 반도체광소자에 있어서 보다 많은 산업상의 이용을 추구하려면 역시 발광휘도를 증가시키는 것이 선결되어야 할 과제이다.발광휘도의 증가를 위한 종래의 반도체 발광소자의 구조는 다음과 같다.Recently, the development of blue and green light emitting devices using nitride semiconductors has revolutionized the optical display market and is considered as one of the promising industries that can create high added value in the future. However, as mentioned above, in order to pursue more industrial use in the nitride semiconductor optical device, it is also a task to increase the luminance of light. The structure of a conventional semiconductor light emitting device for increasing the luminance of light is as follows. same.

도 1은 종래의 반도체 발광소자의 구조를 도시한 측단면도이다.1 is a side cross-sectional view showing the structure of a conventional semiconductor light emitting device.

이하에서, 설명되는 반도체 발광소자는 질화물 반도체를 이용한 것으로 하고, 그 중에서도 질화 갈륨이 사용된 것으로 한다.In the following, the semiconductor light emitting device to be described uses a nitride semiconductor, and among them, gallium nitride is used.

도 1에 의하면, 종래의 질화물 반도체 발광소자는 기판층(10), 멀티버퍼층(20), 언도프(undoped) 질화갈륨층(30), n형 반도체층(40), 활성층(50), p형 클래딩(cladding)층(60), p형 반도체층(70), p측 전극(90) 및 n측 전극(80)으로 이루어진다.Referring to FIG. 1, a conventional nitride semiconductor light emitting device includes a substrate layer 10, a multibuffer layer 20, an undoped gallium nitride layer 30, an n-type semiconductor layer 40, an active layer 50, and p. The cladding layer 60, the p-type semiconductor layer 70, the p-side electrode 90, and the n-side electrode 80 are formed.

상기 기판층(10)은 상층에 멀티버퍼층(20)을 형성하여 양질의 질화물을 성장시키도록 하는데, 가령, 상기 멀티버퍼층(20)은 기판의 화학적 작용에 의한 멜트백(melt-back) 에칭 등을 방지한다.상기 언도프 질화갈륨층(30)은 상기 멀티버퍼층(20) 상에 형성될 여러가지 반도체소자 중에서 상기 질화물 반도체 발광소자를 위한 베이스층로서 상기 n형 반도체층(40)을 성장시킨다. The substrate layer 10 is to form a multi-buffer layer 20 on the upper layer to grow a high quality nitride, for example, the multi-buffer layer 20 is a melt-back (melt-back) etching due to the chemical action of the substrate The undoped gallium nitride layer 30 grows the n-type semiconductor layer 40 as a base layer for the nitride semiconductor light emitting device among various semiconductor devices to be formed on the multi-buffer layer 20.

상기 n형 반도체층(40) 표면의 일측 상에 상기 n측 전극(80)이 형성되어 있고, 상기 n측 전극(80)이 형성된 영역 이외에 활성층(50)이 형성되어 있다.The n-side electrode 80 is formed on one side of the surface of the n-type semiconductor layer 40, and the active layer 50 is formed in addition to the region where the n-side electrode 80 is formed.

상기 활성층(50)은 다중양자우물(MQW)구조로서, 상기 p측 전극(90)을 통하여 흐르는 정공과 상기 n측 전극(80)을 통하여 흐르는 전자가 결합됨으로써 광을 발생시키는 층이다. 상기 활성층(50)의 마지막 층에는 장벽층이 형성되어 있다.상기 p형 클래딩층(60)은 상기 활성층(50) 및 상기 p형 반도체층(70) 사이에 성장되는데 캐리어 억제(carrier confinement)를 증가시키기 위한 층이고, 상기 활성층(50)보다 높은 밴드갭을 가진다. 이러한 특징을 통하여 상기 p형 클래딩층(60)은 발광 휘도를 증가시킬 수 있다.The active layer 50 has a multi-quantum well (MQW) structure, and is a layer that generates light by combining holes flowing through the p-side electrode 90 and electrons flowing through the n-side electrode 80. A barrier layer is formed on the last layer of the active layer 50. The p-type cladding layer 60 is grown between the active layer 50 and the p-type semiconductor layer 70, and has carrier confinement. It is a layer for increasing and has a higher bandgap than the active layer 50. Through this feature, the p-type cladding layer 60 may increase light emission luminance.

이어서, 상기 p형 클래딩층(60) 상에 p형 반도체층(70)이 성장되고, 상기 p형 반도체층(70) 위에 상기 p측 전극(90)이 형성된다.Subsequently, a p-type semiconductor layer 70 is grown on the p-type cladding layer 60, and the p-side electrode 90 is formed on the p-type semiconductor layer 70.

그러나, 이러한 종래의 구조에서, 상기 p형 클래딩층(60)은 상기 활성층(50)의 마지막층인 장벽(barrier)층(52) 위에 성장되고, 상기 장벽층(52)은 낮은 온도에서 성장되므로 박막 자체에 많은 결함을 가지게 된다. However, in this conventional structure, the p-type cladding layer 60 is grown on the barrier layer 52 which is the last layer of the active layer 50, and the barrier layer 52 is grown at low temperature. There are many defects in the thin film itself.

이러한 결함 요소들에 의하여 상기 p형 클래딩층(60) 및 상기 활성층(50) 사이에는 다수의 비발광센터들이 형성되고, 상기 비발광센터들은 상기 질화물 반도체 발광소자의 발광 휘도를 높이는데 장애를 가져온다. Due to these defects, a plurality of non-light emitting centers are formed between the p-type cladding layer 60 and the active layer 50, and the non-light emitting centers cause obstacles in increasing the light emission luminance of the nitride semiconductor light emitting device. .

이에, 상기 p형 클래딩층 및 상기 활성층 사이에 상기 비발광센터들이 적게 형성되게 하여 캐리어 재결합률을 상승시킬 수 있도록 하는 반도체 발광소자 상의 구조 개선이 요구되고 있다.Accordingly, there is a need for improvement of a structure on a semiconductor light emitting device to reduce the number of non-light emitting centers between the p-type cladding layer and the active layer, thereby increasing the carrier recombination rate.

본 발명은 다중양자 우물구조를 가지는 활성층 중에서 마지막 층이 장벽(barrier)층이 아닌 우물(well)층으로 구성되고 마지막 우물층 상에 p형 질화물클래딩층을 성장시키는 반도체 발광소자를 제공하는 것을 그 목적으로 한다.The present invention provides a semiconductor light emitting device in which an active layer having a multi-quantum well structure is formed of a well layer instead of a barrier layer and grows a p-type nitride cladding layer on the last well layer. The purpose.

상기의 목적을 달성하기 위하여, 본 발명에 의한 반도체 발광소자는 화합물반도체로 이루어지는 p형 및 n형 반도체층; 상기 반도체층에 캐리어를 공급하는 p측 및 n측 금속전극; 상기 반도체층을 성장시키는 기판층; 상기 반도체층 사이에 형성되고, 마지막층이 우물층으로 형성되는 활성층; 및 상기 활성층의 우물층 상에 성장된 p형 클래딩층을 포함하는 것을 특징으로 한다.In order to achieve the above object, the semiconductor light emitting device according to the present invention comprises a p-type and n-type semiconductor layer made of a compound semiconductor; P-side and n-side metal electrodes supplying a carrier to the semiconductor layer; A substrate layer growing the semiconductor layer; An active layer formed between the semiconductor layers, the last layer being a well layer; And a p-type cladding layer grown on the well layer of the active layer.

이하에서 첨부된 도면을 참조하여 본 발명의 실시예에 의한 반도체 발광소자 및 상기 반도체 발광소자의 제조 공정에 대하여 상세히 설명하기로 한다.Hereinafter, a semiconductor light emitting device and a manufacturing process of the semiconductor light emitting device according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 의한 반도체 발광소자의 구조를 도시한 측단면도이다.2 is a side cross-sectional view showing the structure of a semiconductor light emitting device according to an embodiment of the present invention.

이하에서, 본 발명의 실시예를 설명함에 있어서, 본 발명에 의한 반도체 발광소자는 GaN(질화 갈륨), AlN(질화 알루미늄), InN(질화 인듐) 등의 3족 및 5족 화합물을 이용한 질화물 반도체가 사용된 것으로 하고, 그 중에서 질화 갈륨이 적용된 것으로 한다.Hereinafter, in describing the embodiment of the present invention, the semiconductor light emitting device according to the present invention is a nitride semiconductor using Group 3 and Group 5 compounds such as GaN (gallium nitride), AlN (aluminum nitride), InN (indium nitride), and the like. Is used, and gallium nitride is applied among them.

도 2에 의하면, 본 발명의 실시예에 의한 질화물 반도체 발광소자는 기판층(100), 멀티버퍼층(200), 언도프 질화갈륨층(300), n형 반도체층(400), 활성층 (500), p형 클래딩층(600), p형 반도체층(700), p측 전극(900) 및 n측 전극(800)을 포함하여 구성된다.2, the nitride semiconductor light emitting device according to the embodiment of the present invention includes a substrate layer 100, a multibuffer layer 200, an undoped gallium nitride layer 300, an n-type semiconductor layer 400, and an active layer 500. , a p-type cladding layer 600, a p-type semiconductor layer 700, a p-side electrode 900, and an n-side electrode 800.

우선, 상기 기판층(100)은 사파이어, Si(실리콘), SiC(실리콘 카바이트), GaAs(갈륨 비소), ZnO(산화 아연) 또는 MgO(산화 마그네슘) 등의 원소 혹은 화합물로 제작될 수 있는데, 본 발명의 실시예에서는 사파이어를 이용한 것으로 한다. 세정된 상기 사파이어 기판층(100)은 저압으로 유지되는 유기금속 화학증착용 반응관내에 구비된 서셉터(susceptor)상에 고정된다.First, the substrate layer 100 may be made of an element or a compound such as sapphire, Si (silicon), SiC (silicon carbide), GaAs (gallium arsenide), ZnO (zinc oxide) or MgO (magnesium oxide), In the embodiment of the present invention, it is assumed that sapphire is used. The cleaned sapphire substrate layer 100 is fixed on a susceptor provided in a reaction tube for organometallic chemical vapor deposition maintained at low pressure.

상기 반응관내의 공기가 충분히 제거되면, 수소 가스의 공급을 유지시키면서 상기 사파이어 기판층(100)을 약 1090℃의 온도로 10분 정도 가열하여 그 표면상의 산화막을 제거시킨다.이후, 상기 사파이어 기판층(100)의 온도를 약 525℃까지 낮추고 상기 반응관으로 분당 8리터 유량의 수소 가스 및 동일한 유량의 암모니아 가스를 공급하여 상기 사파이어 기판층(100)의 온도가 520℃로 안정될 수 있도록 한다.When the air in the reaction tube is sufficiently removed, the sapphire substrate layer 100 is heated at a temperature of about 1090 ° C. for about 10 minutes while maintaining the supply of hydrogen gas to remove the oxide film on the surface thereof. The temperature of 100 is lowered to about 525 ° C., and hydrogen gas at a flow rate of 8 liters per minute and ammonia gas at the same flow rate are supplied to the reaction tube so that the temperature of the sapphire substrate layer 100 can be stabilized at 520 ° C.

상기 사파이어 기판층(100)의 온도가 520℃로 안정화되면 분당 3×10⁵몰의 트리메틸 갈륨(TMG)과 트리메틸 인듐(TMIn), 그리고 분당 3×10⁶ 몰의 트리메틸 알루미늄(TMAl)을 수소 가스 및 암모니아 가스와 함께 상기 반응관 내부로 주입시킴으로써 상기 상기 멀티버퍼층(200)을 성장시킨다. 이때의 상기 멀티버퍼층(200)의 두께는 약 25nm로 성장시킨다.When the temperature of the sapphire substrate layer 100 is stabilized at 520 ° C., 3 × 10 ⁵ mol of trimethyl gallium (TMG) and trimethyl indium (TMIn) per minute, and 3 × 10 ⁶ mol of trimethyl aluminum (TMAl) per minute are hydrogen gas. And the multi-buffer layer 200 is grown by injecting ammonia gas into the reaction tube. At this time, the thickness of the multi-buffer layer 200 is grown to about 25nm.

상기 기판층(100)의 온도를 다시 1040℃ 정도로 상승시킨 후, 트리메틸 갈륨 을 분당 7×10⁵ 몰의 유량으로 수소 가스 및 암모니아 가스와 함께 상기 반응관에 주입하여 상기 언도프 질화갈륨층(300)을 2 nm의 두께로 성장시킨다.After raising the temperature of the substrate layer 100 to about 1040 ° C., trimethyl gallium was injected into the reaction tube together with hydrogen gas and ammonia gas at a flow rate of 7 × 10 ⁵ mol per minute to undoped gallium nitride layer 300 ) Is grown to a thickness of 2 nm.

상기 언도프 질화갈륨층(300)의 성장에 이어 바로 사일렌(SiH4) 가스를 분당 7×10⁹몰로 상기 반응관 내부로 유입하여 n형 반도체층(400)을 형성시키고, 이어서 온도를 790℃로 낮추고 트리메틸 갈륨 및 트리메틸 인듐을 주입하면서 질소 분위기에서 상기 활성층(500)을 성장시킨다. 이때 상기 활성층(500)의 마지막층은 장벽층이 아닌 우물층(520)으로 성장된다.Immediately after the growth of the undoped gallium nitride layer 300, xylene (SiH 4) gas was introduced into the reaction tube at 7 × 10 ⁹ mol per minute to form the n-type semiconductor layer 400, and then the temperature was 790 ° C. Lowering and growing the active layer 500 in a nitrogen atmosphere while injecting trimethyl gallium and trimethyl indium. At this time, the last layer of the active layer 500 is grown to the well layer 520, not the barrier layer.

상기 n형 반도체층(400) 위에 상기 n측 전극(800)을 증착시키는데, 이러한 증착 기술로는, 가령 APCVD(Atmospheric Pressure Chemical Vapor Deposition), LPCVD(Low Pressure Chemical Vapor Deposition), PECVD(Plasma Enhanced Chemical Vapor Deposition), 구리나 고순도 알루미늄(Al₂O₃) 등을 이용한 금속박막증착 등이 사용될 수 있다.The n-side electrode 800 is deposited on the n-type semiconductor layer 400. Examples of the deposition technique may include, for example, atmospheric pressure chemical vapor deposition (APCVD), low pressure chemical vapor deposition (LPCVD), and plasma enhanced chemical (PECVD). Vapor Deposition), metal thin film deposition using copper or high purity aluminum (Al ₂ O ₃ ), etc. may be used.

다음으로, 상기 활성층(500)의 우물층(520) 상에, 830℃ 내지 900℃ 사이의 온도에서 2nm 내지 50nm의 두께를 가지도록 환경을 변화시키면서 상기 p형 클래딩층(600)을 성장시킨다. 상기 p형 클래딩층(600)은 질화 알루미늄 갈륨(AlGaN) 물질로 성장된다.상기 p형 클래딩층(600)은 상기 활성층(500) 및 상기 p형 반도체층(700) 사이에 성장되는데, 캐리어 억제를 증가시키고, 상기 활성층(500)보다 높은 밴드갭을 가진다.Next, the p-type cladding layer 600 is grown on the well layer 520 of the active layer 500 while changing the environment to have a thickness of 2 nm to 50 nm at a temperature between 830 ° C and 900 ° C. The p-type cladding layer 600 is grown of aluminum gallium nitride (AlGaN) material. The p-type cladding layer 600 is grown between the active layer 500 and the p-type semiconductor layer 700, and carrier suppression is performed. Increase and have a higher bandgap than the active layer 500.

이때, 상기 p형 클래딩층(600)은 상기 활성층(500)의 끝단을 형성하는 장벽 층에 형성되지 않고, 마지막 우물(well;우물)층(520)에 형성되는 구조를 통하여 상기 우물층(520)에서의 재결합 발광율이 종래의 구성에서보다 많이 발생하게 된다.In this case, the p-type cladding layer 600 is not formed on the barrier layer forming the end of the active layer 500, but is formed on the last well layer 520. ), The recombination luminous rate is larger than that in the conventional configuration.

도 3a는 종래의 질화물 반도체 발광소자 상의 활성층(50)내에서의 에너지 밴드를 도시한 다이어그램이고, 도 3b는 본 발명에 의한 질화물 반도체 발광소자 상의 활성층(500)내에서의 에너지 밴드를 도시한 다이어그램이다.3A is a diagram showing an energy band in an active layer 50 on a conventional nitride semiconductor light emitting device, and FIG. 3B is a diagram showing an energy band in an active layer 500 on a nitride semiconductor light emitting device according to the present invention. to be.

도 3a에 의하면, 상기 활성층(50)의 장벽층에는 비발광센터들이 형성되고 비발광 메커니즘(d)에 의하여 정공(b) 및 전자(a)의 재결합율이 떨어지는 것을 볼 수 있으며, 도 3b에 의하면, 상기 p형 클래딩층(600)이 상기 활성층(500)의 마지막 우물층(520)에 형성됨으로써 정공(f) 및 전자(e)의 재결합율(g)이 향상되는 것을 확인할 수 있다.Referring to FIG. 3A, non-light emitting centers are formed in the barrier layer of the active layer 50, and the recombination rate of holes (b) and electrons (a) is decreased by the non-light emitting mechanism (d). According to the present invention, the p-type cladding layer 600 is formed in the last well layer 520 of the active layer 500, thereby improving recombination rate g of holes f and electrons e.

결과적으로, 상기 우물층(520)에서 향상된 재결합 발광율은 상기 질화물 반도체 발광소자의 발광 효율을 증가시키게 된다.As a result, the improved recombination luminous rate in the well layer 520 increases the luminous efficiency of the nitride semiconductor light emitting device.

상기 p형 클래딩층(600)이 형성되면 p형 마그네슘(Mg) 델타도핑을 실시하는데, 우선 상기 p형 클래딩층(600)의 성장 온도를 900℃에서 상기 트리메틸갈륨만을 상기 반응관 외부로 방출시키고, 분당 2×10⁶ 몰의 cp2마그네슘(마그네슘 델타도핑원)을 약 30초 동안 상기 반응관 내부로 유입시킨다. 최종적으로, 성장 온도를 1010℃로 상승시키고 트리메틸갈륨 및 cp2마그네슘을 주입시킴으로써 p형 반도체층(700)이 형성되고, 상기 p형 반도체층(700)상에는 전술한 n형 반도체층(400)에 n측 전극(800)이 증착되는 것과 유사한 방식을 통하여 상기 p측 전극(900)이 증착된다. When the p-type cladding layer 600 is formed, p-type magnesium (Mg) delta doping is performed. First, only the trimethylgallium is released to the outside of the reaction tube at a growth temperature of the p-type cladding layer 600 at 900 ° C. 2 × 10 ⁶ moles of cp 2 magnesium (magnesium delta doping source) per minute are introduced into the reaction tube for about 30 seconds. Finally, the p-type semiconductor layer 700 is formed by raising the growth temperature to 1010 ° C. and injecting trimethylgallium and cp 2 magnesium, and n is formed on the n-type semiconductor layer 400 described above on the p-type semiconductor layer 700. The p-side electrode 900 is deposited in a similar manner as the side electrode 800 is deposited.

도 4는 종래 및 본 발명에 의한 질화물 반도체 발광소자의 단위 입력전력에 대한 광출력 특성을 비교한 그래프이다.4 is a graph comparing light output characteristics with respect to unit input power of a nitride semiconductor light emitting device according to the related art and the present invention.

도 4에 의하면, 100mA의 단위 입력전력이 인가되었을때, 종래의 질화물 반도체 발광소자의 광출력(A)보다 본 발명에 의한 질화물 반도체 발광소자의 광출력(B)이 약 3mW 이상 증가하였음을 알 수 있다.According to FIG. 4, when the unit input power of 100 mA is applied, the light output B of the nitride semiconductor light emitting device according to the present invention is increased by about 3 mW or more than the light output A of the conventional nitride semiconductor light emitting device. Can be.

이상에서 본 발명에 대하여 그 바람직한 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.The present invention has been described above with reference to the preferred embodiments, which are merely examples and are not intended to limit the present invention, and those skilled in the art to which the present invention pertains do not depart from the essential characteristics of the present invention. It will be appreciated that various modifications and applications are not possible that are not illustrated above. For example, each component specifically shown in the embodiment of the present invention can be modified. And differences relating to such modifications and applications will have to be construed as being included in the scope of the invention defined in the appended claims.

이상에서 살펴본 바와 같이, 본 발명에 의한 반도체 발광소자에 의하면, 다중양자 우물구조를 가지는 활성층의 장벽층이 아닌 마지막 우물층 상에 p형 클래딩층을 성장시킴으로써 비발광센터의 형성을 제한할 수 있고, 재결합 발광율을 높일 수 있으며, 따라서 발광 효율을 증대시킬 수 있는 효과가 있다.As described above, according to the semiconductor light emitting device according to the present invention, by forming a p-type cladding layer on the last well layer rather than the barrier layer of the active layer having a multi-quantum well structure, it is possible to limit the formation of the non-light emitting center. As a result, the recombination emission rate can be increased, and thus the luminous efficiency can be increased.

Claims

P-type and n-type semiconductor layers made of compound semiconductors;

P-side and n-side metal electrodes supplying a carrier to the semiconductor layer; a substrate layer on which the semiconductor layer is grown;

An active layer formed between the semiconductor layers, the last layer being a well layer; And

And a p-type cladding layer grown on the well layer of the active layer.

The semiconductor device of claim 1, wherein the p-type and n-type semiconductor layers

A semiconductor light emitting device comprising a III-V group nitride semiconductor.

The method of claim 1, wherein the p-type cladding layer

A semiconductor light emitting device, characterized in that it is grown at a temperature between 830 ℃ to 900 ℃.

The method of claim 1, wherein the p-type cladding layer

A semiconductor light emitting device, characterized in that it is grown to a thickness between 20 ℃ to 500 ℃.

The method of claim 1, wherein the substrate layer

A semiconductor light emitting device, characterized in that formed of any one of sapphire, Si, SiC, GaAs, ZnO or MgO.