KR20080024788A - Nitride semiconductor light-emitting device and manufacturing method thereof - Google Patents

Nitride semiconductor light-emitting device and manufacturing method thereof Download PDF

Info

Publication number
KR20080024788A
KR20080024788A KR20060089392A KR20060089392A KR20080024788A KR 20080024788 A KR20080024788 A KR 20080024788A KR 20060089392 A KR20060089392 A KR 20060089392A KR 20060089392 A KR20060089392 A KR 20060089392A KR 20080024788 A KR20080024788 A KR 20080024788A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
type semiconductor
superlattice
emitting device
Prior art date
Application number
KR20060089392A
Other languages
Korean (ko)
Inventor
김등관
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR20060089392A priority Critical patent/KR20080024788A/en
Publication of KR20080024788A publication Critical patent/KR20080024788A/en

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

A nitride semiconductor light emitting device and a manufacturing method thereof are provided to prevent the back drift of a dopant in a p-type semiconductor layer to an active layer by forming a supper lattice layer on the active layer. An n-type semiconductor layer(120) is formed on a substrate(105). An active layer(125) is formed over the n-type semiconductor layer. An LD(Low Doped) p-type semiconductor layer and an un-doped semiconductor layer are alternatively laminated to form a super lattice layer(130) over the active layer. A p-type semiconductor layer(140) is formed on the super lattice layer. The un-doped semiconductor layer of the super lattice layer is alternatively laminated with a super lattice structure under the temperature change of 500 ‹C to 1000 ‹C. The supper lattice layer has an amorphous shape. The un-doped semiconductor layer of the supper lattice layer is Um-GaN layer.

Description

질화물 반도체 발광소자 및 그 제조 방법{Nitride semiconductor light-emitting device and manufacturing method thereof}Nitride semiconductor light emitting device and manufacturing method thereof

도 1은 일반적인 질화물 반도체 발광소자의 구조를 예시적으로 도시한 측단면도.1 is a side cross-sectional view illustrating a structure of a general nitride semiconductor light emitting device by way of example.

도 2는 본 발명의 실시예에 따른 질화물 반도체 발광소자의 구조를 도시한 측단면도.Figure 2 is a side cross-sectional view showing the structure of a nitride semiconductor light emitting device according to an embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 질화물 반도체 발광소자의 제조 방법을 도시한 흐름도.3 is a flowchart illustrating a method of manufacturing a nitride semiconductor light emitting device according to an embodiment of the present invention.

〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

100: 질화물 반도체 발광소자 105: 기판100 nitride semiconductor light emitting device 105 substrate

110: 버퍼층 115: 언도프 반도체층110: buffer layer 115: undoped semiconductor layer

120: n형 반도체층 125: 활성층120: n-type semiconductor layer 125: active layer

130: 초격자층 140: p형 반도체층130: superlattice layer 140: p-type semiconductor layer

150: p측 전극 160: n측 전극150: p-side electrode 160: n-side electrode

본 발명은 질화물 반도체 발광소자 및 질화물 반도체 발광소자의 제조 방법에 관한 것이다.The present invention relates to a nitride semiconductor light emitting device and a method for manufacturing the nitride semiconductor light emitting device.

일반적으로, 반도체 발광소자로는 LED(Light Emitting Diode; 발광 다이오드)를 꼽을 수 있는데, LED는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시켜 신호를 보내고 받는 데 사용되는 소자이다.In general, a semiconductor light emitting device (LED) is a light emitting diode (LED), which is used to send and receive signals by converting electrical signals into infrared, visible or light forms using the characteristics of compound semiconductors. It is an element.

LED의 사용 범위는 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기 등에 사용되고, 종류는 크게 IRED(Infrared Emitting Diode)와 VLED(Visible Light Emitting Diode)로 나뉘어 진다.The use range of LED is used in home appliances, remote controllers, electronic signs, indicators, and various automation devices, and the types are divided into IRED (Infrared Emitting Diode) and VLED (Visible Light Emitting Diode).

보통, 소형화된 LED는 PCB(Printed Circuit Board) 기판에 직접 장착하기 위해서 표면실장소자(Surface Mount Device)형으로 만들어지고 있고, 이에 따라 표시소자로 사용되고 있는 LED 램프도 표면실장소자 형으로 개발되고 있다.이러한 표면실장소자는 기존의 단순한 점등 램프를 대체할 수 있으며, 이것은 다양한 칼라를 내는 점등표시기용, 문자표시기 및 영상표시기 등으로 사용된다.In general, miniaturized LEDs are made of a surface mount device type for direct mounting on a printed circuit board (PCB) board. Accordingly, LED lamps, which are used as display elements, are also being developed as surface mount device types. These surface-mount devices can replace the existing simple lighting lamps, which are used for lighting indicators of various colors, character display and image display.

상기와 같이 LED의 사용 영역이 넓어지면서, 생활에 사용되는 전등, 구조 신호용 전등 등 요구되는 휘도도 갈수록 높아져서, 최근에는 고출력 발광 다이오드에 대한 개발이 활발히 진행 중이다.As the area of use of LEDs becomes wider as described above, required luminances such as electric lamps used for living, electric lamps for rescue signals, and the like become higher and higher, and in recent years, development of high output light emitting diodes is actively underway.

특히, GaN(질화 갈륨), AlN(질화 알루미늄), InN(질화 인듐) 등의 3족 및 5족 화합물을 이용한 반도체광소자에 대해서 많은 연구와 투자가 이루어지고 있다. 이는 질화물 반도체 발광소자가 1.9 eV ~ 6.2 ev에 이르는 매우 넓은 영역의 밴드갭을 가지고, 이를 이용한 밴드갭 엔지니어링은 하나의 반도체상에서 빛의 삼원색 을 구현할 수 있다는 장점이 있기 때문이다.In particular, many researches and investments have been made on semiconductor optical devices using Group 3 and Group 5 compounds such as GaN (gallium nitride), AlN (aluminum nitride), and InN (indium nitride). This is because the nitride semiconductor light emitting device has a very wide band gap ranging from 1.9 eV to 6.2 ev, and the band gap engineering using the same has the advantage of realizing three primary colors of light on one semiconductor.

최근, 질화물 반도체를 이용한 청색 및 녹색 발광소자의 개발은 광디스플레이 시장에 일대 혁명을 몰고 왔으며, 앞으로도 고부가가치를 창출할 수 있는 유망 산업의 한 분야로 여겨지고 있다. 그러나, 전술한 바와 같이 이러한 질화물 반도체광소자에 있어서 보다 많은 산업상의 이용을 추구하려면 역시 발광휘도를 증가시키는 것이 선결되어야 할 과제이다.Recently, the development of blue and green light emitting devices using nitride semiconductors has revolutionized the optical display market and is considered as one of the promising industries that can create high added value in the future. However, as mentioned above, in order to pursue more industrial use in such a nitride semiconductor optical device, increasing light emission luminance is also a problem to be taken first.

도 1은 일반적인 질화물 반도체 발광소자의 구조를 도시한 측단면도이다.1 is a side cross-sectional view showing the structure of a general nitride semiconductor light emitting device.

도 1에 의하면, 일반적인 질화물 반도체 발광소자(10)는 기판(11), 버퍼층(12), 언도프(Undoped) 반도체층(13), n형 반도체층(14), 활성층(15), p형 반도체층(16), p측 전극(17) 및 n측 전극(18) 등으로 구성된다.Referring to FIG. 1, a general nitride semiconductor light emitting device 10 includes a substrate 11, a buffer layer 12, an undoped semiconductor layer 13, an n-type semiconductor layer 14, an active layer 15, and a p-type. The semiconductor layer 16, the p-side electrode 17, the n-side electrode 18, and the like.

상기 기판(11)은 사파이어 또는 SiC로 이루어지며, 기판(11) 위에 저온의 성장 온도에서 가령, AlyGa1-yN층의 다결정 박막 구조인 버퍼층(12)이 성장된다. 상기 버퍼층(12)이 성장되면, 그 위로 Undoped-GaN과 같은 언도프 반도체층(13)이 성장되어 격자 일치도를 높이고, Si(실리콘)이 도핑된 n형 반도체층(GaN층)(14)이 형성된다.The substrate 11 is made of sapphire or SiC, and a buffer layer 12 having a polycrystalline thin film structure of, for example, an Al y Ga 1-y N layer is grown on the substrate 11 at a low temperature. When the buffer layer 12 is grown, an undoped semiconductor layer 13 such as Undoped-GaN is grown thereon to increase lattice agreement, and an n-type semiconductor layer (GaN layer) 14 doped with Si (silicon) is formed. Is formed.

상기 n형 반도체층(14) 위로 활성층(15)이 적층되고, 활성층(15) 위로 Mg(마그네슘)이 도핑된 p형 반도체층(GaN층)(16)이 형성되는데, 활성층(15)은 양자우물(MQW; Multiple Quantum Well) 구조로서, p형 반도체층(16)을 통하여 흐르는 정공과 n형 반도체층(14)을 통하여 흐르는 전자가 결합됨으로써 광을 발생시킨다. 이때, 양자 우물의 여기 준위 또는 에너지 밴드갭 차이에 해당되는 에너지의 빛이 발 광된다.An active layer 15 is stacked on the n-type semiconductor layer 14, and a p-type semiconductor layer (GaN layer) 16 doped with Mg (magnesium) is formed on the active layer 15. As a multiple quantum well (MQW) structure, holes flowing through the p-type semiconductor layer 16 and electrons flowing through the n-type semiconductor layer 14 are combined to generate light. At this time, light of energy corresponding to the excitation level or the energy band gap difference of the quantum well is emitted.

상기 n형 반도체층(14) 및 p형 반도체층(16) 상에 각각 n측 전극(18)과 p측 전극(17)이 형성되어 반도체 발광소자(10)를 형성한다.The n-side electrode 18 and the p-side electrode 17 are formed on the n-type semiconductor layer 14 and the p-type semiconductor layer 16, respectively, to form a semiconductor light emitting device 10.

그러나, 무엇보다도 버퍼층(12)과 기판(11)과의 결정격자 상수의 차이가 크기 때문에, 버퍼층(12)은 기판(11) 및 버퍼층(12) 위에 성장되는 층 사이에 전위(dislocation) 또는 공격자점(vacancy) 등의 격자결함이 발생한다.However, first of all, since the difference in crystal lattice constant between the buffer layer 12 and the substrate 11 is large, the buffer layer 12 may have a dislocation or attacker between the layer grown on the substrate 11 and the buffer layer 12. Lattice defects such as vacancy occur.

이러한 현상들은 계면에서의 전위 결함(dislocation) 생성, 핀홀(pinhole) 및 써멀 핏(thermal pit)의 생성 등 계면 상의 문제점을 일으키므로 전자의 흐름이 원활하지 못하게 되고 반도체 소자의 광 특성 및 전기 특성을 저하시키는 결과를 초래한다.These phenomena cause problems on the interface such as the generation of dislocation defects at the interface, the formation of pinholes and thermal pit, and the flow of electrons is not smooth and the optical and electrical characteristics of the semiconductor device are reduced. Results in deterioration.

본 발명은 격자 결함 및 결정 결함의 영향을 최소화하여 양질의 반도체층을 형성할 수 있고, 정공 및 전자의 결합 및 전도성 제어가 용이하도록 하여 발광 효율이 향상되는 질화물 반도체 발광소자를 제공한다.The present invention provides a nitride semiconductor light emitting device capable of forming a semiconductor layer of high quality by minimizing the influence of lattice defects and crystal defects, and facilitating the bonding and conductivity control of holes and electrons, thereby improving luminous efficiency.

또한, 본 발명은 p형 반도체층의 도편트가 활성층으로 역확산되는 것을 방지하여 활성층의 품질을 향상시키고, 하부층으로부터 전가되는 스트레인 현상 및 스트레스 현상의 영향이 최소화되도록 표면 보호막(Surface recovery layer) 기능을 갖춘 질화물 반도체 발광소자를 제공한다.In addition, the present invention improves the quality of the active layer by preventing the dopant of the p-type semiconductor layer from being diffused into the active layer, and a surface recovery layer function to minimize the effects of strain and stress phenomena transferred from the lower layer. Provided is a nitride semiconductor light emitting device.

본 발명은 반도체 소자의 전기적 특성, 광학적 특성을 저하시키는 전위 결함(dislocation) 생성, 핀홀(pinhole) 및 써멀 핏(thermal pit)의 생성 현상 등을 감소시켜 고품질의 박막을 구현할 수 있는 질화물 반도체 발광소자의 제조 방법을 제공한다.According to the present invention, a nitride semiconductor light emitting device capable of realizing a high quality thin film by reducing a dislocation generation, a pinhole and a thermal pit, which are deteriorated in electrical and optical characteristics of a semiconductor device can be realized. It provides a method for producing.

본 발명에 의한 질화물 반도체 발광소자는 기판; 상기 기판 위에 형성되는 n형 반도체층; 상기 n형 반도체층 위에 형성되는 활성층; LD(Low Doped) p형 반도체층 및 언도프(Un-doped) 반도체층이 교대 적층되어 상기 활성층 위에 형성되는 초격자층; 및 상기 초격자층 위에 형성되는 p형 반도체층을 포함한다.The nitride semiconductor light emitting device according to the present invention comprises a substrate; An n-type semiconductor layer formed on the substrate; An active layer formed on the n-type semiconductor layer; A superlattice layer in which a low doped p-type semiconductor layer and an undoped semiconductor layer are alternately stacked and formed on the active layer; And a p-type semiconductor layer formed on the superlattice layer.

또한, 본 발명에 의한 질화물 반도체 발광소자의 상기 초격자층의 언도프 반도체층은 500℃ 내지 1000℃의 범위에서 온도 변화를 주어 초격자 구조로 교대 적층된다.In addition, the undoped semiconductor layer of the superlattice layer of the nitride semiconductor light emitting device according to the present invention is alternately stacked in a superlattice structure by giving a temperature change in the range of 500 ° C to 1000 ° C.

또한, 되는 것을 특징으로 하는 질화물 반도체 발광소자의 상기 초격자층은 3주기 내지 100주기를 가지고 초격자 구조를 이루고, 10Å 내지 500Å의 두께로 형성된다.In addition, the superlattice layer of the nitride semiconductor light emitting device characterized in that it has a superlattice structure having 3 to 100 cycles, and is formed to a thickness of 10 Å to 500 Å.

본 발명에 의한 질화물 반도체 발광소자의 제조 방법은 기판 위에 n형 반도체층이 형성되는 단계; 상기 n형 반도체층 위에 활성층이 형성되는 단계; 상기 활성층 위에 LD p형 반도체층 및 언도프 반도체층이 교대 적층되어 초격자층이 형성되는 단계; 및 상기 초격자층 위에 p형 반도체층이 형성되는 단계를 포함한다.A method of manufacturing a nitride semiconductor light emitting device according to the present invention includes the steps of forming an n-type semiconductor layer on the substrate; Forming an active layer on the n-type semiconductor layer; Forming a superlattice layer by alternately stacking an LD p-type semiconductor layer and an undoped semiconductor layer on the active layer; And forming a p-type semiconductor layer on the superlattice layer.

이하에서 첨부된 도면을 참조하여 본 발명의 실시예에 따른 질화물 반도체 발광소자 및 질화물 반도체 발광소자의 제조 방법에 대하여 상세히 설명하는데, 이해의 편의를 위하여 질화물 반도체 발광소자의 구조 및 그 제조 방법을 함께 설명 하기로 한다.Hereinafter, a method of manufacturing a nitride semiconductor light emitting device and a nitride semiconductor light emitting device according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings, together with the structure of the nitride semiconductor light emitting device and a method of manufacturing the same. This will be explained.

도 2는 본 발명의 실시예에 따른 질화물 반도체 발광소자(100)의 구조를 도시한 측단면도이고, 도 3은 본 발명의 실시예에 따른 질화물 반도체 발광소자(100)의 제조 방법을 도시한 흐름도이다.2 is a side cross-sectional view showing the structure of the nitride semiconductor light emitting device 100 according to the embodiment of the present invention, Figure 3 is a flow chart showing a manufacturing method of the nitride semiconductor light emitting device 100 according to an embodiment of the present invention. to be.

도 2에 의하면, 본 발명의 실시예에 따른 질화물 반도체 발광소자(100)는 기판(105), 버퍼층(110), 언도프 반도체층(115), n형 반도체층(120), 활성층(125), 초격자층(130), p형 반도체층(140), p측 전극(150) 및 n측 전극(160)을 포함하여 이루어진다.Referring to FIG. 2, the nitride semiconductor light emitting device 100 according to the exemplary embodiment of the present invention may include a substrate 105, a buffer layer 110, an undoped semiconductor layer 115, an n-type semiconductor layer 120, and an active layer 125. And a superlattice layer 130, a p-type semiconductor layer 140, a p-side electrode 150, and an n-side electrode 160.

처음으로, 기판(105) 상에 버퍼층(110)이 적층되는데(S100), 상기 버퍼층(110)은 멀티버퍼층으로 형성될 수 있고, 상기 기판(105)은 실리콘(Si) 재질로 이루어질 수 있다.First, the buffer layer 110 is stacked on the substrate 105 (S100), the buffer layer 110 may be formed of a multi-buffer layer, the substrate 105 may be made of a silicon (Si) material.

일반적으로, 실리콘 기판은, 첫째, 반도체층과의 격자 불일치(High lattice mismatch), 둘째, 1050℃ 이상의 고온에서 저하되는 Si의 열적 내구성(확산성이 증가됨), 셋째, 반도체층과 상이한 결정 구조(hexagonal/cubic) 등의 문제점을 가지는데, 본 발명에 의한 질화물 반도체 발광소자(100)는 이러한 문제점을 해소한다.In general, a silicon substrate is characterized by firstly, a high lattice mismatch with a semiconductor layer, secondly, thermal durability (increased diffusivity) of Si degraded at a high temperature of 1050 ° C. or higher, and thirdly, a crystal structure different from that of the semiconductor layer ( hexagonal / cubic) and the like, the nitride semiconductor light emitting device 100 according to the present invention solves this problem.

즉, 본 발명에 의하면, 종래 활성층(15)의 구조가 개선됨으로써 상기와 같은 기판(105) 및 버퍼층(110)에서의 영향이 반도체층에 미치는 것을 최소화할 수 있으므로 단일 재질 기판에 기반하여 소자간 재질의 영향을 배제하고 공정상의 일률적 배치(Monolithic array)가 용이하며 저비용으로 반도체 소자를 대량 생산할 수 있는 기반을 마련할 수 있게 된다.That is, according to the present invention, since the structure of the conventional active layer 15 is improved, the influence of the substrate 105 and the buffer layer 110 on the semiconductor layer can be minimized. Eliminating the effects of materials, easy to process monolithic array (Monolithic array), and can lay the foundation for mass production of low-cost semiconductor devices.

상기 버퍼층(110)은 기판(105)의 화학적 작용에 의한 멜트백(melt-back) 에칭을 방지하는 등의 기판(105) 및 반도체층(120) 사이의 스트레스를 완화하는 기능을 수행하는데, AlInN/GaN 적층 구조, InxGa1-xN/GaN 적층 구조, AlxInyGa1-x-yN/InxGa1-xN/GaN의 적층 구조 등의 구조로 형성될 수 있다.The buffer layer 110 serves to relieve stress between the substrate 105 and the semiconductor layer 120, such as to prevent melt-back etching due to the chemical action of the substrate 105. / GaN stacked structure, In x Ga 1-x N / GaN laminated structure, it may be formed of a structure such as a lamination structure of Al x In y Ga 1-xy N / In x Ga 1-x N / GaN.

이어서, 언도프 반도체층(u-GaN층으로 형성될 수 있음)(115)이 버퍼층(110) 위에 형성되는데, 약 700℃ 정도의 성장온도에서 NH3(4.0×10-2 몰/분)와 트리메탈갈륨(TMGa)(1.0×10-4 몰/분)을 공급하여 약 300 nm 두께로 형성된다(S105).Subsequently, an undoped semiconductor layer (which may be formed of a u-GaN layer) 115 is formed on the buffer layer 110, and the NH 3 (4.0 × 10 −2 mol / min) and a growth temperature of about 700 ° C. Trimetal gallium (TMGa) (1.0 × 10 −4 mol / min) is supplied to form a thickness of about 300 nm (S105).

상이 언도프 반도체층(115)이 형성되면, n형 반도체층(120)이 형성된다(S110).When the undoped semiconductor layer 115 is formed, the n-type semiconductor layer 120 is formed (S110).

상기 n형 반도체층(122)은 구동전압을 낮추기 위하여 실리콘 도핑된 n-GaN층으로 형성될 수 있으며, 가령, NH3(3.7×10-2 몰/분), TMGa(1.2×10-4 몰/분) 및 Si와 같은 n형 도펀트를 포함한 실란가스(6.3×10-9 몰/분)를 공급하여 n-GaN층을 성장시킨다.The n-type semiconductor layer 122 may be formed of a silicon-doped n-GaN layer to lower the driving voltage, for example, NH 3 (3.7 × 10 −2 mol / min), TMGa (1.2 × 10 −4 mol) Per minute) and a silane gas (6.3 × 10 -9 moles / minute) containing an n-type dopant such as Si is supplied to grow an n-GaN layer.

상기 n형 반도체층(120)이 성장되면, 가령 MOCVD(Metal Organic Chemical Vapor Deposition) 공법을 이용하여 InGaN/GaN으로 구성된 다중양자우물(Multi-Quantum Well : MQW) 구조를 가지는 활성층(125)이 형성된다(S115).When the n-type semiconductor layer 120 is grown, an active layer 125 having a multi-quantum well (MQW) structure composed of InGaN / GaN is formed using, for example, a metal organic chemical vapor deposition (MOCVD) method. (S115).

이어서, 활성층(125) 위로 초격자층(130)이 형성되는데, 초격자층(130)은 LD(Low Doped) p형 반도체층 및 언도프(Un-doped) 반도체층이 초격자 구조를 이루어 교대 적층되어 형성된다(도면에는 다수개의 세선으로 표시됨)(S120).Subsequently, a superlattice layer 130 is formed on the active layer 125. The superlattice layer 130 alternates between a low doped (LD) p-type semiconductor layer and an undoped semiconductor layer. It is formed by stacking (indicated by a plurality of thin lines in the drawing) (S120).

상기 초격자층(130)은 10Å 내지 500Å의 두께로 성장되는데, 초격자 구조를 형성함에 있어서 아몰포스(Amorphous) 형태를 이룬다. 즉, 초격자층(130)은 단결정 구조와는 달리, 성분 원자(또는 분자)의 공간적 배열이 조성비에 따라 규칙적이지 않은 무정형질(비정질)의 형태를 가지는 것이다.The superlattice layer 130 is grown to a thickness of 10 Å to 500 Å, and forms an amorphous form in forming the superlattice structure. That is, unlike the single crystal structure, the superlattice layer 130 has a form of amorphous (amorphous) in which the spatial arrangement of the component atoms (or molecules) is not regular according to the composition ratio.

상기 초격자 구조란 LD(Low Doped) p형 반도체층 및 언도프(Un-doped) 반도체층과 같이 조성과 특성이 다른 물질이 극히 얇은 두께를 이루어 교대로 적층된 구조를 지칭한다.The superlattice structure refers to a structure in which materials having different compositions and properties, such as a low doped p-type semiconductor layer and an undoped semiconductor layer, are alternately stacked with an extremely thin thickness.

초격자의 주기가 물질 고유의 전자파장 이하로 되면 양자 사이즈 효과(Quan tum Size Effect)에 의하여, 혼성결정 반도체(결정구조의 구성 물질이 혼합되어 이루어진 반도체)와는 다른 전기적/광학적 특성을 나타낸다.When the period of the superlattice becomes less than the intrinsic electromagnetic wave of the material, it exhibits electrical / optical characteristics different from the hybrid crystal semiconductor (semiconductor formed by mixing the constituent materials of the crystal structure) by the quantum size effect.

이렇게 2가지 이상의 물질을 다른 주기로 겹쳐 쌓음으로써 초격자 특성을 다양하게 조합하고 새로운 인공 물질을 만들 수 있는데, 초격자의 종류는 크게 차프 초격자(초격자의 주기를 연속적으로 조금씩 바꾼 구조), 불규칙 초격자(조성과 주기를 불규칙적으로 바꾼 구조), 도핑 초격자(도핑량을 상이하게 조정한 구조) 등이 있으며 이들은 종래의 재료나 소자와는 전혀 다른 특성을 나타낸다.By stacking two or more materials in different cycles, you can combine superlattice characteristics in various ways and create new artificial materials.The types of superlattices are largely chap superlattices (structures that change the cycles of superlattices in small increments) and irregularities. There are superlattices (structures with irregular compositions and cycles), doped superlattices (structures with different doping amounts), and these exhibit completely different characteristics from conventional materials and devices.

상기 초격자층의 구체적인 성장 조건을 살펴보면, 상기 언도프 반도체층은 Un-GaN층으로 구비될 수 있으며 500℃ 내지 1000℃의 범위에서 온도 변화를 주어 초격자 구조를 이룬다.Looking at the specific growth conditions of the superlattice layer, the undoped semiconductor layer may be provided as an Un-GaN layer to form a superlattice structure by giving a temperature change in the range of 500 ℃ to 1000 ℃.

상기 언도프 반도체층이 온도 제어되어 초격자 구조를 이루는 경우, 층사이에서 계면 보호막(surface recovery; dislocation, pinhole, thermal pit 감소 효과)이 자연스럽게 형성되므로 고품질의 박막을 형성할 수 있게 된다.When the undoped semiconductor layer is temperature-controlled to form a superlattice structure, an interfacial layer (surface recovery (dislocation, pinhole, thermal pit reducing effect)) is naturally formed between the layers, thereby forming a high quality thin film.

그리고, 상기 LD p형 반도체층은 LD p-GaN층으로 구비될 수 있으며, 상기 p형 반도체층(140)이 가지는 도핑 레벨의 약 30% 내지 70%의 수치로 도핑된다.The LD p-type semiconductor layer may be provided as an LD p-GaN layer and is doped to a value of about 30% to 70% of the doping level of the p-type semiconductor layer 140.

상기 LD p형 반도체층 및 언도프 반도체층은 3주기 내지 100주기의 초격자 구조를 이룸으로써 초격자층(130)을 형성할 수 있다.The LD p-type semiconductor layer and the undoped semiconductor layer may form a superlattice layer 130 by forming a superlattice structure of 3 to 100 cycles.

또한, 활성층(125) 위에 초격자층(130)이 형성됨으로써 p형 반도체층(140)으로부터 도펀트인 Mg가 역확산(Back diffusion)되는 것을 방지할 수 있게 된다.In addition, the superlattice layer 130 is formed on the active layer 125 to prevent back diffusion of Mg, which is a dopant, from the p-type semiconductor layer 140.

이와 같이 하여, 초격자층(130)이 형성되면, 그 위로 p형 반도체층(140)이 형성된다(S125).In this manner, when the superlattice layer 130 is formed, the p-type semiconductor layer 140 is formed thereon (S125).

상기 p형 반도체층(140)은 수소를 캐리어 가스로 하여 1000℃로 분위기 온도를 높여 TMGa(7×10-6 몰/분), 트리메틸알루미늄(TMAl)(2.6×10-5 몰/분), 비세틸 사이클로 펜타디에닐 마그네슘(EtCp2Mg){Mg(C2H5C5H4)2}(5.2×10-7 몰/분), 및 NH3(2.2×10-1 몰/분)을 공급하여 0.02 내지 0.1㎛의 두께로 성장된다.The p-type semiconductor layer 140 is made of hydrogen as a carrier gas to raise the ambient temperature to 1000 ° C., TMGa (7 × 10 −6 mol / min), trimethylaluminum (TMAl) (2.6 × 10 −5 mol / min), Bicetyl cyclopentadienyl magnesium (EtCp2Mg) {Mg (C 2 H 5 C 5 H 4 ) 2 } (5.2 x 10 -7 mol / min), and NH 3 (2.2 x 10 -1 mol / min) was fed To a thickness of 0.02 to 0.1 μm.

이어서, 950℃의 온도에서 예컨대, 5분 동안 열어닐링 처리를 하여 p형 반도체층(140)의 정공 농도가 최대가 되도록 조정한다.Subsequently, annealing treatment is performed at a temperature of 950 ° C. for 5 minutes, for example, to adjust the maximum hole concentration of the p-type semiconductor layer 140.

이와 같이 기판(105)부터 p형 반도체층(140) 까지의 기본 적층 구조가 구현 되면, 표면으로부터 습식 에칭, 예를 들어 이방성 습식에칭을 실행하여, n형 반도체층(120)의 일부를 노출시킨다(S130).When the basic stacked structure from the substrate 105 to the p-type semiconductor layer 140 is implemented as described above, wet etching, for example, anisotropic wet etching, is performed on the surface to expose a portion of the n-type semiconductor layer 120. (S130).

에칭 공정이 진행된 후, n형 반도체층(120) 위로 티탄(Ti) 등으로 이루어진 n측 전극(160)이 증착된다.After the etching process, the n-side electrode 160 made of titanium (Ti) or the like is deposited on the n-type semiconductor layer 120.

그리고, p측 전극(150)은 ITO, ZnO, RuOx, TiOx, IrOx 중 하나로 이루어진 투명 전극으로 구현될 수 있다(S135).The p-side electrode 150 may be implemented as a transparent electrode made of one of ITO, ZnO, RuOx, TiOx, and IrOx (S135).

이상에서 본 발명에 대하여 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Although the present invention has been described above with reference to the embodiments, these are only examples and are not intended to limit the present invention, and those skilled in the art to which the present invention pertains may have an abnormality within the scope not departing from the essential characteristics of the present invention. It will be appreciated that various modifications and applications are not illustrated. For example, each component specifically shown in the embodiment of the present invention can be modified. And differences relating to such modifications and applications will have to be construed as being included in the scope of the invention defined in the appended claims.

본 발명에 의하면 다음과 같은 효과가 있다.According to the present invention has the following effects.

첫째, 본 발명은 격자 결함 및 결정 결함의 영향을 최소화하여 양질의 반도체층을 형성할 수 있고, 정공 및 전자의 결합 및 전도성 제어가 수월해지는 효과가 있다.First, the present invention can minimize the influence of lattice defects and crystal defects to form a high quality semiconductor layer, and has the effect of facilitating the combination of holes and electrons and the control of conductivity.

둘째, p형 반도체층의 도펀트가 활성층으로 역확산되는 것을 방지할 수 있고, 하부층으로부터 전가되는 스트레인 현상 및 스트레스 현상의 영향이 최소화되 며, 전위 결함 생성, 핀홀 및 써멀 핏의 생성 현상 등이 감소되어 반도체 소자의 전기적, 광학적 특성을 향상시킬 수 있게 된다.Second, the dopant of the p-type semiconductor layer can be prevented from being diffused back into the active layer, and the effects of strain and stress phenomena transferred from the lower layer are minimized, and potential defects, pinholes and thermal fits are reduced. As a result, the electrical and optical characteristics of the semiconductor device may be improved.

셋째, 본 발명에 의하면, 활성층 상의 전자 밀도를 높일 수 있고 전류가 균일하게 확산됨에 따라 정전기 발생 시 활성층을 보호할 수 있으며, 격자 결함 및 결정 결함의 영향을 최소화하여 층간 물리적 구조를 견고히 하고 발광소자의 구동 전압을 낮출 수 있는 효과가 있다.Third, according to the present invention, it is possible to increase the electron density on the active layer and to protect the active layer when static electricity is generated as the current is uniformly spread, and to minimize the effects of lattice defects and crystal defects to strengthen the interlayer physical structure and light emitting device There is an effect that can lower the driving voltage.

Claims (13)

기판;Board; 상기 기판 위에 형성되는 n형 반도체층;An n-type semiconductor layer formed on the substrate; 상기 n형 반도체층 위에 형성되는 활성층;An active layer formed on the n-type semiconductor layer; LD(Low Doped) p형 반도체층 및 언도프(Un-doped) 반도체층이 교대 적층되어 상기 활성층 위에 형성되는 초격자층; 및A superlattice layer in which a low doped p-type semiconductor layer and an undoped semiconductor layer are alternately stacked and formed on the active layer; And 상기 초격자층 위에 형성되는 p형 반도체층을 포함하는 질화물 반도체 발광소자.A nitride semiconductor light emitting device comprising a p-type semiconductor layer formed on the superlattice layer. 제 1항에 있어서, 상기 초격자층의 언도프 반도체층은The method of claim 1, wherein the undoped semiconductor layer of the superlattice layer 500℃ 내지 1000℃의 범위에서 온도 변화를 주어 초격자 구조로 교대 적층되는 것을 특징으로 하는 질화물 반도체 발광소자.A nitride semiconductor light emitting device characterized in that the alternating lamination in a superlattice structure given a temperature change in the range of 500 ℃ to 1000 ℃. 제 1항에 있어서, 상기 초격자층은The method of claim 1, wherein the superlattice layer 아몰포스 형태인 것을 특징으로 하는 질화물 반도체 발광소자.A nitride semiconductor light emitting device, characterized in that the amorphous form. 제 1항에 있어서, 상기 초격자층의 언도프 반도체층은The method of claim 1, wherein the undoped semiconductor layer of the superlattice layer Un-GaN층인 것을 특징으로 하는 질화물 반도체 발광소자.A nitride semiconductor light emitting device, characterized in that the Un-GaN layer. 제 1항에 있어서, 상기 초격자층의 LD p형 반도체층은The method of claim 1, wherein the LD p-type semiconductor layer of the superlattice layer LD p-GaN층인 것을 특징으로 하는 질화물 반도체 발광소자.A nitride semiconductor light emitting device, characterized in that the LD p-GaN layer. 제 1항에 있어서, 상기 초격자층은The method of claim 1, wherein the superlattice layer 3주기 내지 100주기를 가지고 초격자 구조를 이루는 것을 특징으로 하는 질화물 반도체 발광소자.A nitride semiconductor light emitting device comprising a superlattice structure having 3 to 100 cycles. 제 1항에 있어서, 상기 초격자층은The method of claim 1, wherein the superlattice layer 10Å 내지 500Å의 두께로 형성되는 것을 특징으로 하는 질화물 반도체 발광소자.A nitride semiconductor light emitting device, characterized in that formed in a thickness of 10Å to 500Å. 제 1항에 있어서, 상기 초격자층의 LD p형 반도체층은The method of claim 1, wherein the LD p-type semiconductor layer of the superlattice layer 상기 p형 반도체층이 가지는 도핑 레벨의 30% 내지 70%의 수치로 도핑되는 것을 특징으로 하는 질화물 반도체 발광소자.A nitride semiconductor light emitting device, wherein the p-type semiconductor layer is doped to a value of 30% to 70% of the doping level. 기판 위에 n형 반도체층이 형성되는 단계;Forming an n-type semiconductor layer on the substrate; 상기 n형 반도체층 위에 활성층이 형성되는 단계;Forming an active layer on the n-type semiconductor layer; 상기 활성층 위에 LD p형 반도체층 및 언도프 반도체층이 교대 적층되어 초격자층이 형성되는 단계; 및Forming a superlattice layer by alternately stacking an LD p-type semiconductor layer and an undoped semiconductor layer on the active layer; And 상기 초격자층 위에 p형 반도체층이 형성되는 단계를 포함하는 질화물 반도 체 발광소자의 제조 방법.A p-type semiconductor layer is formed on the superlattice layer. 제 9항에 있어서, 상기 초격자층이 형성되는 단계는The method of claim 9, wherein the superlattice layer is formed 상기 초격자층의 언도프 반도체층이 500℃ 내지 1000℃의 범위에서 온도 변화를 주어 초격자 구조로 교대 적층되는 단계를 포함하는 것을 특징으로 하는 질화물 반도체 발광소자의 제조 방법.The undoped semiconductor layer of the superlattice layer is a method of manufacturing a nitride semiconductor light emitting device comprising the step of alternately stacked in a superlattice structure given a temperature change in the range of 500 ℃ to 1000 ℃. 제 9항에 있어서, 상기 초격자층이 형성되는 단계는The method of claim 9, wherein the superlattice layer is formed 상기 LD p형 반도체층 및 상기 언도프 반도체층이 3주기 내지 100주기로 교대 적층되어 초격자 구조를 이루는 것을 특징으로 하는 질화물 반도체 발광소자의 제조 방법.And the LD p-type semiconductor layer and the undoped semiconductor layer are alternately stacked in 3 to 100 cycles to form a superlattice structure. 제 9항에 있어서, 상기 초격자층이 형성되는 단계는The method of claim 9, wherein the superlattice layer is formed 상기 초격자층이 10Å 내지 500Å의 두께로 상기 초격자 구조를 이루는 것을 특징으로 하는 질화물 반도체 발광소자의 제조 방법.The superlattice layer is a method of manufacturing a nitride semiconductor light emitting device, characterized in that forming the superlattice structure to a thickness of 10 ~ 500Å. 제 9항에 있어서, 상기 초격자층이 형성되는 단계는The method of claim 9, wherein the superlattice layer is formed. 상기 초격자층의 LD p형 반도체층이 상기 p형 반도체층이 가지는 도핑 레벨의 30% 내지 70%의 수치로 도핑되는 것을 특징으로 하는 질화물 반도체 발광소자의 제조 방법.And the LD p-type semiconductor layer of the superlattice layer is doped to a value of 30% to 70% of the doping level of the p-type semiconductor layer.
KR20060089392A 2006-09-15 2006-09-15 Nitride semiconductor light-emitting device and manufacturing method thereof KR20080024788A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20060089392A KR20080024788A (en) 2006-09-15 2006-09-15 Nitride semiconductor light-emitting device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20060089392A KR20080024788A (en) 2006-09-15 2006-09-15 Nitride semiconductor light-emitting device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20080024788A true KR20080024788A (en) 2008-03-19

Family

ID=39412974

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20060089392A KR20080024788A (en) 2006-09-15 2006-09-15 Nitride semiconductor light-emitting device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR20080024788A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101047691B1 (en) * 2008-12-12 2011-07-08 엘지이노텍 주식회사 Semiconductor light emitting device and manufacturing method thereof
KR20140044038A (en) * 2012-10-04 2014-04-14 엘지이노텍 주식회사 Light emitting device
KR101470754B1 (en) * 2013-08-28 2014-12-09 영남대학교 산학협력단 Light Emitting Diode
KR101491962B1 (en) * 2014-10-28 2015-02-11 영남대학교 산학협력단 Light Emitting Diode

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101047691B1 (en) * 2008-12-12 2011-07-08 엘지이노텍 주식회사 Semiconductor light emitting device and manufacturing method thereof
KR20140044038A (en) * 2012-10-04 2014-04-14 엘지이노텍 주식회사 Light emitting device
KR101470754B1 (en) * 2013-08-28 2014-12-09 영남대학교 산학협력단 Light Emitting Diode
KR101491962B1 (en) * 2014-10-28 2015-02-11 영남대학교 산학협력단 Light Emitting Diode

Similar Documents

Publication Publication Date Title
KR101316492B1 (en) Nitride semiconductor light emitting device and manufacturing method thereof
KR100836455B1 (en) Semiconductor light emitting device and manufacturing method of semiconductor light emitting device
KR100756841B1 (en) Light emitting diode having graded buffer layer and fabrication method thereof
JP4110222B2 (en) Light emitting diode
TWI623112B (en) Nitride semiconductor light-emitting element
JP5165702B2 (en) Nitride semiconductor light emitting device
KR101843513B1 (en) Gallium nitride-based light emitting diode
US20180138367A1 (en) Nitride Light Emitting Diode and Growth Method
KR101714041B1 (en) Light emitting device and method for fabricating thereof
KR20130111294A (en) Near uv light emitting device
KR20140002910A (en) Near uv light emitting device
JP2008118049A (en) GaN-BASED SEMICONDUCTOR LIGHT EMITTING DEVICE
KR20080024788A (en) Nitride semiconductor light-emitting device and manufacturing method thereof
KR20080026882A (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP5353821B2 (en) SEMICONDUCTOR LIGHT EMITTING ELEMENT, ITS MANUFACTURING METHOD, LAMP, ELECTRONIC DEVICE, MECHANICAL DEVICE
JP2004214337A (en) Nitride semiconductor light emitting device
KR20080022639A (en) Nitride semiconductor light-emitting device and manufacturing method thereof
KR20080069768A (en) Nitride semiconductor light emitting device and method thereof
KR20080024787A (en) Semiconductor light-emitting device and manufacturing method thereof
CN112802869A (en) White light LED with adjustable single-chip integrated nitride light-emitting wavelength and preparation method thereof
KR20090056319A (en) Nitride compound semiconductor light-emitting device with a superlattice structure
JP2008227103A (en) GaN-BASED SEMICONDUCTOR LIGHT EMITTING ELEMENT
KR101305761B1 (en) Semiconductor light emitting diode
KR20080023980A (en) Nitride semiconductor light-emitting device and manufacturing method thereof
KR101114168B1 (en) Nitride semiconductor light emitting diode and product method thereof

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination