KR20060052719A - Reflow soldering method using pb-free solder alloy and hybrid packaging method and structure - Google Patents

Reflow soldering method using pb-free solder alloy and hybrid packaging method and structure Download PDF

Info

Publication number
KR20060052719A
KR20060052719A KR1020057025222A KR20057025222A KR20060052719A KR 20060052719 A KR20060052719 A KR 20060052719A KR 1020057025222 A KR1020057025222 A KR 1020057025222A KR 20057025222 A KR20057025222 A KR 20057025222A KR 20060052719 A KR20060052719 A KR 20060052719A
Authority
KR
South Korea
Prior art keywords
free solder
flow
circuit board
solder
solder alloy
Prior art date
Application number
KR1020057025222A
Other languages
Korean (ko)
Other versions
KR100671394B1 (en
Inventor
데쯔야 나까쯔까
노부히데 다까노
사다유끼 스가와라
도모유끼 오오무라
도시오 사에끼
고오지 세리자와
쇼오사꾸 이시하라
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
히다찌 커뮤니케이션 테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼, 히다찌 커뮤니케이션 테크놀로지 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20060052719A publication Critical patent/KR20060052719A/en
Application granted granted Critical
Publication of KR100671394B1 publication Critical patent/KR100671394B1/en

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C13/00Alloys based on tin
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/26Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262Sn as the principal constituent
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3415Surface mounted components on both sides of the substrate or combined with lead-in-hole components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/111Preheating, e.g. before soldering
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1572Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447Lead-in-hole components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3463Solder compositions in relation to features of the printed circuit board or the mounting process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3468Applying molten solder
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

A hybrid packaging method employing a Pb- free solder alloy characterized by comprising a step for performing reflow soldering of a surface mounting component (2) onto at least the upper surface of a circuit board (1) using Pb-free solder paste of Sn-(1- 4)Ag-(0-1)Cu-(7-10)In (unit: mass%) based alloy, a step for inserting the lead or terminal of an insertion mounting component (5) into a through hole made through the circuit board (1) from the upper surface side, a step for applying flux, a step for preheating, and a step for flow- soldering the lead or terminal of an insertion mounting component to the circuit board by spraying a jet flow (3) of Pb-free solder to the lower surface of the circuit board (1) which is preheated in the preheating step.

Description

Pb프리 땜납 합금을 이용한 리플로우 납땜 방법 및 혼재 실장 방법 및 혼재 실장 구조체{REFLOW SOLDERING METHOD USING Pb-FREE SOLDER ALLOY AND HYBRID PACKAGING METHOD AND STRUCTURE}REFLOW SOLDERING METHOD USING Pb-FREE SOLDER ALLOY AND HYBRID PACKAGING METHOD AND STRUCTURE}

본 발명은 독성이 적은 Pb 프리 땜납 합금을 이용한 리플로우 납땜 방법 및 혼재 실장 방법 및 혼재 실장된 혼재 실장 구조체에 관한 것이다. The present invention relates to a reflow soldering method using a low-toxic Pb-free solder alloy, a mixed mounting method, and a mixed mounted mixed mounting structure.

유기 기판 등의 회로 기판으로 전자 부품을 납땜하여 설치할 때, 독성이 적은 Pb 프리 땜납 합금을 사용한다는 요구가 생기고 있다.When soldering and installing electronic components with circuit boards, such as an organic board | substrate, there exists a demand which uses the Pb free solder alloy with low toxicity.

이 Pb 프리 땜납을 이용한 실장 방법에 관한 종래 기술로서는 일본 특허 공개 평10-166178호 공보(종래 기술 1), 일본 특허 공개 평11-179586호 공보(종래 기술 2), 일본 특허 공개 평11-221694호 공보(종래 기술 3), 일본 특허 공개 평11-354919호 공보(종래 기술 4), 일본 특허 공개 2001-168519호 공보(종래 기술 5) 및 일본 특허 공개 2003-46229호 공보(종래 기술 6) 등이 알려져 있다. As a prior art regarding the mounting method using this Pb-free solder, Unexamined-Japanese-Patent No. 10-166178 (Prior Art 1), Unexamined-Japanese-Patent No. 11-179586 (Prior Art 2), Japanese Patent Laid-Open No. 11-221694 Japanese Patent Application Laid-Open No. 11 (Prior Art 3), Japanese Patent Application Laid-Open No. 11-354919 (Prior Art 4), Japanese Patent Application Laid-Open No. 2001-168519 (Prior Art 5) and Japanese Patent Publication No. 2003-46229 (Prior Art 6) Etc. are known.

종래 기술 1에는 Pb 프리 땜납으로서, Sn-Ag-Bi계 땜납, 혹은 Sn-Ag-Bi-Cu계 땜납 합금이 기재되어 있다. 종래 기술 2에는 Pb 프리 땜납으로서 유력한 Sn-Ag-Bi계 땜납을 표면에 Sn-Bi계층을 실시한 전극과 접속하는 것이 기재되어 있다. 종래 기술 3에는 전자 부품을 유기 기판의 제1 면 및 제2 면으로 이루어지는 양면의 각각에 Sn을 주성분으로 하고, Bi를 0 내지 65 질량 %, Ag을 0.5 내지 4.0 질량 %, Cu 혹은/및 In을 합계 0 내지 3.0 질량 % 함유하는 Pb 프리 땜납에 의해 리플로우 납땜하는 것이 기재되어 있다. 종래 기술 4에는 Bi를 함유하는 Fb 프리 땜납을 이용하여 전자 부품과 회로 기판을 접속하는 방법에 있어서, 땜납을 약 10 내지 20 ℃/s의 냉각 속도로 냉각하는 것이 기재되어 있다. 종래 기술 5에는 기판의 A면에서 리플로우 납땜에 의해 전자 부품을 표면 접속 설치하고, 계속해서 기판의 B면에서 플로우 납땜에 의해 A면측으로부터 삽입한 전자 부품의 리드를 전극에 플로우 납땜하여 접속 설치하는 방법에 있어서, A면측에서 리플로우 납땜에 이용하는 땜납을 Sn-(1.5 내지 3.5 wt %) Ag-(0.2 내지 0.8 wt %) Cu-(0 내지 4 wt %) In-(0 내지 2 wt %) Bi의 조성으로 구성되는 Pb 프리 땜납이고, B면측에서 플로우 납땜에 이용하는 땜납을 Sn-(0 내지 3.5 wt %) Ag-(0.2 내지 0.8 wt %) Cu의 조성으로 구성되는 Pb 프리 땜납인 것이 기재되어 있다. 종래 기술(6)에는 Pb 프리의 땜납을 이용하여 혼재 실장하는 방법에 있어서, 회로 기판의 상면을 냉각하고 플로우 납땜함으로써 표면 실장 부품의 접속부의 땜납의 재용융에 의한 표면 실장 부품의 박리를 방지하는 것이 기재되어 있다. 또한, 종래 기술 6에는 리플로우 땜납 페이스트의 땜납 합금으로서 Sn-(1 내지 4) Ag-(0 내지 8) Bi-(0 내지 1) Cu(단위 : 질량 %)를 이용하는 것과, 플로우 땜납으로서 공정(共晶) 조성에 가까운 Sn-3Ag-0.5Cu나 Sn-0.8Ag-57Bi(단위 : 질량 %)를 이용하는 것이 기재되어 있다. Prior art 1 describes Sn-Ag-Bi-based solder or Sn-Ag-Bi-Cu-based solder alloy as Pb-free solder. Prior art 2 describes connecting Sn-Ag-Bi-based solder, which is a strong Pb-free solder, with an electrode having a Sn-Bi-based layer on its surface. In the prior art 3, the electronic component has Sn as a main component on each of both surfaces consisting of the first and second surfaces of the organic substrate, 0 to 65 mass% of Bi, 0.5 to 4.0 mass% of Ag, Cu or / and In It is described to reflow solder by Pb-free solder containing 0-3.0 mass% in total. Prior art 4 describes a method of connecting an electronic component and a circuit board using an Fb-free solder containing Bi, wherein the solder is cooled at a cooling rate of about 10 to 20 ° C / s. In the prior art 5, the electronic component is surface-connected by reflow soldering on the A side of the substrate, and the lead of the electronic component inserted from the A-side side by flow soldering on the B side of the substrate is flow-flow soldered onto the electrode. In the method, the solder used for reflow soldering on the surface A is Sn- (1.5 to 3.5 wt%) Ag- (0.2 to 0.8 wt%) Cu- (0 to 4 wt%) In- (0 to 2 wt% ) Pb-free solder composed of Bi and Pb-free solder composed of Sn- (0 to 3.5 wt%) Ag- (0.2 to 0.8 wt%) Cu. It is described. In the conventional technique (6), in the method of mixed mounting using Pb-free solder, the upper surface of the circuit board is cooled and flow soldered to prevent peeling of the surface mount component due to remelting of the solder of the connection portion of the surface mount component. Is described. In addition, the prior art 6 uses Sn- (1-4) Ag- (0-8) Bi- (0-1) Cu (unit: mass%) as a solder alloy of a reflow solder paste, and processes as flow solder (Iii) It is described to use Sn-3Ag-0.5Cu or Sn-0.8Ag-57Bi (unit: mass%) close to the composition.

그런데, 최근 Pb 프리의 땜납을 이용한 혼재 실장 방법에 있어서, 부품 본체의 내열 온도가 220 ℃인 FPGA(필드 프로그래머블 게이트 어레이) 등의 저내열성 전자 부품을 회로 기판의 표면측에 리플로우 납땜하는 것이 필요해져 오고 있다.By the way, in the recent hybrid mounting method using Pb-free solder, it is necessary to reflow solder a low-heat-resistance electronic component such as an FPGA (field programmable gate array) whose heat resistance temperature of the component main body is 220 ° C to the surface side of the circuit board. It has been done.

또한, 혼재 실장 방법에 있어서는 상기 저내열성 전자 부품을 회로 기판의 표면측에 리플로우 납땜하고, 회로 기판의 표면측으로부터 삽입한 전자 부품의 리드에 Pb 프리의 땜납을 이용하여 플로우 납땜할 필요가 있다. 이 플로우 납땜 시에도 리플로우 땜납이 재용융하여 상기 저내열성 전자 부품의 박리를 방지하는 동시에, 땜납 접속 후의 신뢰성을 저하시키지 않도록 할 필요가 있다.In the mixed mounting method, the low heat-resistant electronic component needs to be reflow soldered to the surface side of the circuit board and flow soldered to the lead of the electronic component inserted from the surface side of the circuit board using Pb-free solder. . In this flow soldering, the reflow solder needs to be remelted to prevent peeling of the low heat-resistant electronic component and not to deteriorate the reliability after solder connection.

그러나, 상기 종래 기술 1 내지 6에는 Pb 프리의 땜납을 이용하여 이들 필요한 과제를 만족시키는 혼재 실장 방법에 대해서는 충분히 고려되어 있지 않았다. However, the above-mentioned prior arts 1 to 6 have not sufficiently considered a mixed mounting method that satisfies these necessary problems by using Pb-free solder.

본 발명의 목적은 상기 과제를 해결하기 위해, FPGA(필드 프로그래머블 게이트 어레이) 등의 저내열성 전자 부품의 리플로우 납땜을 실현한 Pb 프리 땜납 합금을 이용한 리플로우 납땜 방법을 제공하는 데 있다. An object of the present invention is to provide a reflow soldering method using a Pb-free solder alloy that realizes reflow soldering of low heat resistance electronic components such as FPGAs (field programmable gate arrays).

또한, 본 발명의 다른 목적은 FPGA 등의 저내열성 전자 부품의 리플로우 납땜을 실현하고, 게다가 플로우 납땜 시에 리플로우 납땜부의 접속 강도의 신뢰성을 유지할 수 있도록 한 Pb 프리 땜납 합금을 이용한 혼재 실장 방법 및 그 시스템 및 혼재 실장 구조체를 제공하는 데 있다.In addition, another object of the present invention is to realize a reflow soldering of low-heat-resistance electronic components such as FPGAs, and to provide a mixed mounting method using a Pb-free solder alloy to maintain the reliability of the connection strength of the reflow soldering portion during flow soldering. And a system and a mixed mounting structure.

상기 목적을 달성하기 위해, 본 발명은 표면 실장 부품을 회로 기판의 상면 또는 하면에 Sn-(1 내지 4) Ag-(0 내지 1) Cu-(7 내지 10) In(단위 : 질량 %)을 베이스로 하는 합금으로 이루어지는 Pb 프리 땜납 페이스트를 이용하여 납땜을 행하는 것을 특징으로 하는 Pb 프리 땜납 합금을 이용한 리플로우 납땜 방법이다. In order to achieve the above object, the present invention provides a surface-mounted component to Sn- (1 to 4) Ag- (0 to 1) Cu- (7 to 10) In (unit: mass%) on the upper or lower surface of the circuit board. A reflow soldering method using a Pb-free solder alloy, wherein soldering is performed using a Pb-free solder paste made of a base alloy.

또한, 본 발명은 상기 표면 실장 부품의 리드에는 Pb 프리 도금이 실시되어 있는 것을 특징으로 한다. 또한, 본 발명은 상기 Pb 프리 도금으로서, Sn 도금 또는 Sn-Bi 도금인 것을 특징으로 한다. The present invention is also characterized in that Pb pre-plating is performed on the lead of the surface mount component. In addition, the present invention is characterized in that the Pb pre-plating, Sn plating or Sn-Bi plating.

또한, 본 발명은 FPGA 등의 저내열성 전자 부품(내열 온도 220 ℃ 정도 이하)을 포함하는 표면 실장 부품을 회로 기판 중 적어도 상면에 In 들이 저융점 Pb 프리 땜납 페이스트를 이용하여 납땜을 행하는 저온 리플로우 납땜 공정과, 삽입 실장 부품의 리드 혹은 단자를 상기 회로 기판에 뚫린 관통 홀에 상면측으로부터 삽입하는 삽입 공정과, 상기 삽입 공정에서 삽입 실장 부품의 리드 혹은 단자를 관통 홀에 삽입한 후, 상기 회로 기판에 플럭스를 도포하는 플럭스 도포 공정과, 상기 플럭스 도포 공정에서 회로 기판에 플럭스를 도포한 후, 상기 회로 기판의 하면을 예비 가열하는 예비 가열 공정과, 상기 예비 가열 공정에서 하면을 예비 가열된 회로 기판의 상면을 냉각하면서 회로 기판의 하면에 고신뢰성을 갖는 Sn-Cu계나 Sn-Ag계 등의 고융점 Pb 프리 땜납의 제트 플로우를 닿게 하고, 삽입 실장 부품의 리드 혹은 단자를 회로 기판에 플로우 납땜을 행하는 플로우 납땜 공정을 갖는 것을 특징으로 하는 Pb 프리 땜납을 이용한 혼재 실장 방법이다. In addition, the present invention provides a low-temperature reflow in which surface-mount components including low-heat-resistant electronic components such as FPGAs (heat resistance temperature of about 220 ° C. or less) are soldered to at least an upper surface of a circuit board using low melting point Pb-free solder paste. A soldering step, an inserting step of inserting a lead or terminal of an insert mounting part from an upper surface side into a through hole drilled in the circuit board, and inserting a lead or terminal of an inserting mounting part into a through hole in the inserting step, and then A flux coating step of applying flux to the substrate, a preheating step of preheating the lower surface of the circuit board after applying the flux to the circuit board in the flux applying step, and a circuit of preheating the lower surface of the preheating step While cooling the upper surface of the substrate, a high melting point Pb-free solder such as Sn-Cu or Sn-Ag A mixed mounting method using Pb-free solder, comprising a flow soldering step in which a jet flow is brought into contact and a lead or terminal of an inserted mounting component is flow soldered to a circuit board.

특히, 본 발명은 상기 저온 리플로우 납땜 공정에 있어서, 이용하는 In 들이 저융점 Pb 프리 땜납 페이스트로서는, Sn-Cu계, Sn-Ag계, Sn-Ag-Cu계 또는 Sn-Ag-Bi계에 In을 더한 계, 바람직하게는 Sn-(1 내지 4) Ag-(0 내지 1) Cu-(4 내지 10) In(단위 : 질량 %)을 베이스로 하는 합금이다. In particular, the present invention provides the low-melting-point Pb-free solder paste used in the low-temperature reflow soldering step as Sn-Cu, Sn-Ag, Sn-Ag-Cu or Sn-Ag-Bi. It is an alloy based on the addition, Preferably it is Sn- (1-4) Ag- (0-1) Cu- (4-10) In (unit: mass%).

합금에 In(4 내지 10 질량 %)을 더하는 이유로서는 In은 Bi와는 달리, 땜납의 베이스 금속이 되는 Sn에 대해 고체 용융도가 높고, 납땜 시의 용융한 상태로부터 실온으로 냉각해도 땜납 내에 석출되기 어렵다. 또한, 석출해도 미세하게 땜납 중에 분산되어 Bi와 같이 땜납의 냉각 시에 땜납이 균일하게 냉각되지 않고 온도 구배를 가지면 고온측으로의 편석이 일어나기 어려운 성질이 있기 때문이다. 상기 편석이 일어나면 접속부의 접속 강도를 현저히 저하시키기 위해, 편석의 발생을 완전히 억지할 필요가 있다.The reason for adding In (4 to 10% by mass) to the alloy is that, unlike Bi, In has a high solid meltability with respect to Sn as the base metal of the solder, and precipitates in the solder even when cooled to room temperature from the molten state during soldering. it's difficult. This is because segregation into the solder is finely dispersed in the solder even when it is precipitated, so that segregation to the high temperature side is unlikely to occur if the solder does not uniformly cool during the cooling of the solder like Bi and has a temperature gradient. If segregation occurs, in order to significantly lower the connection strength of the connection portion, it is necessary to completely suppress the occurrence of segregation.

또한, 상기 저내열성 전자 부품(내열 온도 220 ℃ 부근)을 포함하는 표면 실장 부품을 리플로우로를 이용하여 리플로우 납땜할 때, 열용량의 대소, 적외선의 반사율 등이 각 부품에 따라서 다르기 때문에, 부품을 탑재한 회로 기판 내에는 온도 변동이 생긴다. 또한, 이 온도 변동은 회로 기판에 의해서는 최대 15 ℃로도 되는 것을 알고 있다. 또한, 상기 저내열성 전자 부품(내열 온도 220 ℃)은 열용량이 작은 소형의 것이 많고, 대부분의 경우 리플로우 납땜 시, 기판 내에서 최고 온도가 된다. 한편, 회로 기판 상에 땜납 페이스트가 공급되는 장소 중에는 BGA(Ball Grid Array) 등과 같이 부품 본체와 회로 기판 사이에 리플로우로의 열풍이 유입되기 어려운 장소가 있고, 이 경우 리플로우 납땜 시, 회로 기판 내에서 최저 온도가 된다. In addition, when reflow soldering a surface-mounted component including the low heat-resistant electronic component (a heat-resistant temperature of about 220 ° C.) using a reflow furnace, the components of heat capacity, reflectance of infrared rays, etc. are different for each component. Temperature fluctuations occur in the circuit board on which is mounted. In addition, it turns out that this temperature fluctuation may be at most 15 degreeC by a circuit board. In addition, the low heat resistance electronic component (heat resistance temperature of 220 ° C.) is a small one having a small heat capacity, and in most cases, reaches the highest temperature in the substrate during reflow soldering. On the other hand, some of the places where solder paste is supplied on the circuit board include a place where hot air to reflow is hard to flow between the main body of the component and the circuit board, such as a ball grid array (BGA). It becomes the minimum temperature in the inside.

따라서, 상기 저내열성 전자 부품을 회로 기판에 리플로우 납땜하는 경우, 리플로우 땜납 페이스트는 최저 205 ℃(= 220 - 15) 부근에서 용융할 필요가 있고, 이것에는 Sn-(1 내지 4) Ag-(0 내지 1) Cu계 땜납에 7 내지 10 질량 % 정도의 In 첨가가 필요해진다. Therefore, when reflow soldering the said low heat resistance electronic component to a circuit board, it is necessary to melt reflow solder paste in the vicinity of 205 degreeC (= 220-15) minimum, and this is Sn- (1-4) Ag- Addition of about 7 to 10 mass% of In to the (0 to 1) Cu-based solder is necessary.

이상 설명한 이유에 의해, 리플로우 땜납 페이스트로서는 상기 저내열성 전자 부품의 리플로우 납땜을 실현하고, 편석의 발생을 완전히 억지하여 접속부의 접속 강도를 현저히 저하시키는 것을 방지하기 위해, Sn-(1 내지 4) Ag-(0 내지 1) Cu-(7 내지 10) In(단위 : 질량 %)을 베이스로 하는 합금이 된다. For the reason explained above, in order to realize reflow soldering of the said low heat-resistant electronic component as a reflow solder paste, and to prevent generation of segregation completely and to reduce the connection strength of a connection part notably, Sn- (1-4) ) An alloy based on Ag- (0 to 1) Cu- (7 to 10) In (unit: mass%).

또한, 본 발명은 상기 플로우 납땜 공정에 있어서, Pb 프리 땜납 페이스트로서는, Sn-Cu계, Sn-Ag계, Sn-Ag-Cu계, Sn-Ag-Bi계 혹은 이들에 In을 더한 계 등의 공정 조성 또는 상기 공정 조성에 가까운 조성이다. 특히, Sn-3Ag-0.5Cu-xIn(0 ≤ x ≤ 9, 단위 : 질량 %)은 Sn-Ag-Cu계 공정 조성 또는 공정 조성에 가까운 조성이고, 게다가 종래의 Sn-37Pb의 융점 183 ℃보다도 고융점이고, 극한 조건에서도 접속의 고신뢰성을 갖고 사용 가능하다. 또한, Sn-0.8Ag-57Bi는 공정 조성 또는 공정 조성에 가까운 조성이고, 사용 온도가 한정되어 사용되는 경우에는 접속의 고신뢰성을 갖고 사용 가능하다. In the present flow soldering step, the Pb-free solder paste includes Sn-Cu, Sn-Ag, Sn-Ag-Cu, Sn-Ag-Bi, or a system in which In is added thereto. It is a process composition or a composition close to the said process composition. In particular, Sn-3Ag-0.5Cu-xIn (0 ≦ x ≦ 9, unit: mass%) is a Sn-Ag-Cu-based process composition or a composition close to the process composition, and is more than the melting point of 183 ° C of conventional Sn-37Pb. It has a high melting point and can be used with high reliability in connection with extreme conditions. Sn-0.8Ag-57Bi is a process composition or a composition close to the process composition, and can be used with high reliability of connection when the use temperature is limited and used.

그리고, 상기 플로우 납땜 공정에 있어서, 회로 기판의 하면에 닿는 Pb 프리 땜납의 제트 플로우의 온도가 170 ℃ 내지 260 ℃의 범위 내인 것을 필요로 한다. 이는 땜납이 기판 전극에 대해 충분히 젖는 온도이기 때문이다. And in the said flow soldering process, it is required that the temperature of the jet flow of Pb-free solder which contacts the lower surface of a circuit board exists in the range of 170 degreeC-260 degreeC. This is because the solder is sufficiently wetted with respect to the substrate electrode.

또한, 표면 실장 부품의 전극에 있어서의 종래의 도금에 포함되는 Pb는 리플로우 납땜 후의 접속부의 땜납 조성(공정 조성)으로부터 크게 일탈한 별도의 저온 공정 조성을 만들어내는 성분이 다량으로 포함되어 있고, 플로우 납땜 시의 용융 땜납(170 ℃ 내지 260 ℃)의 열영향에 의해 리플로우 접속부의 땜납 재용융 시, 이 저온 공정 조성이 우선적으로 용융하고, 이 조성이 고온 부분에 농축되기 쉬워지므로, 상기 편석의 발생을 촉진한다. Moreover, Pb contained in the conventional plating in the electrode of a surface mounting component contains a large amount of components which produce the other low-temperature process composition largely deviated from the solder composition (process composition) of the connection part after reflow soldering, and flow Due to the thermal effects of the molten solder (170 ° C. to 260 ° C.) at the time of soldering, this low temperature process composition preferentially melts when reflowing the solder in the reflow connection, and this composition tends to be concentrated in the high temperature portion. Promotes development

따라서, 표면 실장 부품의 전극의 도금도 Pb 프리의 조성으로 하는 것이 바람직하고, 조성으로서는, 순Sn(융점 232 ℃) 등의 표면 실장에 사용하는 땜납 합금의 구성 원소로 하는 것이 좋다. 또한, 위스커(수염 결정)의 발생이 현저한 부품에 대해서는 Sn에 미량의 Bi를 첨가한 것을 사용하는 것이 좋다고 되어 있다. Therefore, it is preferable to make the plating of the electrode of a surface mounting component into Pb free composition, and as a composition, it is good to set it as the structural element of the solder alloy used for surface mounting, such as pure Sn (melting point 232 degreeC). In addition, it is said that it is good to use the thing which added the trace amount Bi to Sn about the component which generate | occur | produces the whisker (whisker crystal) remarkably.

또한, 본 발명은 상기 플로우 납땜 공정에 있어서, 상기 In 들이 저융점 리플로우 땜납이 재용융하여 상기 저내열성 전자 부품의 박리를 방지하기 위해, 회로 기판의 상면에 대해 50 ℃ 이하(20 ℃ 내지 50 ℃의 범위)의 질소 등의 유체를 유량으로 하여 대략 0.3 내지 1.2 ㎥/분(바람직하게는 대략 0.5 내지 1.2 ㎥/분)으로 불어내어 냉각을 행하는 쪽이 플로우 땜납의 허용 용융 온도 범위의 상한을 넓힐 수 있으므로 바람직하다. 단, 회로 기판에 플로우 납땜을 행할 때의 소경 관통 홀이나 대열 용량 삽입 실장 부품이 삽입되는 관통 홀로의 땜납 오름을 억제하여 땜납 응고 후에 충분한 접속 강도를 얻을 수 없는 경우가 있으므로, 상기 유량(1.2 ㎥/분)을 대폭으로 넘어 사용하지 않는 것이 바람직하다. In addition, the present invention is 50 ℃ or less (20 ℃ to 50 to the upper surface of the circuit board in the flow soldering process, in order to prevent the low melting point reflow solder to re-melt the low-heat-resistant electronic components in the flow soldering process) And cooling by blowing a fluid such as nitrogen in the range of (° C.) at about 0.3 to 1.2 m 3 / min (preferably about 0.5 to 1.2 m 3 / min) to cool the upper limit of the allowable melting temperature range of the flow solder. It is preferable because it can widen. However, the flow rate (1.2 m3) may not be obtained after solder solidification by suppressing the rise of the solder to the through hole into which the small diameter through-hole and the large-capacity insertion component are inserted when flow soldering to the circuit board. / Min) is preferably not used significantly.

또한, 본 발명은 상기 플로우 납땜 공정에 있어서, 회로 기판의 표면에 대해 50 ℃ 이하(20 ℃ 내지 50 ℃의 범위)의 질소 등의 유체를 뿜어내어 냉각하면서 표면 실장 전자 부품의 리드에 방열용 지그를 접촉시킴으로써 플로우 땜납의 허용 용융 온도 범위의 상한을 넓힐 수 있다. In addition, in the flow soldering step, the present invention provides a heat dissipating jig to a lead of a surface mounted electronic component while cooling a liquid such as nitrogen at 50 ° C. or lower (range of 20 ° C. to 50 ° C.) with respect to the surface of the circuit board. By contacting the upper limit of the allowable melting temperature range of the flow solder can be widened.

이상 설명한 바와 같이, 본 발명에 따르면 FPGA 등의 저내열성 전자 부품의 회로 기판으로의 리플로우 납땜을 Pb 프리 땜납 합금을 이용하여 실현할 수 있는 효과를 발휘한다. As described above, according to the present invention, reflow soldering of a low heat-resistant electronic component such as an FPGA to a circuit board can be achieved by using a Pb-free solder alloy.

또한, 본 발명에 따르면, FPGA 등의 저내열성 전자 부품을 포함하는 표면 실장 부품의 회로 기판으로의 리플로우 납땜과 삽입 실장 부품 등에 대한 회로 기판으로의 플로우 납땜을 Pb 프리 땜납 합금을 이용하여 행하고 Pb 프리화에 수반하여 발생하는 납땜 결함을 방지하고, 게다가 고신뢰성을 유지한 혼재 실장을 실현할 수 있는 효과를 발휘한다. In addition, according to the present invention, reflow soldering to a circuit board of a surface-mount component including a low heat-resistant electronic component such as an FPGA and flow soldering to a circuit board for an insert-mount component or the like are performed using a Pb-free solder alloy and Pb is used. It has the effect of preventing the solder defect which arises with freeization, and realizing the mixed mounting which maintained high reliability.

또한, 본 발명에 따르면, Pb 프리 땜납 합금을 이용한 FPGA 등의 저내열성 전자 부품을 포함하는 표면 실장 부품 및 삽입 실장 부품 등의 혼재 실장에 있어서, 플로우 납땜 시, 용융 땜납의 제트 플로우의 온도 허용 범위를 고온도측으로 확장할 수 있으므로 온도의 제어를 하기 쉬워지는 효과를 발휘한다. Further, according to the present invention, in a mixed package such as a surface mount component and an insertion mount component including a low heat resistance electronic component such as an FPGA using a Pb-free solder alloy, the temperature allowable range of the jet flow of the molten solder during flow soldering Since it can be extended to the high temperature side, it becomes easy to control temperature.

도1은 본 발명에 관한 Pb 프리 땜납을 이용한 혼재 실장 방법의 제1 실시예를 설명하기 위한 도면이다. 1 is a view for explaining a first embodiment of a mixed mounting method using Pb-free solder according to the present invention.

도2는 본 발명에 관한 Pb 프리 땜납을 이용한 혼재 실장 방법의 제2 및 제3 실시예를 설명하기 위한 도면이다. Fig. 2 is a view for explaining the second and third embodiments of the mixed mounting method using Pb-free solder according to the present invention.

도3은 본 발명에 관한 제4 실시예인 QFP에 방열 지그를 부착하는(탑재함) 상태를 도시하는 도면이다. Fig. 3 is a diagram showing a state where a heat dissipation jig is attached (mounted) to a QFP which is a fourth embodiment according to the present invention.

도4는 본 발명에 관한 제1 실시예에 있어서의 QFP-LSI 접속부 파단 조건을 나타낸 도면이다. Fig. 4 is a diagram showing the QFP-LSI connection part breaking condition in the first embodiment according to the present invention.

도5는 본 발명에 관한 제2 실시예에 있어서의 QFP-LSI 접속부 파단 조건을 나타낸 도면이다. Fig. 5 is a view showing the QFP-LSI connection part breaking condition in the second embodiment according to the present invention.

도6은 본 발명에 관한 제3 실시예에 있어서의 QFP-LSI 접속부 파단 조건을 나타낸 도면이다. Fig. 6 is a diagram showing the QFP-LSI connection part breaking condition in the third embodiment of the present invention.

도7은 본 발명에 관한 제4 실시예에 있어서의 QFP-LSI 접속부 파단 조건을 나타낸 도면이다. Fig. 7 is a diagram showing the QFP-LSI connection part breaking condition in the fourth embodiment according to the present invention.

도8은 본 발명에 관한 제5 실시예에 있어서의 QFP-LSI 접속부 파단 조건을 나타낸 도면이다. Fig. 8 is a diagram showing QFP-LSI connection part breaking conditions in the fifth embodiment of the present invention.

도9는 본 발명에 관한 제6 실시예에 있어서의 QFP-LSI 접속부 파단 조건을 나타낸 도면이다. Fig. 9 is a view showing the QFP-LSI connection part breaking condition in the sixth embodiment of the present invention.

도10은 본 발명에 관한 제7 실시예에 있어서의 QFP-LSI 접속부 파단 조건을 나타낸 도면이다. Fig. 10 is a diagram showing the QFP-LSI connection part breaking condition in the seventh embodiment of the present invention.

도11은 비교예에 있어서의 QFP-LSI 접속부 파단 조건을 나타낸 도면이다. Fig. 11 is a view showing QFP-LSI connection break conditions in the comparative example.

본 발명의 실시 형태에 대해 도면을 이용하여 상세하게 설명한다. EMBODIMENT OF THE INVENTION Embodiment of this invention is described in detail using drawing.

본 발명은 도1에 도시한 바와 같이, FPGA(필드 프로그래머블 게이트 어레이) 등의 저내열성 전자 부품(내열 온도 220 ℃ 정도 이하)을 포함하는 표면 실장 부품(2, 4a)을 유기 기판 등의 회로 기판(1)의 상면(101)에 In 들이 저융점 Pb 프리 땜납 페이스트(11)를 이용하여 납땜을 행하고, 그 후, 회로 기판(1)의 상면측으로부터 관통 홀 등에 삽입 실장 부품(5)의 리드(12)를 삽입하고, 그 후, 회로 기판(1)에 플럭스를 도포하고, 그 후, 회로 기판(1)의 하면(102)으로부터 Pb 프리의 용융 땜납 제트 플로우(3)에 의해 플로우 납땜하여 혼재 실장하는 데 있다. 플로우 납땜할 때, 회로 기판(1)으로의 납땜 시간을 단축하기 위해, 우선 회로 기판(1)의 하면(102)을 시즈 히터 등의 예비 가열 장치(22)에서 예비 가열을 행한다. 그 후, 회로 기판(1)의 하면(102)으로부터 Pb 프리의 용융 땜납 제트 플로우(3)에 의해 플로우 납땜을 행하고, 납땜 직후에 회로 기판(1)의 양면을 냉각하는 것이다. As shown in Fig. 1, the present invention provides circuit boards, such as organic substrates, for surface-mounting components 2, 4a containing low heat-resistant electronic components (heat resistance temperature of about 220 캜 or less) such as FPGA (field programmable gate array). In is soldered to the upper surface 101 of (1) using the low melting point Pb-free solder paste 11, and thereafter, the lead of the mounting component 5 is inserted into the through hole or the like from the upper surface side of the circuit board 1. (12) is inserted therein, and then flux is applied to the circuit board 1, and then flow soldered by the Pb-free molten solder jet flow 3 from the lower surface 102 of the circuit board 1 It's about mixing things up. At the time of flow soldering, in order to shorten the soldering time to the circuit board 1, first, the lower surface 102 of the circuit board 1 is preheated by the preheater 22, such as a sheath heater. After that, flow soldering is performed by the Pb-free molten solder jet flow 3 from the lower surface 102 of the circuit board 1, and both surfaces of the circuit board 1 are cooled immediately after soldering.

이와 같이, 회로 기판(1)의 상면(101)에 실장되는 FPGA 등의 저내열성 전자 부품(2)은 일반적으로 다른 표면 실장 전자 부품과 비교하여 열용량이 작고, 온도가 상승하기 쉬운 경우가 많다. As described above, the low heat resistance electronic component 2 such as the FPGA mounted on the upper surface 101 of the circuit board 1 generally has a smaller heat capacity and a higher temperature tendency than the other surface mount electronic components.

이것으로부터 일반적인 리플로우로에서는 리플로우 납땜 시에 상기 저내열성 전자 부품(2)의 부품 본체가 기판 내 최고 온도부가 되는 경우가 많아진다. 또한, 리플로우 납땜 시에 땜납 페이스트 공급부에 열풍이 닿는 것을 부품 본체가 억제하기 쉬운 구조를 갖는 BGA(Ball Grid Array) 등의 경우, 상기 땜납 페이스트 공급부가 기판 내 최저 온도부가 되는 경우가 많아진다. 결국, FPGA 등의 저내열성 전자 부품(2)으로서는 QFP-LSI로 구성되는 경우가 많고, BGA-LSI로 구성되는 경우도 있다. From this, in a general reflow furnace, the component main body of the said low heat resistance electronic component 2 will become the highest temperature part in a board | substrate at the time of reflow soldering. In addition, in the case of a ball grid array (BGA) or the like having a structure in which the component body easily suppresses the hot air from coming into contact with the solder paste supply portion during reflow soldering, the solder paste supply portion often becomes the lowest temperature portion in the substrate. As a result, low heat-resistant electronic components 2 such as FPGAs are often composed of QFP-LSI, and may be composed of BGA-LSI.

따라서, 상기 저내열성 전자 부품(2)의 부품 본체와 땜납 페이스트 공급부(11) 사이의 온도차가 회로 기판 내(1)의 온도 변동이 되어 일반적인 리플로우로에서는 최대 15 ℃ 정도가 된다. 이로 인해, 상기 저내열성 전자 부품(2)의 부품 본체를 220 ℃ 이하로 하면, 필연적으로 땜납 페이스트 공급부(11)는 205 ℃ 이하가 되고, 205 ℃에서도 용융하는 Pb 프리의 리플로우 땜납 페이스트가 필요해진다. Therefore, the temperature difference between the component main body of the low heat resistance electronic component 2 and the solder paste supply part 11 becomes a temperature fluctuation in the circuit board 1, and becomes a maximum of about 15 degreeC in a normal reflow furnace. For this reason, when the component main body of the said low heat resistance electronic component 2 is made into 220 degrees C or less, the solder paste supply part 11 will necessarily be 205 degrees C or less, and Pb-free reflow solder paste which melt | dissolves also in 205 degreeC is required. Become.

그래서, In 들이 저융점 Pb 프리 땜납 페이스트(11)로서는 205 ℃에서도 용융하는 Sn-(1 내지 4) Ag-(0 내지 1) Cu-(7 내지 10) In(단위 : 질량 %)을 베이스로 하는 합금 재료로 한 것에 있다. Therefore, as the In, the low melting point Pb-free solder paste 11 is based on Sn- (1 to 4) Ag- (0 to 1) Cu- (7 to 10) In (unit: mass%) that melts at 205 ° C. It is to what made alloy material to say.

또한, 상기 저내열성 전자 부품(2)이 BGA로 구성되어 있는 경우에는 리플로우 땜납 페이스트는 물론, 땜납 볼도 같은 조성으로 하는 것이 바람직한 것이 된다. In the case where the low heat resistance electronic component 2 is made of BGA, it is desirable to have the same composition as well as the reflow solder paste.

또한, 플로우 땜납 제트 플로우(3)의 Pb 프리의 재료로서는, Sn-Cu계, Sn-Ag계, Sn-Ag-Cu계, Sn-Ag-Bi계 혹은 이들에 In을 더한 계 등의 공정 조성 또는 상기 공정 조성에 가까운 조성이다. 특히, Sn-3Ag-0.5Cu-xIn(0 ≤ x ≤ 9, 단위 : 질량 %)은 Sn-Ag-Cu계 공정 조성 또는 공정 조성에 가까운 조성이고, 게다가 종래의 Sn-37Pb의 융점 183 ℃보다도 고융점이고, 극한 조건에서도 접속의 고신뢰성을 갖고 사용 가능하다. 또한, Sn-0.8Ag-57Bi는 공정 조성 또는 공정 조성에 가까운 조성이고, 사용 온도가 한정되어 사용되는 경우에는 접속의 고신뢰성을 갖고 사용 가능하다. Moreover, as Pb-free material of the flow solder jet flow 3, process composition, such as Sn-Cu system, Sn-Ag system, Sn-Ag-Cu system, Sn-Ag-Bi system, or the system which In added to these, etc. Or a composition close to the process composition. In particular, Sn-3Ag-0.5Cu-xIn (0 ≦ x ≦ 9, unit: mass%) is a Sn-Ag-Cu-based process composition or a composition close to the process composition, and is more than the melting point of 183 ° C of conventional Sn-37Pb. It has a high melting point and can be used with high reliability in connection with extreme conditions. Sn-0.8Ag-57Bi is a process composition or a composition close to the process composition, and can be used with high reliability of connection when the use temperature is limited and used.

그리고, 상기 플로우 납땜 공정에 있어서, 회로 기판의 하면에 닿는 Pb 프리 땜납의 제트 플로우의 온도가 170 ℃ 내지 260 ℃의 범위 내인 것을 필요로 한다. 이는 땜납이 기판 전극에 대해 충분히 젖는 온도이기 때문이다. And in the said flow soldering process, it is required that the temperature of the jet flow of Pb-free solder which contacts the lower surface of a circuit board exists in the range of 170 degreeC-260 degreeC. This is because the solder is sufficiently wetted with respect to the substrate electrode.

또한, 상기 플럭스 도포 공정 전에 필요에 따라서 회로 기판(1)에 Al 등의 금속제의 휨 방지 지그를 부착해도 좋다. 또한, 회로 기판(1)의 하면에 표면 실장 부품이 리플로우 납땜에 의해 실장되어 있는 경우에는 이 부분에 커버(도시하지 않 음)룰 부착하여 플로우 땜납이 붙지 않도록 하는 것도 가능하다. In addition, before the flux coating step, a metal warpage preventing jig such as Al may be attached to the circuit board 1 as necessary. In addition, when the surface mounting component is mounted on the lower surface of the circuit board 1 by reflow soldering, it is also possible to attach a cover (not shown) to this portion to prevent the flow solder from sticking.

또한, 플로우 납땜할 때, 도2에 도시한 바와 같이, 회로 기판(1)의 상면(102)을 기판 냉각 장치(6)에서 50 ℃ 이하(20 ℃ 내지 50 ℃의 범위)의 질소 등의 유체를 대략 0.3 내지 1.2 ㎥/분(바람직하게는 0.5 내지 1.2 ㎥/분)의 유량으로 뿜어내어 냉각하면, 플로우 땜납의 허용 용융 온도 범위의 상한을 넓히는 것이 가능해진다. 또한, 표면 실장 전자 부품(2)의 리드 등에 도3에 도시한 바와 같이 알루미늄 등의 금속의 방열 지그를 접촉시키면, 플로우 땜납의 허용 용융 온도 범위의 상한을 더 넓히는 것이 가능해진다.In addition, when flow soldering, as shown in FIG. 2, the upper surface 102 of the circuit board 1 is a fluid such as nitrogen at 50 ° C. or less (range of 20 ° C. to 50 ° C.) in the substrate cooling device 6. Is cooled at a flow rate of approximately 0.3 to 1.2 m 3 / min (preferably 0.5 to 1.2 m 3 / min) to allow the upper limit of the allowable melting temperature range of the flow solder to be widened. Further, when the heat dissipation jig of a metal such as aluminum is brought into contact with the lead of the surface mount electronic component 2, as shown in Fig. 3, the upper limit of the allowable melting temperature range of the flow solder can be further increased.

이와 같이, 회로 기판(1)의 상면(101)을 기판 냉각 장치(6)에서 냉각한 상태에서 플로우 납땜을 함으로써, 플로우 땜납의 용융 온도 범위의 상한을 넓혔다고 해도 표면 실장 부품(2, 4)의 접속부에 있어서 In 들이 저융점 Pb 프리 땜납 페이스트(11)의 재용융에 의해 박리가 생기는 것을 방지하는 것이 가능해진다.In this way, by performing flow soldering in the state where the upper surface 101 of the circuit board 1 is cooled in the substrate cooling apparatus 6, even if the upper limit of the melting temperature range of the flow solder is widened, the surface mounting components 2 and 4 It is possible to prevent the In from being peeled off by the re-melting of the low melting point Pb-free solder paste 11 at the connection portion of.

[제1 실시예] [First Embodiment]

제1 실시예는 회로 기판(1)으로서, 일반적으로 폭넓게 사용되고 있는 두께가 1.6 ㎜ 정도, 세로가 350 ㎜ 정도, 가로가 350 ㎜ 정도, 기판면 동박 두께가 18 ㎛ 정도이고, 1 ㎜ 정도의 내경, 1.6 ㎜ 정도의 Cu 패드 직경, 0.7개/㎠ 정도의 밀도로 형성된 관통 홀을 갖는 글래스 엑폭시 기판(1a)을 이용하였다.The first embodiment is a circuit board 1, which is generally used in a thickness of about 1.6 mm, a length of about 350 mm, a width of about 350 mm, a thickness of about 18 μm of copper foil on a substrate surface, and an inner diameter of about 1 mm. A glass epoxy substrate 1a having a Cu pad diameter of about 1.6 mm and a through hole formed at a density of about 0.7 pieces / cm 2 was used.

표면 실장 부품(2)으로서는 리드 피치 0.5 ㎜ 정도, 리드 폭 0.2 ㎜ 정도, Sn - 10 mass % Pb 도금이 실시된 208개의 42 얼로이제 리드를 가진 32 ㎜각 QFP-LSI(2a)를 이용하였다. As the surface mounting component 2, a 32 mm square QFP-LSI 2a having 208 42 alloy leads with a lead pitch of about 0.5 mm, a lead width of about 0.2 mm, and Sn-10 mass% Pb plating was used.

그리고, 글래스 에폭시 기판(1a)의 상면에 32 ㎜각 QFP-LSI(2a)를 Sn-3Ag-0.5Cu-xIn(0 ≤ x ≤ 9, 단위 : 질량 %)의 10 종류의 In 함유 땜납 페이스트(다음의 표1에 상세를 나타냄)(11)에 의해 리플로우 납땜을 행하였다. Then, on the upper surface of the glass epoxy substrate 1a, 32 mm each QFP-LSI 2a was formed of 10 kinds of In-containing solder pastes of Sn-3Ag-0.5Cu-xIn (0 ≦ x ≦ 9, unit: mass%). The details are shown in the following Table 1) (11) to perform reflow soldering.

[표 1]TABLE 1

땜납 조성(mass %)Solder Composition (mass%) 고상선 온도(℃)Solidus temperature (℃) 액상선 온도(℃)Liquidus temperature (℃) Sn-3Ag-0.5CuSn-3Ag-0.5Cu 217217 220220 Sn-3Ag-0.5Cu-1InSn-3Ag-0.5Cu-1In 207207 219219 Sn-3Ag-0.5Cu-2InSn-3Ag-0.5Cu-2In 206206 218218 Sn-3Ag-0.5Cu-3InSn-3Ag-0.5Cu-3In 205205 217217 Sn-3Ag-0.5Cu-4InSn-3Ag-0.5Cu-4In 204204 216216 Sn-3Ag-0.5Cu-5InSn-3Ag-0.5Cu-5In 202202 215215 Sn-3Ag-0.5Cu-6InSn-3Ag-0.5Cu-6In 200200 213213 Sn-3Ag-0.5Cu-7InSn-3Ag-0.5Cu-7In 198198 211211 Sn-3Ag-0.5Cu-8InSn-3Ag-0.5Cu-8In 195195 210210 Sn-3Ag-0.5Cu-9InSn-3Ag-0.5Cu-9In 193193 209209

이 표 1로부터 명백한 바와 같이, In이 7 질량 %가 되면 고상선 온도가 198 ℃가 되고, 액상선 온도가 211 ℃가 되고, 205 ℃ 부근에서 용융하게 된다. 따라서, In이 7 질량 % 이상 함유하도록 하면, FPGA 등의 저내열성 전자 부품(내열 온도 220 ℃ 정도 이하)(2)을 회로 기판(1)의 표면측에 리플로우 납땜하는 것이 가능해진다.As apparent from Table 1, when In is 7% by mass, the solidus temperature is 198 ° C, the liquidus temperature is 211 ° C, and is melted at around 205 ° C. Therefore, when In is contained 7 mass% or more, it becomes possible to reflow soldering the low heat-resistant electronic component (heat resistance temperature of about 220 degreeC or less) 2, such as FPGA, to the surface side of the circuit board 1. As shown in FIG.

그러나, In이 10 질량 %를 넘어서 함유하면, 땜납의 냉각 시에 편석이 일어나 접속부의 접속 강도를 현저하게 저하시키게 되므로, In의 함유량을 10 질량 % 이하로 할 필요가 있다. However, when In contains more than 10 mass%, segregation will occur at the time of cooling of solder, and the connection strength of a connection part will fall remarkably, Therefore, content of In needs to be 10 mass% or less.

다음에, 이 기판 샘플의 QFP-LSI(2a)가 4개 접속되어 있는 쪽의 회로 기판(1)의 상면측으로부터 기판의 관통 홀(도시하지 않음)로 Sn-10 mass % Pb 도금이 실시된 0.5 ㎜각의 단자(리드)(11a)를 갖는 2.54 ㎜ 피치 6단자 커넥터(5a)를 6개 삽입하였다. Next, Sn-10 mass% Pb plating was performed from the upper surface side of the circuit board 1 to which four QFP-LSIs 2a of this board | substrate sample were connected to the through-hole of a board | substrate (not shown). Six 2.54 mm pitch 6-terminal connectors 5a each having a 0.5 mm square terminal (lead) 11a were inserted.

다음에, 회로 기판(1)의 하면(102)에 대해 최고 출력 9 ㎾의 시즈 히터를 사용한 예비 가열을 행하여, 1분에서 25 ℃(상온)의 회로 기판(1a)의 하면(102)의 온도를 최고부 118 ℃, 최저부 100 ℃로 하였다. 그 후, 회로 기판(1)의 상면(101)을 기판 냉각 장치(6)에서 냉각하지 않은 상태에서 공정 조성에 가까운 Sn-3Ag-0.5Cu(단위 : 질량 %)나 Sn-0.8Ag-57Bi(단위 : 질량 %)의 땜납의 제트 플로우(3a)를 기판(1a)의 하면(102)에 닿게 하고, 도1에 도시한 바와 같이 기판 냉각 장치(6)에 의한 냉각을 하지 않고, 6단자 커넥터(5a)의 납땜을 향하여 기판 샘플을 제작한 것이다. 단, 이 때, 플로우 땜납조(도시하지 않음)의 용융 땜납을 Sn-0.8Ag-57Bi, Sn-0.7Cu 혹은 Sn-3Ag-0.5Cu로 하고, 그 온도가 170 내지 260 ℃가 되도록 플로우 땜납조의 온도를 여러 조건으로 고정하였다. Next, preheating using a sheath heater with a maximum output of 9 kW is performed on the lower surface 102 of the circuit board 1, and the temperature of the lower surface 102 of the circuit board 1a at 25 ° C (room temperature) for 1 minute. Was made into the highest part 118 degreeC and the lowest part 100 degreeC. Subsequently, Sn-3Ag-0.5Cu (unit: mass%) or Sn-0.8Ag-57Bi (near by mass) close to the process composition without cooling the upper surface 101 of the circuit board 1 in the substrate cooling device 6 thereafter. Unit: mass%) Solder jet flow 3a is brought into contact with the lower surface 102 of the substrate 1a and is cooled by the substrate cooling device 6, as shown in FIG. The board | substrate sample was produced toward the soldering of (5a). At this time, the molten solder of the flow solder tank (not shown) is Sn-0.8Ag-57Bi, Sn-0.7Cu or Sn-3Ag-0.5Cu, and the flow solder tank has a temperature of 170 to 260 캜. The temperature was fixed at various conditions.

이상 설명한 샘플에 있어서, QFP-LSI(2a)의 접속부에 파단이 일어나고 있는지를 관찰하였다. In the sample described above, it was observed whether or not fracture occurred in the connection portion of the QFP-LSI 2a.

도4는 리플로우 땜납 재료 조성이 본 발명에 관한 Sn-3Ag-0.5Cu-xIn(0 ≤ x ≤ 9, 단위 : 질량 %)의 10 종류의 In 함유 땜납 페이스트인 경우의 실험 결과를 나타낸다. 도11에는 리플로우 땜납 재료 조성이 비교예로서의 Sn-3Ag-0.5Cu-xBi(0 ≤ x ≤8, 단위 : 질량 %)의 9 종류의 Bi 함유 땜납 페이스트 경우의 실험 결과를 나타낸다. Fig. 4 shows experimental results when the reflow solder material composition is 10 kinds of In-containing solder pastes of Sn-3Ag-0.5Cu-xIn (0 ≦ x ≦ 9, unit: mass%) according to the present invention. Fig. 11 shows the experimental results in the case of nine kinds of Bi-containing solder pastes of Sn-3Ag-0.5Cu-xBi (0 ≦ x ≦ 8, unit: mass%) of which the reflow solder material composition is a comparative example.

각 도면에서도 횡축에 플로우 땜납조의 용융 땜납의 온도를, 종축에 QFP-LSI의 접속에 사용한 땜납의 Bi, In 함유량을 취하고, 파단이 일어나지 않았던 조건을 ○표로, 파단이 일어난 조건을 ×표로 나타냈다.Also in each figure, the temperature of the molten solder of a flow solder tank on the horizontal axis was taken, Bi and In content of the solder used for connection of QFP-LSI to the vertical axis | shaft were taken, the conditions which did not produce breakage were shown by (circle), and the conditions which broke | broken were shown by x table.

또한, 각 도면 중 실선은 파단이 일어나는 조건과 일어나지 않는 조건의 경계라고 생각되는 선이다. 또한, 도4의 본 발명에 관한 실험 결과를 도11의 비교예의 실험 결과와 비교하기 위해, 도4 중에 도11의 경계를 점선으로 나타냈다.In addition, the solid line in each figure is a line considered as a boundary of the condition which a break takes place and the condition which does not occur. In addition, in order to compare the experimental result concerning this invention of FIG. 4 with the experimental result of the comparative example of FIG. 11, the boundary of FIG. 11 is shown with the dotted line in FIG.

도4에 나타낸 바와 같이, 기판(1a)의 상면(101)을 냉각하지 않은 실험 결과에서도 QFP-LSI(2a)의 접속에 사용한 땜납 페이스트(11)를 본 발명에 관한 Sn-3Ag-0.5Cu-xIn으로 한 것에 의해, Sn-3Ag-0.5Cu-xBi로 한 비교예에 비해 플로우 납땜 시의 접속부의 파단이 일어나기 어렵고, 용융 땜납의 허용 온도 범위를 넓게 할 수 있는 것을 알 수 있었다.As shown in Fig. 4, the solder paste 11 used for the connection of the QFP-LSI 2a is Sn-3Ag-0.5Cu- according to the present invention even in the experimental result of not cooling the upper surface 101 of the substrate 1a. By using xIn, it was found that the breakage of the connection part at the time of flow soldering was less likely to occur compared to the comparative example of Sn-3Ag-0.5Cu-xBi, and the allowable temperature range of the molten solder could be widened.

즉, 표면 실장용 리플로우 땜납 조성으로서 본 발명과 같이 Sn-Ag-Cu계에 In을 첨가함으로써 플로우 납땜 시의 표면 실장 부품의 편석 박리를 억제할 수 있는 것을 실험에 의해 확인할 수 있었다. That is, the experiment confirmed that segregation peeling of the surface mounting component at the time of flow soldering can be suppressed by adding In to Sn-Ag-Cu system as a surface mount reflow solder composition like this invention.

또한, 도4에 나타내는 실험 결과에 따르면, In의 함유량이 7 질량 %인 경우 플로우 용융 땜납의 온도를 235 ℃까지, In의 함유량이 8 내지 9 질량 %인 경우 플로우 용융 땜납의 온도를 230 ℃까지 할 수 있는 것을 확인할 수 있었다. Moreover, according to the experimental result shown in FIG. 4, when the content of In is 7 mass%, the temperature of a flow molten solder is 235 degreeC, and when the content of In is 8-9 mass%, the temperature of a flow melt solder is 230 degreeC. I could confirm that I could.

[제2 실시예] Second Embodiment

제2 실시예에 있어서, 제1 실시예와 서로 다른 점은 플로우 납땜 시, 도2에 도시한 바와 같이, 회로 기판(1)의 상면(101)을 기판 냉각 장치(6)에서 20 ℃ 내지 50 ℃ 정도의 질소 등의 유체를 대략 0.5 ㎥/분의 유량으로 뿜어내어 냉각한 점이다. 도5에는 횡축에 플로우 땜납조의 용융 땜납의 온도를, 종축에 QFP-LSI의 접속에 사용한 땜납의 In 함유량을 취하고, 파단이 일어나지 않았던 조건을 ○표로, 파 단이 일어난 조건을 ×표로 나타냈다. 또한, 도5 중 실선은 파단이 일어나는 조건과 일어나지 않는 조건의 경계라고 생각되는 선이다. In the second embodiment, the difference from the first embodiment is that at the time of flow soldering, as shown in Fig. 2, the upper surface 101 of the circuit board 1 is moved from 20 DEG C to 50 in the substrate cooling apparatus 6. This is a point where a fluid such as nitrogen at a temperature of about ° C. is sprayed at a flow rate of approximately 0.5 m 3 / min and cooled. 5 shows the temperature of the molten solder of the flow solder bath on the horizontal axis, the In content of the solder used to connect the QFP-LSI to the vertical axis, the conditions where no break occurred, and the conditions where the break occurred are represented by the X table. In addition, the solid line in FIG. 5 is a line considered to be a boundary between the condition which breaks and a condition which does not occur.

제2 실시예의 실험 결과에 따르면, 도5에 도시한 바와 같이, 플로우 용융 땜납의 온도의 상한이 도4에 나타내는 제1 실시예에 비해 10 ℃ 약상승시켜도 좋은 것을 확인할 수 있었다. 또한, 도5에 나타내는 실험 결과에 따르면, In의 함유량이 7 질량 %인 경우 플로우 용융 땜납의 온도를 245 ℃까지, In의 함유량이 8 질량 %인 경우 플로우 용융 땜납의 온도를 240 ℃까지, In의 함유량이 9 질량 %인 경우 플로우 용융 땜납의 온도를 235 ℃까지 할 수 있는 것을 확인할 수 있었다.According to the experimental results of the second embodiment, as shown in FIG. 5, it was confirmed that the upper limit of the temperature of the flow melt solder may be increased by about 10 ° C. as compared with the first embodiment shown in FIG. 4. According to the experimental results shown in Fig. 5, when the content of In is 7% by mass, the temperature of the flow molten solder is up to 245 ° C, and when the content of In is 8% by mass, the temperature of the flow molten solder is 240 ° C. When content of is 9 mass%, it was confirmed that the temperature of flow melt solder can be made to 235 degreeC.

[제3 실시예] Third Embodiment

제3 실시예는 제2 실시예에 있어서, 도2에 도시한 바와 같이 회로 기판(1)의 상면(101)을 기판 냉각 장치(6)에서 20 ℃ 내지 50 ℃ 정도의 질소 등의 유체를 대략 1.2 ㎥/분의 유량으로 뿜어내어 냉각한 것이다. 도6에는 횡축에 플로우 땜납조의 용융 땜납의 온도를, 종축에 QFP-LSI의 접속에 사용한 땜납의 In 함유량을 취하고, 파단이 일어나지 않았던 조건을 ○표로, 파단이 일어난 조건을 ×표로 나타냈다. 또한, 도6 중 실선은 파단이 일어나는 조건과 일어나지 않는 조건의 경계라고 생각되는 선이다. In the second embodiment, in the second embodiment, as shown in FIG. 2, the upper surface 101 of the circuit board 1 is placed in the substrate cooling device 6 with a fluid such as nitrogen at about 20 ° C to 50 ° C. Cooled by spouting at a flow rate of 1.2 m 3 / min. 6 shows the temperature of the molten solder of the flow solder bath on the horizontal axis, the In content of the solder used to connect the QFP-LSI to the vertical axis, the conditions where no fracture occurred, and the conditions where the fracture occurred are indicated by the X table. In addition, in FIG. 6, a solid line is a line considered as the boundary of the condition which breaks and a condition which does not occur.

제3 실시예의 실험 결과에 따르면, 도6에 도시한 바와 같이 플로우 땜납의 허용 용융 온도의 상한이 도4에 나타내는 제1 실시예에 비해 15 ℃ 정도 상승시켜도 좋은 것을 확인할 수 있었다. 또한, 도6에 나타내는 실험 결과에 따르면, In의 함유량이 7 질량 %인 경우 플로우 땜납의 허용 용융 온도를 250 ℃까지, In의 함 유량이 8 질량 %인 경우 플로우 땜납의 허용 용융 온도를 245 ℃까지, In의 함유량이 9 질량 %인 경우 플로우 땜납의 허용 용융 온도를 240 ℃까지 할 수 있는 것을 확인할 수 있었다. According to the experimental results of the third embodiment, as shown in FIG. 6, it was confirmed that the upper limit of the allowable melting temperature of the flow solder may be increased by about 15 ° C. as compared with the first embodiment shown in FIG. 4. According to the experimental result shown in FIG. 6, when the content of In is 7% by mass, the allowable melting temperature of the flow solder is up to 250 ° C, and when the flow rate of In is 8% by mass, the allowable melting temperature of the flow solder is 245 ° C. When the content of In was 9% by mass, it was confirmed that the allowable melting temperature of the flow solder could be up to 240 ° C.

이상의 결과에 의해, 질소 등의 유체의 뿜어 내기량을 1.2 ㎥/분 정도까지 증가시키면, 표면 실장 부품용 리플로우 땜납에 In량을 7 내지 9 % 정도 첨가해도 240 내지 250 ℃의 Sn-Ag-Cu 용융 땜납 등을 이용하여 플로우 납땜을 행하는 것이 가능해진다.As a result of the above, if the amount of fluids such as nitrogen is increased to about 1.2 m 3 / min, Sn-Ag- at 240 to 250 ° C. may be added even if the amount of In is added to the reflow solder for surface-mounted parts by about 7 to 9%. It is possible to perform flow soldering using Cu molten solder or the like.

[제4 실시예] [Example 4]

제4 실시예는 제2 및 제3 실시예와 마찬가지로, 플로우 납땜을 행할 때, 기판 냉각 장치(6)를 작동시킨 상태에서, 또한 리플로우 납땜된 표면 실장 부품(32 ㎜각 QFP-LSI)(2)의 접속부에 알루미늄 등의 금속제의 정사각형의 프레임의 형상을 한 방열 지그(7)를 탑재하여 표면 실장 부품(2)의 리드에 방열 지그(7)를 접촉시킴으로써 회로 기판(1)의 상면(101)을 냉각하고, 플로우 납땜 시의 표면 실장 부품의 편석 박리의 억제 효과를 향상시킨 것이다. 또한, 이 때, 플로우 용융 땜납을 Sn-0.7Cu 혹은 Sn-3Ag-0.5Cu로 하고, 그 온도가 250 내지 280 ℃가 되도록 플로우 땜납조의 온도를 수조건으로 고정하였다. Similar to the second and third embodiments, the fourth embodiment is a surface mount component (32 mm each QFP-LSI) that is further subjected to reflow soldering while the substrate cooling device 6 is operated when performing flow soldering. 2) the heat dissipation jig 7 having the shape of a square frame made of metal such as aluminum is mounted on the connection portion of the connection part, and the heat dissipation jig 7 is brought into contact with the lead of the surface mounting component 2 so that the upper surface of the circuit board 1 ( 101) is cooled, and the suppression effect of segregation peeling of the surface mount component at the time of flow soldering is improved. At this time, the flow melt solder was Sn-0.7Cu or Sn-3Ag-0.5Cu, and the temperature of the flow solder bath was fixed under water conditions so that the temperature was 250 to 280 ° C.

도7에는 횡축에 플로우 땜납조의 용융 땜납의 온도를, 종축에 QFP-LSI의 접속에 사용한 땜납의 In 함유량을 취하고, 파단이 일어나지 않았던 조건을 ○표로, 파단이 일어난 조건을 ×표로 나타냈다. 또한, 도7 중 실선은 파단이 일어나는 조건과 일어나지 않는 조건의 경계라고 생각되는 선이다. 7 shows the temperature of the molten solder of the flow solder bath on the horizontal axis, the In content of the solder used for the connection of the QFP-LSI on the vertical axis, the conditions where no fracture occurred, and the conditions where the fracture occurred are indicated by the X table. In addition, the solid line in FIG. 7 is a line considered as a boundary between the condition which breaks and a condition which does not occur.

제4 실시예의 실험 결과에 따르면, 도7에 도시한 바와 같이 플로우 땜납의 허용 용융 온도의 상한이 도4에 나타내는 제1 실시예에 비해 20 ℃ 정도 상승시켜도 좋은 것을 확인할 수 있었다. 또한, 도7에 나타내는 실험 결과에 따르면, In의 함유량이 7 질량 %인 경우 플로우 땜납의 허용 용융 온도를 260 ℃까지, In의 함유량이 8 내지 9 질량 %인 경우 플로우 땜납의 허용 용융 온도를 250 ℃까지 할 수 있는 것을 확인할 수 있었다. According to the experimental results of the fourth embodiment, as shown in FIG. 7, it was confirmed that the upper limit of the allowable melting temperature of the flow solder may be increased by about 20 ° C as compared with the first embodiment shown in FIG. According to the experimental results shown in FIG. 7, the allowable melting temperature of the flow solder is 250 ° C. when the content of In is 7% by mass, and the allowable melting temperature of the flow solder is 250 when the content of In is 8-9% by mass. It was confirmed that it could be done up to ℃.

이상의 결과에 의해, 질소 뿜어 내기량을 1.2 ㎥/분 정도로 기판 상면 냉각을 행하고, 방열 지그를 사용하면 표면 실장 부품용 리플로우 땜납에 In량을 9 % 정도 첨가해도 250 ℃의 Sn-Ag-Cu 용융 땜납 등을 이용하여 플로우 납땜을 행하는 것이 가능해진다. 결국, 제4 실시예에 따르면, 250 ℃의 Sn-Ag-Cu 용융 땜납 등을 이용하여 플로우 납땜을 행하는 경우에 있어서, 표면 실장 부품용 땜납에 첨가할 수 있는 In량은 9 % 정도까지 증가시키는 것이 가능해지고, 저내열성 전자 부품에 충분히 대응시키는 것이 용이해진다. As a result of the above, the upper surface of the substrate was cooled to about 1.2 m 3 / min, and the heat dissipation jig was used. Even if 9% of In was added to the reflow solder for surface-mount components, Sn-Ag-Cu at 250 ° C was used. It is possible to perform flow soldering using molten solder or the like. As a result, according to the fourth embodiment, in the case of performing flow soldering using 250 ° C Sn-Ag-Cu molten solder or the like, the amount of In that can be added to the surface mounting component solder is increased to about 9%. It becomes possible, and it becomes easy to fully correspond to low heat resistance electronic components.

[제5 실시예] [Example 5]

제5 실시예는 제1 실시예에 있어서, 리플로우 납땜되는 표면 실장 부품의 리드 도금을 Pb 프리화함으로써 플로우 납땜 시의 표면 실장 부품의 편석 박리의 억제 효과를 향상시킨 것이다. In the fifth embodiment, the lead plating of the surface mount component to be reflow soldered is Pb-free to improve the effect of suppressing segregation peeling of the surface mount component during flow soldering.

단, 이 때, 플로우 땜납조(도시하지 않음)의 용융 땜납을 공정 조성에 가까운 Sn-0.8Ag-57Bi, Sn-0.7Cu 혹은 Sn-3Ag-0.5Cu(단위 : 질량 %)로 하여 그 온도가 235 ℃ 내지 280 ℃가 되도록 플로우 땜납조의 온도를 수조건으로 고정하였다. However, at this time, the molten solder of the flow solder tank (not shown) is set to Sn-0.8Ag-57Bi, Sn-0.7Cu or Sn-3Ag-0.5Cu (unit: mass%) close to the process composition, and the temperature is The temperature of the flow solder bath was fixed under water so that it became 235 degreeC-280 degreeC.

이상 설명한 각 샘플에 있어서, QFP-LSI(2a)의 접속부에 파단이 일어나고 있는지를 관찰하였다. In each of the samples described above, it was observed whether breakage occurred in the connection portion of the QFP-LSI 2a.

도8, 도9에 제5 실시예인 각각 Sn-3 질량 % Bi 도금, Sn 도금인 경우의 실험 결과를 나타낸다. 이들 도8, 도9는 횡축에 플로우 땜납조의 용융 땜납의 온도를, 종축에 QFP-LSI의 접속에 사용한 땜납의 In 함유량을 취하고, 파단이 일어나지 않았던 조건을 ○표로, 파단이 일어난 조건을 ×표로 나타냈다. 또한, 각 도면 중 실선은 파단이 일어나는 조건과 일어나지 않는 조건의 경계라고 생각되는 선이다. 8 and 9 show experimental results in the case of Sn-3 mass% Bi plating and Sn plating, which are the fifth embodiment. 8 and 9 show the molten solder temperature of the flow solder bath on the horizontal axis, the In content of the solder used to connect the QFP-LSI to the vertical axis, and the conditions where no breakage occurred are shown in the following table. Indicated. In addition, the solid line in each figure is a line considered as a boundary of the condition which a break takes place and the condition which does not occur.

또한, 도4(Sn-10Pb 도금을 사용한 것)의 실험 결과와 비교하기 위해, 도8 중에 도4의 경계를 점선으로 나타냈다. 또한, 도8(Sn-3Bi 도금을 사용한 것)의 실험 결과와 비교하기 위해, 도9 중에 도8의 경계를 점선으로 나타냈다.In addition, in order to compare with the experimental result of FIG. 4 (using Sn-10Pb plating), the boundary of FIG. 4 is shown with the dotted line in FIG. In addition, in order to compare with the experiment result of FIG. 8 (using Sn-3Bi plating), the boundary of FIG. 8 is shown with the dotted line in FIG.

이들 결과에 의해, Sn-3Bi 도금을 사용한 경우(도8), 250 ℃의 Sn-Ag-Cu 용융 땜납 등으로 플로우 납땜을 행하는 경우, 표면 실장 부품용 땜납에 첨가할 수 있는 In량은 8 % 정도인 것을 알 수 있다. 또한, Sn 도금을 사용한 경우(도9), 250 ℃의 Sn-Ag-Cu 용융 땜납 등으로 플로우 납땜을 행하는 경우, 표면 실장 부품용 땜납에 첨가할 수 있는 In량은 9 % 정도인 것을 알 수 있다. 그러나, 260 ℃의 Sn-Ag-Cu 용융 땜납 등으로 플로우 납땜을 행하는 경우에는, 표면 실장 부품용 땜납에 첨가할 수 있는 In량은 5 % 정도가 되어 버린다. According to these results, when Sn-3Bi plating is used (FIG. 8), when flow soldering with 250 ° C Sn-Ag-Cu molten solder or the like, the amount of In that can be added to the surface mounting component solder is 8%. It is understood that it is degree. In addition, when Sn plating is used (FIG. 9), when flow soldering with Sn-Ag-Cu molten solder at 250 DEG C or the like, it can be seen that the amount of In added to the surface mounting component solder is about 9%. have. However, when flow soldering with Sn-Ag-Cu fusion solder at 260 ° C or the like, the amount of In that can be added to the solder for surface-mounted parts is about 5%.

이상 설명한 바와 같이, 표면 실장 부품의 리드 도금을 Pb 프리화하는 제5 실시예에 따르면, 제1 실시예와 마찬가지로 기판 냉각 장치(6)에서 냉각하지 않고, 리플로우 땜납에 첨가할 수 있는 In량을 8 내지 9 % 정도로 할 수 있어 저내열성 전자 부품에 충분히 대응시키는 것이 용이해진다. As described above, according to the fifth embodiment in which lead plating of the surface mount component is Pb-free, the amount of In that can be added to the reflow solder without cooling the substrate cooling device 6 as in the first embodiment. It can be made into about 8 to 9%, and it becomes easy to fully correspond to a low heat resistance electronic component.

[제6 실시예] [Example 6]

제6 실시예는 제4 실시예에 있어서, 리플로우 납땜되는 표면 실장 부품의 리드 도금을 Pb 프리화함으로써, 플로우 납땜 시의 표면 실장 부품의 편석 박리의 억제 효과를 향상시킨 것이다. In the sixth embodiment, in the fourth embodiment, the lead plating of the surface mount component to be reflow soldered is Pb-free, thereby improving the suppression effect of segregation peeling of the surface mount component during flow soldering.

단, 이 때, 플로우 땜납조(도시하지 않음)의 용융 땜납을 공정 조성에 가까운 Sn-0.7Cu(단위 : 질량 %)나 Sn-3Ag-0.5Cu(단위 : 질량 %)로 하고, 그 온도가 250 내지 280 ℃가 되도록 플로우 땜납조의 온도를 수조건으로 고정하였다. At this time, the molten solder of the flow solder tank (not shown) is set to Sn-0.7Cu (unit: mass%) or Sn-3Ag-0.5Cu (unit: mass%) close to the process composition, and the temperature is The temperature of the flow solder bath was fixed under water so that it was 250-280 degreeC.

이상 설명한 각 샘플에 있어서, QFP-LSI(2a)의 접속부에 파단이 일어나고 있는지를 관찰하였다. In each of the samples described above, it was observed whether breakage occurred in the connection portion of the QFP-LSI 2a.

도10에 제6 실시예의 실험 결과를 나타낸다. 이 도10은 횡축에 플로우 땜납조의 용융 땜납의 온도를, 종축에 QFP-LSI의 접속에 사용한 땜납의 In 함유량을 취하고, 파단이 일어나지 않았던 조건을 ○표로, 파단이 일어난 조건을 ×표로 나타냈다. 또한, 도10 중 실선은 파단이 일어나는 조건과 일어나지 않는 조건의 경계라고 생각되는 선이다. 또한, 도9(Sn 도금을 사용하여 기판 상면 냉각도, 방열 지그도 사용하지 않은 것)의 실험 결과와 비교하기 위해, 도10 중에 도9의 경계를 점선으로 나타냈다.10 shows the experimental results of the sixth embodiment. 10 shows the temperature of the molten solder of the flow solder bath on the horizontal axis, the In content of the solder used for the connection of the QFP-LSI to the vertical axis, the conditions where no fracture occurred, and the conditions where the fracture occurred were represented by the X table. In addition, in FIG. 10, a solid line is a line considered as a boundary of the conditions which break and a condition which do not occur. In addition, in FIG. 10, the boundary of FIG. 9 is shown with the dotted line for the comparison with the experimental result of FIG. 9 (without using the Sn plating, neither the board top cooling nor the heat dissipation jig).

도10에 도시한 바와 같이, 제6 실시예에 따르면, 250 ℃, 260 ℃의 양쪽 온도의 Sn-Ag-Cu 용융 땜납 등으로 플로우 납땜을 행하는 경우에 있어서도 표면 실장 부품용 땜납에 첨가할 수 있는 In량은 9 % 정도로 하는 것이 가능해지고, 그 결 과, 저내열성 전자 부품에 충분히 대응하는 것이 가능해진다.As shown in Fig. 10, according to the sixth embodiment, even in the case of performing flow soldering with Sn-Ag-Cu molten solder at both temperatures of 250 DEG C and 260 DEG C or the like, it can be added to the surface mounting component solder. The amount of In can be made about 9%, and as a result, it becomes possible to fully respond to low heat resistance electronic components.

본 발명은 FPGA 등의 저내열성 전자 부품의 회로 기판으로의 납땜을 Pb 프리 땜납 합금을 이용하여 실현할 수 있다. The present invention can realize soldering of low heat resistance electronic components such as FPGAs to circuit boards using Pb-free solder alloys.

Claims (17)

표면 실장 부품을 회로 기판의 상면 또는 하면에 Sn-(1 내지 4) Ag-(0 내지 1) Cu-(7 내지 10) In(단위 : 질량 %)을 베이스로 하는 합금으로 이루어지는 Pb 프리 땜납 페이스트를 이용하여 납땜을 행하는 것을 특징으로 하는 Pb 프리 땜납 합금을 이용한 리플로우 납땜 방법. Pb-free solder paste composed of an alloy based on Sn- (1 to 4) Ag- (0 to 1) Cu- (7 to 10) In (unit: mass%) on the upper or lower surface of the circuit board. Soldering using a reflow soldering method using a Pb-free solder alloy, characterized in that the soldering. 제1항에 있어서, 상기 표면 실장 부품의 리드에는 Pb 프리 도금이 실시되어 있는 것을 특징으로 하는 Pb 프리 땜납 합금을 이용한 리플로우 납땜 방법.The reflow soldering method using Pb-free solder alloy according to claim 1, wherein the lead of the surface mount component is subjected to Pb-free plating. 제2항에 있어서, 상기 Pb 프리 도금으로서 Sn 도금 또는 Sn-Bi 도금인 것을 특징으로 하는 Pb 프리 땜납 합금을 이용한 리플로우 납땜 방법. The reflow soldering method using a Pb-free solder alloy according to claim 2, wherein the Pb-free plating is Sn plating or Sn-Bi plating. 표면 실장 부품을 회로 기판 중 적어도 상면에 Sn-(1 내지 4) Ag-(0 내지 1) Cu-(7 내지 10) In(단위 : 질량 %)을 베이스로 하는 합금으로 이루어지는 Pb 프리 땜납 페이스트를 이용하여 납땜을 행하는 리플로우 납땜 공정과, Pb-free solder paste made of an alloy based on Sn- (1 to 4) Ag- (0 to 1) Cu- (7 to 10) In (unit:% by mass) on at least an upper surface of the circuit board. A reflow soldering step for soldering using 삽입 실장 부품의 리드 혹은 단자를 상기 회로 기판에 뚫린 관통 홀에 상면측으로부터 삽입하는 삽입 공정과, An insertion step of inserting a lead or terminal of an insertion-mounting component into the through hole drilled in the circuit board from an upper surface side; 상기 삽입 공정에서 삽입 실장 부품의 리드 혹은 단자를 관통 홀에 삽입한 후, 상기 회로 기판에 플럭스를 도포하는 플럭스 도포 공정과, A flux coating step of applying flux to the circuit board after inserting a lead or a terminal of an insert mounting component into the through hole in the insertion step; 상기 플럭스 도포 공정에서 회로 기판에 플럭스를 도포한 후, 상기 회로 기판의 하면을 예비 가열하는 예비 가열 공정과, A preliminary heating step of preliminarily heating the lower surface of the circuit board after applying flux to the circuit board in the flux coating step; 상기 예비 가열 공정에서 하면을 예비 가열된 회로 기판의 하면에 Pb 프리 땜납의 제트 플로우를 닿게 하여 삽입 실장 부품의 리드 혹은 단자를 회로 기판에 플로우 납땜을 행하는 플로우 땜납 부는 공정을 갖는 것을 특징으로 하는 Pb 프리 땜납 합금을 이용한 혼재 실장 방법. In the pre-heating step, a lower surface of the pre-heated circuit board is brought into contact with a jet flow of Pb-free solder, and a flow soldering step of flow soldering the lead or terminal of the inserted component to the circuit board is provided. Mixed mounting method using free solder alloy. 제4항에 있어서, 상기 리플로우 납땜 공정에 있어서, 상기 표면 실장 부품의 리드에는 Pb 프리 도금이 실시되어 있는 것을 특징으로 하는 Pb 프리 땜납 합금을 이용한 혼재 실장 방법. The mixed mounting method using a Pb-free solder alloy according to claim 4, wherein, in the reflow soldering step, a lead of the surface mount component is subjected to Pb-free plating. 제5항에 있어서, 상기 Pb 프리 도금으로서, Sn 도금 또는 Sn-Bi 도금인 것을 특징으로 하는 Pb 프리 땜납 합금을 이용한 혼재 실장 방법. 6. The mixed mounting method using a Pb-free solder alloy according to claim 5, wherein the Pb-free plating is Sn plating or Sn-Bi plating. 제4항에 있어서, 상기 플로우 납땜 공정에 있어서, 상기 Pb 프리 땜납은 Sn-Cu계, Sn-Ag계, Sn-Ag-Cu계, Sn-Ag-Bi계 혹은 이들에 In을 더한 계의 공정(共晶) 조성 또는 상기 공정 조성에 가까운 조성인 것을 특징으로 하는 Pb 프리 땜납 합금을 이용한 혼재 실장 방법. The process of claim 4, wherein in the flow soldering step, the Pb-free solder is Sn-Cu, Sn-Ag, Sn-Ag-Cu, Sn-Ag-Bi, or a process in which In is added thereto. (Iii) A composition mounting method using a Pb-free solder alloy, which is a composition or a composition close to the process composition. 제5항에 있어서, 상기 플로우 납땜 공정에 있어서, 상기 Pb 프리 땜납은 Sn- Cu계, Sn-Ag계, Sn-Ag-Cu계, Sn-Ag-Bi계 혹은 이들에 In을 더한 계의 공정 조성 또는 상기 공정 조성에 가까운 조성인 것을 특징으로 하는 Pb 프리 땜납 합금을 이용한 혼재 실장 방법. The process of claim 5, wherein in the flow soldering step, the Pb-free solder is Sn-Cu-based, Sn-Ag-based, Sn-Ag-Cu-based, Sn-Ag-Bi-based, or a process in which In is added thereto. A composition or a method for mounting a mixed material using a Pb-free solder alloy, which is a composition or a composition close to the process composition. 제7항에 있어서, 상기 플로우 납땜 공정에 있어서, 상기 Pb 프리 땜납의 제트 플로우의 온도가 170 ℃ 내지 260 ℃의 범위 내에 있는 것을 특징으로 하는 Pb 프리 땜납 합금을 이용한 혼재 실장 방법. The mixed mounting method using a Pb-free solder alloy according to claim 7, wherein in the flow soldering step, a temperature of the jet flow of the Pb-free solder is in a range of 170 ° C to 260 ° C. 제8항에 있어서, 상기 플로우 납땜 공정에 있어서, 상기 Pb 프리 땜납의 제트 플로우의 온도가 170 ℃ 내지 260 ℃의 범위 내에 있는 것을 특징으로 하는 Pb 프리 땜납 합금을 이용한 혼재 실장 방법. The mixed mounting method using a Pb-free solder alloy according to claim 8, wherein in the flow soldering step, the temperature of the jet flow of the Pb-free solder is in the range of 170 ° C to 260 ° C. 제7항에 있어서, 상기 플로우 납땜 공정에 있어서, 상기 회로 기판의 상면에 대해 50 ℃ 이하의 유체를 뿜어내어 냉각하는 것을 특징으로 하는 Pb 프리 땜납 합금을 이용한 혼재 실장 방법. The mixed mounting method using a Pb-free solder alloy according to claim 7, wherein in the flow soldering step, a fluid having a temperature of 50 ° C. or lower is sprayed on the upper surface of the circuit board and cooled. 제8항에 있어서, 상기 플로우 납땜 공정에 있어서, 상기 회로 기판의 상면에 대해 50 ℃ 이하의 유체를 뿜어내어 냉각하는 것을 특징으로 하는 Pb 프리 땜납 합금을 이용한 혼재 실장 방법. The mixed mounting method using a Pb-free solder alloy according to claim 8, wherein in the flow soldering step, a fluid having a temperature of 50 ° C. or lower is sprayed on the upper surface of the circuit board and cooled. 제11항에 있어서, 상기 플로우 납땜 공정에 있어서, 상기 유체의 유량을 0.3 내지 1.2 ㎥/분으로 하는 것을 특징으로 하는 Pb 프리 땜납 합금을 이용한 혼재 실장 방법. The mixed mounting method using a Pb-free solder alloy according to claim 11, wherein in the flow soldering step, the flow rate of the fluid is 0.3 to 1.2 m 3 / min. 제12항에 있어서, 상기 플로우 납땜 공정에 있어서, 상기 유체의 유량을 0.3 내지 1.2 ㎥/분으로 하는 것을 특징으로 하는 Pb 프리-땜납 합금을 이용한 혼재 실장 방법. The mixed mounting method using a Pb pre-solder alloy according to claim 12, wherein in the flow soldering step, the flow rate of the fluid is 0.3 to 1.2 m 3 / min. 제11항에 있어서, 상기 플로우 납땜 공정에 있어서, 상기 표면 실장 부품의 접속부에 방열 지그가 접촉하여 부착되어 있는 것을 특징으로 하는 Pb 프리 땜납 합금을 이용한 혼재 실장 방법. The mixed mounting method using a Pb-free solder alloy according to claim 11, wherein in the flow soldering step, a heat dissipation jig is attached to a contact portion of the surface mount component. 제12항에 있어서, 상기 플로우 납땜 공정에 있어서, 상기 표면 실장 부품의 접속부에 방열 지그가 접촉하여 부착되어 있는 것을 특징으로 하는 Pb 프리 땜납 합금을 이용한 혼재 실장 방법. The mixed mounting method using a Pb-free solder alloy according to claim 12, wherein, in the flow soldering step, a heat dissipation jig is attached to the connection portion of the surface mount component in contact. 제4항, 제5항, 제7항 또는 제8항 중 어느 한 항에 기재된 Pb 프리 땜납 합금을 이용한 혼재 실장 방법을 이용하여 혼재 실장된 혼재 실장 구조체.The mixed mounting structure which mixed-mounted using the mixed mounting method using the Pb-free solder alloy as described in any one of Claims 4, 5, 7 or 8.
KR1020057025222A 2003-07-01 2004-07-01 REFLOW SOLDERING METHOD USING Pb-FREE SOLDER ALLOY AND HYBRID PACKAGING METHOD AND STRUCTURE KR100671394B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00189290 2003-07-01
JP2003189290A JP2005026393A (en) 2003-07-01 2003-07-01 REFLOW SOLDERING METHOD EMPLOYING Pb-FREE SOLDER ALLOY, REFLOW SOLDERING METHOD, MIXED MOUNTING METHOD AND MIXED MOUNTED STRUCTURE

Publications (2)

Publication Number Publication Date
KR20060052719A true KR20060052719A (en) 2006-05-19
KR100671394B1 KR100671394B1 (en) 2007-01-22

Family

ID=33562282

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057025222A KR100671394B1 (en) 2003-07-01 2004-07-01 REFLOW SOLDERING METHOD USING Pb-FREE SOLDER ALLOY AND HYBRID PACKAGING METHOD AND STRUCTURE

Country Status (5)

Country Link
US (1) US20060239855A1 (en)
JP (1) JP2005026393A (en)
KR (1) KR100671394B1 (en)
CN (1) CN1817071A (en)
WO (1) WO2005004564A1 (en)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070292708A1 (en) * 2005-08-12 2007-12-20 John Pereira Solder composition
US20080175748A1 (en) * 2005-08-12 2008-07-24 John Pereira Solder Composition
US20070036670A1 (en) * 2005-08-12 2007-02-15 John Pereira Solder composition
JP4595835B2 (en) 2006-03-07 2010-12-08 株式会社日立製作所 Leaded electronic parts using lead-free solder
JP2009200411A (en) * 2008-02-25 2009-09-03 Mitsubishi Electric Corp Solder bonding part, printed wiring board, and solder bonding method
GB2455486A (en) * 2008-03-05 2009-06-17 Quantum Chem Tech Singapore A sputtered film, solder spheres and solder paste formed from an Sn-Ag-Cu-In alloy
US8132707B2 (en) * 2008-04-10 2012-03-13 Panasonic Corporation Flow soldering apparatus and flow soldering method using a water content sensor
JP5168156B2 (en) * 2009-01-08 2013-03-21 株式会社デンソーウェーブ BGA mounting board
JP5339968B2 (en) * 2009-03-04 2013-11-13 パナソニック株式会社 Mounting structure and motor
CN102066044B (en) * 2009-04-20 2014-05-21 松下电器产业株式会社 Soldering material and electronic component assembly
TWI435674B (en) 2011-01-28 2014-04-21 Wistron Corp Method of soldering a dip component on a circuit board and soldering system
CN102222630A (en) * 2011-06-03 2011-10-19 中国科学院上海微系统与信息技术研究所 Method for preparing Sn-Ag-In ternary lead-free flip salient point
CN103307572A (en) * 2012-03-07 2013-09-18 欧司朗股份有限公司 Module, manufacturing method of module and lighting device equipped with module
US10076808B2 (en) * 2013-08-05 2018-09-18 Senju Metal Industry Co., Ltd. Lead-free solder alloy
CN108422151B (en) * 2017-06-15 2019-05-31 甘肃虹光电子有限责任公司 A kind of solution of frequency agile magnetron " calorie "

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03204193A (en) * 1989-12-29 1991-09-05 Aisin Seiki Co Ltd Solder material
US5256370B1 (en) * 1992-05-04 1996-09-03 Indium Corp America Lead-free alloy containing tin silver and indium
US5752182A (en) * 1994-05-09 1998-05-12 Matsushita Electric Industrial Co., Ltd. Hybrid IC
JP2001244622A (en) * 2000-03-01 2001-09-07 Hitachi Ltd Electronic circuit device
JP2002261104A (en) * 2001-03-01 2002-09-13 Hitachi Ltd Semiconductor device and electronic equipment
JP4073183B2 (en) * 2001-08-01 2008-04-09 株式会社日立製作所 Mixed mounting method using Pb-free solder and mounted product

Also Published As

Publication number Publication date
CN1817071A (en) 2006-08-09
US20060239855A1 (en) 2006-10-26
WO2005004564A1 (en) 2005-01-13
JP2005026393A (en) 2005-01-27
KR100671394B1 (en) 2007-01-22

Similar Documents

Publication Publication Date Title
KR101026970B1 (en) Lead-free solder paste
KR100671394B1 (en) REFLOW SOLDERING METHOD USING Pb-FREE SOLDER ALLOY AND HYBRID PACKAGING METHOD AND STRUCTURE
US20190088611A1 (en) "Lead-Free Solder Ball"
WO2010122764A1 (en) Soldering material and electronic component assembly
EP2692478A1 (en) Lead-free solder ball
KR101738841B1 (en) HIGH-TEMPERATURE SOLDER JOINT COMPRISING Bi-Sn-BASED HIGH-TEMPERATURE SOLDER ALLOY
JP2009509767A (en) Bulk metallic glass solder
EP2908612B1 (en) Soldering method for low-temperature solder paste
JP2000307228A (en) Solder jointing method containing no lead and electronic module manufactured thereby
JP2003198117A (en) Soldering method and junction structure body
US7413110B2 (en) Method for reducing stress between substrates of differing materials
EP0999730A2 (en) Lead-free solder process for printed wiring boards
JP2002261104A (en) Semiconductor device and electronic equipment
JP4211828B2 (en) Mounting structure
KR20080063176A (en) Pb-free solder alloy
JP3892190B2 (en) Mixed mounting structure, mixed mounting method, and electronic device
KR20050030237A (en) Pb free solder alloy
JP2003332731A (en) ARTICLE SOLDERED WITH Pb-FREE SOLDER
JP2004034134A (en) Line-solder and process of producing electronic equipment
JP2001358458A (en) Electronic equipment having lead-free solder connection
KR940001030B1 (en) Process for joining/coating using an atmosphere having controlled oxidation capability
JP2001358446A (en) Mount structure and electronic equipment
JP2004031724A (en) Soldering method for work and soldering mounter
JP2006032436A (en) Electronic apparatus manufacturing method, soldering method, and heat shielding jig
JP2002009428A (en) Method and structure for mounting electronic component

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee