KR20060037029A - Semiconductor laser diode and method of manufacturing the same - Google Patents
Semiconductor laser diode and method of manufacturing the same Download PDFInfo
- Publication number
- KR20060037029A KR20060037029A KR20040086133A KR20040086133A KR20060037029A KR 20060037029 A KR20060037029 A KR 20060037029A KR 20040086133 A KR20040086133 A KR 20040086133A KR 20040086133 A KR20040086133 A KR 20040086133A KR 20060037029 A KR20060037029 A KR 20060037029A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- current blocking
- type
- ridge
- laser diode
- Prior art date
Links
Images
Abstract
반도체 레이저 다이오드 및 그 제조 방법이 개시되어 있다. 여기서 본 발명은 n형 화합물 반도체 기판과, 상기 화합물 반도체 기판 상에 순차적으로 적층된 n형 하부 클래드층, 하부 도파층, 활성층, 상부 도파층 및 상부면의 중앙에 리지(ridge)가 존재하는 p형 상부 클래드층과, 상기 리지의 상부면 상에 형성된 콘택층과, 상기 p형 상부 클래드층의 상부면, 상기 리지의 측면 및 상기 콘택층의 측면에 구비된 전류 차단수단과, 상기 콘택층의 노출된 전면을 덮고 상기 전류 차단 수단 상에 형성된 캡핑층을 포함하는 것을 특징으로 하는 반도체 레이저 다이오드와 그 제조 방법을 제공한다.A semiconductor laser diode and a method of manufacturing the same are disclosed. Herein, the present invention provides an n-type compound semiconductor substrate, and an n-type lower cladding layer, a lower waveguide layer, an active layer, an upper waveguide layer, and a ridge in the center of the upper surface, which are sequentially stacked on the compound semiconductor substrate. An upper cladding layer, a contact layer formed on an upper surface of the ridge, a current blocking means provided on an upper surface of the p-type upper clad layer, side surfaces of the ridge, and side surfaces of the contact layer, The present invention provides a semiconductor laser diode and a method of manufacturing the same, comprising a capping layer formed on the current blocking means and covering the exposed front surface.
Description
도 1은 종래 기술에 의한 반도체 레이저 다이오드의 단면도이다.1 is a cross-sectional view of a semiconductor laser diode according to the prior art.
도 2는 본 발명의 실시예에 의한 반도체 레이저 다이오드의 단면도이다.2 is a cross-sectional view of a semiconductor laser diode according to an embodiment of the present invention.
도 3 내지 도 5는 도 2의 반도체 레이저 다이오드의 제조 방법을 단계별로 나타낸 단면도들이다.3 to 5 are cross-sectional views illustrating a method of manufacturing the semiconductor laser diode of FIG. 2 step by step.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
40:n형 화합물 반도체 기판 42:n형 하부 클래드층40: n-type compound semiconductor substrate 42: n-type lower clad layer
44:하부 도파층 46:활성층44: lower waveguide layer 46: active layer
48:상부 도파층 50A:p형 제1 상부 클래드층48:
50R:p형 제2 상부 클래드층(리지) 52:콘택층50R: p type second upper cladding layer (ridge) 52: contact layer
54:전류 차단층 56:캡핑층54: current blocking layer 56: capping layer
M:식각 마스크M: Etch Mask
본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로써, 보다 자세하게는 반도체 레이저 다이오드 및 그 제조 방법에 관한 것이다.The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly, to a semiconductor laser diode and a method for manufacturing the same.
반도체 레이저 다이오드는 n형 하부 화합물 반도체층, 활성층을 포함하는 공진기층 및 p형 상부 화합물 반도체층을 포함한다. 이들 물질층은 켜쌓기로 불리는 에피텍셜 성장법으로 형성되는데, 먼저 성장된 물질층의 계면 특성은 뒤에 성장되는 물질층의 특성에 영향을 미친다. 그러므로 에피텍셜 성장에서 각 물질층의 계면 특성을 양호하게 유지하는 것이 중요하다.The semiconductor laser diode includes an n-type lower compound semiconductor layer, a resonator layer including an active layer, and a p-type upper compound semiconductor layer. These material layers are formed by an epitaxial growth method called stacking. The interfacial properties of the first grown material layer affect the properties of the later grown material layer. Therefore, it is important to maintain good interfacial properties of each material layer in epitaxial growth.
도 1은 종래 기술에 의한 반도체 레이저 다이오드를 보여준다.1 shows a semiconductor laser diode according to the prior art.
도 1을 참조하면, n형 화합물 반도체 기판(10) 상에 n형 하부 크래드층(2), 무도핑 하부 도파층(4), 활성층(5) 및 무도핑 상부 도파층(6)이 순차적으로 구비되어 있다. 상부 도파층(6) 상부면에 중앙에 정상면을 갖는 리지가 형성되어 있는 p형 상부 클래드층(8)이 존재한다. 상기 리지의 정상면, 곧 상부면 상에 콘택층(9)이 적층되어 통전 채널을 이루고 있다. 상기 리지 양측으로는 n+ 전류 차단층(10)이 존재한다. 전류 차단층(10)은 콘택층(9) 높이까지 형성되어 있다. 콘택층(9)과 전류 차단층(10) 상으로 캡층(11)이 적층되어 있다.Referring to FIG. 1, an n-type
상술한 종래의 반도체 레이저 다이오드에서 상기 리지는 습식식각으로 형성되는데, 식각 깊이를 정확히 제어하기 어렵다. 또한, 상기 리지 형성 후, 전류 차단층(10)을 형성하기 위한 선택적 2차 결정 성장이 이루어지는데, 상기 2차 결정 성장이 이루어지기 전에 p형 상부 클래드층(8)이 공기 중에 노출되고, 이 과정에서 상부 클래드층(8)의 알루미늄(Al) 성분이 공기와 반응하여 상부 클래드층(8)의 표면이 산화되거나 오염될 수 있다. 이렇게 되면, 상기 2차 결정 성장의 계면 특성이 저하될 수 있는데, 이것은 반도체 레이저 다이오드의 특성 및 신뢰성을 크게 저하시킬 수 있다.In the above-described conventional semiconductor laser diode, the ridge is formed by wet etching, and it is difficult to accurately control the etching depth. In addition, after the ridge is formed, selective secondary crystal growth for forming the
본 발명이 이루고자 하는 기술적 과제는 상술한 종래의 반도체 레이저 다이오드가 갖는 문제점을 개선하기 위한 것으로써, 리지 형성시의 식각 깊이를 정확히 제어할 수 있고, 2차 결정성장과정에서의 계면 특성이 저하되는 것을 방지할 수 있는 반도체 레이저 다이오드를 제공함에 있다.The technical problem to be achieved by the present invention is to improve the above-described problems of the conventional semiconductor laser diode, it is possible to accurately control the etching depth during ridge formation, the interface characteristics in the secondary crystal growth process is reduced It is to provide a semiconductor laser diode that can prevent the thing.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 반도체 레이저 다이오드의 제조 방법을 제공함에 있다.Another object of the present invention is to provide a method of manufacturing the semiconductor laser diode.
상기 기술적 과제를 달성하기 위하여, 본 발명은 n형 화합물 반도체 기판과, 상기 화합물 반도체 기판 상에 순차적으로 적층된 n형 하부 클래드층, 하부 도파층, 활성층, 상부 도파층 및 상부면의 중앙에 리지(ridge)가 존재하는 p형 상부 클래드층과, 상기 리지의 상부면 상에 형성된 콘택층과, 상기 p형 상부 클래드층의 상부면, 상기 리지의 측면 및 상기 콘택층의 측면에 구비된 전류 차단수단과, 상기 콘택층의 노출된 전면을 덮고 상기 전류 차단 수단 상에 형성된 캡핑층을 포함하는 것을 특징으로 하는 반도체 레이저 다이오드를 제공한다.In order to achieve the above technical problem, the present invention is an n-type compound semiconductor substrate, and the n-type lower cladding layer, lower waveguide layer, active layer, upper waveguide layer and the upper surface ridge sequentially stacked on the compound semiconductor substrate a p-type upper clad layer having a ridge, a contact layer formed on an upper surface of the ridge, an upper surface of the p-type upper clad layer, a side surface of the ridge, and a current blocking provided on the side of the contact layer Means and a capping layer formed on the current interrupting means covering the exposed front surface of the contact layer.
상기 상부 클래드층은, 순차적으로 적층되어 있고, 서로 식각 특성이 다른, 제1 상부 클래드층과, 상기 리지를 이루는 제2 상부 클래드층을 포함할 수 있다.The upper cladding layer may include a first upper cladding layer sequentially stacked and having different etching characteristics, and a second upper cladding layer forming the ridge.
상기 전류 차단수단은 상기 p형 상부 클래드층의 상부면, 상기 리지의 측면 및 상기 콘택층의 측면을 덮는 얇은 두께의 전류 차단층 또는 상기 p형 상부 클래드층의 상부면, 상기 리지의 측면 및 상기 콘택층의 측면의 표층에 구비된 공핍층(depletion layer)일 수 있다.The current blocking means may be a thin current blocking layer covering the upper surface of the p-type upper clad layer, the side of the ridge and the side of the contact layer, or the upper surface of the p-type upper clad layer, the side of the ridge and the It may be a depletion layer provided on the surface layer of the side of the contact layer.
상기 다른 기술적 과제를 달성하기 위하여 본 발명은 n형 화합물 반도체 기판 상에 n형 하부 클래드층, 하부 도파층, 활성층, 상부 도파층, p형의 상부 클래드층, 및 콘택층을 순차적으로 형성하는 제1 단계, 상기 콘택층의 소정 영역 상에 식각 마스크를 형성하는 제2 단계, 상기 마스크 둘레의 상기 콘택층과 함께 상기 상부 클래드층의 일부 두께도 제거하는 제3 단계, 상기 상부 클래드층의 평평한 상부면과 상기 마스크 둘레의 일부 두께가 제거되면서 노출된 측면과 상기 콘택층의 측면에 전류 차단 수단을 형성하는 제4 단계, 상기 마스크를 제거하는 제5 단계 및 상기 전류 차단 수단 상으로 상기 마스크가 제거되면서 노출된 콘택층의 전면을 덮는 캡핑층을 형성하고, 그 표면을 평탄화하는 제6 단계를 포함하는 것을 특징으로 하는 반도체 레이저 다이오드 제조 방법을 제공한다.In order to achieve the above another technical problem, the present invention provides an agent for sequentially forming an n-type lower clad layer, a lower waveguide layer, an active layer, an upper waveguide layer, a p-type upper clad layer, and a contact layer on an n-type compound semiconductor substrate. A first step of forming an etching mask on a predetermined region of the contact layer, a third step of removing a part of the thickness of the upper clad layer together with the contact layer around the mask, and a flat top of the upper clad layer A fourth step of forming a current blocking means on an exposed side surface and a side of the contact layer while removing a thickness of a surface and a portion around the mask; a fifth step of removing the mask; and removing the mask on the current blocking means. And a sixth step of forming a capping layer covering the entire surface of the exposed contact layer and planarizing the surface thereof. It provides a method for producing de.
상기 제조 방법에서, 상기 p형의 상부 클래드층은 식각 선택비와 같은 식각 특성이 다른 제1 및 제2 상부 클래드층을 순차적으로 성장시켜 형성할 수 있다.In the manufacturing method, the p-type upper clad layer may be formed by sequentially growing first and second upper clad layers having different etching characteristics such as etching selectivity.
상기 전류 차단 수단은 절연층으로 형성하거나 상기 상부 클래드층의 평평한 상부면, 상기 마스크 둘레의 일부 두께가 제거되면서 노출된 측면 및 상기 콘택층의 측면 표층에 공핍층을 형성하여 형성할 수 있다.The current blocking means may be formed by forming an insulating layer or by forming a depletion layer on the flat upper surface of the upper clad layer, the exposed side surface while the partial thickness around the mask is removed, and the side surface layer of the contact layer.
이러한 본 발명을 이용하면, 식각의 깊이를 정확히 제어할 수 있고, 리지 형성 후, 2차 결정 성장 과정에서 상부 클래드층의 계면 특성이 저하되는 것을 방지 할 수 있다.By using the present invention, it is possible to accurately control the depth of etching, and to prevent the interfacial properties of the upper clad layer from deteriorating during secondary crystal growth after ridge formation.
이하, 본 발명의 실시예에 의한 반도체 레이저 다이오드 및 그 제조 방법을 첨부된 도면을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.Hereinafter, a semiconductor laser diode and a method of manufacturing the same according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. In this process, the thicknesses of layers or regions illustrated in the drawings are exaggerated for clarity.
먼저, 본 발명의 실시예에 의한 반도체 레이저 다이오드(이하, 본 발명의 레이저 다이오드)에 대해 설명한다.First, a semiconductor laser diode (hereinafter, referred to as the laser diode of the present invention) according to an embodiment of the present invention will be described.
도 2를 참조하면, 본 발명의 레이저 다이오드는 n형 화합물 반도체 기판(40) 상에 순차적으로 성장된 n형 하부 클래드층(42), 하부 도파층(44), 활성층(46), 상부 도파층(48)을 구비한다. 화합물 반도체 기판(40)은 n-GaAs 기판 또는 GaN 와 같은 III-V족 화합물 반도체 기판일 수 있다. n형 하부 클래드층(42)은 n-GalnP층 또는 III-V족 원소를 포함하는 2원계, 3원계 혹은 4원계 화합물 반도체층일 수 있다. 하부 도파층(44)은 무도핑 GaAs층 또는 III-V족 화합물 반도체층일 수 있다. 활성층(46)은 InGaAs층 혹은 III-V족 원소를 포함하는 3원계 혹은 4원계 화합물 반도체층일 수 있다. 상부 도파층(48)은 하부 도파층(44)과 동일한 화합물 반도체층일 수 있다. 상부 도파층(48) 상에 상부 클래드층(50)이 존재한다. 상부 클래드층(50)은 제1 상부 클래드층((50A)과 제2 상부 클래드층(50R), 곧 리지(50R)로 이루어져 있다. 제1 상부 클래드층(50A)과 제2 상부 클래드층(50R)은 식각 특성이 서로 다른 화합물 반도체층인 것이 바람직하다. 예를 들면, 제1 상부 클래드층(50A)은 p형 GaInP층일 수 있고, 제2 상부 클래드층(50R)은 p형 InGaAs층일 수 있다. 리지(50R) 상부면에 콘택층(52)이 구비되어 있고, 리지(50R) 둘레의 상부 클래드층(50) 상에 리지(50R)의 측면 및 콘택층(52)의 측면을 덮는 전류 차단층(54)이 존재한다. 전류 차단층(54)은 전류 차단 수단 중 하나의 예이다. 전류 차단층(54)은 상부 클래드층(50)과의 계면 특성이 우수하고, 전류 차단성이 높은 물질층, 예를 들면 실리콘 산화막일 수 있다. 또한, 전류 차단층(54)은 다른 전류 차단 수단, 예컨대 도면에 도시하지는 않았지만, p형인 제1 및 제2 상부 클래드층(50A, 50R)의 표층에 동일한 농도의 n형 도펀트를 도핑하여 형성되는 소정 두께의 공핍층(depletion layer)일 수 있다. 전류 차단층(54)과 콘택층(52) 상에 캡핑층(56)이 존재한다.Referring to FIG. 2, the laser diode of the present invention includes an n-type
다음에는 상술한 본 발명의 레이저 다이오드의 제조 방법을 도 3 내지 도 5를 참조하여 설명한다.Next, the method of manufacturing the laser diode of the present invention described above will be described with reference to FIGS.
먼저, 도 3을 참조하면, n형 화합물 반도체 기판(40) 상에 n형 하부 클래드층(42), 하부 도파층(44), 활성층(46), 상부 도파층(48), 제1 상부 클래드층(50A), 제2 상부 클래드층(50R) 및 콘택층(52)을 순차적으로 성장시킨다. 이때, 제1 및 제2 상부 클래드층(50A, 50R)은 식각 특성이 서로 다른 화합물 반도체층으로 성장시키는 것이 바람직하다. 예를 들면, 제1 상부 클래드층(50A)은 p형 GaInP층으로 형성하거나 III-V족의 원소를 포함하는 3원계 화합물 반도체층으로 형성할 수 있고, 제2 상부 클래드층(50R)은 p형 AlGaAs층으로 형성하거나 제1 상부 클래드층(50A)으로 사용되지 않는 III-V족 화합물 반도체층으로 성장시킬 수 있다. First, referring to FIG. 3, an n-type
계속해서, 콘택층(52) 상에 리지(ridge) 형성을 위해 소정 영역을 한정하는 하드 마스크(M)를 형성한다. 마스크(M)는 실리콘 산화막으로 형성된 것일 수 있다. Subsequently, a hard mask M that defines a predetermined region is formed on the
다음, 마스크(M) 둘레의 캡핑층(52)과 제2 상부 클래드층(50R)을 순차적으로 식각한다. 제1 및 제2 상부 클래드층(50A, 50R)의 식각 특성 차로 인해서 상기 식각은 제1 상부 클래드층(50A)이 노출되는 시점에서 정확하게 중지시킬 수 있다. 곧, 상기 식각의 깊이를 정확하게 제어할 수 있다. 상기 식각 결과, 도 4에 도시한 바와 같이, 마스크(M) 아래에만 캡핑층(52)과 제2 상부 클래드층(50R)이 남게 된다. 마스크(M) 아래에 남아 있는 제2 상부 클래드층(50R)은 도면에서 볼 수 있듯이 리지 형태가 된다.Next, the
상기 식각에 이어, 도 5에 도시한 바와 같이, 제1 상부 클래드층(50A)의 노출된 상부면과 리지 형태의 제2 상부 클래드층(50R)의 측면에 얇은 전류 차단층(54)을 형성한다. 이후, 마스크(M)를 제거한다.Subsequent to the etching, as shown in FIG. 5, a thin
한편, 도면에 도시하지는 않았지만, 마스크(M)가 존재하는 상태에서 제1 상부 클래드층(50A)의 상부면 및 제2 상부 클래드층(50R)의 측면에 제1 상부 클래드층(50A) 및 제2 상부 클래드층(50R)에 도핑된 농도와 동일한 농도로 n 도펀트를 주입할 수 있다. 이때, 상기 n 도펀트는 제1 상부 클래드층(50A)의 상부면 및 제2 상부 클래드층(50R)의 측면의 표층에만 주입하는 것이 바람직하다. 제1 상부 클래드층(50A)의 상부면 및 제2 상부 클래드층(50R)의 측면 표층에 상기 n 도펀트가 주입됨으로써, 제1 상부 클래드층(50A)의 상부면 및 제2 상부 클래드층(50R)의 측면 표층에 공핍층(depletion layer)이 형성된다. 상기 공핍층은 캐리어의 흐름을 차단할 수 있고, 따라서 상기 공핍층은 전류 차단층(54)을 대신할 수도 있다.Although not shown in the drawings, the first
계속해서, 전류 차단층(54)을 형성한 후, 마스크(M)를 제거한다. 이어서 도 2에 도시한 바와 같이 전류 차단층(54)과 콘택층(52)을 덮는 캡핑층(56)을 충분한 두께로 형성한 다음, 그 표면을 평탄화 한다. 이렇게 해서 도 2에 도시한 반도체 레이저 다이오드가 완성된다.Subsequently, after the
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 상술한 재료외에 다양한 화합물 반도체 재료를 이용하여 본 발명의 반도체 레이저 다이오드를 형성할 수 있을 것이고, 이 과정에서 본 발명의 레이저 다이오드의 부분적 변형도 가능할 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.While many details are set forth in the foregoing description, they should be construed as illustrative of preferred embodiments, rather than to limit the scope of the invention. For example, one of ordinary skill in the art to which the present invention pertains may form the semiconductor laser diode of the present invention using various compound semiconductor materials in addition to the above materials, and in this process, the laser diode of the present invention may be Partial modifications will also be possible. Therefore, the scope of the present invention should not be defined by the described embodiments, but should be determined by the technical spirit described in the claims.
상술한 바와 같이, 본 발명은 상부 클래드층을 식각 특성이 다른 두 화합물 반도체층을 사용하고, 이 중 어느 하나를 식각 저지층과 동등하게 이용한다. 따라서 리지를 형성하는 과정에서 식각의 깊이를 정확히 제어할 수 있다. 또한, 본 발명은 리지 형성 후, 2차 결정 성장 과정에서 상부 클래드층의 계면 특성이 저하되는 것을 방지할 수 있다.As described above, the present invention uses two compound semiconductor layers having different etching characteristics as the upper clad layer, and any one of them is used as an etch stop layer. Therefore, the depth of etching can be precisely controlled during the formation of the ridge. In addition, the present invention can prevent the interfacial properties of the upper clad layer from deteriorating during the secondary crystal growth after ridge formation.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20040086133A KR100657906B1 (en) | 2004-10-27 | 2004-10-27 | Semiconductor laser diode and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20040086133A KR100657906B1 (en) | 2004-10-27 | 2004-10-27 | Semiconductor laser diode and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060037029A true KR20060037029A (en) | 2006-05-03 |
KR100657906B1 KR100657906B1 (en) | 2006-12-14 |
Family
ID=37145043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20040086133A KR100657906B1 (en) | 2004-10-27 | 2004-10-27 | Semiconductor laser diode and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100657906B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8168987B2 (en) | 2009-02-16 | 2012-05-01 | Lg Innotek Co., Ltd. | Semiconductor light emitting device |
-
2004
- 2004-10-27 KR KR20040086133A patent/KR100657906B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8168987B2 (en) | 2009-02-16 | 2012-05-01 | Lg Innotek Co., Ltd. | Semiconductor light emitting device |
Also Published As
Publication number | Publication date |
---|---|
KR100657906B1 (en) | 2006-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8039282B2 (en) | Semiconductor optical device and method of fabricating the same | |
US5242857A (en) | Method of manufacturing semiconductor structures | |
KR100657906B1 (en) | Semiconductor laser diode and method of manufacturing the same | |
EP0844651A1 (en) | Method of controlling oxidation in multilayer semiconductor structure comprising Group III elements | |
CN112042069A (en) | Optical semiconductor element and method for manufacturing the same, and optical integrated semiconductor element and method for manufacturing the same | |
US20050029531A1 (en) | Semiconductor device and method for fabricating the same | |
US7456040B2 (en) | Method for producing semiconductor optical device | |
KR102253285B1 (en) | Semiconductor laser diode device and manufacturing method | |
US20020158314A1 (en) | Buried mesa semiconductor device | |
JPH07254750A (en) | Semiconductor laser | |
US20240071808A1 (en) | Methods for forming semiconductor devices with isolation structures | |
JP7347726B1 (en) | Manufacturing method of semiconductor device | |
JP3670130B2 (en) | Method for manufacturing group III-V compound semiconductor device | |
KR100281919B1 (en) | Semiconductor laser diode and manufacturing method thereof | |
TWI819895B (en) | Semiconductor laser and semiconductor laser manufacturing method | |
US7138285B2 (en) | Control of contact resistance in quantum well intermixed devices | |
KR100200304B1 (en) | A method of laser diode | |
KR100283958B1 (en) | Laser diode fabricating method | |
KR0161064B1 (en) | Fabrication method for burried semiconductor laser | |
JPH09199788A (en) | Semiconductor laser with buried hetero-structure, and its manufacture | |
JPH05206581A (en) | Semiconductor light emitting element and manufacture thereof | |
KR100596510B1 (en) | Fabricating method of semiconductor optical element | |
JPS6045082A (en) | Semiconductor laser integrated circuit device | |
KR100304658B1 (en) | Semiconductor laser device and method for fabricating the same | |
JP4441085B2 (en) | Semiconductor laser device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |