JPH07254750A - Semiconductor laser - Google Patents

Semiconductor laser

Info

Publication number
JPH07254750A
JPH07254750A JP7015894A JP7015894A JPH07254750A JP H07254750 A JPH07254750 A JP H07254750A JP 7015894 A JP7015894 A JP 7015894A JP 7015894 A JP7015894 A JP 7015894A JP H07254750 A JPH07254750 A JP H07254750A
Authority
JP
Japan
Prior art keywords
layer
type
active layer
semiconductor laser
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7015894A
Other languages
Japanese (ja)
Inventor
Mitsuhiro Kushibe
光弘 櫛部
Keiji Takaoka
圭児 高岡
Masahisa Funamizu
将久 船水
Hideto Furuyama
英人 古山
Yoshihiro Kokubu
義弘 国分
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7015894A priority Critical patent/JPH07254750A/en
Publication of JPH07254750A publication Critical patent/JPH07254750A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent deterioration of laser characteristics and temperature characteristics, by hanging the carrier concentration of a P-type buried layer in a current blocking layer which comes directly into contact with the side surface of an active layer, in the inside region and the outside region. CONSTITUTION:Clad layers 21 and 25 are formed below and above an active layer 23, respectively. Current blocking layers 26, 27 are formed on both sides of the active layer 23. A first buried layer 26 of the current blocking region which comes directly into contact with the side surface of the active layer 23 exhibits P-type conductivity. The carrier concentration of at least a part of the outside region 26b distant from the active layer 23 of the first buried layer 26 is set higher than the carrier concentration of the inside region 26a. Thereby the diffusion of P-type impurities into the active layer 23 can be restrained, and the built-in potential to an adjacent N-type buried layer 27 can be made large, so that the leakage current is reduced, the threshold value is lowered, and excellent temperature characteristics can be obtained.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、光通信装置や情報処理
等に利用される半導体レーザに関し、特に活性層を含む
メサストライプの側面を、電流狭窄用の半導体層で埋め
込んだ構造の半導体レーザに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor laser used for optical communication devices and information processing, and more particularly to a semiconductor laser having a structure in which the side surface of a mesa stripe including an active layer is filled with a semiconductor layer for current confinement. Regarding

【0002】[0002]

【従来の技術】近年、情報処理や光通信の光源として、
InP系の材料を用いた半導体レーザ素子が開発されて
おり、その高性能化が望まれている。特に、低閾値特
性、温度に対して出力変動の小さい高温度安定性、高信
頼性に対する要求は強く、その研究開発が盛んに行われ
ている。低閾値で発振する半導体レーザ素子を実現する
には、活性層の幅を狭くして、その両脇を電流狭窄構造
により埋めた埋め込み型レーザ構造が用いられている。
2. Description of the Related Art Recently, as a light source for information processing and optical communication,
A semiconductor laser device using an InP-based material has been developed, and higher performance is desired. In particular, there are strong demands for low threshold characteristics, high temperature stability with small output fluctuations with respect to temperature, and high reliability, and research and development have been actively conducted. In order to realize a semiconductor laser device that oscillates at a low threshold value, a buried laser structure in which the width of the active layer is narrowed and both sides thereof are filled with a current constriction structure is used.

【0003】図11はp型半導体基板上にMOCVD法
を用いて形成した従来の半導体レーザを示す断面図であ
る。このようなレーザは、例えば、ELECTRONI
CSLETTERS Vol.28 No.19 p1
844に開示される。このレーザは次のような手順で作
製される。
FIG. 11 is a sectional view showing a conventional semiconductor laser formed on a p-type semiconductor substrate by MOCVD. Such lasers are, for example, ELECTRONI
CSLETTERS Vol. 28 No. 19 p1
844. This laser is manufactured by the following procedure.

【0004】まずp型InP基板1にp型InPバッフ
ァ層2、発光波長1.3μmのInGaAsP活性層
3、n型InPクラッド層4、n型InGaAsエッチ
ングダミー層(図示せず)を順次MOCVD法により成
長する。ついで、<011>方向にSiO2 マスクをス
トライプ状に形成したのちに、化学エッチングにより高
さ3μm程度のメサストライプを形成する。次いで、S
iO2 マスクを残したままで、選択的にp型InP埋め
込み層5、n型InP電流ブロック層6、p型InP電
流ブロック層7を順次MOCVD法により選択成長す
る。次いで、SiO2 マスクとInGaAsエッチング
ダミー層とを除去した後に、全面にn型InPクラッド
層8、n型InGaAsコンタクト層9をMOCVD法
により成長する。最後に電極10、11の形成と基板研
磨を行い、個々の半導体レーザチップに劈開して半導体
レーザができあがる。
First, a p-type InP substrate 1, a p-type InP buffer layer 2, an InGaAsP active layer 3 having an emission wavelength of 1.3 μm, an n-type InP clad layer 4, and an n-type InGaAs etching dummy layer (not shown) are sequentially formed by MOCVD. To grow. Next, a SiO 2 mask is formed in a stripe shape in the <011> direction, and then a mesa stripe having a height of about 3 μm is formed by chemical etching. Then S
The p-type InP burying layer 5, the n-type InP current blocking layer 6, and the p-type InP current blocking layer 7 are selectively grown sequentially by the MOCVD method while leaving the iO 2 mask. Next, after removing the SiO 2 mask and the InGaAs etching dummy layer, the n-type InP clad layer 8 and the n-type InGaAs contact layer 9 are grown on the entire surface by MOCVD. Finally, the electrodes 10 and 11 are formed and the substrate is polished, and cleaved into individual semiconductor laser chips to complete a semiconductor laser.

【0005】この半導体レーザでは、活性層の両脇のp
npnサイリスタ構造の電流ブロック構造により、効率
良く電流が活性層に注入される。また、このレーザで
は、リーク電流の少ない良好な素子特性を得るために、
活性層の側面がn型InPに比べ電気抵抗の高いp型I
nPで覆われていること、及びn型InPクラッド層と
n型InPブロック層が分離されていることが重要であ
る。
In this semiconductor laser, p on both sides of the active layer is used.
Due to the current block structure of the npn thyristor structure, current is efficiently injected into the active layer. Further, in this laser, in order to obtain good device characteristics with a small leak current,
The side surface of the active layer is a p-type I having a higher electric resistance than n-type InP.
It is important that it is covered with nP and that the n-type InP clad layer and the n-type InP block layer are separated.

【0006】活性層側面にこのような構造が実現できる
様子を図12を参照しながら説明する。図12中の12
は、メサエッチング及び埋め込み選択成長に用いるSi
2マスクである。まず最初にp型InP埋め込み層5
を1μm程度成長すると(図12(a))、メサ側面に
成長速度の遅い(111)B面13と(221)B面1
4が形成される。次にn型InP電流ブロック層6を
(221)B面14が埋まりきらない程度に成長し(図
12(b))、最後にp型InP電流ブロック層7を成
長する(図12(c))。このように成長すると、2層
目のn型InP層6は1層目のp型InP層5に形成さ
れた(111)B面13の上には成長しないので、n型
InP電流ブロック層6とn型InPクラッド層8とは
連結せずに分離することができる。
The manner in which such a structure can be realized on the side surface of the active layer will be described with reference to FIG. 12 in FIG.
Is Si used for mesa etching and buried selective growth.
It is an O 2 mask. First, the p-type InP buried layer 5
Of about 1 μm (FIG. 12A), the (111) B plane 13 and the (221) B plane 1 having slow growth rates are formed on the side surface of the mesa.
4 is formed. Next, the n-type InP current blocking layer 6 is grown to such an extent that the (221) B plane 14 is not completely filled (FIG. 12 (b)), and finally the p-type InP current blocking layer 7 is grown (FIG. 12 (c)). ). When grown in this manner, the second n-type InP layer 6 does not grow on the (111) B plane 13 formed in the first p-type InP layer 5, so the n-type InP current blocking layer 6 is formed. And n-type InP clad layer 8 can be separated without connecting.

【0007】このように、MOCVD法による埋め込み
層成長の過程で現れる成長速度の非常に小さい高次の結
晶面を利用することで、n型InP電流ブロック層とn
型InPクラッド層とが連結しない埋め込み型の半導体
レーザを作製でき、リーク電流の少ない良好な特性の素
子を得ることができる。しかし反面、(111)B面
は、この上での結晶の成長速度が非常に小さく、このた
め、メサの両側で平坦な埋め込みが進まなくなるという
問題もある(ELECTRONICS LETTERS
Vol.28 No.19 p1844)。
As described above, the n-type InP current blocking layer and the n-type InP current blocking layer and
A buried semiconductor laser that is not connected to the InP clad layer can be manufactured, and an element having excellent characteristics with a small leak current can be obtained. On the other hand, however, the (111) B plane has a very low crystal growth rate on this plane, which causes a problem that flat burying does not proceed on both sides of the mesa (ELECTRONICS LETTERS).
Vol. 28 No. 19 p1844).

【0008】また、図12(b)のn型InP電流ブロ
ック層6を成長するに際に、長さ約0.5μmの(22
1)B面14が完全に埋まり切ってしまうと、(11
1)B面13の上にも結晶が成長するためn型InP電
流ブロック層6とn型InPクラッド層8とを分離でき
ず、素子特性は著しく悪くなってしまう。このため、図
11のような構造では、n型InP電流ブロック層6の
厚さを比較的小さめにすることが必要となる。ところ
が、通常pnpn電流ブロック構造の埋め込み型半導体
レーザでは、電流ブロック層の厚さが小さいと、高電流
注入時や高温時に埋め込み層へのリーク電流が大きくな
ってしまう。従って、図11の構造の素子では、高出力
動作や高温動作が困難である。
Further, when growing the n-type InP current blocking layer 6 of FIG. 12B, a (22) layer having a length of about 0.5 μm is formed.
1) When the B side 14 is completely filled, (11
1) Since the crystal grows on the B-face 13 as well, the n-type InP current blocking layer 6 and the n-type InP cladding layer 8 cannot be separated from each other, and the device characteristics are significantly deteriorated. Therefore, in the structure as shown in FIG. 11, it is necessary to make the thickness of the n-type InP current blocking layer 6 relatively small. However, in an embedded semiconductor laser having a normal pnpn current block structure, if the thickness of the current block layer is small, the leakage current to the buried layer becomes large at the time of high current injection or high temperature. Therefore, with the element having the structure shown in FIG. 11, it is difficult to perform high output operation and high temperature operation.

【0009】図13はn型InP電流ブロック層6とn
型InPクラッド層8との分離を別の方法で行っている
従来の半導体レーザを示す断面図である。このレーザで
は、p型InP埋め込み層5及びp型InP電流ブロッ
ク層7から、p型の不純物をn型のInP電流ブロック
層6の部分15に拡散させ、p型に導電型を変えること
で所望の構造を得ている。この場合、埋め込み層5及び
ブロック層7のp型の不純物濃度が高いほど拡散を起こ
し易く、所望の構造を得やすい。ところがInP中のp
型不純物は拡散し易く、p型のキャリア濃度を高くし過
ぎると、p型の不純物が活性層中に拡散するためにレー
ザの特性が劣化するという問題がある。活性層に直接接
するp型の埋め込み層5(第1埋め込み層)のキャリア
濃度を下げるとこの問題は回避できるが、この場合には
埋め込み層6、7からなる逆バイアス埋め込み領域のブ
レークダウン電圧が下がってしまい、この領域でのリー
ク電流が増え、閾値が上昇し温度特性も劣化してしま
う。
FIG. 13 shows an n-type InP current blocking layer 6 and n.
FIG. 11 is a cross-sectional view showing a conventional semiconductor laser in which separation from the type InP clad layer 8 is performed by another method. In this laser, p-type impurities are diffused from the p-type InP buried layer 5 and the p-type InP current blocking layer 7 to the portion 15 of the n-type InP current blocking layer 6 to change the conductivity type to p-type. Is obtained. In this case, the higher the p-type impurity concentration of the buried layer 5 and the block layer 7, the more easily diffusion occurs, and the desired structure is easily obtained. However, p in InP
The type impurities are easily diffused, and if the p-type carrier concentration is too high, the p-type impurities diffuse into the active layer, which deteriorates the characteristics of the laser. This problem can be avoided by lowering the carrier concentration of the p-type buried layer 5 (first buried layer) that is in direct contact with the active layer. In this case, however, the breakdown voltage of the reverse bias buried region composed of the buried layers 6 and 7 is reduced. The temperature decreases, the leak current in this region increases, the threshold value increases, and the temperature characteristic deteriorates.

【0010】[0010]

【発明が解決しようとする課題】本発明の目的の一つ
は、InP系材料の埋め込み型レーザにおける、活性層
の側面に接する、「p型の第1埋め込み層」の、キャリ
ア濃度制御が難しいという問題を解決することである。
即ち、第1埋め込み層のキャリア濃度を高くし過ぎると
活性層中への不純物が拡散しレーザ特性の劣化、レーザ
信頼性の低下が起こり、低くし過ぎると閾値が上昇した
り温度特性が低下するという問題を解決することであ
る。
One of the objects of the present invention is to control the carrier concentration of the "p-type first buried layer" in contact with the side surface of the active layer in the buried laser of InP-based material. Is to solve the problem.
That is, if the carrier concentration of the first burying layer is too high, impurities are diffused into the active layer and the laser characteristics are deteriorated and the laser reliability is deteriorated. If it is too low, the threshold value is increased and the temperature characteristics are deteriorated. Is to solve the problem.

【0011】本発明の別の目的は、高性能のレーザ作製
が可能なMOCVD法による埋め込み成長において、S
iO2 マスク直下に(111)B面が結晶され易く、埋
め込みが良好に行えないという問題を解決し、低閾値
で、温度特性が良好で、信頼性が高く、MOCVD法で
再現性良く作製可能な半導体レーザを提供することであ
る。
Another object of the present invention is to perform S growth in embedded growth by MOCVD method capable of high performance laser production.
Solves the problem that the (111) B plane is easily crystallized directly under the iO 2 mask and the filling cannot be performed well, and it has low threshold, good temperature characteristics, high reliability, and is reproducible by MOCVD. To provide a simple semiconductor laser.

【0012】本発明の更に別の目的は、n型InP電流
ブロック層の厚さを大きくし、十分な高出力動作と高温
動作が可能な半導体レーザを提供することである。
Still another object of the present invention is to provide a semiconductor laser in which the thickness of the n-type InP current blocking layer is increased so that a sufficiently high output operation and high temperature operation can be performed.

【0013】[0013]

【課題を解決するための手段】本発明の第1の視点は、
活性層の上下にクラッド層が形成され、前記活性層の両
側に電流ブロック領域が形成された半導体レーザにおい
て、前記活性層の側面に直接接触する前記電流ブロック
領域の第1埋め込み層がp型の導電型を示し、前記第1
埋め込み層の前記活性層から離れた外側領域の少なくと
も一部のキャリア濃度が、前記第1埋め込み層の前記活
性層に直接接触する内側領域のキャリア濃度よりも高い
ことを特徴とする。
The first aspect of the present invention is as follows.
In a semiconductor laser in which cladding layers are formed above and below an active layer and current blocking regions are formed on both sides of the active layer, a first buried layer in the current blocking region that is in direct contact with a side surface of the active layer is a p-type layer. The conductivity type, the first
The carrier concentration of at least a part of the outer region of the buried layer remote from the active layer is higher than the carrier concentration of an inner region of the first buried layer that is in direct contact with the active layer.

【0014】望ましくは、前記クラッド層にInPを含
み、前記活性層の幅がメサストライプを形成することに
より規定される。また、前記第1埋め込み層の前記外側
領域の前記少なくとも一部のキャリア濃度及び前記内側
領域のキャリア濃度がそれぞれ約7×1017〜3×10
18cm-3及び約1×1017〜4×1017cm-3である。
また、前記活性層の形成温度よりも前記電流ブロック領
域の形成温度の方が高い。また、前記メサストライプ及
び電流ブロック領域が有機金属気相成長法により形成さ
れた層からなる。
Preferably, the cladding layer contains InP, and the width of the active layer is defined by forming a mesa stripe. Further, the carrier concentration of the at least a part of the outer region and the carrier concentration of the inner region of the first buried layer are about 7 × 10 17 to 3 × 10, respectively.
18 cm −3 and about 1 × 10 17 to 4 × 10 17 cm −3 .
Further, the formation temperature of the current block region is higher than the formation temperature of the active layer. Further, the mesa stripe and the current block region are composed of a layer formed by a metal organic chemical vapor deposition method.

【0015】ここで不純物の濃度が約11017〜4×1
17cm-3と約7×1017〜3×1018cm-3というの
はSecondary Ion Mass Spect
rometry (SIMS)により測定した値であ
り、絶対値としてはファクター3の誤差を含んでいる。
但し高い濃度と低い濃度の相対的な誤差は20%以下で
ある。
Here, the impurity concentration is about 110 17 to 4 × 1.
0 17 cm -3 and about 7 × 10 17 to 3 × 10 18 cm -3 are Secondary Ion Mass Spec.
It is a value measured by rometry (SIMS), and includes an error of factor 3 as an absolute value.
However, the relative error between the high density and the low density is 20% or less.

【0016】本発明の第2の視点の骨子は、埋め込み成
長前のメサストライプの側面形状を工夫し、n型InP
電流ブロック層の厚さを大きくできるようにすることに
ある。本発明の第2の視点は、前記クラッド層にInP
を含み、前記活性層の幅がメサストライプを形成するこ
とにより規定される半導体レーザにおいて、前記メサス
トライプの側面の形状がなめらかな曲線で、前記メサス
トライプの頂上に近い側の略半分の領域での曲線上の各
点での曲率半径が10μm以上であり且つこの領域の曲
線上の各点での接線と前記基板の法線とのなす角度が1
0度以下であることを特徴とする。
The essence of the second aspect of the present invention is to devise the side shape of the mesa stripe before embedding and growing the n-type InP.
The purpose is to increase the thickness of the current blocking layer. A second aspect of the present invention is that the cladding layer is made of InP.
In a semiconductor laser in which the width of the active layer is defined by forming a mesa stripe, the side surface of the mesa stripe is a smooth curve, and in a region of approximately half of the side close to the top of the mesa stripe. The radius of curvature at each point on the curve is 10 μm or more, and the angle between the tangent at each point on the curve in this region and the normal to the substrate is 1
It is characterized by being 0 degrees or less.

【0017】ここで前記メサストライプの頂上からその
高さの略半分の領域とは、前記メサストライプの高さに
対して40〜60%の範囲の領域を指すものである。ま
た、メサ側面の形状が連続する滑らかな曲線または直線
になっていることが重要である。たとえば結晶面が形成
されて、滑らかでない点がある場合には、埋め込み成長
の過程で現れる成長速度の非常に小さい高次の結晶面が
形成されない。
Here, the region approximately half the height of the mesa stripe from the top refers to a region in the range of 40 to 60% of the height of the mesa stripe. Further, it is important that the shape of the side surface of the mesa is a continuous smooth curve or straight line. For example, when a crystal plane is formed and there is a non-smooth point, a high-order crystal plane with a very small growth rate that appears in the process of embedded growth is not formed.

【0018】望ましくは、前記メサストライプの深さを
約3μmとし、その上側半分は前記基板に対してほぼ垂
直になるようにし、下側半分では、曲率半径が約1.5
μmで前記メサストライプの幅が徐々に大きくなるよう
ななめらかな形状とする。また、前記活性層は前記メサ
ストライプの頂上にできるだけ近い所に位置するのが望
ましくは、頂上から前記活性層までの距離は0.3μm
以下程度にする。
Preferably, the depth of the mesa stripe is about 3 μm, the upper half of the mesa stripe is substantially perpendicular to the substrate, and the radius of curvature of the lower half is about 1.5.
The width is such that the width of the mesa stripe gradually increases in μm, so that the shape is smooth. The active layer is preferably located as close as possible to the top of the mesa stripe, and the distance from the top to the active layer is 0.3 μm.
It should be below.

【0019】[0019]

【作用】本発明の第1の視点によれば、p型第1埋め込
み層の活性層に接する内側領域のp型不純物の濃度が低
い。このため、活性層へのp型不純物の拡散が抑制でき
るようになり、活性層へのp型不純物の蓄積及び深いレ
ベルの発生を抑制することができる。この結果、レーザ
の特性の低下及び活性層での不純物移動にともなうレー
ザの特性の経時的変化を防ぐことができ、レーザの信頼
性の低下を防ぐことができる。またp型第1埋め込み層
の、活性層から離れた外側領域ではp型不純物の濃度は
高いので、隣接するn型の導電型の埋め込み層との、ビ
ルトインポテンシャルが大きく取れ、電流狭窄のための
逆接合埋め込み層での、リーク電流を低下させることが
でき、閾値を小さくできるとともに良好な温度特性を得
ることができる。
According to the first aspect of the present invention, the concentration of p-type impurities in the inner region of the p-type first buried layer in contact with the active layer is low. Therefore, diffusion of p-type impurities into the active layer can be suppressed, and accumulation of p-type impurities in the active layer and generation of a deep level can be suppressed. As a result, it is possible to prevent the characteristics of the laser from deteriorating and the characteristics of the laser from changing with time due to the movement of impurities in the active layer, so that the reliability of the laser can be prevented from degrading. Further, since the concentration of the p-type impurity is high in the outer region of the p-type first buried layer away from the active layer, a large built-in potential can be obtained between the p-type first buried layer and the adjacent n-type conductivity type buried layer, and the current confinement can be achieved. It is possible to reduce the leak current in the reverse junction buried layer, reduce the threshold value, and obtain good temperature characteristics.

【0020】p型不純物の濃度が略5×1017cm-3
境にその上下で不純物拡散の様子が大きく変わるので、
第1埋め込み層の中で、内側領域の不純物濃度はこれよ
り十分低い4×1017cm-3以下の濃度であればよく、
反対側の外側領域の不純物の濃度はこれより十分高い7
×1017cm-3以上の濃度であれば、レーザの特性が一
層向上する。
Since the p-type impurity concentration changes significantly above and below the boundary of approximately 5 × 10 17 cm -3 ,
In the first buried layer, the impurity concentration in the inner region may be 4 × 10 17 cm −3 or less, which is sufficiently lower than this,
The impurity concentration in the outer region on the opposite side is sufficiently higher than this 7
If × 10 17 cm -3 or more concentration, characteristics of the laser is further improved.

【0021】MOCVD法でSiO2 マスクのオーバー
ハングを利用して、埋め込み成長を行うと、活性層直近
のp型埋め込み層を形成する際に、メサ構造上端付近
で、(111)B面が形成され易く、一旦この面が形成
されてしまうと、この面上への成長が起こり難く、良好
な埋め込み成長が進まなくなる。この点に関して、本発
明者の研究の結果、マスク下面の埋め込み成長におい
て、(111)B面が形成され易い条件はZnの濃度が
略7×1017cm-3以上の場合でありそれ以下の濃度の
場合には(111)B面が形成はほとんど起こらず正常
に埋め込みが進むことを確認した。このため、本発明の
半導体レーザの様に、第1埋め込み層の内側領域のp型
不純物濃度を約4×1017cm-3以下とすると、電流ブ
ロック層の形成に当たり、正常な埋め込みが可能とな
り、活性層の側面に十分な厚さのp型層が形成できるよ
うになる。また、第1埋め込み層の外側領域のp型不純
物濃度を1×1017cm-3以上としているので、n型の
クラッド層とのビルトインポテンシャルを充分大きく取
れ、2つの層の接触部分での電流リークを減らすことが
できて、低閾値のレーザを実現することができる。
When the embedded growth is performed by using the overhang of the SiO 2 mask by the MOCVD method, the (111) B plane is formed near the upper end of the mesa structure when the p-type buried layer near the active layer is formed. However, once this surface is formed, growth on this surface is unlikely to occur, and good buried growth does not proceed. In this regard, as a result of research by the present inventor, in the buried growth on the lower surface of the mask, the condition that the (111) B plane is likely to be formed is when the Zn concentration is approximately 7 × 10 17 cm −3 or more and below that. In the case of the concentration, it was confirmed that the (111) B plane was hardly formed and the embedding proceeded normally. Therefore, when the p-type impurity concentration in the inner region of the first burying layer is set to about 4 × 10 17 cm −3 or less as in the semiconductor laser of the present invention, normal burying becomes possible when forming the current blocking layer. As a result, a p-type layer having a sufficient thickness can be formed on the side surface of the active layer. Moreover, since the p-type impurity concentration in the outer region of the first buried layer is set to 1 × 10 17 cm −3 or more, the built-in potential with the n-type cladding layer can be made sufficiently large and the current at the contact portion between the two layers can be increased. Leakage can be reduced and a low threshold laser can be realized.

【0022】本発明の第1の視点においては、p型の第
1埋め込み層を形成する際に、最初、p型不純物の濃度
の低い領域が形成され、活性層の側面は十分な厚さのp
型のInPで埋め込まれる。このため、p型の第1埋め
込み層の不純物濃度の高い外側領域を形成する際に、埋
め込み成長にともない(111)B面が形成されて成長
速度が低下しても、活性層の側面には、既に十分な厚さ
のInP層が形成されているので、問題は生じない。
According to the first aspect of the present invention, when the p-type first buried layer is formed, a region having a low concentration of p-type impurities is first formed, and the side surface of the active layer has a sufficient thickness. p
Type InP. Therefore, when the outer region having a high impurity concentration of the p-type first buried layer is formed, even if the (111) B plane is formed and the growth rate is lowered due to the buried growth, the side surface of the active layer is not formed. Since the InP layer having a sufficient thickness has already been formed, no problem occurs.

【0023】逆に、外側領域のp型不純物の濃度を略7
×1017cm-3以上とすることで、(111)B面を形
成し、特定の結晶面を利用して所定の構造を形成するこ
とができる。特にp型基板上にレーザを作成する際に
は、p型の第1埋め込み層を形成する際に(111)B
面を形成すると、n型の電流ブロック層がこの上にほと
んど形成されないようになるので、n型の電流ブロック
とn型のクラッド層とを分離することが結晶成長だけで
容易に行えるようになる。このため、レーザの低閾値化
と温度特性の向上が図れる。p型の第1埋め込み層の、
p型不純物の濃度を3×1018cm-3以上とするとIn
P中の深い準位の密度があがり、結晶欠陥が急速に増
え、レーザ特性が急激に劣化してしまう。
On the contrary, the concentration of the p-type impurity in the outer region is set to about 7.
With × 10 17 cm -3 or more, (111) to form a B side, it is possible to form a predetermined structure by using a specific crystal plane. Especially when forming a laser on a p-type substrate, (111) B when forming the p-type first buried layer.
When the surface is formed, the n-type current blocking layer is hardly formed on the surface, so that the n-type current block and the n-type cladding layer can be easily separated by only crystal growth. . Therefore, the threshold value of the laser can be lowered and the temperature characteristics can be improved. of the p-type first buried layer,
In when the concentration of p-type impurities is 3 × 10 18 cm −3 or more
The density of deep levels in P rises, crystal defects increase rapidly, and the laser characteristics deteriorate rapidly.

【0024】埋め込み領域を形成する際に、その形成温
度を、活性層を形成する温度よりも上げることで、不純
物の拡散を促進し、再成長界面とホモジャンクションの
位置をずらして、レーザの閾値を下げることができる。
特に、MOCVD法で結晶成長を行う場合、ヘテロ界面
を高品質に作るという面でも、InGaAsPの組成制
御を正確に行うという面でも、レーザの活性層は620
〜670℃で成長することが望ましい。これに対して埋
め込み領域の成長は、成長温度670〜770℃で行う
ことで埋め込み領域の、異常成長、表面の劣化を防ぐこ
とができ低閾値化を実現することができる。また、成長
温度を上げると、p型不純物の濃度により、(111)
B面形成の有無をより制御性良くコントロールできるよ
うになる。従って、埋め込み構造の制御がより正確に行
え、レーザの特性を向上することができる。
When the buried region is formed, the formation temperature thereof is made higher than the temperature at which the active layer is formed, whereby diffusion of impurities is promoted, the position of the regrowth interface and the homojunction are shifted, and the threshold value of the laser is increased. Can be lowered.
In particular, when crystal growth is carried out by the MOCVD method, the active layer of the laser is 620 in terms of forming a hetero interface with high quality and accurately controlling the composition of InGaAsP.
It is desirable to grow at ~ 670 ° C. On the other hand, by growing the embedded region at a growth temperature of 670 to 770 ° C., abnormal growth of the embedded region and deterioration of the surface can be prevented, and a low threshold value can be realized. Further, when the growth temperature is raised, the concentration of p-type impurities causes (111)
It becomes possible to control the presence or absence of B-side formation with better controllability. Therefore, the embedded structure can be controlled more accurately and the characteristics of the laser can be improved.

【0025】本発明の第2の視点によれば、製造プロセ
スでで使用されるSiO2 マスクから一定の範囲でメサ
ストライプ側面が基板とほぼ垂直な形状であるため、一
層目となるp型InP第1埋め込み層を成長したときに
現れる(221)B面の長さを従来より大きくできる。
これにともない、2層目のn型InP電流ブロック層の
厚さを従来よりも2倍程度厚くすることができ、高出力
動作と高温動作が可能な半導体レーザを得ることが可能
となる。またn型InP電流ブロック層とn型InPク
ラッド層とが連結しないようにできるn型InP電流ブ
ロック層の厚さの許容範囲が大きいため製造歩留まりも
従来より大きくできる。
According to the second aspect of the present invention, since the side surface of the mesa stripe is substantially perpendicular to the substrate within a certain range from the SiO 2 mask used in the manufacturing process, the p-type InP layer, which is a first layer, is formed. The length of the (221) B plane that appears when the first burying layer is grown can be made larger than before.
Along with this, the thickness of the second n-type InP current blocking layer can be made twice as thick as the conventional one, and a semiconductor laser capable of high-power operation and high-temperature operation can be obtained. In addition, since the allowable range of the thickness of the n-type InP current blocking layer that can prevent the n-type InP current blocking layer and the n-type InP cladding layer from being connected to each other is large, the manufacturing yield can be increased as compared with the conventional case.

【0026】[0026]

【実施例】以下、本発明を図示の実施例を参照して説明
する。
The present invention will be described below with reference to the illustrated embodiments.

【0027】図1は本発明の実施例に係わる半導体レー
ザの概略構成を示す断面図である。キャリア濃度1018
cm-3のSi添加のn型InP基板からなるn型InP
クラッド層21上に、キャリア濃度1017cm-3のSi
添加の厚さ0.1μmのn型GaInAsP光ガイド層
22、厚さ10nmと3.5nmのGaInAsP量子
井戸障壁層23aとGaInAsP井戸層(バンドギャ
ップ1.42μm、歪量0.5%)23bとがそれぞれ
9層と10層繰り返し重ねられた活性層23、キャリア
濃度1016cm-3のSi添加の厚さ0.1μmのGaI
nAsP光ガイド層24、キャリア濃度1018cm-3
Zn添加の厚さ0.5μmのp型InPクラッド層25
が順に積層される。この層までは620℃の成長温度で
形成される。n型InPクラッド層21の上部より上側
が幅約1.5μmのストライプ状のメサ構造をなす。
FIG. 1 is a sectional view showing a schematic structure of a semiconductor laser according to an embodiment of the present invention. Carrier concentration 10 18
cm -3 n-type InP consisting of Si-added n-type InP substrate
On the clad layer 21, Si with a carrier concentration of 10 17 cm -3
An n-type GaInAsP optical guide layer 22 having a thickness of 0.1 μm, a GaInAsP quantum well barrier layer 23 a having a thickness of 10 nm and 3.5 nm, and a GaInAsP well layer (bandgap 1.42 μm, strain amount 0.5%) 23 b. 9 and 10 layers of the active layer 23 are repeatedly stacked, and a carrier concentration of 10 16 cm −3 and a Si-added GaI layer having a thickness of 0.1 μm.
nAsP optical guide layer 24, p-type InP cladding layer 25 with a carrier concentration of 10 18 cm −3 and Zn addition of 0.5 μm in thickness
Are sequentially stacked. This layer is formed at a growth temperature of 620 ° C. A stripe-shaped mesa structure having a width of about 1.5 μm is formed above the n-type InP clad layer 21.

【0028】メサストライプの両側はp型InP第1埋
め込み層26とn型InP電流ブロック層27とで埋め
込まれる。第1埋め込み層26は、活性層側に位置し且
つ厚さ1μmでキャリア濃度3×1017cm-3のZn添
加の内側領域26aと、活性層から遠い側に位置し且つ
厚さ0.5μmでキャリア濃度1×1018cm-3のZn
添加の外側領域26bとからなる。ブロック層27は厚
さ1μmでキャリア濃度1018cm-3のSi添加のn型
InPからなる。これらの層26、27は670℃の成
長温度で形成される。
Both sides of the mesa stripe are filled with a p-type InP first burying layer 26 and an n-type InP current blocking layer 27. The first buried layer 26 is located on the side of the active layer, has a thickness of 1 μm, and has a Zn-containing inner region 26a having a carrier concentration of 3 × 10 17 cm −3 , and is located on a side far from the active layer and has a thickness of 0.5 μm. Zn with carrier concentration of 1 × 10 18 cm -3
And an additional outer region 26b. The block layer 27 has a thickness of 1 μm and is made of Si-doped n-type InP having a carrier concentration of 10 18 cm −3 . These layers 26, 27 are formed at a growth temperature of 670 ° C.

【0029】p型InP層26の領域26aは、図2図
示の如く、埋め込み成長の際に、SiO2 マスク34の
下部、メサストライプ33上端において、特異面を形成
することなく成長し、活性層の両側を完全に覆ってい
る。一方p型InP層26の外側領域26bはZnの濃
度が高いので、メサストライプ33上端に、(111)
B面35が形成される。(111)B面の形成と共に、
メサストライプ33の側面にも成長速度の遅い面36が
形成され、メサストライプ側面で、第1埋め込み層26
の外側領域26bの厚さが薄くなっている。
As shown in FIG. 2, the region 26a of the p-type InP layer 26 grows at the bottom of the SiO 2 mask 34 and the upper end of the mesa stripe 33 without forming a singular surface during the buried growth to form an active layer. Completely covers both sides of. On the other hand, since the Zn concentration is high in the outer region 26b of the p-type InP layer 26, (111) is formed on the upper end of the mesa stripe 33.
The B surface 35 is formed. With the formation of (111) B side,
A surface 36 having a slow growth rate is also formed on the side surface of the mesa stripe 33, and the first buried layer 26 is formed on the side surface of the mesa stripe.
The outer region 26b has a smaller thickness.

【0030】p型InPクラッド層25とn型InP電
流ブロック層27の上には、キャリア濃度1018cm-3
のZn添加のp型InP層28及び厚さ0.5μmでキ
ャリア濃度5×1018cm-3のZn添加のp型Ga0.47
In0.53Asコンタクト層29が形成される。GaIn
Asコンタクト層28上にはAu−Zn/Auのp側金
属電極31、n型InP基板21上にはAu−Ge/N
i/Auのn側金属電極32が蒸着される。本半導体レ
ーザでは、共振器長が200μmで、SiとSiO2
多層膜により、一方の端面に反射率が70%、他方の端
面に反射率が90%の高反射コートが施される。
On the p-type InP clad layer 25 and the n-type InP current blocking layer 27, the carrier concentration is 10 18 cm −3.
Zn-added p-type InP layer 28 having a thickness of 0.5 μm and a carrier concentration of 5 × 10 18 cm −3 and Zn-added p-type Ga 0.47
The In 0.53 As contact layer 29 is formed. GaIn
An Au-Zn / Au p-side metal electrode 31 is provided on the As contact layer 28, and Au-Ge / N is provided on the n-type InP substrate 21.
The i / Au n-side metal electrode 32 is deposited. In this semiconductor laser, the cavity length is 200 μm, and a high-reflection coating having a reflectance of 70% on one end face and a reflectance of 90% on the other end face is applied by a multilayer film of Si and SiO 2 .

【0031】本半導体レーザの発振波長は1.32μ
m、しきい電流は3mAで、また、スロープ効率ηの温
度変動はη(75℃)/η(25℃)〜0.8と、この
ような低しきい電流のレーザとしては大きな値を示し
た。p型の第1埋め込み層26をZn濃度の異なる内側
領域26aと外側領域26bの2つの領域に分けずに、
一定の低いキャリア濃度にしたものではη(75℃)/
η(25℃)〜0.6となった。また高いキャリア濃度
にしたものでは、p型の第1埋め込み層26が(11
1)B面を形成し、η(75℃)/η(25℃)〜0.
65となった。
The oscillation wavelength of this semiconductor laser is 1.32 μm.
m, the threshold current is 3 mA, and the temperature variation of the slope efficiency η is η (75 ° C) / η (25 ° C) to 0.8, which is a large value for a laser with such a low threshold current. It was Without dividing the p-type first buried layer 26 into two regions, an inner region 26a and an outer region 26b having different Zn concentrations,
Η (75 ° C) / with a constant low carrier concentration
It became (eta) (25 degreeC) -0.6. Further, in the case where the carrier concentration is high, the p-type first burying layer 26 has (11
1) Forming the B surface, η (75 ° C) / η (25 ° C) to 0.
It became 65.

【0032】特にGaInAsP光ガイド層24の厚さ
を0.3μmとし、p型InPクラッド層25を形成せ
ず、GaInAsP光ガイド層24上に回折格子を形成
したものでは、本発明の効果は顕著であった。つまり、
第1埋め込み層26のZn濃度を、内側領域26aと外
側領域26bとの2つにわけた場合には、p型InPク
ラッド層25の有無にかかわらず、レーザ特性に大きな
差はなかった。
Particularly, when the thickness of the GaInAsP light guide layer 24 is 0.3 μm, the p-type InP cladding layer 25 is not formed, and the diffraction grating is formed on the GaInAsP light guide layer 24, the effect of the present invention is remarkable. Met. That is,
When the Zn concentration of the first buried layer 26 was divided into the inner region 26a and the outer region 26b, there was no significant difference in the laser characteristics regardless of the presence or absence of the p-type InP cladding layer 25.

【0033】しかし、p型の第1埋め込み層26のZn
濃度を全て高くした場合には、(111)B面形成によ
りn型GaInAsP光ガイド層22、活性層23、G
aInAsP光ガイド層24の側面に充分な厚さのp型
の導伝型のInP層が形成されず、正常な埋め込み成長
が進まず、特性の極めて劣ったレーザしか作成できなか
った。逆に言うとp型InPクラッド層25を形成する
と(111)B面が形成されてメサストライプ側面で成
長速度が低下する影響は緩和された。p型InPクラッ
ド層25の厚さは0.3〜1.2μm程度の時が最も適
当であった。
However, Zn in the p-type first buried layer 26
When the concentrations are all increased, the n-type GaInAsP light guide layer 22, the active layer 23, and the G layer are formed by forming the (111) B plane.
A p-type conduction type InP layer having a sufficient thickness was not formed on the side surface of the aInAsP optical guide layer 24, normal buried growth did not proceed, and only a laser with extremely poor characteristics could be produced. Conversely, when the p-type InP clad layer 25 is formed, the influence of the (111) B plane being formed and the growth rate being lowered on the side surface of the mesa stripe was mitigated. The most suitable thickness of the p-type InP clad layer 25 is about 0.3 to 1.2 μm.

【0034】埋め込み層26、27でのリーク電流は、
埋め込み層の成長温度を、620℃から670〜770
℃迄上げるにつれて、略2mAから0.5mAへと顕著
に低下した。これは成長温度の上昇とともに原子の結晶
表面での拡散速度が急激に上昇し、その結果、平坦に埋
め込むことが可能になり、接合界面の凹凸による結晶欠
陥や電界集中等が防げるようになり活性層周辺の埋め込
み層の耐圧が上がったためと考えられる。
The leakage current in the buried layers 26 and 27 is
The growth temperature of the buried layer is from 620 ° C. to 670-770.
As the temperature was raised to 0 ° C., it was remarkably decreased from about 2 mA to 0.5 mA. This is because the diffusion rate of atoms on the crystal surface rises rapidly as the growth temperature rises, and as a result, it becomes possible to bury it flat and prevent crystal defects and electric field concentration due to unevenness at the bonding interface, which is active. It is considered that this is because the breakdown voltage of the buried layer around the layer increased.

【0035】本実施例のレーザでは活性層の結晶成長温
度が低く、InGaAsPの組成の温度依存性の弱い条
件で結晶成長を行っているので、組成の制御が正確で、
レーザの発振波長のばらつきを1.32±0.01μm
に制御することができた。本実施例と類似の構造の量子
井戸レーザで、活性層を670℃で成長した場合に較べ
て、ばらつきを約5割以下に抑えることができた。
In the laser of the present embodiment, the crystal growth temperature of the active layer is low, and the crystal growth is performed under the condition that the temperature dependence of the composition of InGaAsP is weak, so that the composition control is accurate.
Variation of laser oscillation wavelength is 1.32 ± 0.01 μm
Could be controlled. With the quantum well laser having a structure similar to that of this example, the variation could be suppressed to about 50% or less as compared with the case where the active layer was grown at 670 ° C.

【0036】GaInAsP光ガイド層22、GaIn
AsP量子井戸障壁層23a及びGaInAsP光ガイ
ド層24の組成はバンドギャップを1.03μmから
1.23μmまで小さくするにつれて閾値が5mAから
1.9mA迄低下した。更にバンドギャップを小さくす
るとしきい値は急激に上昇した。これは障壁層のバンド
ギャップを小さくするにつれてキャリアの量子井戸への
均一な注入が可能となり、1.23μmよりも小さくす
ると急激にキャリアの量子井戸からの溢れが顕著になっ
たためと考えられる。
GaInAsP light guide layer 22, GaIn
The composition of the AsP quantum well barrier layer 23a and the GaInAsP light guide layer 24 had the threshold value decreased from 5 mA to 1.9 mA as the band gap was decreased from 1.03 μm to 1.23 μm. When the band gap was further reduced, the threshold value rose sharply. It is considered that this is because carriers can be uniformly injected into the quantum well as the bandgap of the barrier layer is made smaller, and when the thickness is smaller than 1.23 μm, the overflow of carriers from the quantum well becomes remarkable.

【0037】図3は本発明の別の実施例に係る半導体レ
ーザを示す断面図である。本実施例の半導体レーザにお
いては、キャリア濃度4×1018cm-3のZn添加のp
型InP基板41の上に、厚さ2.5μm、キャリア濃
度1018cm-3のZn添加のp型InPクラッド層4
2、厚さ0.1μmのGaInAsP(バンドギャップ
1.13μm)光ガイド層43、厚さ6nmと7nmの
GaInAsP(バンドギャップ1.13μm)量子井
戸障壁層44aとGaInAsP(バンドギャップ1.
4μm、格子不整合度0.6%)量子井戸井戸層44b
をそれぞれ5層と6層繰り返して重ねられた活性層4
4、厚さ0.2μmでキャリア濃度5×1017cm-3
Si添加のGaInAsP(バンドギャップ1.13μ
m)光ガイド層45、キャリア濃度2×1018cm-3
Si添加のn型InPクラッド層46が順に形成され
る。p型InPクラッド層42の上部より上が幅約1.
5μmのストライプ状のメサ構造をなす。
FIG. 3 is a sectional view showing a semiconductor laser according to another embodiment of the present invention. In the semiconductor laser of the present embodiment, Zn-doped p with a carrier concentration of 4 × 10 18 cm −3 is used.
On the p-type InP substrate 41, a Zn-doped p-type InP clad layer 4 having a thickness of 2.5 μm and a carrier concentration of 10 18 cm −3.
2. GaInAsP (bandgap 1.13 μm) optical guide layer 43 having a thickness of 0.1 μm, GaInAsP (bandgap 1.13 μm) quantum well barrier layers 44 a and GaInAsP (bandgap 1.
4 μm, lattice mismatch of 0.6%) Quantum well layer 44b
The active layer 4 is formed by repeating 5 and 6 layers respectively.
4. Si-added GaInAsP (bandgap 1.13μ, thickness 0.2 μm, carrier concentration 5 × 10 17 cm −3 )
m) An optical guide layer 45 and a Si-doped n-type InP cladding layer 46 having a carrier concentration of 2 × 10 18 cm −3 are sequentially formed. The width above the upper portion of the p-type InP clad layer 42 is about 1.
A 5 μm stripe mesa structure is formed.

【0038】メサストライプの両側は厚さ1μmのp型
InP層第1埋め込み層47で埋め込まれており、この
層のキャリア濃度は活性層近傍の3×1017cm-3から
活性層から遠い領域の1×1018cm-3まで断続的に変
化している。ここで、キャリア濃度4×1017cm-3
下の領域は厚さ0.6μm以上、キャリア濃度7×10
17cm-3以上の領域は厚さ0.2μm以上形成される。
更に、厚さ0.8μmでキャリア濃度1018cm-3のS
i添加のn型電流ブロック層48、厚さ1μmのキャリ
ア濃度1018cm-3のZn添加のp型InP層49でメ
サストライプ周囲が埋め込まれる。
Both sides of the mesa stripe are filled with a first buried layer 47 of p-type InP layer having a thickness of 1 μm, and the carrier concentration of this layer is a region far from the active layer from 3 × 10 17 cm −3 near the active layer. It changes intermittently up to 1 × 10 18 cm -3 . Here, the region where the carrier concentration is 4 × 10 17 cm −3 or less has a thickness of 0.6 μm or more, and the carrier concentration is 7 × 10 7.
A region of 17 cm −3 or more is formed with a thickness of 0.2 μm or more.
Furthermore, S having a thickness of 0.8 μm and a carrier concentration of 10 18 cm −3
The periphery of the mesa stripe is filled with an i-doped n-type current blocking layer 48 and a Zn-doped p-type InP layer 49 having a thickness of 1 μm and a carrier concentration of 10 18 cm −3 .

【0039】本実施例ではp型InP第1埋め込み層4
7のキャリア濃度が内側では3×1017cm-3と低いの
で活性層の側面に充分な厚さの0.4μmのp型の導電
型のInPが形成される。その後、活性層から遠い外側
領域でキャリア濃度が1×1018cm-3まで上がること
によりメサ構造上端付近に(111)B面55が形成さ
れる。更に、メサストライプ側面に沿うように比較的成
長速度の遅い面(S面)56が形成される。更に、メサ
ストライプから離れた領域に成長速度の速い結晶面(F
面)57が形成される。このため電流ブロック層48は
(111)B面55上、S面56上にはほとんど積層せ
ず、F面57上に積層する。更にp型InP層49で埋
め込んだ為に、活性層直近のp型InP層47やp型I
nP層49からの不純物の拡散の効果もあり、電流ブロ
ック層48はp型の領域に取り囲まれるように埋め込ま
れる。
In this embodiment, the p-type InP first buried layer 4 is used.
Since the carrier concentration of No. 7 is as low as 3 × 10 17 cm -3 inside, 0.4 μm p-type conductivity type InP having a sufficient thickness is formed on the side surface of the active layer. Then, the carrier concentration rises to 1 × 10 18 cm −3 in the outer region far from the active layer, so that the (111) B plane 55 is formed near the upper end of the mesa structure. Further, a surface (S surface) 56 having a relatively low growth rate is formed along the side surface of the mesa stripe. Furthermore, in a region away from the mesa stripe, a crystal plane (F
Surface 57 is formed. Therefore, the current blocking layer 48 is hardly laminated on the (111) B plane 55 and the S plane 56, but is laminated on the F plane 57. Further, since the p-type InP layer 49 is buried, the p-type InP layer 47 and the p-type I
Due to the effect of diffusion of impurities from the nP layer 49, the current block layer 48 is embedded so as to be surrounded by the p-type region.

【0040】n型InPクラッド層46とp型InP層
49の上には、キャリア濃度1018cm-3のSi添加の
n型InP層50及びキャリア濃度5×1018cm-3
厚さ0.5μmのSi添加n型のGa0.47In0.53As
コンタクト層51が形成される。GaInAsコンタク
ト層51上にはAu−Ge/Ni/Auのn側金属電極
52が蒸着される。p型InP基板41上にはAu−Z
n/Auのp側金属電極53が蒸着される。本半導体レ
ーザでは、共振器長が200μmで、SiとSiO2
多層膜により、一方の端面に反射率が70%、他方の端
面に反射率が90%の高反射コートが施される。
[0040] n-type InP on the clad layer 46 and the p-type InP layer 49, n-type InP layer 50 and the carrier concentration of the Si addition of carrier concentration 10 18 cm -3 5 × 10 18 cm -3,
0.5 μm thick Si-added n-type Ga 0.47 In 0.53 As
The contact layer 51 is formed. An Au-Ge / Ni / Au n-side metal electrode 52 is deposited on the GaInAs contact layer 51. Au-Z is formed on the p-type InP substrate 41.
A p-side metal electrode 53 of n / Au is deposited. In this semiconductor laser, the cavity length is 200 μm, and a high-reflection coating having a reflectance of 70% on one end face and a reflectance of 90% on the other end face is applied by a multilayer film of Si and SiO 2 .

【0041】本半導体レーザの振波長は1.3μm、し
きい電流は2.3mAで、またスロープ効率ηの温度変
動はη(75℃)/η(25℃)〜0.7と、n基板上
に形成したレーザと同様の優れた特性を示し、p基板上
に形成したこの様なしきい電流の小さいレーザとしては
優れた特性を示した。
The oscillation wavelength of this semiconductor laser is 1.3 μm, the threshold current is 2.3 mA, and the temperature variation of the slope efficiency η is η (75 ° C.) / Η (25 ° C.) to 0.7. It showed the same excellent characteristics as the laser formed above, and showed excellent characteristics as a laser having a small threshold current formed on a p substrate.

【0042】p型InP第1埋め込み層47全体のZn
濃度を下げた場合には、図4に示すように、メサ構造上
端付近には(111)B面が形成されず、メサストライ
プ側面に沿うようなS面も形成されなかった。このため
n型の電流ブロック層48はSiO2 マスク(図2及び
5図示のマスク34と同様な)の下端まで成長し、n型
InPクラッド層50を形成した際に2つのn型層が接
続してしまった。またp型第1埋め込み層47とn型ク
ラッド層50とのビルトインポテンシャルも小さくなっ
た。このため電流ブロック層48は有効に機能せずリー
ク電流が多く、レーザの温度特性が劣っていた。
Zn of the entire p-type InP first buried layer 47
When the concentration was lowered, as shown in FIG. 4, no (111) B plane was formed near the upper end of the mesa structure, and no S plane was formed along the side surface of the mesa stripe. Therefore, the n-type current blocking layer 48 grows to the lower end of the SiO 2 mask (similar to the mask 34 shown in FIGS. 2 and 5), and when the n-type InP clad layer 50 is formed, the two n-type layers are connected. have done. In addition, the built-in potential of the p-type first buried layer 47 and the n-type cladding layer 50 was also reduced. For this reason, the current blocking layer 48 did not function effectively, the leak current was large, and the temperature characteristics of the laser were poor.

【0043】第1埋め込み層47全体のZn濃度を高く
した場合には、図5に示すように(111)B面形成に
よりGaInAsP光ガイド層43、活性層44、Ga
InAsP光ガイド層45の側面に充分な厚さのp型の
導伝型のInP層が形成されず、正常な埋め込み成長が
進まなかった。また、活性層の直近のp型埋め込み層か
ら活性層へのZnの拡散の影響が大きく、温度特性の劣
ったレーザしか作成できなかった。
When the Zn concentration of the entire first buried layer 47 is increased, the GaInAsP light guide layer 43, the active layer 44, and the Ga layer are formed by forming the (111) B plane as shown in FIG.
A p-type conductive InP layer having a sufficient thickness was not formed on the side surface of the InAsP light guide layer 45, and normal buried growth did not proceed. In addition, the influence of Zn diffusion from the p-type buried layer in the immediate vicinity of the active layer to the active layer was large, and only a laser with poor temperature characteristics could be produced.

【0044】しかし、図6に示すように、n型InPク
ラッド層46の厚さを厚くすると、活性層がメサストラ
イプ上端から離れるので、(111)B面が形成されて
メサストライプ側面での成長速度が低下しても、活性層
44の側面に形成される。活性層直近のp型層の厚さが
厚くなり、レーザの特性の劣化は小さくなりη(75
℃)/η(25℃)〜0.6程度の半導体レーザが得ら
れた。n型InPクラッド層46の厚さは0.3〜0.
7μm程度の時が最も適当であった。薄すぎる場合には
温度特性が悪く、厚すぎるときにはメサエッチングの深
さと活性層側面からのサイドエッチングの量が不安定と
なり、再現性が悪化した。
However, as shown in FIG. 6, when the thickness of the n-type InP clad layer 46 is increased, the active layer is separated from the upper end of the mesa stripe, so that the (111) B surface is formed and the growth on the side surface of the mesa stripe. Even if the speed is reduced, it is formed on the side surface of the active layer 44. The thickness of the p-type layer in the immediate vicinity of the active layer is increased, and the deterioration of the laser characteristics is reduced.
C.). Eta. (25.degree. C.) to about 0.6. The thickness of the n-type InP clad layer 46 is 0.3 to 0.
The time of about 7 μm was the most suitable. When it was too thin, the temperature characteristics were poor, and when it was too thick, the depth of mesa etching and the amount of side etching from the side surface of the active layer became unstable, resulting in poor reproducibility.

【0045】n型基板上に形成した場合にはメサエッチ
ング深さと埋め込み層の厚さは誤差0.5μm程度で一
致することが望ましい。しかし、図3図示のように、p
型の基板上に形成する場合にはメサエッチングの深さ
が、p型InP第1埋め込み層47の厚さと電流ブロッ
ク層48の厚さとを加えたものよりも深く、電流ブロッ
ク層48の表面がp型InP層49に埋め込まれてn型
InPクラッド層46と接していなければ、p型InP
層49の厚さがメサの幅と同程度或いはp型InP層4
9とn型InPクラッド層50とのなす角度θが45度
以下であれば、特性に大きな変化はなかった。すなわ
ち、電流ブロック層48の表面がp型InP層49に埋
め込まれてn型InPクラッド層46と接さないという
条件の範囲内で、できるだけメサエッチングの深さを浅
くすることが、再現性という面では有利である。メサエ
ッチングの深さが活性層直近のp型InP層47の厚さ
と電流ブロック層48の厚さを加えたものと略一致させ
ると再現性が最もよかった。
When formed on an n-type substrate, it is desirable that the mesa etching depth and the thickness of the buried layer match with an error of about 0.5 μm. However, as shown in FIG. 3, p
When it is formed on the substrate of the mold, the depth of the mesa etching is deeper than the sum of the thickness of the p-type InP first buried layer 47 and the thickness of the current block layer 48, and the surface of the current block layer 48 is If embedded in the p-type InP layer 49 and not in contact with the n-type InP clad layer 46, p-type InP
The thickness of the layer 49 is approximately the same as the width of the mesa or the p-type InP layer 4
If the angle θ formed between the n-type InP clad layer 50 and the n-type InP clad layer 50 was 45 degrees or less, the characteristics did not change significantly. That is, it is called reproducibility to make the depth of mesa etching as shallow as possible within the range of the condition that the surface of the current block layer 48 is embedded in the p-type InP layer 49 and does not contact the n-type InP cladding layer 46. In terms of advantages. The reproducibility was the best when the depth of the mesa etching was approximately equal to the sum of the thickness of the p-type InP layer 47 near the active layer and the thickness of the current block layer 48.

【0046】図7は、本発明の更に別の実施例に係るp
基板を用いた埋め込み型半導体レーザの概略構成を示す
断面図である。ここではInP基板を用いたInGaA
sP系の1.3ミクロン帯の半導体レーザを例にとって
説明するが、他の材料系、他の波長帯でも同様に実施可
能なものである。
FIG. 7 shows p according to another embodiment of the present invention.
It is sectional drawing which shows schematic structure of the embedded semiconductor laser using a board | substrate. Here, InGaA using an InP substrate is used.
The description will be made by taking an sP-based semiconductor laser in the 1.3-micron band as an example, but the present invention can be similarly implemented in other material systems and other wavelength bands.

【0047】p型InP基板61上には、p型InPバ
ッファ層62、InGaAsP活性層63、n型InP
クラッド層64、p型InP埋め込み層65、n型In
P電流ブロック層66、p型InP電流ブロック層6
7、n型InPクラッド層68、n型InGaAsコン
タクト層69が形成される。コンタクト層69及び基板
61上にはそれぞれn側電極70、p側電極71が配設
される。
On the p-type InP substrate 61, a p-type InP buffer layer 62, an InGaAsP active layer 63, and an n-type InP are formed.
Clad layer 64, p-type InP buried layer 65, n-type In
P current blocking layer 66, p-type InP current blocking layer 6
7, the n-type InP clad layer 68 and the n-type InGaAs contact layer 69 are formed. An n-side electrode 70 and a p-side electrode 71 are provided on the contact layer 69 and the substrate 61, respectively.

【0048】次に、図8を参照しながら、上記構成の半
導体レーザの製造工程と各部の詳細を説明する。
Next, with reference to FIG. 8, the manufacturing process of the semiconductor laser having the above structure and the details of each part will be described.

【0049】まず図8(a)に示すように、p型InP
基板61の上に、MOCVD法でp型InPバッファ層
62(p=1×1018cm-3、厚さ1μm)、InGa
AsP活性層63、n型InPクラッド層64(n=1
×1018cm-3、厚さ0.2μm)、n型InGaAs
Pエッチングダミー層73を結晶成長する。
First, as shown in FIG. 8A, p-type InP is used.
On the substrate 61, a p-type InP buffer layer 62 (p = 1 × 10 18 cm −3 , thickness 1 μm) and InGa are formed by MOCVD method.
AsP active layer 63, n-type InP clad layer 64 (n = 1
× 10 18 cm -3 , thickness 0.2 μm), n-type InGaAs
The P etching dummy layer 73 is crystal-grown.

【0050】次に、図8(b)に示すように、<011
>方向に幅4.2μmのSiO2 ストライプ状マスク7
2を形成した後、化学エッチングを施し、図8(c)に
示すような高さ3μmのメサストライプを形成する。こ
のとき、図11図示の従来例と異なるのはメサストライ
プ側面の形状を、SiO2 マスクから約1.5μmの範
囲では基板に対してほぼ垂直で、そこから下側の領域で
はメサストライプ幅が徐々に広がる滑らかな形状とした
ことである。なめらかな曲線部分の局率半径は約1.5
μm程度である。またこのとき、化学エッチャントとし
ては臭素と臭化水素酸と水とを混合したエッチャントを
用い、エッチングはエッチャント中でウエハを静止した
状態で行った。また、図8(c)のようなメサ形状を得
るためには、InGaAsPエッチングダミー層73の
バンドギャップ波長を1.1〜1.2μm程度にするの
が望ましい。
Next, as shown in FIG. 8B, <011
SiO 2 stripe mask 7 with a width of 4.2 μm in the> direction
After forming No. 2, chemical etching is performed to form a mesa stripe having a height of 3 μm as shown in FIG. At this time, what is different from the conventional example shown in FIG. 11 is that the shape of the side surface of the mesa stripe is almost perpendicular to the substrate within a range of about 1.5 μm from the SiO 2 mask, and the width of the mesa stripe is lower in the area below the side surface. It is a smooth shape that gradually expands. The radius of smooth curve is about 1.5.
It is about μm. At this time, an etchant in which bromine, hydrobromic acid and water were mixed was used as the chemical etchant, and etching was performed while the wafer was stationary in the etchant. Further, in order to obtain the mesa shape as shown in FIG. 8C, it is desirable to set the band gap wavelength of the InGaAsP etching dummy layer 73 to about 1.1 to 1.2 μm.

【0051】次に、図8(d)に示すように、SiO2
マスク72を残したままで、MOCVD法によりp型I
nP埋め込み層65(p=1×1018cm-3、厚さ0.
5μm)、n型InP電流ブロック層66(n=7×1
17cm-3、厚さ1.5μm)、p型InP電流ブロッ
ク層67(p=1×1018cm-3、厚さ1.0μm)を
結晶成長する。このとき1層のp型InP埋め込み層を
成長したときのメサストライプ側面には図12(a)と
同様に(111)B面と(221)B面が現れるが、
(221)B面の断面の長さは、約1μm程度と従来構
造よりも約2倍長い。従って、n型InP電流ブロック
層66の厚さを1.5μmと十分厚くしても、メサスト
ライプ側面の(221)B面が消失することはない。
Next, as shown in FIG. 8D, SiO 2
With the mask 72 left, the p-type I is formed by the MOCVD method.
nP buried layer 65 (p = 1 × 10 18 cm −3 , thickness 0.
5 μm), n-type InP current blocking layer 66 (n = 7 × 1)
0 17 cm -3, 1.5μm thickness), p-type InP current blocking layer 67 (p = 1 × 10 18 cm -3, thickness 1.0 .mu.m) the crystal growth. At this time, although the (111) B plane and the (221) B plane appear on the side surface of the mesa stripe when one p-type InP buried layer is grown, as in FIG. 12A,
The length of the (221) B-plane cross section is about 1 μm, which is about twice as long as that of the conventional structure. Therefore, even if the thickness of the n-type InP current blocking layer 66 is sufficiently thick as 1.5 μm, the (221) B plane on the side surface of the mesa stripe does not disappear.

【0052】なおメサストライプ側面の全体形状が基板
に対して、ある程度以上直角に近くなると(221)B
面が形成されない。従って、メサストライプ側面の基板
に対して垂直な部分より下側のなめらかな曲線領域の局
率半径は少なくとも1μm以上にすることが重要であ
る。最も好ましい形状は、メサストライプの高さの約半
分が基板に対して垂直で、残りの約半分がなめらかな曲
線になるような形状である。また活性層とn型InP電
流ブロック層の間のp型InP領域は電流のリークパス
になるが、このリークパスの幅をできるだけ狭くする必
要がある。そこで活性層は、メサストライプのできるだ
けSiO2 マスクの近くにあることが重要なので、n型
InPクラッド層64の厚さを0.2μmと小さくし
た。
If the entire shape of the side surface of the mesa stripe is close to a right angle with respect to the substrate to some extent (221) B.
No face is formed. Therefore, it is important to set the local radius of the smooth curved region below the portion perpendicular to the substrate on the side surface of the mesa stripe to at least 1 μm or more. The most preferred shape is such that about half the height of the mesa stripe is perpendicular to the substrate and the other half is a smooth curve. Further, the p-type InP region between the active layer and the n-type InP current blocking layer serves as a current leak path, but it is necessary to make the width of this leak path as narrow as possible. Therefore, since it is important that the active layer be as close to the SiO 2 mask as possible on the mesa stripe, the thickness of the n-type InP cladding layer 64 was reduced to 0.2 μm.

【0053】次に、図8(e)に示すように、SiO2
マスク72とInGaAsPエッチングダミー層73を
除去したあとで、MOCVD法によりn型InPクラッ
ド層68(n=1×1018cm-3、厚さ1.5μm)、
n型InGaAsコンタクト9(n=1×1019
-3、厚さ0.5μm)を結晶成長する。最後に、図8
(f)に示すように、n側電極70、p側電極71の形
成と基板研磨を行い、個々の半導体レーザに劈開するこ
とにより図7に示すような半導体レーザが作製できる。
Next, as shown in FIG. 8 (e), SiO 2
After removing the mask 72 and the InGaAsP etching dummy layer 73, the n-type InP clad layer 68 (n = 1 × 10 18 cm −3 , thickness 1.5 μm) is formed by MOCVD.
n-type InGaAs contact 9 (n = 1 × 10 19 c
m −3 , thickness 0.5 μm). Finally, Figure 8
As shown in (f), the n-side electrode 70 and the p-side electrode 71 are formed, the substrate is polished, and cleaved into individual semiconductor lasers, whereby a semiconductor laser as shown in FIG. 7 can be manufactured.

【0054】このようにして作製した半導体レーザは、
n型InP電流ブロック層の厚さを従来構造に比べ2倍
程度に厚くできるため、高電流注入時や高温動作時にも
電流ブロック層を流れるリーク電流は少なく、従来構造
にくらべ高出力動作や高温動作が可能になる。実際作製
した半導体レーザでは、共振器長300μmの両面劈開
の素子で、100℃においても20mA以上の光出力が
得られた。
The semiconductor laser thus manufactured is
Since the thickness of the n-type InP current block layer can be made twice as thick as that of the conventional structure, the leakage current flowing through the current block layer is small even at the time of high current injection or high temperature operation. It becomes possible to operate. In the actually manufactured semiconductor laser, an optical output of 20 mA or more was obtained even at 100 ° C. with a double-sided cleaved element having a cavity length of 300 μm.

【0055】ところで、図7のInGaAsP活性層6
3は、図9に模式的に示すような構造の井戸数7個の多
重量子井戸構造で、ノンドープp側光閉じ込め層81
(厚さ20nm)、ノンドープ障壁層82(厚さ10n
m)、ノンドープ歪み井戸層83(厚さ8nm,圧縮歪
み1%)、n型n側光閉じ込め層84(n=5×1017
cm-3、厚さ80nm)で構成される。このとき、光閉
じ込め層と障壁層のバンドギャップ波長はそれぞれ1.
05μmと1.15μmとし、レーザの発振波長は1.
3μmになるようにした。
By the way, the InGaAsP active layer 6 shown in FIG.
3 is a multi-quantum well structure with seven wells having a structure as schematically shown in FIG.
(Thickness 20 nm), non-doped barrier layer 82 (thickness 10 n
m), non-doped strained well layer 83 (thickness 8 nm, compressive strain 1%), n-type n-side optical confinement layer 84 (n = 5 × 10 17
cm −3 , thickness 80 nm). At this time, the band gap wavelengths of the optical confinement layer and the barrier layer are 1.
The oscillation wavelength of the laser is 1.
It was set to 3 μm.

【0056】図10は本発明の更に別の実施例に係る半
導体レーザを示す斜視図である。この実施例は分布帰還
型半導体レーザで、1回目の結晶成長では、p型InP
バッファ層62、InGaAsP活性層63のみを結晶
成長し、この上に干渉露光法を用いて、回折格子75を
形成している。メサストライプ側面の形状は、メサスト
ライプ幅がSiO2 マスクの直下で最も広く、マスクか
ら遠ざかるにつれてわずかに減少するよう形状である。
FIG. 10 is a perspective view showing a semiconductor laser according to still another embodiment of the present invention. This embodiment is a distributed feedback semiconductor laser, and p-type InP is used in the first crystal growth.
Only the buffer layer 62 and the InGaAsP active layer 63 are crystal-grown, and the interference exposure method is used to form the diffraction grating 75 thereon. The shape of the side surface of the mesa stripe is such that the width of the mesa stripe is widest immediately below the SiO 2 mask and decreases slightly as it moves away from the mask.

【0057】メサストライプの上側半分の領域の側面の
接線方向と基板の法線方向のなす角度は10度以内にな
るように設定する。この角度が大きくなりすぎると、埋
め込み成長時に(221)B面が形成されなくなってし
まう。このように、SiO2マスクの近くで、メサスト
ライプ幅がマスクから遠ざかるに連れて小さくなるよう
にしたのは、SiO2 マスクの直下にある活性層側面に
第1埋め込み層のp型InPが成長しやすくするためで
ある。なおその他の部分は、図7の実施例とまったく同
じである。ただし、3回目の結晶成長では回折格子の保
存及びサーマルエッチングにより適度に回折格子が変形
する条件を満たす必要がある。例えば、このためには成
長開始温度は550℃〜620℃とすることが望まし
く、400℃以上に昇温後、成長開始までの時間は30
秒から3分30秒とすることが望ましい。また、PH3
の圧力は0.02〜20Torrとすることが望まし
い。また、活性層63は図7の実施例と同様に多重量子
井戸構造とし、回折格子はn側光ガイド層に形成した。
本発明は、回折格子が基板に対して、活性層よりも上側
にある構造の分布帰還型半導体レーザにも適している。
The angle formed between the tangential direction of the side surface of the upper half region of the mesa stripe and the normal direction of the substrate is set within 10 degrees. If this angle becomes too large, the (221) B plane will not be formed during the embedded growth. As described above, the mesa stripe width is reduced near the SiO 2 mask as it moves away from the mask because the p-type InP of the first buried layer grows on the side surface of the active layer immediately below the SiO 2 mask. This is to make it easier. The other parts are exactly the same as the embodiment of FIG. However, in the third crystal growth, it is necessary to satisfy the condition that the diffraction grating is appropriately deformed by the storage of the diffraction grating and the thermal etching. For this purpose, for example, the growth start temperature is preferably 550 ° C. to 620 ° C., and the time until the growth starts after the temperature is raised to 400 ° C. or higher is 30.
It is desirable that the time is from 3 seconds to 30 minutes. Also, PH 3
The pressure is preferably 0.02 to 20 Torr. The active layer 63 has a multiple quantum well structure as in the embodiment of FIG. 7, and the diffraction grating is formed in the n-side optical guide layer.
The present invention is also suitable for a distributed feedback semiconductor laser having a structure in which the diffraction grating is above the active layer with respect to the substrate.

【0058】なお上記実施例ではPlaner Bur
ied Heterostructure構造のレーザ
について説明したが、本発明は、逆接合を用いて電流狭
窄を行うデバイスであれば他の構造のレーザや集積化レ
ーザ、面発光レーザ、変調器等の集積化デバイスへの応
用も可能である。
In the above embodiment, Planer Bur
Although the laser having the ied Heterostructure structure has been described, the present invention is applicable to lasers having other structures, integrated lasers, surface emitting lasers, integrated devices such as modulators, as long as it is a device for performing current constriction by using a reverse junction. Application is also possible.

【0059】上記実施例では、1.3μmの波長の多重
量子井戸構造の活性層を有するレーザについて述べた
が、波長はどの様な波長でもよい。また、逆接合埋め込
み層の少なくとも一部分にInAlAs,InGaAs
P,Inx Gay Al1-x-y P(0≦x、y≦1)或い
はこの組合わせ等のInP以外の材料が用いられていて
もよい。InPとAlとを含む層、つまり、InAlA
s層またはInAlGaP層等を埋め込み層5、6、7
のいずれかに設ける場合は、Alを含む層を50〜20
0オングストローム程度に薄膜化し、Alを含む層の間
に50〜2000オングストロームの厚さのInP層を
含む構造とすると、選択成長が容易となり、特性の向上
が望める。また、Alを含む層の層数は1〜10層と
し、トータルで1000オングストローム以下の厚さと
することが特性向上の上で望ましい。また、SiO2
スク34の幅は4μm以下とすることが望ましい。
In the above embodiment, the laser having the active layer of the multiple quantum well structure having the wavelength of 1.3 μm is described, but the wavelength may be any wavelength. Also, InAlAs, InGaAs is formed on at least a part of the reverse junction buried layer.
P, In x Ga y Al 1 -xy P (0 ≦ x, y ≦ 1) or may be is used material other than InP of this combination and the like. A layer containing InP and Al, that is, InAlA
The s layer or the InAlGaP layer or the like is embedded in the buried layers 5, 6, 7
When provided in any of the above, 50 to 20 layers containing Al
A thin film having a thickness of about 0 Å and a structure including an InP layer having a thickness of 50 to 2000 angstroms between layers containing Al facilitates selective growth and is expected to improve characteristics. Further, it is desirable that the number of layers containing Al is 1 to 10 and that the total thickness is 1000 angstroms or less in order to improve the characteristics. The width of the SiO 2 mask 34 is preferably 4 μm or less.

【0060】また、活性層の構造も問わない。また、本
発明はGaAs基板或いはSi基板上に形成したクラッ
ド層にInPを含むデバイス、GaAs基板上の埋め込
み層にInx Gay Al1-x-y P(0≦x、y≦1)を
含むデバイスにも適用可能である。また、p型の不純物
としてZnを用いたが、Cd等他のII族元素をp型の不
純物として用いた場合にもZnの場合と同様の効果を発
揮する。つまり、活性層に接する埋め込み層26内で活
性層近傍26aで低キャリア濃度、活性層から離れた外
側26bで高キャリア濃度とすることでp型不純物の活
性層への拡散を抑制でき、且つ所望の埋め込み形状を得
ることができるようになる。この場合高い不純物濃度と
は、原料からの不純物の取り込まれ効率が急激に変化す
る不純物濃度を指し、Cdの場合にもZnと同様に略5
×1017cm-3となる。また、n型不純物としてはSi
を用いたがSn等のIV族元素でもS,Se等のVI族元素
でもよい。
The structure of the active layer does not matter. The device containing the device, the buried layer on the GaAs substrate In x Ga y Al 1-xy P (0 ≦ x, y ≦ 1) and comprising the present invention is InP cladding layer formed on the GaAs substrate or the Si substrate It is also applicable to. Although Zn is used as the p-type impurity, the same effect as that of Zn can be obtained when another group II element such as Cd is used as the p-type impurity. That is, by setting a low carrier concentration in the vicinity of the active layer 26a in the buried layer 26 in contact with the active layer and a high carrier concentration in the outer side 26b away from the active layer, it is possible to suppress diffusion of p-type impurities into the active layer, and The embedded shape can be obtained. In this case, the high impurity concentration refers to the impurity concentration at which the efficiency of taking in impurities from the raw material changes drastically, and in the case of Cd as well as Zn, it is about 5%.
It becomes × 10 17 cm -3 . Further, as the n-type impurity, Si
Although a group IV element such as Sn or a group VI element such as S or Se may be used.

【0061】[0061]

【発明の効果】本発明の第1の視点によれば、活性層へ
のp型不純物の拡散を防ぐと共に、活性層の側面を、活
性層に悪影響を与えない高品質のp型の導伝型の埋め込
み層で、充分な厚さに、滑らかに埋め込むことができ、
低閾値で温度特性がよく、信頼性が高く、MOCVD法
で再現性高く作成可能な半導体レーザを提供することが
できる。この効果は高出力の半導体レーザにも適用可能
であり、素子特性の向上を実現できる。
According to the first aspect of the present invention, diffusion of p-type impurities into the active layer is prevented, and the side surface of the active layer does not adversely affect the active layer. With the embedding layer of the mold, you can smoothly embed it in a sufficient thickness,
It is possible to provide a semiconductor laser which has a low threshold value, good temperature characteristics, high reliability, and can be produced with high reproducibility by the MOCVD method. This effect can be applied to a high-power semiconductor laser, and the improvement of device characteristics can be realized.

【0062】本発明の第2の視点によれば、p基板を用
いたMOCVD法による埋め込み型半導体レーザにおい
て、埋め込み成長時にメサストライプ側面に現れる(2
21)B面の長さを従来より長くすることが可能とな
る。従って、n型InP電流ブロック層の厚さを厚くす
ることができ、高出力動作と高温動作に適した半導体レ
ーザを得ることができる。
According to the second aspect of the present invention, in the buried type semiconductor laser by MOCVD method using the p substrate, it appears on the side surface of the mesa stripe during the buried growth (2
21) The length of the B surface can be made longer than in the conventional case. Therefore, the thickness of the n-type InP current blocking layer can be increased, and a semiconductor laser suitable for high power operation and high temperature operation can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例に係る半導体レーザを示す断面
図。
FIG. 1 is a sectional view showing a semiconductor laser according to an embodiment of the present invention.

【図2】図1図示の半導体レーザの活性層の側面をp型
埋め込み層で埋め込むプロセスを説明する断面図。
FIG. 2 is a cross-sectional view illustrating a process of filling a side surface of an active layer of the semiconductor laser shown in FIG. 1 with a p-type buried layer.

【図3】本発明の別の実施例に係る半導体レーザを示す
断面図。
FIG. 3 is a sectional view showing a semiconductor laser according to another embodiment of the present invention.

【図4】図3図示の半導体レーザの活性層の側面を低濃
度のp型埋め込み層で埋め込んだ場合のレーザ構造を説
明する断面図。
FIG. 4 is a cross-sectional view illustrating a laser structure in which the side surface of the active layer of the semiconductor laser shown in FIG. 3 is filled with a low-concentration p-type buried layer.

【図5】図3図示の半導体レーザの活性層の側面を高濃
度のp型埋め込み層で埋め込んだ場合のプロセスを説明
する断面図。
5 is a cross-sectional view illustrating a process when the side surface of the active layer of the semiconductor laser illustrated in FIG. 3 is filled with a high-concentration p-type buried layer.

【図6】図3図示の半導体レーザの活性層の側面を高濃
度のp型埋め込み層で埋め込んだ場合のn型クラッド層
の厚さに関する効果を説明するための断面図。
6 is a cross-sectional view for explaining the effect on the thickness of an n-type cladding layer when the side surface of the active layer of the semiconductor laser shown in FIG. 3 is filled with a high-concentration p-type buried layer.

【図7】本発明の更に別の実施例に係る半導体レーザを
示す断面図。
FIG. 7 is a sectional view showing a semiconductor laser according to still another embodiment of the present invention.

【図8】図7図示の半導体レーザの製造工程を順に示す
断面図。
8A to 8C are cross-sectional views sequentially showing manufacturing steps of the semiconductor laser shown in FIG.

【図9】図7図示の半導体レーザの活性層における多重
量子井戸のバンド構造を示す模式図。
9 is a schematic diagram showing a band structure of multiple quantum wells in the active layer of the semiconductor laser shown in FIG.

【図10】本発明の更に別の実施例に係る半導体レーザ
を示す断面図。
FIG. 10 is a sectional view showing a semiconductor laser according to still another embodiment of the present invention.

【図11】従来の半導体レーザを示す断面図。FIG. 11 is a cross-sectional view showing a conventional semiconductor laser.

【図12】図11図示の半導体レーザのメサストライプ
側面の埋め込み成長過程を示す断面図。
12 is a cross-sectional view showing a buried growth process on the side surface of the mesa stripe of the semiconductor laser shown in FIG.

【図13】従来の別の半導体レーザを示す断面図。FIG. 13 is a sectional view showing another conventional semiconductor laser.

【符号の説明】[Explanation of symbols]

21…n型InP基板側クラッド、22…n型GaIn
AsP光ガイド層、23…活性層、23a…量子井戸障
壁層、23b…量子井戸井戸層、24…光ガイド層、2
5…p型InPクラッド層、26…p型第1埋め込み層
InP層、26a…第1埋め込み層の内側領域、26b
…第1埋め込み層の外側領域、27…n型InP電流ブ
ロック層、28…p型InP層、29…Ga0.47In
0.53Asコンタクト層、31…p側電極、32…n側電
極、34…SiO2 マスク、33…メサストライプ、3
5…(111)B面、36…成長速度の遅い面、41…
p型InP基板、42…p型InPクラッド層、43…
GaInAsP光ガイド層、44…活性層、44a…量
子井戸障壁層、44b…量子井戸井戸層、45…GaI
nAsP光ガイド層、46…n型InPクラッド層、4
7…p型InP活性層直近層、48…n型InP電流ブ
ロック層、49…p型InP層、50…n型InP層、
51…n型GaInAsコンタクト層、52…n側電
極、53…p側電極、55…(111)B面、56…S
面、57…F面、61…p型InP基板、62…p型I
nPバッファ層、63…InGaAsP活性層、64…
n型InPクラッド層、65…p型InP埋め込み層、
66…n型InP電流ブロック層、67…p型InP電
流ブロック層、68…n型InPクラッド層、69…n
型InGaAsPコンタクト層、70…n側電極、71
…p側電極、72…SiO2マスク、73…n型InG
aAsPエッチングダミー層、81…p側光ガイド層、
82…障壁層、83…井戸層、84…n側光ガイド層。
21 ... n-type InP substrate-side clad, 22 ... n-type GaIn
AsP light guide layer, 23 ... Active layer, 23a ... Quantum well barrier layer, 23b ... Quantum well well layer, 24 ... Light guide layer, 2
5 ... p-type InP clad layer, 26 ... p-type first buried layer InP layer, 26a ... inner region of the first buried layer, 26b
... outer region of the first buried layer, 27 ... n-type InP current blocking layer, 28 ... p-type InP layer, 29 ... Ga 0.47 In
0.53 As contact layer, 31 ... P-side electrode, 32 ... N-side electrode, 34 ... SiO 2 mask, 33 ... Mesa stripe, 3
5 ... (111) B surface, 36 ... Slow growth rate surface, 41 ...
p-type InP substrate, 42 ... p-type InP clad layer, 43 ...
GaInAsP optical guide layer, 44 ... Active layer, 44a ... Quantum well barrier layer, 44b ... Quantum well well layer, 45 ... GaI
nAsP optical guide layer, 46 ... n-type InP clad layer, 4
7 ... p-type InP active layer immediate vicinity layer, 48 ... n-type InP current blocking layer, 49 ... p-type InP layer, 50 ... n-type InP layer,
51 ... N-type GaInAs contact layer, 52 ... N-side electrode, 53 ... P-side electrode, 55 ... (111) B surface, 56 ... S
Surface, 57 ... F surface, 61 ... p-type InP substrate, 62 ... p-type I
nP buffer layer, 63 ... InGaAsP active layer, 64 ...
n-type InP clad layer, 65 ... p-type InP buried layer,
66 ... n-type InP current blocking layer, 67 ... p-type InP current blocking layer, 68 ... n-type InP cladding layer, 69 ... n
Type InGaAsP contact layer, 70 ... N side electrode, 71
... p-side electrode, 72 ... SiO 2 mask, 73 ... n-type InG
aAsP etching dummy layer, 81 ... P-side light guide layer,
82 ... Barrier layer, 83 ... Well layer, 84 ... N side light guide layer.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 古山 英人 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 (72)発明者 国分 義弘 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝研究開発センター内 ─────────────────────────────────────────────────── ─── Continued Front Page (72) Inventor Hideto Furuyama 1 Komukai Toshiba-cho, Kouki-ku, Kawasaki-shi, Kanagawa Toshiba Research & Development Center (72) Inventor Yoshihiro Kokubun Komukai, Ko-ku, Kawasaki-shi, Kanagawa Toshiba Town No. 1 Inside Toshiba Research and Development Center

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】活性層の上下にクラッド層が形成され、前
記活性層の両側に電流ブロック領域が形成された半導体
レーザにおいて、 前記活性層の側面に直接接触する前記電流ブロック領域
の第1埋め込み層がp型の導電型を示し、前記第1埋め
込み層の前記活性層から離れた外側領域の少なくとも一
部のキャリア濃度が、前記第1埋め込み層の前記活性層
に直接接触する内側領域のキャリア濃度よりも高いこと
を特徴とする半導体レーザ。
1. A semiconductor laser in which a cladding layer is formed above and below an active layer, and a current block region is formed on both sides of the active layer, wherein a first buried region of the current block region is in direct contact with a side surface of the active layer. The layer exhibits a p-type conductivity, and the carrier concentration of at least a part of the outer region of the first buried layer remote from the active layer is the carrier of the inner region of the first buried layer that is in direct contact with the active layer. A semiconductor laser characterized by being higher than the concentration.
【請求項2】前記クラッド層にInPを含み、前記活性
層の幅がメサストライプを形成することにより規定され
る請求項1記載の半導体レーザ。
2. The semiconductor laser according to claim 1, wherein the cladding layer contains InP, and the width of the active layer is defined by forming a mesa stripe.
【請求項3】前記第1埋め込み層の前記外側領域の前記
少なくとも一部のキャリア濃度及び前記内側領域のキャ
リア濃度がそれぞれ約7×1017〜3×1018cm-3
び約1×1017〜4×1017cm-3である請求項1記載
の半導体レーザ。
3. The carrier concentration of the at least a part of the outer region and the carrier concentration of the inner region of the first buried layer are about 7 × 10 17 to 3 × 10 18 cm −3 and about 1 × 10 17 respectively. The semiconductor laser according to claim 1, which has a density of about 4 × 10 17 cm -3 .
【請求項4】前記活性層の形成温度よりも前記電流ブロ
ック領域の形成温度の方が高い請求項1または3に記載
の半導体レーザ。
4. The semiconductor laser according to claim 1, wherein the formation temperature of the current block region is higher than the formation temperature of the active layer.
【請求項5】前記メサストライプ及び電流ブロック領域
が有機金属気相成長法により形成された層からなる請求
項1乃至3のいずれか1項に記載の半導体レーザ。
5. The semiconductor laser according to claim 1, wherein the mesa stripe and the current blocking region are layers formed by a metal organic chemical vapor deposition method.
【請求項6】前記メサストライプの側面の形状がなめら
かな曲線で、前記メサストライプの頂上に近い側の略半
分の領域での曲線上の各点での曲率半径が10μm以上
であり且つこの領域の曲線上の各点での接線と前記基板
の法線とのなす角度が10度以下である請求項2記載の
半導体レーザ。
6. The shape of the side surface of the mesa stripe is a smooth curve, and the radius of curvature at each point on the curve in an approximately half region near the top of the mesa stripe is 10 μm or more and this region 3. The semiconductor laser according to claim 2, wherein an angle formed by a tangent line at each point on the curve and the normal line of the substrate is 10 degrees or less.
JP7015894A 1994-03-15 1994-03-15 Semiconductor laser Pending JPH07254750A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7015894A JPH07254750A (en) 1994-03-15 1994-03-15 Semiconductor laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7015894A JPH07254750A (en) 1994-03-15 1994-03-15 Semiconductor laser

Publications (1)

Publication Number Publication Date
JPH07254750A true JPH07254750A (en) 1995-10-03

Family

ID=13423485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7015894A Pending JPH07254750A (en) 1994-03-15 1994-03-15 Semiconductor laser

Country Status (1)

Country Link
JP (1) JPH07254750A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237496A (en) * 2000-02-23 2001-08-31 Mitsubishi Electric Corp Semiconductor laser device and manufacturing method therefor
US6498076B1 (en) * 1999-06-17 2002-12-24 Nec Corporation Method for manufacturing a semiconductor laser
US6518076B2 (en) 1998-08-05 2003-02-11 Nec Corporation Semiconductor laser device and manufacturing method of the same
JP2003526214A (en) * 2000-03-03 2003-09-02 アルプ ラゼール エス.アー. Quantum cascade laser and its manufacturing method
JP2008053649A (en) * 2006-08-28 2008-03-06 Mitsubishi Electric Corp Buried semiconductor laser
US7897422B2 (en) 2007-04-23 2011-03-01 Sumitomo Electric Industries, Ltd. Semiconductor light-emitting device and a method to produce the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518076B2 (en) 1998-08-05 2003-02-11 Nec Corporation Semiconductor laser device and manufacturing method of the same
US6498076B1 (en) * 1999-06-17 2002-12-24 Nec Corporation Method for manufacturing a semiconductor laser
JP2001237496A (en) * 2000-02-23 2001-08-31 Mitsubishi Electric Corp Semiconductor laser device and manufacturing method therefor
JP4517437B2 (en) * 2000-02-23 2010-08-04 三菱電機株式会社 Semiconductor laser device and manufacturing method thereof
JP2003526214A (en) * 2000-03-03 2003-09-02 アルプ ラゼール エス.アー. Quantum cascade laser and its manufacturing method
JP2008053649A (en) * 2006-08-28 2008-03-06 Mitsubishi Electric Corp Buried semiconductor laser
US7897422B2 (en) 2007-04-23 2011-03-01 Sumitomo Electric Industries, Ltd. Semiconductor light-emitting device and a method to produce the same

Similar Documents

Publication Publication Date Title
US7026182B2 (en) Semiconductor device, semiconductor laser, their manufacturing methods and etching methods
US4935936A (en) Semiconductor structure with flared mesa burying layers
EP0989643B1 (en) Semiconductor light-emitting device and manufacturing method for the same
US5093278A (en) Method of manufacturing a semiconductor laser
EP0272096A2 (en) A semiconductor laser device
US4870468A (en) Semiconductor light-emitting device and method of manufacturing the same
US5242857A (en) Method of manufacturing semiconductor structures
JPH07162086A (en) Manufacture of semiconductor laser
US6556605B1 (en) Method and device for preventing zinc/iron interaction in a semiconductor laser
US4149175A (en) Solidstate light-emitting device
US5441912A (en) Method of manufacturing a laser diode
US6639926B1 (en) Semiconductor light-emitting device
JPH07254750A (en) Semiconductor laser
JP3763459B2 (en) Semiconductor laser device and manufacturing method thereof
JP2001077465A (en) Semiconductor laser and manufacture thereof
JPH077232A (en) Optical semiconductor device
EP0867949B1 (en) Semiconductor light-emitting device
JPH07193321A (en) Manufacture of semiconductor laser
JP2555984B2 (en) Semiconductor laser and manufacturing method thereof
US6023483A (en) Semiconductor light-emitting device
JPH0634429B2 (en) Method for selectively growing GaAs for formation of semiconductor laser and semiconductor laser
JP2973215B2 (en) Semiconductor laser device
JP2554192B2 (en) Semiconductor laser manufacturing method
KR0161064B1 (en) Fabrication method for burried semiconductor laser
JP3022351B2 (en) Optical semiconductor device and method of manufacturing the same