KR20060031335A - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
KR20060031335A
KR20060031335A KR1020040080319A KR20040080319A KR20060031335A KR 20060031335 A KR20060031335 A KR 20060031335A KR 1020040080319 A KR1020040080319 A KR 1020040080319A KR 20040080319 A KR20040080319 A KR 20040080319A KR 20060031335 A KR20060031335 A KR 20060031335A
Authority
KR
South Korea
Prior art keywords
data line
lines
gate line
liquid crystal
lower substrate
Prior art date
Application number
KR1020040080319A
Other languages
Korean (ko)
Other versions
KR100687351B1 (en
Inventor
임병천
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020040080319A priority Critical patent/KR100687351B1/en
Publication of KR20060031335A publication Critical patent/KR20060031335A/en
Application granted granted Critical
Publication of KR100687351B1 publication Critical patent/KR100687351B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/13629Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 액정패널 합착 후 지주 스페이서 밀림에 의한 화면 품질 저하를 개선할 수 있는 액정표시장치를 개시한다. 개시된 본 발명은, 복수개의 게이트 라인과 데이터 라인이 교차하도록 형성되고, 상기 라인들간의 교차부에는 박막트랜지스터가 형성되며, 상기 게이트 라인과 데이터 라인에 의해 한정된 단위 화소영역 내에는 화소전극이 형성된 하부기판; 상기 하부기판과 대향 배치되며, 컬러필터 및 공통전극을 구비한 상부기판; 상기 하부기판과 상부기판의 간격 유지를 위해 하부기판의 게이트 라인과 데이터 라인의 교차부에 대응하는 상부기판 부분에 형성된 지주 스페이서; 상기 하부기판과 상부기판 사이에 개재된 액정층; 및 상기 하부기판의 게이트 라인과 데이터 라인의 교차부에 이격해서 형성되면서 지주 스페이서와 접하도록 형성되어 상기 지주 스페이서의 밀림이 방지되도록 기능하는 더미 패턴을 포함하는 것을 특징으로 한다.The present invention discloses a liquid crystal display device that can improve the deterioration of the screen quality due to the push of the spacer spacer after bonding the liquid crystal panel. According to an exemplary embodiment of the present invention, a plurality of gate lines and a data line intersect each other, a thin film transistor is formed at an intersection between the lines, and a lower portion of the pixel electrode formed in a unit pixel region defined by the gate line and the data line. Board; An upper substrate disposed opposite the lower substrate and having a color filter and a common electrode; A strut spacer formed on a portion of the upper substrate corresponding to the intersection of the gate line and the data line of the lower substrate to maintain the gap between the lower substrate and the upper substrate; A liquid crystal layer interposed between the lower substrate and the upper substrate; And a dummy pattern formed to be spaced apart from the intersection of the gate line and the data line of the lower substrate to be in contact with the strut spacer so as to prevent the strut spacer from being pushed.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}Liquid crystal display {LIQUID CRYSTAL DISPLAY DEVICE}

도 1a는 종래 액정표시장치의 지주 스페이서를 나타내는 평면도.1A is a plan view illustrating a strut spacer of a conventional liquid crystal display.

도 1b는 도 1의 A-A' 부분을 나타내는 단면도.FIG. 1B is a cross-sectional view illustrating a AA ′ portion of FIG. 1. FIG.

도 2a 내지 도 2b는 본 발명의 일실시예에 따른 액정표시장치를 나타내는 평면도.2A and 2B are plan views illustrating a liquid crystal display according to an exemplary embodiment of the present invention.

도 3은 본 발명의 일실시예에 따른 액정표시장치의 제조방법을 설명하기 위한 도면으로서, 도 2a의 B-B' 부분을 나타내는 단면도. FIG. 3 is a cross-sectional view illustrating a method of manufacturing a liquid crystal display device according to an exemplary embodiment of the present invention and illustrating a portion B-B ′ of FIG. 2A.

도 4a 내지 도 4c는 본 발명의 다른 실시예에 따른 액정표시장치를 나타내는 평면도.4A to 4C are plan views illustrating a liquid crystal display according to another exemplary embodiment of the present invention.

도 5a는 도 4a의 D-D'부분, 도 5b는 도 4b의 E-E'부분, 도 5c는 도 4c의 F-F'부분을 나타내는 단면도. FIG. 5A is a cross-sectional view showing a portion 'D-D' of FIG. 4A, FIG. 5B is a portion E-E 'of FIG. 4B, and FIG. 5C is a portion F-F' of FIG. 4C.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

21 : 기판 22 : 게이트 라인21 substrate 22 gate line

23 : 게이트 절연막 24 : 데이터 라인23 gate insulating film 24 data line

25 : 보호막 26 : 지주 스페이서25: protective film 26: holding spacer

본 발명은 액정표시장치에 관한 것으로, 보다 상세하게는, 액정패널 합착 후 지주 스페이서 밀림에 의한 화면 품질 저하를 개선할 수 있는 액정표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device capable of improving a screen quality deterioration due to post spacer push after liquid crystal panel bonding.

액정표시장치는 경박단소하고 저전압구동 및 저전력소모라는 장점을 바탕으로 CRT(Cathode Ray Tube)를 대신하여 개발되어져 왔으며, 특히, 박막트랜지스터 액정표시장치(이하, TFT-LCD)는 CRT에 필적할만한 고화질화, 대형화 및 컬러화 등을 실현하였기 때문에 최근에는 노트북 PC 및 모니터 시장은 물론 여러 분야에서 다양하게 사용되고 있다. 이러한 TFT-LCD는 개략적으로 TFT 및 화소 전극이 구비된 어레이 기판과 컬러필터 및 상대 전극이 구비된 컬러필터 기판이 액정층의 개재하에 합착되어진 구조를 갖는다. Liquid crystal displays have been developed in place of CRT (Cathode Ray Tube) based on the advantages of low weight, low voltage driving and low power consumption. In recent years, it has been widely used in various fields as well as the notebook PC and monitor market because it has realized large size and colorization. Such a TFT-LCD has a structure in which an array substrate with TFT and pixel electrodes and a color filter substrate with color filters and counter electrodes are bonded together through the liquid crystal layer.

최근, 액정표시장치는 두 개의 기판 사이의 셀갭을 유지하기 위해 지주 스페이서를 사용하고 있다. 지주 스페이서는 기존의 볼 스페이서 대비 탄성력이 떨어지며, 일반적으로 어레이부의 평평한 게이트 라인 상부 또는 공통전극 상부에 형성되는 보조용량 캐패시터(Cst) 상부에 형성된다. Recently, liquid crystal displays use strut spacers to maintain a cell gap between two substrates. The strut spacer is less elastic than the conventional ball spacer, and is generally formed on the storage capacitor capacitor Cst formed on the flat gate line or the common electrode of the array unit.

이하, 첨부된 도면을 참조하여 종래 기술에 따른 액정표시장치를 설명하도록 한다.Hereinafter, a liquid crystal display according to the related art will be described with reference to the accompanying drawings.

도 1a는 종래 액정표시장치의 지주 스페이서를 나타내는 평면도이고, 도 1b는 도 1의 A-A' 부분을 나타내는 단면도이다.1A is a plan view illustrating a strut spacer of a conventional liquid crystal display, and FIG. 1B is a cross-sectional view illustrating an AA ′ portion of FIG. 1.

도 1a에 도시된 바와 같이, 절연기판(1) 상에 게이트 라인(2) 및 데이터 라 인(5)이 교차되도록 형성되어 있으며, 지주 스페이서(6)는 데이터 라인(5)과 이격 배치되도록 상기 게이트 라인(2) 상에 형성되어 있다. 도 1b에 도시된 바와 같이, 기판(1) 상에 게이트 라인(2)을 형성한 후에 상기 게이트 라인(2) 상에 게이트 절연막(3) 및 보호막(4)을 차례로 형성한다. 그 다음, 상기 보호막(4) 상에 지주 스페이서(6)를 형성한다.As shown in FIG. 1A, the gate line 2 and the data line 5 are formed to intersect on the insulating substrate 1, and the strut spacer 6 is spaced apart from the data line 5. It is formed on the gate line 2. As shown in FIG. 1B, after the gate line 2 is formed on the substrate 1, the gate insulating film 3 and the protective film 4 are sequentially formed on the gate line 2. Next, the strut spacer 6 is formed on the passivation layer 4.

그러나, 도 1a 내지 도 1b와 같이, 게이트 라인 상부와 공통전극 상부에 형성되는 보조용량 캐패시터와 같이 평평한 위치에 형성되는 지주 스페이서(5)는 사용자에 의해 액정패널 표면을 강한 압력으로 누르거나 밀리게 되면, 처음 위치한 곳에서 이동되게 되고 원래의 상태로 복원되지 못하는 특성을 가지고 있다. 따라서, 설정된 셀갭대비 변화가 발생하며, 그 부분에서 투과량이 일정하게 형성되지 못하여 빛샘 불량을 유발하게 되는 문제점이 있다.However, as shown in FIGS. 1A to 1B, the strut spacer 5 formed at a flat position such as the storage capacitor formed on the gate line and the common electrode is pressed or pushed by the user with a high pressure. If it is, it is moved from the first place and has a characteristic of not being restored to its original state. Accordingly, there is a problem that a change occurs in the set cell gap, and thus the transmission amount is not uniformly formed at the portion, causing light leakage defects.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 액정패널 합착 후 지주 스페이서 밀림에 의한 화면 품질 저하를 개선할 수 있는 액정표시장치를 제공하는 데 그 목적이 있다.Accordingly, an object of the present invention is to provide a liquid crystal display device which can improve the screen quality deterioration due to the holding spacer sliding after the liquid crystal panel is attached, which has been devised to solve the above problems.

상기 목적을 달성하기 위한 본 발명은, 복수개의 게이트 라인과 데이터 라인이 교차하도록 형성되고, 상기 라인들간의 교차부에는 박막트랜지스터가 형성되며, 상기 게이트 라인과 데이터 라인에 의해 한정된 단위 화소영역 내에는 화소전극이 형성된 하부기판; 상기 하부기판과 대향 배치되며, 컬러필터 및 공통전극을 구비한 상부기판; 상기 하부기판과 상부기판의 간격 유지를 위해 하부기판의 게이트 라인과 데이터 라인의 교차부에 대응하는 상부기판 부분에 형성된 지주 스페이서; 상기 하부기판과 상부기판 사이에 개재된 액정층; 및 상기 하부기판의 게이트 라인과 데이터 라인의 교차부에 이격해서 형성되면서 지주 스페이서와 접하도록 형성되어 상기 지주 스페이서의 밀림이 방지되도록 기능하는 더미 패턴을 포함하는 것을 특징으로 한다.According to the present invention, a plurality of gate lines and a data line intersect each other, a thin film transistor is formed at an intersection between the lines, and a unit pixel area defined by the gate line and the data line is provided. A lower substrate on which a pixel electrode is formed; An upper substrate disposed opposite the lower substrate and having a color filter and a common electrode; A strut spacer formed on a portion of the upper substrate corresponding to the intersection of the gate line and the data line of the lower substrate to maintain the gap between the lower substrate and the upper substrate; A liquid crystal layer interposed between the lower substrate and the upper substrate; And a dummy pattern formed to be spaced apart from the intersection of the gate line and the data line of the lower substrate to be in contact with the strut spacer so as to prevent the strut spacer from being pushed.

여기에서, 상기 더미 패턴은 게이트 라인 및 데이터 라인 형성시 함께 형성된 적층 패턴으로 구성된 것을 특징으로 한다.Here, the dummy pattern is characterized by consisting of a stacked pattern formed together when forming the gate line and the data line.

상기 더미 패턴은 사각형 또는 'ㄴ'형으로 형성된 것을 특징으로 한다.The dummy pattern is characterized in that formed in a square or 'b' shape.

또한, 본 발명은 대향 배치된 하부기판과 상부기판; 상기 하부기판 상에 형성된 복수개의 게이트 라인; 상기 게이트 라인과 수직 교차하도록 형성된 복수개의 데이터 라인; 상기 라인들간 교차부에 형성된 박막트랜지스터; 상기 게이트 라인과 데이터 라인에 의해 한정된 화소영역 내에 형성된 화소전극; 상기 상부기판 상에 형성된 컬러필터 및 공통전극; 상기 기판들간 간격 유지를 위해 상기 하부기판의 게이트 라인과 데이터 라인의 교차부에 대응하는 상부기판 부분에 형성된 지주 스페이서; 상기 하부기판과 상부기판 사이에 개재된 액정층을 포함하는 액정표시장치에 있어서, 상기 게이트 라인 및 데이터 라인은 그들간의 교차부에서 적어도 어느 하나 이상이 상기 지주 스페이서의 밀림이 방지되도록 적어도 둘 이상의 라인으로 분리되어 형성된 것을 특징으로 한다.In addition, the present invention includes a lower substrate and an upper substrate disposed opposite; A plurality of gate lines formed on the lower substrate; A plurality of data lines formed to vertically intersect the gate lines; A thin film transistor formed at an intersection between the lines; A pixel electrode formed in the pixel region defined by the gate line and the data line; A color filter and a common electrode formed on the upper substrate; A strut spacer formed on a portion of the upper substrate corresponding to the intersection of the gate line and the data line of the lower substrate to maintain a gap between the substrates; A liquid crystal display device comprising a liquid crystal layer interposed between the lower substrate and the upper substrate, wherein at least one or more lines of the gate line and the data line are prevented from being pushed by the post spacer at an intersection thereof. Characterized in that formed separately.

여기에서, 상기 게이트 라인은 데이터 라인과의 교차부가 적어도 둘 이상의 라인으로 분리되어 형성된 것을 특징으로 한다.Here, the gate line is characterized in that the intersection with the data line is formed by separating at least two or more lines.

상기 데이터 라인은 게이트 라인과의 교차부가 적어도 둘 이상의 라인으로 분리되어 형성된 것을 특징으로 한다.The data line may be formed by separating an intersection with a gate line into at least two lines.

상기 게이트 라인 및 데이터 라인은 그들간 교차부가 모두 적어도 둘 이상의 라인으로 분리되어 형성된 것을 특징으로 한다.The gate line and the data line may be formed by separating intersections between at least two lines.

상기 게이트 라인 및 데이터 라인은 그들간 교차부가 "∥", "ㅁ" 및 "="로 구성된 그룹으로부터 선택되는 어느 하나의 형상으로 형성된 것을 특징으로 한다.The gate line and the data line are characterized in that the intersection between them is formed in any one shape selected from the group consisting of ", "

(실시예)(Example)

이하, 본 발명의 바람직한 실시예에 대해 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2b는 본 발명의 일실시예에 따른 액정표시장치를 나타내는 평면도이다.2A to 2B are plan views illustrating a liquid crystal display according to an exemplary embodiment of the present invention.

도 2a 내지 도 2b에 도시된 바와 같이, 하부기판(21)에는 게이트 라인(22) 및 데이터 라인(24)이 교차되도록 형성되어 있으며, 상기 게이트 라인(22)과 데이터 라인(24)의 교차부에 이격해서 형성되고, 지주 스페이서와 접하도록 형성되어 상기 지즈 스페이서의 밀림이 방지되도록 하는 적층 구조의 더미 패턴(30a, 30b)이 형성되어 있다. 이때, 상기 더미 패턴(30a, 30b)은 게이트 라인(22)과 데이터 라인(24)을 형성함과 동시에 게이트 라인 및 데이터 라인과 동일한 물질로 형성된다. 여기에서, 상기 더미 패턴(30a, 30b)은 사각형 또는 "ㄴ" 형으로 형성되며, 게이트 라인(22)과 데이터 라인(24)의 교차부에서 4㎛ 이상 간격을 갖도록 형성한다. 또 한,상기 게이트 라인(22)과 데이터 라인(24)의 교차부와 더미 패턴 사이의 간격은 지주 스페이서의 크기보다 작아야 한다.As shown in FIGS. 2A to 2B, the lower substrate 21 is formed such that the gate line 22 and the data line 24 cross each other, and an intersection portion of the gate line 22 and the data line 24 is formed. Dummy patterns 30a and 30b of a stacked structure are formed to be spaced apart from each other, and are formed in contact with the strut spacer to prevent the jig spacer from being pushed. In this case, the dummy patterns 30a and 30b are formed of the same material as the gate line and the data line while forming the gate line 22 and the data line 24. Here, the dummy patterns 30a and 30b are formed in a square or "b" shape and are formed to have a spacing of 4 μm or more at the intersection of the gate line 22 and the data line 24. In addition, the distance between the intersection of the gate line 22 and the data line 24 and the dummy pattern should be smaller than the size of the strut spacer.

도 3은 본 발명의 일실시예에 따른 액정표시장치의 제조방법을 설명하기 위한 도면으로서, 도 2a의 B-B' 부분을 나타내는 단면도이다.FIG. 3 is a cross-sectional view illustrating a method of manufacturing a liquid crystal display according to an exemplary embodiment of the present invention, which is taken along line B-B 'of FIG. 2A.

도 3에 도시된 바와 같이, 하부기판(21) 상에 게이트 라인(22)을 형성함과 동시에 게이트 라인과 동일한 물질로 후속의 데이터 라인 형성시 데이터 라인과 게이트 라인의 교차부에 이격하도록 제 1 더미 패턴(32)을 형성한다. 그 다음, 상기 기판 결과물 상에 게이트 절연막(23)과 활성층(미도시) 및 오믹층(미도시)을 차례로 형성한다. 이어서, 상기 활성층 및 오믹층은 추후 채널이 형성될 영역과 게이트 라인(22) 및 데이터 라인의 교차부분을 제외하고 제거한다As shown in FIG. 3, the gate line 22 is formed on the lower substrate 21 and the first material is spaced apart from the intersection of the data line and the gate line when the subsequent data line is formed of the same material as the gate line. The dummy pattern 32 is formed. Next, a gate insulating layer 23, an active layer (not shown), and an ohmic layer (not shown) are sequentially formed on the substrate resultant. Subsequently, the active layer and the ohmic layer are removed except for the intersection of the region where the channel is to be formed later and the gate line 22 and the data line.

그 다음, 상기 기판 결과물 상에 소오스/드레인 전극으로 이루어지는 데이터 라인(24)을 형성함과 동시에 데이터 라인(24)과 동일한 물질로 게이트 라인(22)과 데이터 라인(24)의 교차부와 이격하도록 제 2 더미 패턴(34)을 형성한다. 이어서, 상기 기판 결과물 상에 보호막(25)을 형성한 후에 보호막을 패터닝하여 상기 보호막(25) 상에 화소전극(미도시)을 형성한다.Next, a data line 24 made of source / drain electrodes is formed on the substrate resultant, and at the same time, the same material as the data line 24 is spaced apart from the intersection of the gate line 22 and the data line 24. The second dummy pattern 34 is formed. Subsequently, after forming the passivation layer 25 on the substrate resultant, the passivation layer is patterned to form a pixel electrode (not shown) on the passivation layer 25.

이후, 절연기판 상에 블랙매트릭스를 형성하고, 레드, 그린 및 블루로 이루어지는 컬러필터를 형성한 후에 지주 스페이서를 형성하여 상부기판을 완성한다. 그 다음, 하부기판과 상부기판 합착시 지주 스페이서는 요철 패턴(C) 부분에 위치하게 함으로써 게이트 라인과 데이터 라인의 교차부와 이에 인접한 패턴에 의해 발생하는 지주 스페이서의 밀림 현상을 방지할 수 있다.Subsequently, a black matrix is formed on the insulating substrate, a color filter composed of red, green, and blue is formed, and then a post spacer is formed to complete the upper substrate. Subsequently, when the lower substrate and the upper substrate are bonded to each other, the pillar spacers may be positioned at portions of the uneven pattern C to prevent the pillar spacers from being pushed by the intersections of the gate lines and the data lines and the patterns adjacent thereto.

도 4a 내지 도 4c는 본 발명의 다른 실시예에 따른 액정표시장치를 나타내는 평면도이다.4A to 4C are plan views illustrating a liquid crystal display according to another exemplary embodiment of the present invention.

도 4a에 도시된 바와 같이, 하부기판(41)에 게이트 라인(42a)을 형성하고, 상기 게이트 라인(42a)과 수직 교차되도록 데이터 라인(44a)을 형성한다. 이때, 게이트 라인(42a) 및 데이터 라인(44a)은 라인들간의 교차부에서 적어도 하나 이상이 상기 지주 스페이서의 밀림이 방지되도록 둘 이상의 라인으로 분리되어 형성된다. 여기에서, 게이트 라인(42a)은 하나의 라인으로 형성되며, 데이터 라인(44a)은 "||" 형으로 형성된다.As shown in FIG. 4A, a gate line 42a is formed on the lower substrate 41, and a data line 44a is formed to vertically cross the gate line 42a. In this case, the gate line 42a and the data line 44a are formed by separating at least one or more lines into two or more lines at the intersections between the lines so as to prevent the holding spacers from being pushed. Here, the gate line 42a is formed of one line, and the data line 44a is "||". It is formed into a mold.

또한, 도 4b에 도시된 바와 같이, 하부기판에 게이트 라인(42b)은 "ㅁ"형으로 형성되며, 데이터 라인(44b)을 "|" 형으로 형성된다. 도 4c에 도시된 바와 같이, 게이트 라인(42c)은 "ㅁ"형으로 형성되고, 데이터 라인(44c)은 "||" 형으로 형성된다. 여기에서, 도면부호 43은 게이트 절연막을, 45는 보호막을 나타낸다.In addition, as shown in FIG. 4B, the gate line 42b is formed on the lower substrate in a shape of "W", and the data line 44b is formed of "|". It is formed into a mold. As shown in Fig. 4C, the gate line 42c is formed in the shape of ". &Quot;, and the data line 44c is in the " || " It is formed into a mold. Here, reference numeral 43 denotes a gate insulating film, and 45 denotes a protective film.

도 5a는 도 4a의 D-D'부분, 도 5b는 도 4b의 E-E'부분, 도 5c는 도 4c의 F-F'부분을 나타내는 단면도로서, 상기 상부기판과 하부기판 합착시 상부기판에 형성된 지주 스페이서(46)가 하부기판의 낮은 단차를 갖는 요철 패턴 부분(G, G', G'')에 위치하게 함으로써 지주스페이서가 수평 또는 수직 방향으로의 밀림 현상을 방지할 수 있다. 또한, 도 5c와 같이, 게이트 라인과 데이터 라인을 형성한 경우에는 지주 스페이서가 수평 및 수직 방향으로의 밀림 현상을 방지할 수 있다.5A is a cross-sectional view showing a portion D-D 'of FIG. 4A, FIG. 5B is a portion E-E' of FIG. 4B, and FIG. 5C is a portion F-F 'of FIG. 4C, wherein the upper substrate and the lower substrate are bonded together. The strut spacer 46 formed at the bottom portion is located at the uneven pattern portions G, G 'and G' 'having a low level of the lower substrate, thereby preventing the strut spacer from being pushed in the horizontal or vertical direction. In addition, as shown in FIG. 5C, when the gate line and the data line are formed, the post spacers can be prevented from sliding in the horizontal and vertical directions.

이상, 본 발명은 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명 의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 수 있을 것이다.In the above, the present invention has been described with reference to some examples, but the present invention is not limited thereto, and those skilled in the art may make many modifications and variations without departing from the spirit of the present invention. It will be appreciated.

이상에서와 같이, 본 발명은 게이트 라인과 데이터 라인을 형성함과 동시에 동일한 물질로 각각 더미 패턴을 형성함으로써 별도의 공정 추가없이 액정패널 합착시 지주 스페이서가 요철 형태의 더미 패턴 부분에 위치하게 함으로써 게이트 라인과 데이터 라인의 교차부분과 이에 인접한 패턴에 의해 발생하는 지주 스페이서의 밀림 현상을 방지할 수 있다. 또한, 지주 스페이서의 밀림을 방지함으로써 화면 품질 저하를 개선할 수 있다. As described above, the present invention forms the gate line and the data line and simultaneously forms the dummy pattern with the same material so that the holding spacers are located at the dummy pattern part of the uneven shape when the liquid crystal panel is bonded without additional process. The sliding phenomenon of the strut spacer caused by the intersection of the line and the data line and the pattern adjacent thereto can be prevented. In addition, the degradation of the screen quality can be improved by preventing the post spacer from being pushed.

Claims (8)

복수개의 게이트 라인과 데이터 라인이 교차하도록 형성되고, 상기 라인들간의 교차부에는 박막트랜지스터가 형성되며, 상기 게이트 라인과 데이터 라인에 의해 한정된 단위 화소영역 내에는 화소전극이 형성된 하부기판; A lower substrate having a plurality of gate lines and data lines intersecting, a thin film transistor formed at an intersection between the lines, and a pixel electrode formed in a unit pixel area defined by the gate line and the data line; 상기 하부기판과 대향 배치되며, 컬러필터 및 공통전극을 구비한 상부기판; An upper substrate disposed opposite the lower substrate and having a color filter and a common electrode; 상기 하부기판과 상부기판의 간격 유지를 위해 하부기판의 게이트 라인과 데이터 라인의 교차부에 대응하는 상부기판 부분에 형성된 지주 스페이서; A strut spacer formed on a portion of the upper substrate corresponding to the intersection of the gate line and the data line of the lower substrate to maintain the gap between the lower substrate and the upper substrate; 상기 하부기판과 상부기판 사이에 개재된 액정층; 및 A liquid crystal layer interposed between the lower substrate and the upper substrate; And 상기 하부기판의 게이트 라인과 데이터 라인의 교차부에 이격해서 형성되면서 지주 스페이서와 접하도록 형성되어 상기 지주 스페이서의 밀림이 방지되도록 기능하는 더미 패턴을 포함하는 것을 특징으로 하는 액정표시장치.And a dummy pattern formed to be spaced apart from the intersection of the gate line and the data line of the lower substrate to be in contact with the strut spacer so as to prevent the strut spacer from being pushed. 제 1 항에 있어서, The method of claim 1, 상기 더미 패턴은 게이트 라인 및 데이터 라인 형성시 함께 형성된 적층 패턴으로 구성된 것을 특징으로 하는 액정표시장치.And the dummy pattern is formed of a stacked pattern formed when the gate line and the data line are formed. 제 1 항에 있어서, The method of claim 1, 상기 더미 패턴은 사각형 또는 'ㄴ'형으로 형성된 것을 특징으로 하는 액정표시장치.And the dummy pattern is formed in a square or 'b' shape. 대향 배치된 하부기판과 상부기판; 상기 하부기판 상에 형성된 복수개의 게이트 라인; 상기 게이트 라인과 수직 교차하도록 형성된 복수개의 데이터 라인; 상기 라인들간 교차부에 형성된 박막트랜지스터; 상기 게이트 라인과 데이터 라인에 의해 한정된 화소영역 내에 형성된 화소전극; 상기 상부기판 상에 형성된 컬러필터 및 공통전극; 상기 기판들간 간격 유지를 위해 상기 하부기판의 게이트 라인과 데이터 라인의 교차부에 대응하는 상부기판 부분에 형성된 지주 스페이서; 상기 하부기판과 상부기판 사이에 개재된 액정층을 포함하는 액정표시장치에 있어서, A lower substrate and an upper substrate disposed to face each other; A plurality of gate lines formed on the lower substrate; A plurality of data lines formed to vertically intersect the gate lines; A thin film transistor formed at an intersection between the lines; A pixel electrode formed in the pixel region defined by the gate line and the data line; A color filter and a common electrode formed on the upper substrate; A strut spacer formed on a portion of the upper substrate corresponding to the intersection of the gate line and the data line of the lower substrate to maintain a gap between the substrates; In the liquid crystal display device including a liquid crystal layer interposed between the lower substrate and the upper substrate, 상기 게이트 라인 및 데이터 라인은 그들간의 교차부에서 적어도 어느 하나 이상이 상기 지주 스페이서의 밀림이 방지되도록 적어도 둘 이상의 라인으로 분리되어 형성된 것을 특징으로 하는 액정표시장치. And the gate line and the data line are separated into at least one or more lines so that at least one or more of the gate lines and the data lines are prevented from being pushed by the post spacers. 제 4 항에 있어서, 상기 게이트 라인은 데이터 라인과의 교차부가 적어도 둘 이상의 라인으로 분리되어 형성된 것을 특징으로 하는 액정표시장치. The liquid crystal display of claim 4, wherein the gate line is formed by separating an intersection with a data line into at least two lines. 제 4 항에 있어서, 상기 데이터 라인은 게이트 라인과의 교차부가 적어도 둘 이상의 라인으로 분리되어 형성된 것을 특징으로 하는 액정표시장치. The liquid crystal display of claim 4, wherein the data line is formed by separating an intersection portion with a gate line into at least two lines. 제 4 항에 있어서, 상기 게이트 라인 및 데이터 라인은 그들간 교차부가 모두 적어도 둘 이상의 라인으로 분리되어 형성된 것을 특징으로 하는 액정표시장치. 5. The liquid crystal display device according to claim 4, wherein the gate line and the data line are each formed by at least two or more lines having intersections therebetween. 제 4 항 내지 제 7 항 중 어느 한 항에 있어서, 상기 게이트 라인 및 데이터 라인은 그들간 교차부가 "∥", "ㅁ" 및 "="로 구성된 그룹으로부터 선택되는 어느 하나의 형상으로 형성된 것을 특징으로 하는 액정표시장치.8. The gate line and the data line according to any one of claims 4 to 7, wherein the gate line and the data line are formed in any one shape selected from the group consisting of ", " A liquid crystal display device.
KR1020040080319A 2004-10-08 2004-10-08 Liquid crystal display device KR100687351B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040080319A KR100687351B1 (en) 2004-10-08 2004-10-08 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040080319A KR100687351B1 (en) 2004-10-08 2004-10-08 Liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20060031335A true KR20060031335A (en) 2006-04-12
KR100687351B1 KR100687351B1 (en) 2007-02-27

Family

ID=37141125

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040080319A KR100687351B1 (en) 2004-10-08 2004-10-08 Liquid crystal display device

Country Status (1)

Country Link
KR (1) KR100687351B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101111032B1 (en) * 2010-03-30 2012-02-13 노명재 a spot lighting device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101111032B1 (en) * 2010-03-30 2012-02-13 노명재 a spot lighting device

Also Published As

Publication number Publication date
KR100687351B1 (en) 2007-02-27

Similar Documents

Publication Publication Date Title
US10423039B2 (en) Array substrate and manufacturing method thereof
KR101192783B1 (en) Liquid Crystal Display Device and Method of manufacturing the same
JP4030123B2 (en) Liquid crystal display device, manufacturing method thereof, and display device
US7209198B2 (en) Color filter array substrate and fabricating method thereof
KR100675635B1 (en) In plane switching mode liquid crystal display device having improved contrast ratio
KR101168255B1 (en) Liquid crystal display device
CN100565306C (en) Liquid crystal disply device and its preparation method
EP3312668B1 (en) Array substrate and method for manufacturing same, and display device
US8704993B2 (en) Liquid crystal display
US9134572B2 (en) Liquid crystal panel and methods for fabricating liquid crystal panel, array substrate, and color filter substrate
CN107329311B (en) Array substrate and liquid crystal display panel
KR100949506B1 (en) Liquid Crystal Display Device and Method for Manufacturing the Same
KR100698048B1 (en) Liquid crystal display device
US7580105B2 (en) Liquid crystal display devices
CN107479264A (en) Display panel and display device
US7567331B2 (en) Liquid crystal display
KR20050086342A (en) Liquid crystal display device and method for manufacturing the same
KR100687351B1 (en) Liquid crystal display device
CN109541859B (en) Liquid crystal display panel and method for manufacturing the same
JPH06258650A (en) Liquid crystal display device
CN207337023U (en) Display panel and display device
KR20110038986A (en) Liquid crystal display device and method of fabricating the same
JP2002258264A (en) Liquid crystal display device
KR20050046163A (en) Liquid crystal display panel and method of fabricating the same
US20180088385A1 (en) Display substrate, liquid crystal panel, display device and manufacturing method of display substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130107

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200128

Year of fee payment: 14