KR20060031096A - Apparatus for manufacturing a semiconductor substrate having a sealing system - Google Patents
Apparatus for manufacturing a semiconductor substrate having a sealing system Download PDFInfo
- Publication number
- KR20060031096A KR20060031096A KR1020040079985A KR20040079985A KR20060031096A KR 20060031096 A KR20060031096 A KR 20060031096A KR 1020040079985 A KR1020040079985 A KR 1020040079985A KR 20040079985 A KR20040079985 A KR 20040079985A KR 20060031096 A KR20060031096 A KR 20060031096A
- Authority
- KR
- South Korea
- Prior art keywords
- outlet
- sealing member
- process chamber
- transfer module
- semiconductor substrate
- Prior art date
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
- C23C16/4409—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber characterised by sealing means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
- H01L21/67196—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the transfer chamber
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
가스의 누출 및 외부 오염물의 유입을 효과적으로 방지할 수 있는 반도체 기판 가공 장치는, 제1 유출구가 형성된 프로세스 챔버와, 제1 유출구보다 큰 제2 유출구를 가지며 프로세스 챔버에 결합되는 트랜스퍼 모듈과, 제2 유출구에 대응된 형상을 가지며 제2 유출구의 내측면에 고정되어 프로세스 챔버와 트랜스퍼 모듈 간을 밀폐하는 제1 실링 부재와, 제2 유출구로부터 제1 유출구로 연장되도록 제1 실링 부재의 내측면에 배치되어 프로세스 챔버와 트랜스퍼 모듈 간의 밀폐를 보조하는 제2 실링 부재를 포함한다. 이 경우, 제2 실링 부재의 일단부는 제1 실링 부재의 내측면에 밀착되고, 타단부는 제1 유출구의 내측면에 밀착되어 프로세스 챔버와 트랜스퍼 모듈 간의 갭을 커버한다. 프로세스 챔버와 트랜스퍼 모듈 간의 갭을 커버함으로써, 프로세스 챔버 또는 트랜스퍼 모듈 내부의 가스가 외부로 누출되거나 외부의 불순물이 유입되는 것을 효과적으로 방지할 수 있다. A semiconductor substrate processing apparatus capable of effectively preventing gas leakage and inflow of external contaminants includes a process chamber in which a first outlet is formed, a transfer module having a second outlet larger than the first outlet, and coupled to the process chamber; A first sealing member having a shape corresponding to the outlet and fixed to an inner side of the second outlet to seal between the process chamber and the transfer module, and disposed on an inner side of the first sealing member to extend from the second outlet to the first outlet And a second sealing member to assist sealing between the process chamber and the transfer module. In this case, one end of the second sealing member is in close contact with the inner surface of the first sealing member and the other end is in close contact with the inner surface of the first outlet port to cover the gap between the process chamber and the transfer module. By covering the gap between the process chamber and the transfer module, it is possible to effectively prevent the gas inside the process chamber or the transfer module from leaking to the outside or the inflow of external impurities.
Description
도 1은 종래에 개시된 반도체 기판 가공 장치를 설명하기 위한 개략적인 단면도이다.1 is a schematic cross-sectional view illustrating a conventional semiconductor substrate processing apparatus.
도 2는 본 발명의 일 실시예에 따른 반도체 기판 가공 장치를 설명하기 위한 개략적인 단면도이다. 2 is a schematic cross-sectional view for describing a semiconductor substrate processing apparatus according to an embodiment of the present invention.
도 3은 도2 에 도시한 반도체 기판 가공 장치의 조립도이다. FIG. 3 is an assembly view of the semiconductor substrate processing apparatus shown in FIG. 2.
<도면의 주요 부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
100:반도체 기판 가공 장치 110:트랜스퍼 모듈100: semiconductor substrate processing apparatus 110: transfer module
113:제1 수용부 114:제2 수용부113: 1st accommodating part 114: 2nd accommodating part
115:제2 유출구 120:프로세스 챔버115: second outlet 120: process chamber
121:도킹부 122:제1 단차부121: docking part 122: 1st step part
123:제1 유출구 125:공정 공간123 : First outlet 125 : Process space
130:제1 실링 부재 131:아웃터 스플릿130: first sealing member 131: outer split
132:제2 단차부 141:이너 스플릿132: The second step part 141: Inner split
142:제3 단차부 144:제4 단차부142: third step part 144: fourth step part
146:결합홈 151:제1 오링 146: engaging groove 151: first O-ring
153:제2 오링 153:제3 오링153: The second O-ring 153: The third O-ring
160:제2 실링 부재 161:제1 단160: second sealing member 161: first stage
162:제2 단 163:돌기162: The second stage 163: Projection
164:결합 단차164: coupling step
본 발명은 실링 시스템을 갖는 반도체 기판 가공 장치에 관한 것이다. 보다 상세하게는 반도체 기판이 프로세스 챔버에 로딩되기 전에 대기되는 트랜스퍼 모듈과 상기 프로세스 챔버 사이를 실링하기 위한 실링 시스템을 갖는 반도체 기판 가공 장치에 관한 것이다.The present invention relates to a semiconductor substrate processing apparatus having a sealing system. More particularly, the present invention relates to a semiconductor substrate processing apparatus having a transfer module that is waited before a semiconductor substrate is loaded into a process chamber and a sealing system for sealing between the process chamber.
현재의 반도체 장치에 대한 연구는 보다 많은 데이터를 단시간 내에 처리하기 위하여 고집적 및 고성능을 추구하는 방향으로 진행되고 있다. 반도체 장치의 고집적화 및 고성능화를 이루기 위해서는 반도체 기판 상에 박막 패턴을 정확하게 형성하는 박막 증착 기술이 무엇보다 중요하다.Current research on semiconductor devices is progressing toward high integration and high performance in order to process more data in a short time. In order to achieve high integration and high performance of a semiconductor device, a thin film deposition technology for accurately forming a thin film pattern on a semiconductor substrate is important.
일반적으로 반도체 기판 상에 박막을 형성하는 기술은 크게 물리적 방식을 이용하는 물리 기상 증착(Physical Vapor Deposition; PVD) 방법과 화학적 방식을 이용한 화학 기상 증착(Chemical Vapor Deposition; CVD) 방법으로 분류될 수 있다. In general, a technique for forming a thin film on a semiconductor substrate may be classified into a physical vapor deposition (PVD) method using a physical method and a chemical vapor deposition (CVD) method using a chemical method.
현재 물리 기상 증착 방법은 불균일한 막질 특성으로 인하여 극히 제한된 공 정에만 이용되고 있으며, 상기 문제점을 개선한 화학 기상 증착 방법이 주로 이용되고 있다. 화학 기상 증착 방법은 반응 챔버 내의 압력에 따라 저압 화학 기상 증착 방법(LPCVD), 상압 화학 기상 증착 방법(APCVD), 플라스마 증대 화학 기상 증착 방법(PECVD) 및 고압 화학 기상 증착 방법(HPCVD) 등으로 구분된다. 이러한 화학 기상 증착 방법은, 현재 반도체 기판 상에 아몰퍼스 실리콘 막, 실리콘 산화물 막, 실리콘 질화물 막, 또는 실리콘 산질화물 막 등과 같은 다양한 박막들을 증착하기 위해 이용되고 있다. At present, the physical vapor deposition method is used only in a very limited process due to the non-uniform film properties, and the chemical vapor deposition method that improves the problem is mainly used. Chemical vapor deposition methods are classified into low pressure chemical vapor deposition (LPCVD), atmospheric pressure chemical vapor deposition (APCVD), plasma enhanced chemical vapor deposition (PECVD), and high pressure chemical vapor deposition (HPCVD), depending on the pressure in the reaction chamber. do. This chemical vapor deposition method is currently used for depositing various thin films such as amorphous silicon film, silicon oxide film, silicon nitride film, silicon oxynitride film and the like on a semiconductor substrate.
플라스마 증대 화학 기상 증착 방법에 따르면, 높은 에너지를 얻은 전자가 중성 상태의 가스 분자와 충돌하여 가스 분자를 분해하고, 분해된 가스 원자가 반도체 기판에 증착되는 반응을 이용하여 박막을 증착하게 된다. 플라스마 증대 화학 기상 증착 방법에 따르면, 박막의 증착 공정 중에 스퍼터링(sputtering)에 의한 식각이 동시에 발생하기 때문에 높은 종횡비를 가지는 갭(gap) 내에 보이드 없이 양질의 막을 박막을 형성할 수 있다. 이 경우, 플라스마 반응이 일어나는 프로세스 챔버와 반도체 기판이 대기되는 트랜스퍼 모듈 사이의 실링 불량으로 인하여 프로세스 챔버 내부의 압력이 불균일해지거나 불순물이 프로세스 챔버 내부로 침투 하는 등의 문제들이 발생한다. 이하, 도면을 참조하여 상기 문제점에 대하여 상세하게 설명한다.According to the plasma enhanced chemical vapor deposition method, electrons having high energy collide with gas molecules in a neutral state to decompose gas molecules, and a thin film is deposited using a reaction in which decomposed gas atoms are deposited on a semiconductor substrate. According to the plasma enhanced chemical vapor deposition method, since etching by sputtering occurs simultaneously during the deposition process of the thin film, it is possible to form a high quality film without voids in a gap having a high aspect ratio. In this case, problems such as uneven pressure inside the process chamber or impurities may penetrate into the process chamber due to a poor sealing between the process chamber in which the plasma reaction occurs and the transfer module waiting for the semiconductor substrate. Hereinafter, the problem will be described in detail with reference to the drawings.
도 1은 종래에 개시된 반도체 기판 가공 장치를 설명하기 위한 개략적인 단면도이고, 도 2는 도 1에 도시한 Ⅰ부분을 확대한 도면이다.1 is a schematic cross-sectional view illustrating a conventional semiconductor substrate processing apparatus, and FIG. 2 is an enlarged view of part I shown in FIG. 1.
도 1 및 도 2를 참조하면, 반도체 기판 가공 장치는 트랜스퍼 모듈(10)과 프 로세스 챔버(20) 및 실링 시스템(30)을 포함한다. 트랜스퍼 모듈(10)에는 프로세스 챔버(20)가 연결되며, 실링 시스템(30)은 트랜스퍼 모듈(10)과 프로세스 챔버(20) 사이에 개재된다.1 and 2, the semiconductor substrate processing apparatus includes a
트랜스퍼 모듈(10)은 카세트(도시되지 않음)로부터 반도체 기판을 제공받아 프로세스 챔버(20)에 제공한다. 이 경우, 트랜스퍼 모듈(10) 내부는 반도체 기판의 오염을 방지하기 위하여 진공 상태로 조성된다. 또한, 트랜스퍼 모듈(10)에는 반도체 기판을 얼라인하기 위한 얼라이너(도시되지 않음)가 설치된다.The
트랜스퍼 모듈(10)에서 얼라인된 반도체 기판은 프로세스 챔버(20)에 제공되어 가공된다. 이 경우, 프로세스 챔버(20) 내부는 정밀한 가공 공정을 수행하기 위하여 진공 상태로 조성된다.The semiconductor substrate aligned in the
전술한 바와 같이, 반도체 기판 가공 공정 시 프로세스 챔버(20)와 트랜스퍼 모듈(10)의 내부 공간은 진공 상태로 조성된다. 프로세스 챔버(20)와 트랜스퍼 모듈(10) 사이를 밀폐하기 위하여 실링 시스템(30)이 이용된다.As described above, the internal space of the
실링 시스템(30)은 아웃터 스플릿(outer split; 31), 이너 스플릿(inner split; 33) 그리고 오링(35)을 포함한다. The
아웃터 스플릿(31)은 상하부가 개방된 플랜지(flange) 형상을 갖는다. 아웃터 스플릿(31)은 트랜스퍼 모듈(10)의 일측면에 형성되며, 반도체 기판이 이동되는 오프닝(opening; 11)의 내측면에 삽입된다. 아웃터 스플릿(31)은 트랜스퍼 모듈(10)에 고정된다. 아웃터 스플릿(31)에는 이너 스플릿(33)에 대응되게 단차부가 형성된다.
The
상기 아웃터 스플릿(31)의 단차부에는 적어도 하나의 오링(35)이 배치되고, 상기 오링(35)을 밀착 가압하도록 이너 스플릿(33)이 결합된다. 반도체 기판은 이너 스플릿(33)을 관통하여 프로세스 챔버(20)와 트랜스퍼 모듈(10) 사이에서 이동된다. 즉, 아웃터 스플릿(31)과 트랜스퍼 모듈(10)은 아웃터 스플릿(outer split; 31), 이너 스플릿(inner split; 33) 그리고 오링(35)에 의하여 밀폐된다. At least one O-
일반적으로 프로세스 챔버(20) 내부에는 수많은 화학 가스가 주입된다. 상기 화학 가스가 오링(35)을 부식시킬 수 있다. 예를 들어, 삼불화질소(NF3)와 같이 불소를 포함한 화학 가스는 고무 재질의 오링(35)을 부식시킨다. In general, a number of chemical gases are injected into the
전술한 바와 같이, 오링(35)이 부식될 경우, 반도체 기판 가공 장치 외부의 불순물들이 상대적으로 압력이 낮은 프로세스 챔버(20)와 트랜스퍼 모듈(10) 내부로 유입될 수 있다. 이 경우, 유입된 불순물에 의하여 반도체 기판이 손상될 수 있을 뿐만 아니라, 프로세스 챔버(20)와 트랜스퍼 모듈(10) 내부의 압력이 불균일해져 반도체 기판 가공 정밀도가 극히 낮아지는 문제가 발생한다. 이는 현재 반도체 장치의 연구 추세에 비추어 볼 때 상당한 장애가 되고 있으며, 반드시 해결해야 되는 이슈로 부각되고 있다. As described above, when the O-
본 발명은 전술한 종래 기술의 문제점을 해결하고자 안출된 것으로서, 본 발명의 목적은 프로세스 챔버와 트랜스퍼 모듈 사이를 효과적으로 밀폐할 수 있는 반도체 기판 가공 장치의 실링 시스템을 제공하는 것이다. SUMMARY OF THE INVENTION The present invention has been made to solve the aforementioned problems of the prior art, and an object of the present invention is to provide a sealing system of a semiconductor substrate processing apparatus capable of effectively sealing between a process chamber and a transfer module.
상술한 본 발명의 목적을 달성하기 위하여, 본 발명의 바람직한 실시예에 따른 반도체 기판 가공 장치는, 반도체 기판이 유출입되는 제1 유출구가 형성된 프로세스 챔버와, 제1 유출구보다 큰 제2 유출구를 가지며 제2 유출구가 제1 유출구를 마주보도록 프로세스 챔버에 결합되고 제2 유출구를 통하여 제1 유출구로 반도체 기판을 제공하는 트랜스퍼 모듈과, 제2 유출구와 대응된 형상을 가지며 제2 유출구의 내측면에 고정되어 프로세스 챔버와 트랜스퍼 모듈 간을 밀폐하는 제1 실링 부재와, 제2 유출구로부터 제1 유출구로 연장되도록 제1 실링 부재의 내측면에 배치되어 프로세스 챔버와 트랜스퍼 모듈 간의 밀폐를 보조하는 제2 실링 부재를 포함한다. 이 경우, 제2 실링 부재는 전체적으로 원형 띠 형상을 가지며, 일단부가 제1 실링 부재의 내측면에 밀착되고, 타단부는 제1 유출구의 내측면에 밀착되어 프로세스 챔버와 트랜스퍼 모듈 간의 갭(gap)을 커버한다. In order to achieve the above object of the present invention, a semiconductor substrate processing apparatus according to a preferred embodiment of the present invention, the first chamber has a process chamber is formed, the first outlet is formed, the second outlet is larger than the first outlet A transfer module coupled to the process chamber so that the second outlet faces the first outlet and provides a semiconductor substrate to the first outlet through the second outlet, the transfer module having a shape corresponding to the second outlet and fixed to the inner side of the second outlet; A first sealing member for sealing between the process chamber and the transfer module, and a second sealing member disposed on the inner side of the first sealing member to extend from the second outlet to the first outlet and assisting the sealing between the process chamber and the transfer module. Include. In this case, the second sealing member has a circular band shape as a whole, one end is in close contact with the inner side of the first sealing member, and the other end is in close contact with the inner side of the first outlet, so that a gap between the process chamber and the transfer module is achieved. To cover.
본 발명에 따르면, 제2 실링 부재를 이용하여 프로세스 챔버와 트랜스퍼 모듈 간의 갭을 커버함으로써, 프로세스 챔버 내부의 가스가 외부로 누출되거나 외부의 불순물이 프로세스 챔버 또는 트랜스퍼 모듈 내부로 유입되는 것을 효과적으로 방지할 수 있다. According to the present invention, the second sealing member is used to cover the gap between the process chamber and the transfer module, thereby effectively preventing the gas inside the process chamber from leaking to the outside or the inflow of external impurities into the process chamber or the transfer module. Can be.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들에 따른 반도체 기판 가공 장치에 대하여 상세하게 설명하지만, 본 발명이 하기 실시예에 의하여 제한되거나 한정되는 것은 아니다. Hereinafter, a semiconductor substrate processing apparatus according to exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings, but the present invention is not limited or limited by the following examples.
도 2는 본 발명의 일 실시예에 따른 반도체 기판 가공 장치를 설명하기 위한 개략적인 단면도이고, 도 3은 도2 에 도시한 반도체 기판 가공 장치의 조립도이다. 2 is a schematic cross-sectional view for describing a semiconductor substrate processing apparatus according to an embodiment of the present invention, and FIG. 3 is an assembly view of the semiconductor substrate processing apparatus shown in FIG. 2.
도 2 내지 도 3을 참조하면, 반도체 기판 가공 장치(100)는 트랜스퍼 모듈(110), 프로세스 챔버(120), 제1 실링 부재(130) 및 제2 실링 부재(160)를 포함한다. 트랜스퍼 모듈(110)은 프로세스 챔버(120)에 결합되고, 제1 실링 부재(130)는 트랜스퍼 모듈(110)과 프로세스 챔버(120) 사이에 배치된다. 제2 실링 부재(160)는 트랜스퍼 모듈(110)과 프로세스 챔버(120) 사이에 개재되도록 제1 실링 부재(130)의 내부에 배치된다. 2 to 3, the semiconductor
프로세스 챔버(120)는 전체적으로 원통 형상을 갖는다. 프로세스 챔버(120)의 내부에는 반도체 기판에 대한 사진, 식각, 증착, 확산, 이온 주입, 금속 증착 등의 공정을 수행하기 위한 공정 공간(125)이 마련된다. 이 경우, 공정 공간(125)은 공정 정밀도를 향상시키기 위하여 항상 진공 상태로 조성된다. The
프로세스 챔버(120)의 일측에는 트랜스퍼 모듈(110)의 측면에 대응된 형상의 도킹부(121; docking portion)가 형성된다. 도킹부(121)는 전체적으로 사각기둥 형상을 갖는 것이 바람직하다. 또한, 도킹부(121)에는 트랜스퍼 모듈(110)과 결합 시, 제1 실링 부재(130)를 수용하기 위한 제1 단차부(122)가 형성되는 것이 바람직하다. 제1 단차부(122)는 트랜스퍼 모듈(110)과 프로세스 챔버(120)를 보다 효과적으로 밀폐하는 역할을 수행한다. A
도킹부(121)의 주변부를 따라서는 나사홈(도시되지 않음)이 형성된다. 상기 나사홈은 트랜스퍼 모듈(110)을 프로세스 챔버(120)에 결합하기 위하여 이용된다.A screw groove (not shown) is formed along the periphery of the
도킹부(121)의 중심부에는 공정 공간(125)과 연통되는 제1 유출구(123)가 형 성된다. 제1 유출구(123)의 내경은 반도체 기판(도시되지 않음)보다 크다. 제1 유출구(123)는 반도체 기판이 공정 공간(125)으로 유출입되는 통로이다. 프로세스 챔버(120)는 제1 유출구(123)를 통하여 트랜스퍼 모듈(110)로부터 반도체 기판을 제공 받는다. The
도킹부(121)가 접촉되는 트랜스퍼 모듈(110)의 일측에는 제2 유출구(115)가 형성된다. 제2 유출구(115)는 트랜스퍼 모듈(110)이 프로세스 챔버(120)에 결합될 경우 제1 유출구(123)와 연통된다.A
제2 유출구(115)는 제1 유출구(123)보다 큰 직경을 갖는 것이 바람직하다. 이는 제2 유출구(115)의 내부에 이후 설명될 제1 실링 부재(130)가 배치될 공간을 마련하기 위함이다. 바람직하게는, 제2 유출구(115)는 단차지게 형성된다. 제2 유출구(115)는 제1 수용부(113)와 제2 수용부(114)로 이루어진다. 제1 수용부(113)는 제1 유출구(123)보다 큰 제1 내경을 가지며, 트랜스퍼 모듈(110)의 외측으로부터 내측 방향으로 형성된다. 제2 수용부(114)는 제1 수용부(113)보다 작은 제2 내경을 가지며 제1 수용부(113)로부터 연장되게 형성된다. 즉, 제2 유출구(115)는 단차지게 형성된 홀이다. It is preferable that the
제2 유출구(115)에는 제1 실링 부재(130)가 배치된다. 제1 실링 부재(130)는 아웃터 스플릿(outer split, 131), 이너 스플릿(inner split:141) 그리고 적어도 하나의 오링(151, 153, 155)을 포함한다.The
제2 유출구(115)의 제1 수용부(113) 내측면에는 제1 오링(151)이 배치된다. 제1 수용부(113)에는 아웃터 스플릿(131)이 제1 오링(151)을 밀착 가압하도록 결합 된다. 아웃터 스플릿(131)은 제1 수용부(113)의 내경과 실질적으로 동일한 외경을 갖는다. 아웃터 스플릿(131)의 중심부는 관통되어 제2 유출구(115)와 연통된다. 아웃터 스플릿(131)의 내측면에는 제2 오링(153)을 배치하기 위한 제2 단차부(132)가 형성된다.The first O-
이너 스플릿(141)은 제2 유출구(115)의 제2 수용부(114) 내경과 실질적으로 동일한 외경을 가지며, 아웃터 스플릿(131)에 대응된 형상을 갖는다. 이너 스플릿(141)의 중심부는 관통되어 제2 유출구(115)와 연통된다. 이너 스플릿(141)의 외측면에는 아웃터 스플릿(131)의 제2 단차부(132)에 대응된 형상의 제3 단차부(142)가 형성된다. 또한, 이너 스플릿(141)에는 제3 단차부(142)로부터 연장되게 제4 단차부(144)가 형성된다. The
아웃터 스플릿(131)의 제2 단차부(132)에는 제2 오링(153)이 배치된다. 이너 스플릿(141)은 제2 오링(153)을 밀착 가압하도록 아웃터 스플릿(131)에 결합된다. 보다 자세하게 설명하면, 이너 스플릿(141)의 제4 단차부(144)는 아웃터 스플릿(131)과 이너 스플릿(141)이 결합될 경우, 제2 오링(153)을 밀착 가압하여 아웃터 스플릿(131)과 이너 스플릿(141) 사이를 밀폐한다. The second O-
이너 스플릿(141)은 아웃터 스플릿(131)이 트랜스퍼 모듈(110)에 결함된 상태에서, 트랜스퍼 모듈(110)의 내부로부터 제2 유출구(115)를 통하여 삽입되는 것이 바람직하다. 이 경우, 아웃터 스플릿(131)과 이너 스플릿(141)은 대응된 형상을 갖도록 제조되어 용이하게 결합될 수 있다. The
프로세스 챔버(120)와 트랜스퍼 모듈(110)에 결합 시, 이너 스플릿(141)은 도킹부(121)의 제1 단차부(122) 내측면에 접촉된다. 프로세스 챔버(120)와 트랜스퍼 모듈(110)을 보다 효율적으로 밀폐하기 위하여, 이너 스플릿(141)의 전면(front surface)에 제3 오링(155)을 더 배치하는 것이 바람직하다. 또한, 이너 스플릿(141)의 내측면에는 제2 실링 부재(160)를 부분적으로 수용하기 위한 결합 홈(146)이 형성된다. 결합 홈(146)은 제2 실링 부재(160)에 대응된 형상을 갖는다. When coupled to the
제2 실링 부재(160)는 전체적으로 원형 띠 형상을 갖는다. 제2 실링 부재(160)의 외측에는 결합 단차(164)가 형성되고, 결합 단차(164)를 기준으로 제1 단(161)과 제2 단(162)으로 구분된다. 제2 단(162)은 제1 단(161)보다 작은 외경을 갖는다. 제2 단(162)의 외경은 제1 유출구(123)의 내경보다 크다. 이후 설명하겠지만, 결합 단차(164)는 제2 실링 부재(160)를 프로세스 챔버(120)와 트랜스퍼 모듈(110) 사이에 배치 시 프로세스 챔버(120)의 도킹부(121)에 접촉되어 제2 실링 부재(160)의 유동을 제한한다.The
제2 실링 부재(160)는 이너 또는 아웃터 스플릿(131, 141)과 실질적으로 동일한 재료로 제조되는 것이 바람직하다. 그리고 이너 또는 아웃터 스플릿(131, 141)은 트랜스퍼 모듈(110)과 실질적으로 동일한 재료로 제조되는 것이 바람직하다. 하지만 제2 실링 부재(160)는 다양한 재료로 제조될 수 있으며, 이는 당업자가 선택할 수 있는 사항임을 밝혀둔다. The
제2 실링 부재(160)의 제1 단(161)은 이너 스플릿(141)에 밀착되고, 제2 단(162)은 프로세스 챔버(120)의 내측면에 밀착된다. 제2 실링 부재(160)는 이너 스플릿(141)으로부터 프로세스 챔버(120)로 연장된다. 제2 실링 부재(160)에 의하여 프로세스 챔버(120)와 트랜스퍼 모듈(110) 사이의 갭(gap)이 커버된다. 이로써, 프로세스 챔버(120)와 트랜스퍼 모듈(110) 간이 보다 확고히 밀폐된다. The
프로세스 챔버(120)의 내측면에 밀착되는 제2 단(162)의 일측면에는 밀폐 효율을 증대시키기 위한 돌기(163)가 더 형성될 수 있다. 이 경우, 돌기(163)는 오링과 같은 재질로 제조될 수 있다. A
제2 실링 부재(160)는 프로세스 챔버(120)와 트랜스퍼 모듈(110)이 결합된 상태에서도 용이하게 탈착될 수 있다. 보다 자세하게 설명하면, 프로세스 챔버(120)와 트랜스퍼 모듈(110) 사이는 제1 실링 부재(130)가 개재된 상태로 결합된다. 이 상태에서, 제2 실링 부재(160)는 트랜스퍼 모듈(110)의 내부로부터 이너 스플릿(141)의 내측부로 삽입된다. 제2 실링 부재(160)의 제1 단(161)은 결합 홈(146)에 삽입되고, 제2 단(162)은 제1 유출구(123) 내부로 연장된다. 이 경우, 제2 실링 부재(160)의 결합 단차(164)는 도킹부(121)의 제1 단차부(122)에 걸린다. The
프로세스 챔버(120)와 트랜스퍼 모듈(110)은 제1 실링 부재(130)에 의하여 1차로 밀폐되고, 제2 실링 부재(160)에 의하여 2차로 밀폐된다. 따라서 가스의 누출 및 오염물의 유입을 효과적으로 방지된다. The
본 발명에 따르면, 프로세스 챔버와 트랜스퍼 모듈 간의 갭을 커버함으로써 프로세스 챔버와 트랜스퍼 모듈을 효과적으로 밀폐할 수 있다. 따라서 프로세스 챔버 또는 트랜스퍼 모듈 내부의 가스가 누출되거나 외부 오염물의 유입을 방지할 수 있다. According to the present invention, the process chamber and the transfer module can be effectively sealed by covering the gap between the process chamber and the transfer module. Thus, gas inside the process chamber or transfer module may be prevented from leaking or introducing foreign contaminants.
상술한 바와 같이, 본 발명의 바람직한 실시예들을 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경 시킬 수 있음을 이해할 수 있을 것이다. As described above, although described with reference to the preferred embodiments of the present invention, those skilled in the art various modifications and variations of the present invention without departing from the spirit and scope of the present invention described in the claims below You will understand that it can be changed.
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040079985A KR20060031096A (en) | 2004-10-07 | 2004-10-07 | Apparatus for manufacturing a semiconductor substrate having a sealing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040079985A KR20060031096A (en) | 2004-10-07 | 2004-10-07 | Apparatus for manufacturing a semiconductor substrate having a sealing system |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20060031096A true KR20060031096A (en) | 2006-04-12 |
Family
ID=37140923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040079985A KR20060031096A (en) | 2004-10-07 | 2004-10-07 | Apparatus for manufacturing a semiconductor substrate having a sealing system |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20060031096A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115404470A (en) * | 2022-08-24 | 2022-11-29 | 江苏天芯微半导体设备有限公司 | Sealing lining, semiconductor equipment platform and maintenance method |
-
2004
- 2004-10-07 KR KR1020040079985A patent/KR20060031096A/en not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115404470A (en) * | 2022-08-24 | 2022-11-29 | 江苏天芯微半导体设备有限公司 | Sealing lining, semiconductor equipment platform and maintenance method |
CN115404470B (en) * | 2022-08-24 | 2023-06-30 | 江苏天芯微半导体设备有限公司 | Sealing lining, semiconductor equipment platform and maintenance method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7964040B2 (en) | Multi-port pumping system for substrate processing chambers | |
US6009830A (en) | Independent gas feeds in a plasma reactor | |
US20160005644A1 (en) | Surface treatment method, semiconductor device and method of forming the semiconductor device | |
US6051281A (en) | Method of forming a titanium film and a barrier metal film on a surface of a substrate through lamination | |
KR100666040B1 (en) | Gas supplying device and film forming device | |
US5578167A (en) | Substrate holder and method of use | |
KR20110077574A (en) | Integrated wafer tray | |
US7879182B2 (en) | Shower plate, plasma processing apparatus, and product manufacturing method | |
KR100880747B1 (en) | Substrate processing method and substrate processing apparatus | |
KR100283425B1 (en) | Metal wiring formation process and system of semiconductor device | |
KR20060031096A (en) | Apparatus for manufacturing a semiconductor substrate having a sealing system | |
US20020124866A1 (en) | Plasma film-forming apparatus and cleaning method for the same | |
CN114242553B (en) | Treatment method of HDPCVD (high-density plasma chemical vapor deposition) process equipment | |
JP2990551B2 (en) | Film processing equipment | |
KR20020046915A (en) | Method of manufacturing semiconductor devices | |
KR20050091854A (en) | Focus ring of semiconductor wafer manufacturing device | |
KR20220007521A (en) | Plasma processing apparatus and plasma processing method | |
KR100323442B1 (en) | Method for fabricating semiconductor device | |
KR100335483B1 (en) | Method for forming spacer of semiconductor device | |
US20230417326A1 (en) | Multi-layer and multi-ringed seals for preventing permeation and leak-by of fluid | |
KR20080006067A (en) | Gas injector connection device | |
CN102097360A (en) | Method for etching connection hole | |
CN117501425A (en) | Symmetrical semiconductor processing chamber | |
TW202403999A (en) | Symmetric semiconductor processing chamber | |
KR19980067043U (en) | Semiconductor device manufacturing equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |