KR20060028869A - Bake unit of semiconductor production device - Google Patents

Bake unit of semiconductor production device Download PDF

Info

Publication number
KR20060028869A
KR20060028869A KR1020040077749A KR20040077749A KR20060028869A KR 20060028869 A KR20060028869 A KR 20060028869A KR 1020040077749 A KR1020040077749 A KR 1020040077749A KR 20040077749 A KR20040077749 A KR 20040077749A KR 20060028869 A KR20060028869 A KR 20060028869A
Authority
KR
South Korea
Prior art keywords
wafer
baking
plate
bake
heating
Prior art date
Application number
KR1020040077749A
Other languages
Korean (ko)
Inventor
이종화
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040077749A priority Critical patent/KR20060028869A/en
Publication of KR20060028869A publication Critical patent/KR20060028869A/en

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 반도체 제조설비의 쳄버내의 베이크 플레이트 커버에 히팅처리를 하여 냉각된 웨이퍼가 베이크 플레이트에 안착될 때 발생되는 온도 헌팅현상 발생을 최소화시키는 베이크장치에 관한 것이다.The present invention relates to a baking apparatus for minimizing the occurrence of the temperature hunting phenomenon occurs when the cooled wafer is seated on the baking plate by heating the baking plate cover in the chamber of the semiconductor manufacturing equipment.

반도체 제조설비에서 베이크 플레이트에 상에 웨이퍼를 올려놓고 베이크 공정을 진행할 시 베이크 플레이트 커버를 미리 가열하여 베이크 공정시간을 빠르게 하기 위한 본 발명의 반도체 제조설비의 베이크장치는, 쳄버 내부에 설치된 베이스와, 웨이퍼(W)가 수평방향으로 안착되도록 상기 베이스에 설치되며, 웨이퍼(W)를 균일한 온도로 베이크하기 위해 발열체가 내설되어 있는 베이크 플레이트와, 상기 챔버의 상부에 형성되어 웨이퍼(W)가 밀폐된 공간에 놓이도록 하고, 상기 베이크 플레이트 상에 상기 웨이퍼(W)가 안착된 후 상기 웨이퍼(W)의 베이크공정 진행 시 웨이퍼(W)와 베이크 플레이트 간에 온도차가 발생되지 않도록 상기 웨이퍼(W)를 가열하기 위한 발열체가 일정간격으로 형성하고 있는 베이크커버를 구비한다.The baking apparatus of the semiconductor manufacturing apparatus of the present invention for heating the bake plate cover in advance to accelerate the baking process time when the wafer is placed on the baking plate in the semiconductor manufacturing apparatus and the baking process is performed, the base and the base installed inside the chamber; It is installed on the base so that the wafer (W) is seated in the horizontal direction, and a baking plate in which a heating element is built to bake the wafer (W) at a uniform temperature, and is formed on the chamber to seal the wafer (W). After the wafer W is seated on the baking plate, the wafer W is disposed so that a temperature difference does not occur between the wafer W and the baking plate during the baking process of the wafer W. The baking cover which forms the heat generating body for a heating at regular intervals is provided.

베이크 플레이트, 베이크 커버, 발열체, 열원, 베이크 공정Bake Plate, Bake Cover, Heating Element, Heat Source, Bake Process

Description

반도체 제조설비의 베이크장치{BAKE UNIT OF SEMICONDUCTOR PRODUCTION DEVICE} BAKE UNIT OF SEMICONDUCTOR PRODUCTION DEVICE             

도 1은 종래의 반도체 제조설비에서 베이크장치의 구성도1 is a block diagram of a baking apparatus in a conventional semiconductor manufacturing equipment

도 2는 본 발명의 실시 예에 따른 반도체 제조설비에서 베이크장치의 구성도2 is a block diagram of a baking apparatus in a semiconductor manufacturing facility according to an embodiment of the present invention

* 도면의 주요부분에 대한 부호의 설명 *     Explanation of symbols on the main parts of the drawings

100: 쳄버 102: 베이스 100: chamber 102: base

104: 베이크 플레이트 108: 베이크 커버104: bake plate 108: bake cover

110: 지지핀 110: support pin

112: 베이크 커버(108)에 형성된 다수의 발열체
112: a plurality of heating elements formed in the baking cover 108

본 발명은 반도체 제조설비에서 베이크장치에 관한 것으로, 특히 반도체 제조설비의 쳄버내의 베이크 플레이트 커버에 히팅처리를 하여 냉각된 웨이퍼가 베이크 플레이트에 안착될 때 발생되는 온도 헌팅현상 발생을 최소화시키는 베이크장치 에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a baking apparatus in a semiconductor manufacturing facility, and more particularly, to a baking apparatus for heating a baking plate cover in a chamber of a semiconductor manufacturing facility to minimize a temperature hunting phenomenon occurring when a cooled wafer is seated on a baking plate. It is about.

일반적으로 반도체 소자는 이온주입 공정, 막 증착 공정, 확산공정, 사진공정, 식각공정 등과 같은 다수의 공정들을 거쳐 제조된다. 이러한 공정들 중에서, 원하는 패턴을 형성하기 위한 사진공정은 반도체 소자 제조에 필수적으로 요구되는 공정이다. In general, semiconductor devices are manufactured through a plurality of processes such as ion implantation, film deposition, diffusion, photography, and etching. Among these processes, a photo process for forming a desired pattern is an essential step for manufacturing a semiconductor device.

사진공정은 식각이나 이온주입이 될 부위와 보호될 부위를 선택적으로 정의하기 위해 마스크나 레티클의 패턴을 웨이퍼위에 만드는 것으로 크게, 웨이퍼 상에 포토레지스트를 떨어뜨린 후 고속으로 회전시켜 웨이퍼 위에 원하는 두께로 입히는 도포공정, 포토레지스트가 도포된 웨이퍼와 정해진 마스크를 서로 정렬시킨 후 자외선과 같은 빛이 상기 마스크를 통하여 웨이퍼 상의 포토레지스트에 조사되도록 하여 마스크 또는 레티클의 패턴을 웨이퍼에 옮기는 노광공정 및 상기 노광공정이 완료된 웨이퍼의 포토레지스트를 현상하여 원하는 포토레지스트 패턴을 형성하는 현상공정으로 이루어진다.The photo process involves creating a pattern of masks or reticles on the wafer to selectively define the areas to be etched or implanted and the areas to be protected. Coating process, an exposure step of aligning the wafer to which the photoresist is applied and a predetermined mask with each other and then irradiating light such as ultraviolet rays to the photoresist on the wafer through the mask to transfer the pattern of the mask or reticle onto the wafer A photoresist of the completed wafer is developed to form a desired photoresist pattern.

상기 도포공정, 노광공정 및 현상공정 이외에 사진공정은, 포토레지스트와 웨이퍼간의 접착성을 향상시키기 위한 HMDS(Hexamethyl disilane) 처리 공정, 포토레지스트 도포공정 전 웨이퍼 상의 수분이나 유기용제를 제거하고, 포토레지스트 도포 후, 포토레지스트 내에 함유된 용제를 제거하는 베이크 공정 등을 포함한다.In addition to the coating step, the exposure step and the developing step, the photographing step includes a process of hexamethyl disilane (HMDS) for improving adhesion between the photoresist and the wafer, and removal of water or organic solvent on the wafer before the photoresist coating step, After application | coating, the baking process etc. which remove the solvent contained in a photoresist are included.

이러한 베이크 공정에서는 챔버 내의 핫플레이트 상에 포토레지스트가 도포된 웨이퍼를 장착하여 소정의 온도로 포토레지스트를 베이크하는 챔버식 베이크장치를 사용한다. In this baking process, a chamber-type baking apparatus which mounts a wafer coated with photoresist on a hot plate in a chamber and bakes the photoresist at a predetermined temperature.                         

최근 이와 같은 베이크장치는, 미세 패턴을 패터닝하는 경우, 포토레지스트의 베이크 온도 균일성이 사진공정이나 식각공정 시 커다란 영향을 미치기 때문에, 포토레지스트의 베이크 온도를 균일하게 유지되도록 하는 점이 더욱 요구되어지고 있다.Recently, such a baking apparatus is required to maintain the baking temperature of the photoresist uniformly, since the baking temperature uniformity of the photoresist greatly affects the photolithography or etching process when patterning a fine pattern. have.

즉, 웨이퍼가 챔버 내에 실장되었을 때, 웨이퍼를 일정온도까지 얼마나 빨리 그리고 미세한 오차를 가지는 균일한 베이크온도를 유지시킬 수 있느냐가 반도체 소자의 수율에 직접적인 영향을 미치므로 온도조절이 정밀하고, 온도 보상시간이 빠른 웨이퍼의 베이크장치가 요구되는 실정에 있다.In other words, when the wafer is mounted in the chamber, how fast the wafer can be maintained to a constant temperature and a uniform bake temperature with a small error directly affects the yield of the semiconductor device, so that temperature control is precise and temperature compensation. There is a need for a fast baking device for wafers.

도 1은 종래의 반도체 제조설비에서 베이크장치의 구성도이다.1 is a configuration diagram of a baking apparatus in a conventional semiconductor manufacturing facility.

챔버(10)와, 상기 쳄버(10)내부에 설치된 베이스(16)와, 웨이퍼(W)가 수평방향으로 안착되도록 상기 베이스(16)에 설치되며, 웨이퍼(W)를 균일한 온도로베이크하기 위해 발열체가 내설되어 있는 베이크 플레이트(18)와, 상기 챔버의 상부에 형성되어 웨이퍼(W)가 밀폐된 공간에 놓이도록 하는 커버(12)로 구성된다.The chamber 10, the base 16 installed inside the chamber 10, and the wafer W are installed on the base 16 so as to be seated in the horizontal direction, and the wafer W is baked at a uniform temperature. It consists of a baking plate (18) in which a heating element is installed, and a cover (12) formed at an upper portion of the chamber so that the wafer (W) is placed in a closed space.

상기 베이크 플레이트(18)의 상부에는 웨이퍼(W)가 수평방향으로 놓이도록 지지하여 웨이퍼(W)와의 접촉면적을 최대로 감소시킬 수 있는 지지핀(20)이 설치되어 있고, 그 지지핀(20) 위에 웨이퍼(W)를 얹저 놓아 베이크 플레이트(18)와 웨이퍼(W)가 직접 접촉되지 않도록 한다.A support pin 20 is installed on the baking plate 18 to support the wafer W in a horizontal direction so as to reduce the contact area with the wafer W to the maximum. ), The wafer W is placed on the wafer W so that the baking plate 18 and the wafer W do not directly contact each other.

상기 베이크 플레이트(18)의 내부에는 복수 개의 발열체가 소정간격으로 배치되어 있다.A plurality of heating elements are arranged in the baking plate 18 at predetermined intervals.

베이크 플레이트(18)의 상면에 베이크 공정을 진행하기 위한 웨이퍼(W)를 로 봇에 의해 파지하여 안착시키면 베이크커버(12)가 하강하여 베이크 플레이트(18)와 결합되어 내부가 밀폐된다. 이렇게 밀폐된 상태에서 상기 베이크 플레이트(18)의 내부에 내장되어 있는 복수 개의 발열체로부터 열원이 공급되어 베이크 플레이트(18)의 저면으로 전달되어 웨이퍼(W)에 코팅된 포토레지스트의 용제(솔벤트성분)가 증발되어 경화된다. When the wafer W for carrying out the baking process is gripped and seated on the upper surface of the bake plate 18 by the robot, the bake cover 12 is lowered to be combined with the bake plate 18 to seal the inside thereof. In such a sealed state, a heat source is supplied from a plurality of heating elements embedded in the bake plate 18 and transferred to the bottom surface of the bake plate 18 to be coated on the wafer W (solvent component). Is evaporated to cure.

상기와 같이 베이크공정을 진행하는 종래의 베이크장치는 냉각된 웨이퍼가 베이크 플레이트(18)에 안착될 시 웨이퍼(W)와 베이크 플레이트(18) 간의 온도차가 발생되어 웨이퍼(W)의 회로 선폭이 원하는 만큼 형성되기 위한 시간을 필요로 하게되어 베이크 공정시간이 많이 소요되어 생산성이 떨어지는 문제가 있다.
In the conventional baking apparatus that performs the baking process as described above, when the cooled wafer is seated on the bake plate 18, a temperature difference is generated between the wafer W and the bake plate 18, so that a circuit line width of the wafer W is desired. As it takes time to form as much as the baking process takes a lot of time there is a problem that the productivity is lowered.

따라서 본 발명의 목적은 상기와 같은 문제를 해결하기 위해 반도체 제조설비에서 베이크 플레이트에 상에 웨이퍼를 올려놓고 베이크 공정을 진행할 시 베이크 플레이트 커버를 미리 가열하여 베이크 공정시간을 빠르게 하여 생산성을 향상시킬 수 있는 베이크장치를 제공함에 있다.
Therefore, an object of the present invention is to improve the productivity by accelerating the baking process cover by heating the baking plate cover in advance during the baking process to put the wafer on the baking plate in the semiconductor manufacturing equipment to solve the above problems The present invention provides a baking device.

상기 목적을 달성하기 위한 본 발명의 반도체 제조설비의 베이크장치는, 쳄버 내부에 설치된 베이스와, 웨이퍼(W)가 수평방향으로 안착되도록 상기 베이스에 설치되며, 웨이퍼(W)를 균일한 온도로 베이크하기 위해 발열체가 내설되어 있는 베 이크 플레이트와, 상기 챔버의 상부에 형성되어 웨이퍼(W)가 밀폐된 공간에 놓이도록 하고, 상기 베이크 플레이트 상에 상기 웨이퍼(W)가 안착된 후 상기 웨이퍼(W)의 베이크공정 진행 시 웨이퍼(W)와 베이크 플레이트 간에 온도차가 발생되지 않도록 상기 웨이퍼(W)를 가열하기 위한 발열체가 일정간격으로 형성하고 있는 베이크커버를 구비함을 특징으로 한다.The baking apparatus of the semiconductor manufacturing equipment of the present invention for achieving the above object is provided in the base and the base so that the wafer (W) is seated in the horizontal direction, and bake the wafer (W) at a uniform temperature In order to form a bake plate in which a heating element is internally formed and an upper portion of the chamber, the wafer W is placed in a closed space, and the wafer W is seated on the bake plate. The heating cover for heating the wafer (W) is formed at a predetermined interval so that the temperature difference does not occur between the wafer (W) and the baking plate during the baking process of the).

이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 그리고 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description of the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

도 2는 본 발명의 실시 예에 따른 반도체 제조설비에서 베이크장치의 구성도이다. 2 is a block diagram of a baking apparatus in a semiconductor manufacturing apparatus according to an embodiment of the present invention.

챔버(100)와, 상기 쳄버(100)내부에 설치된 베이스(102)와, 웨이퍼(W)가 수평방향으로 안착되도록 상기 베이스(102)에 설치되며, 웨이퍼(W)를 균일한 온도로 베이크하기 위해 발열체가 내설되어 있는 베이크 플레이트(104)와, 상기 챔버(100)의 상부에 형성되어 웨이퍼(W)가 밀폐된 공간에 놓이도록 하고, 상기 베이크 플레이트(104) 상에 냉각된 웨이퍼(W)가 안착된 후 상기 웨이퍼(W)의 베이크공정 진행 시 웨이퍼(W)와 베이크 플레이트(104) 간에 온도차가 발생되지 않도록 상기 웨이퍼(W)를 가열하기 위한 다수의 발열체(112)가 일정간격으로 형성하고 있는 베이크커버(108)로 구성된다.The chamber 100, the base 102 installed inside the chamber 100, and the wafer W are installed on the base 102 so as to be seated in the horizontal direction, and to bake the wafer W at a uniform temperature. The baking plate 104 having a heating element installed therein, and the wafer W formed on an upper portion of the chamber 100 so as to be placed in a closed space, and the wafer W cooled on the baking plate 104. After heating, a plurality of heating elements 112 are formed at regular intervals to heat the wafer W so that a temperature difference does not occur between the wafer W and the baking plate 104 during the baking process of the wafer W. It consists of the baking cover 108 made.

상기 베이크 플레이트(104)의 상부에는 웨이퍼(W)가 수평방향으로 놓이도록 지지하여 웨이퍼(W)와의 접촉면적을 최대로 감소시킬 수 있는 지지핀(110)이 설치되어 있고, 그 지지핀(110) 위에 웨이퍼(W)를 얹저 놓아 베이크 플레이트(104)와 웨이퍼(W)가 직접 접촉되지 않도록 한다.A support pin 110 is installed on the baking plate 104 so that the wafer W may be placed in the horizontal direction to reduce the contact area with the wafer W to the maximum. The support pin 110 may be provided. ), The wafer W is placed on the wafer W so that the baking plate 104 and the wafer W do not directly contact each other.

상기 베이크 플레이트(104)의 내부에는 복수 개의 발열체(도시하지 않음)가 소정간격으로 배치되어 있다.A plurality of heating elements (not shown) are disposed at predetermined intervals in the baking plate 104.

베이크 플레이트(104)의 상면에 베이크 공정을 진행하기 위한 웨이퍼(W)를 로봇에 의해 파지하여 안착시키면 베이크커버(108)가 하강하여 베이크 플레이트(108)와 결합되어 내부가 밀폐된다. 이렇게 밀폐된 상태에서 상기 베이크 플레이트(108)의 내부에 내장되어 있는 복수 개의 발열체로부터 열원이 공급되어 베이크 플레이트(108)의 저면으로 전달된다. 그리고 상기 베이크커버(108)가 하강하면 베이크 커버(108)의 내부에는 일정간격마다 다수의 발열체(112)가 형성되어 다수의 발열체(112)로부터 발생된 열이 웨이퍼(W)의 상부에 전달된다. 이로 인해 다수의 발열체(112)로부터 발열된 열원과 베이크 플레이트(108)로부터 발열된 열원이 동시에 웨이퍼(W)로 전달되어 빠른 시간 내에 웨이퍼(W)의 온도가 균일하게 안정화되어 베이크 공정시간을 단축한다. 베이크커버(108)에 형성된 다수의 발열체(112)와 베이크 플레이트(108)로부터 발열된 열원에 의해 웨이퍼(W) 상에 코팅된 포지레지스트의 용제(솔벤트성분)가 증발되어 경화된다.
When the wafer W for carrying out the baking process is gripped and seated on the upper surface of the bake plate 104 by the robot, the bake cover 108 descends to be coupled with the bake plate 108 to seal the inside thereof. In such a sealed state, a heat source is supplied from a plurality of heating elements built into the baking plate 108 and transferred to the bottom surface of the baking plate 108. When the baking cover 108 is lowered, a plurality of heating elements 112 are formed at predetermined intervals in the baking cover 108 so that heat generated from the plurality of heating elements 112 is transferred to the upper portion of the wafer W. . As a result, the heat sources generated from the plurality of heat generators 112 and the heat sources generated from the baking plate 108 are simultaneously transferred to the wafer W, so that the temperature of the wafer W is uniformly stabilized within a short time, thereby shortening the baking process time. do. The solvent (solvent component) of the positive electrode coated on the wafer W is evaporated and hardened by a plurality of heating elements 112 formed on the baking cover 108 and a heat source generated from the baking plate 108.

상술한 바와 같이 본 발명은 반도체 제조설비에서 베이크커버에 다수의 발열 체를 형성하여 웨이퍼를 베이크 플레이트에 올려놓고 베이크 공정을 진행할 시 베이크커버에 형성된 다수의 발열체로부터 열원을 웨이퍼로 인가시켜 베이크 공정시간을 줄여 생산성을 향상시킬 수 있는 이점이 있다.As described above, the present invention forms a plurality of heating elements in a baking cover in a semiconductor manufacturing facility, places a wafer on a baking plate, and applies a heat source to the wafer from the plurality of heating elements formed in the baking cover when the baking process is performed. There is an advantage in that productivity can be reduced.

Claims (3)

반도체 제조설비의 베이크장치에 있어서,In the baking apparatus of a semiconductor manufacturing equipment, 쳄버 내부에 설치된 베이스와, The base installed inside the chamber, 웨이퍼(W)가 수평방향으로 안착되도록 상기 베이스에 설치되며, 웨이퍼(W)를 균일한 온도로 베이크하기 위해 발열체가 내설되어 있는 베이크 플레이트와, A baking plate installed on the base to allow the wafer W to be seated in a horizontal direction and having a heating element therein for baking the wafer W at a uniform temperature; 상기 챔버의 상부에 형성되어 웨이퍼(W)가 밀폐된 공간에 놓이도록 하고, 상기 베이크 플레이트 상에 상기 웨이퍼(W)가 안착된 후 상기 웨이퍼(W)의 베이크공정 진행 시 웨이퍼(W)와 베이크 플레이트 간에 온도차가 발생되지 않도록 상기 웨이퍼(W)를 가열하기 위한 다수의 발열체가 일정간격으로 형성하고 있는 베이크커버를 구비함을 특징으로 하는 반도체 제조설비의 베이크장치.It is formed on the chamber so that the wafer (W) is placed in a sealed space, and the wafer (W) and the baking during the baking process of the wafer (W) after the wafer (W) is seated on the baking plate And a baking cover formed with a plurality of heating elements for heating the wafer (W) at a predetermined interval so that a temperature difference does not occur between the plates. 제1항에 있어서, The method of claim 1, 상기 베이크 플레이트의 상부에는 웨이퍼(W)가 수평방향으로 놓이도록 지지하여 웨이퍼(W)와의 접촉면적을 최대로 감소시킬 수 있는 지지핀이 설치되어 있고, 상기 지지핀은 웨이퍼(W)를 얹저 놓을 때 상기 베이크 플레이트와 상기 웨이퍼(W)가 직접 접촉되지 않도록 하는 것을 특징으로 하는 반도체 제조설비의 베이크장치.A support pin is installed on the top of the baking plate to reduce the contact area with the wafer W by supporting the wafer W in a horizontal direction, and the support pin is placed on the wafer W. When the baking plate and the wafer (W) is not in direct contact with the baking apparatus of the semiconductor manufacturing equipment. 반도체 제조설비의 베이크장치에 있어서,In the baking apparatus of a semiconductor manufacturing equipment, 챔버의 상부에 형성되어 웨이퍼(W)가 밀폐된 공간에 놓이도록 하고, 상기 베이크 플레이트 상에 상기 웨이퍼(W)가 안착된 후 상기 웨이퍼(W)의 베이크공정 진행 시 웨이퍼(W)와 베이크 플레이트 간에 온도차가 발생되지 않도록 상기 웨이퍼(W)를 가열하기 위한 발열체가 일정간격으로 형성하고 있는 베이크커버를 포함함을 특징으로 하는 반도체 제조설비의 베이크장치.It is formed on the top of the chamber so that the wafer (W) is placed in a closed space, the wafer (W) and the baking plate during the baking process of the wafer (W) after the wafer (W) is seated on the baking plate And a baking cover in which a heating element for heating the wafer (W) is formed at a predetermined interval so that a temperature difference does not occur therebetween.
KR1020040077749A 2004-09-30 2004-09-30 Bake unit of semiconductor production device KR20060028869A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040077749A KR20060028869A (en) 2004-09-30 2004-09-30 Bake unit of semiconductor production device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040077749A KR20060028869A (en) 2004-09-30 2004-09-30 Bake unit of semiconductor production device

Publications (1)

Publication Number Publication Date
KR20060028869A true KR20060028869A (en) 2006-04-04

Family

ID=37139394

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040077749A KR20060028869A (en) 2004-09-30 2004-09-30 Bake unit of semiconductor production device

Country Status (1)

Country Link
KR (1) KR20060028869A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704833B1 (en) * 2005-10-20 2007-04-09 두산디앤디 주식회사 Upper heater structure of heating chamber
KR101529458B1 (en) * 2013-10-29 2015-06-17 에스티에스반도체통신 주식회사 Baking apparatus for photoresist
KR20190033592A (en) * 2016-09-27 2019-03-29 베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디. Gas removal method, gas removal chamber and semiconductor processing equipment

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100704833B1 (en) * 2005-10-20 2007-04-09 두산디앤디 주식회사 Upper heater structure of heating chamber
KR101529458B1 (en) * 2013-10-29 2015-06-17 에스티에스반도체통신 주식회사 Baking apparatus for photoresist
KR20190033592A (en) * 2016-09-27 2019-03-29 베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디. Gas removal method, gas removal chamber and semiconductor processing equipment

Similar Documents

Publication Publication Date Title
US10157747B2 (en) Location-specific tuning of stress to control bow to control overlay in semiconductor processing
US20030173346A1 (en) System and method for heating and cooling wafer at accelerated rates
KR102434669B1 (en) Heat treatment apparatus, heat treatment method and computer storage medium
JP2004531067A (en) Temperature control chuck and method for controlling temperature of nearly flat object
KR100549953B1 (en) Bake device of spinner device
KR100601979B1 (en) Baking apparatus for semiconductor wafer
KR200243530Y1 (en) Bake apparatus for semiconductive wafer
KR20060028869A (en) Bake unit of semiconductor production device
KR20170054630A (en) reticle and exposure apparatus including the same
JPH07142356A (en) Resist pattern forming method and resist pattern forming system used therefor
KR100291331B1 (en) Apparatus for fabricating semiconductor device and method for forming pattern of semiconductor device
JP2011061169A (en) Semiconductor manufacturing process, and apparatus therefor
KR20040023114A (en) Photoresist removal method
KR20080006064A (en) Backing method and bake unit of semiconductor production device
TWI638243B (en) Baking method
CN219202126U (en) Photoresist forming apparatus
US20240192604A1 (en) Post baking apparatus
JP4202962B2 (en) Substrate processing method and semiconductor device manufacturing method
KR20060109128A (en) Baking apparatus having a rotational plate
JP3623369B2 (en) Semiconductor manufacturing equipment
CN116125752A (en) Photoresist forming apparatus and method
JP2023163641A (en) Substrate processing method, computer storage medium and substrate processing device
US20210318618A1 (en) Substrate treatment method and substrate treatment system
KR20040019468A (en) Device for heating plate of bake of spinner device
KR20070091422A (en) Apparatus for bake having calibrating tool

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination