KR20060026607A

KR20060026607A - Plasma display panel

Info

Publication number: KR20060026607A
Application number: KR1020040075409A
Authority: KR
Inventors: 강태경; 홍종기
Original assignee: 삼성에스디아이 주식회사
Priority date: 2004-09-21
Filing date: 2004-09-21
Publication date: 2006-03-24
Also published as: KR100599786B1

Abstract

본 발명은 암색층을 구비하여 화면의 콘트라스트를 높이면서 암색층에 의한 휘도 저하를 보상하여 화면의 휘도를 높이는 플라즈마 디스플레이 패널을 제공한다. 본 발명에 따른 플라즈마 디스플레이 패널은, 서로 대향 배치되는 제1 기판 및 제2 기판과; 제1 기판에 형성되는 어드레스 전극들과; 제2 기판의 일면에 어드레스 전극과 교차하는 방향을 따라 형성되며, 흑색 전극층과 백색 전극층이 적층된 버스 전극을 포함하는 표시 전극들과; 표시 전극들을 덮으면서 제2 기판에 형성되는 유전층과; 유전층 위에서 서로 이웃한 두 방전셀의 표시 전극에 그 일부가 걸치면서 두 방전셀 사이의 비방전 영역에 형성되는 암색층을 포함하며, 버스 전극의 백색 전극층은 암색층보다 방전셀의 중심을 향해 돌출되어 위치한다.The present invention provides a plasma display panel having a dark layer to increase the brightness of the screen by compensating for the lowering of the brightness due to the dark layer while increasing the contrast of the screen. A plasma display panel according to the present invention includes: a first substrate and a second substrate disposed to face each other; Address electrodes formed on the first substrate; Display electrodes formed on one surface of the second substrate in a direction crossing the address electrode and including a bus electrode in which a black electrode layer and a white electrode layer are stacked; A dielectric layer formed on the second substrate while covering the display electrodes; And a dark layer formed in a non-discharge region between the two discharge cells while a part of the display electrodes of two discharge cells adjacent to each other on the dielectric layer are formed, and the white electrode layer of the bus electrode protrudes toward the center of the discharge cell rather than the dark layer. Located.

어드레스전극, 표시전극, 주사전극, 유지전극, 버스전극, 백색전극층, 흑색전극층, 암색층Address electrode, display electrode, scan electrode, sustain electrode, bus electrode, white electrode layer, black electrode layer, dark layer

Description

Plasma Display Panel {PLASMA DISPLAY PANEL}

도 1은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널의 부분 분해 사시도이다.1 is a partially exploded perspective view of a plasma display panel according to an embodiment of the present invention.

도 2는 도 1의 조립 상태를 나타내는 부분 평면도이다.FIG. 2 is a partial plan view illustrating the assembled state of FIG. 1. FIG.

도 3과 도 4는 도 1에 도시한 제2 기판의 확대 단면도이다.3 and 4 are enlarged cross-sectional views of the second substrate shown in FIG. 1.

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 전면 기판에 표시 전극들과 더불어 화면의 콘트라스트 향상을 위한 암색층을 구비한 플라즈마 디스플레이 패널에 관한 것이다.The present invention relates to a plasma display panel, and more particularly, to a plasma display panel including a display layer on a front substrate and a dark layer for improving contrast of a screen.

일반적으로 플라즈마 디스플레이 패널(Plasma Display Panel; PDP)은 방전셀 내의 기체 방전에 의해 생성된 진공 자외선으로 형광체를 여기시켜 화상을 구현하는 표시장치로서, 고해상도의 대화면 구성이 가능하여 차세대 박형 표시장치로 각광을 받고 있다. 이러한 PDP의 화면 품질을 결정하는 요소들로는 크게 화면의 콘트라스트와 휘도를 들 수 있다.In general, a plasma display panel (PDP) is a display device for realizing an image by exciting phosphors by vacuum ultraviolet rays generated by gas discharge in a discharge cell. Is getting. Factors that determine the screen quality of the PDP include the contrast and the brightness of the screen.

초기에 제안된 PDP에서는 전면 기판에 제공되는 표시 전극들이 ITO(Indium Tin Oxide)로 제작되는 투명 전극과, 투명 전극의 도전성을 보완하기 위한 버스 전극으로 이루어질 때, 버스 전극을 흑색 전극층과 백색 전극층의 적층 구조로 형성하여 흑색 전극층을 통해 화면의 콘트라스트를 높이고자 하였다.In the proposed PDP, when the display electrodes provided on the front substrate consist of a transparent electrode made of indium tin oxide (ITO) and a bus electrode to compensate for the conductivity of the transparent electrode, the bus electrode is formed of a black electrode layer and a white electrode layer. The stack structure was formed to increase the contrast of the screen through the black electrode layer.

그러나 버스 전극의 흑색 전극층은 방전셀 내에 위치하므로 화면의 휘도를 고려하여 그 폭을 넓히는데 한계가 있어 콘트라스트 향상에 큰 효과를 갖지 못하였다.However, since the black electrode layer of the bus electrode is located in the discharge cell, the width of the black electrode layer is limited in consideration of the brightness of the screen, and thus, the black electrode layer of the bus electrode does not have a great effect on the contrast improvement.

상기한 문제를 해소하기 위한 방안의 하나로 전면 기판 중 방전셀 이외의 비방전 영역에 대응하는 부위에 암색층을 형성한 구조가 제안되었다. 이 구조에서 암색층은 표시 전극과 같은 층에 위치하면서 두 방전셀 사이의 비방전 영역에 형성된다. 그런데 이 구조 또한 PDP가 고해상도화 하면서 방전셀들 사이의 비방전 영역의 폭이 좁아짐에 따라 암색층의 폭을 충분히 넓힐 수 없는 한계가 있다.As a way to solve the above problem, a structure in which a dark layer is formed on a portion of the front substrate corresponding to the non-discharge region other than the discharge cell has been proposed. In this structure, the dark layer is formed on the same layer as the display electrode and is formed in the non-discharge region between the two discharge cells. However, this structure also has a limitation in that the width of the dark layer cannot be sufficiently widened as the width of the non-discharge region between the discharge cells is narrowed while the PDP becomes high resolution.

또한, 전면 기판의 일면에 표시 전극들을 형성하고, 제1 유전층으로 표시 전극들을 덮은 다음, 제1 유전층 위에 암색층을 형성하고, 암색층과 제1 유전층 위에 제2 유전층을 형성한 구조가 제안되었다. 이 구조에서 암색층은 이웃한 두 방전셀 사이의 비방전 영역 뿐만 아니라 이 비방전 영역에 인접한 두 방전셀의 흑색 전극층과 중첩되는 부위까지 그 폭을 넓힐 수 있으므로 화면의 콘트라스트 향상에 효과적이다.In addition, a structure in which display electrodes are formed on one surface of a front substrate, a display electrode is covered with a first dielectric layer, a dark layer is formed on the first dielectric layer, and a second dielectric layer is formed on the dark layer and the first dielectric layer is proposed. . In this structure, the dark layer can be widened not only in the non-discharge region between two adjacent discharge cells but also in the overlapping area with the black electrode layers of the two discharge cells adjacent to the non-discharge region, which is effective for improving the contrast of the screen.

그런데 상기와 같이 암색층의 일부가 방전셀 내에 위치하여 방전 영역을 침범하는 경우에는 방전셀 내의 플라즈마 방전에 의해 가시광이 방출되어 소정의 표시를 행할 때, 암색층이 가시광의 일부를 흡수함에 따라 화면의 휘도를 저하시키는 문제가 발생하게 된다.However, when a part of the dark layer is located in the discharge cell and invades the discharge area as described above, when the visible light is emitted by plasma discharge in the discharge cell to perform a predetermined display, the screen is absorbed as the dark layer absorbs a part of the visible light. This causes a problem of lowering the luminance.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 암색층을 통해 화면의 콘트라스트를 우수하게 확보하면서 암색층에 의한 휘도 저하를 보상하여 화면의 휘도를 높일 수 있는 플라즈마 디스플레이 패널을 제공하는데 있다.Accordingly, an object of the present invention is to solve the above problems, and an object of the present invention is to provide a plasma display panel which can increase the luminance of a screen by compensating for the lowering of brightness caused by the dark layer while ensuring excellent contrast of the screen through the dark layer. To provide.

상기의 목적을 달성하기 위하여 본 발명은,In order to achieve the above object, the present invention,

서로 대향 배치되는 제1 기판 및 제2 기판과, 제1 기판에 형성되는 어드레스 전극들과, 제1 기판과 제2 기판의 사이 공간에 배치되어 방전셀들을 구획하는 격벽과, 각각의 방전셀 내에 형성되는 형광체층과, 제2 기판의 일면에 어드레스 전극과 교차하는 방향을 따라 형성되며 흑색 전극층과 백색 전극층이 적층된 버스 전극을 포함하는 표시 전극들과, 표시 전극들을 덮으면서 제2 기판에 형성되는 유전층과, 유전층 위에서 서로 이웃한 두 방전셀의 표시 전극에 그 일부가 걸치면서 두 방전셀 사이의 비방전 영역에 형성되는 암색층을 포함하며, 버스 전극의 백색 전극층이 암색층보다 방전셀의 중심을 향해 돌출되어 위치하는 플라즈마 디스플레이 패널을 제공한다.A first substrate and a second substrate disposed to face each other, address electrodes formed on the first substrate, a partition wall disposed in a space between the first substrate and the second substrate to partition discharge cells, and within each discharge cell Display electrodes including a phosphor layer to be formed, a bus electrode formed on one surface of the second substrate in a direction crossing the address electrode, and a black electrode layer and a white electrode layer stacked thereon, and formed on the second substrate while covering the display electrodes; And a dark layer formed in a non-discharge area between the two discharge cells while a part of the dielectric layer is formed over the display electrodes of two discharge cells adjacent to each other on the dielectric layer, and the white electrode layer of the bus electrode is the center of the discharge cell rather than the dark layer. Provided is a plasma display panel protruding toward the lens.

상기 암색층은 서로 이웃한 두 방전셀 사이의 비방전 영역을 중심으로 이 비방전 영역과 인접한 두 방전셀의 흑색 전극층과 적어도 일부가 중첩되어 위치할 수 있다.The dark layer may be positioned to overlap at least a portion of the black electrode layers of the two discharge cells adjacent to the non-discharge region, centering on the non-discharge region between two adjacent discharge cells.

상기 백색 전극층은 흑색 전극층을 덮으면서 방전셀의 중심을 향해 흑색 전극층보다 큰 폭을 가지며 형성될 수 있다.The white electrode layer may be formed to cover the black electrode layer and have a larger width than the black electrode layer toward the center of the discharge cell.

상기 암색층은 어드레스 전극 방향을 따라 서로 이웃한 두 방전셀 사이에서 어드레스 전극과 교차하는 방향을 따라 스트라이프 패턴으로 형성될 수 있다.The dark layer may be formed in a stripe pattern along a direction intersecting the address electrode between two adjacent discharge cells along the address electrode direction.

상기 백색 전극층은 은(Ag)을 포함하고, 흑색 전극층은 코발트(Co)와 산화 루테늄(Ru₂O₃) 중 적어도 하나를 포함하는 물질로 이루어질 수 있다.The white electrode layer may include silver (Ag), and the black electrode layer may be formed of a material including at least one of cobalt (Co) and ruthenium oxide (Ru ₂ O ₃ ).

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널의 부분 분해 사시도이고, 도 2는 도 1의 조립 상태를 나타내는 부분 평면도이며, 도 3은 도 1에 도시한 제2 기판의 단면도이다.1 is a partially exploded perspective view of a plasma display panel according to an embodiment of the present invention, FIG. 2 is a partial plan view showing an assembled state of FIG. 1, and FIG. 3 is a cross-sectional view of the second substrate shown in FIG. 1.

도면을 참고하면, 플라즈마 디스플레이 패널(PDP)은 제1 기판(2)과 제2 기판(4)이 임의의 간격을 두고 서로 대향 배치되고, 양 기판(2, 4)의 사이 공간에는 방전셀들(6R, 6G, 6B)이 마련되어 각 방전셀(6R, 6G, 6B)의 독립적인 방전 매커니즘에 의한 가시광 방출로 임의의 칼라 영상을 구현한다.Referring to the drawing, in the plasma display panel PDP, the first substrate 2 and the second substrate 4 are disposed to face each other at random intervals, and discharge cells are disposed in a space between the substrates 2 and 4. (6R, 6G, 6B) are provided to implement an arbitrary color image with visible light emission by the independent discharge mechanism of each discharge cell 6R, 6G, 6B.

먼저, 제1 기판(2)의 내면에는 제1 기판(2)의 일방향(도면의 y축 방향)을 따라 어드레스 전극들(8)이 형성되고, 어드레스 전극들(8)을 덮으면서 제1 기판(2)의 내면 전체에 하부 유전층(10)이 형성된다. 어드레스 전극(8)은 일례로 스트라이프 패턴으로 이루어져 이웃한 어드레스 전극(8)과 소정의 간격을 두고 나란하게 위치 한다.First, address electrodes 8 are formed on an inner surface of the first substrate 2 along one direction (y-axis direction in the drawing) of the first substrate 2, and cover the address electrodes 8 to cover the first substrate. The lower dielectric layer 10 is formed over the entire inner surface of (2). The address electrodes 8 are formed in a stripe pattern, for example, and are located side by side with a predetermined distance from the neighboring address electrodes 8.

하부 유전층(10) 위에는 어드레스 전극(8) 방향에 따른 제1 격벽 부재(12a)와, 제1 격벽 부재(12a)와 교차하는 제2 격벽 부재(12b)로 이루어진 격자형 격벽(12)이 형성되고, 격벽(12)의 네 측면과 하부 유전층(10) 상면에 걸쳐 적색, 녹색 또는 청색의 형광체층(14R, 14G, 14B)이 위치한다. 격벽(12)의 형상은 전술한 격자형에 한정되지 않으며, 스트라이프 또는 격자 이외의 폐쇄형 구조로 이루어질 수 있다.On the lower dielectric layer 10, a lattice-shaped partition wall 12 including a first partition member 12a in the direction of the address electrode 8 and a second partition member 12b intersecting the first partition member 12a is formed. Red, green, or blue phosphor layers 14R, 14G, and 14B are positioned across the four sides of the partition 12 and the upper surface of the lower dielectric layer 10. The shape of the partition wall 12 is not limited to the above-described lattice shape, but may be formed of a closed structure other than a stripe or a lattice.

그리고 제1 기판(2)에 대향하는 제2 기판(4)의 내면에는 어드레스 전극(8)과 교차하는 방향(도면의 x축 방향)을 따라 주사 전극(16)과 유지 전극(18)으로 이루어지는 표시 전극들(20)이 형성되고, 표시 전극들(20)을 덮으면서 제2 기판(4)의 내면 전체에 투명한 상부 유전층(22)과 MgO 보호막(24)이 위치한다. 상부 유전층(22)은 제1 유전층(22a)과 제2 유전층(22b)의 적층 구조로 이루어지며, 암색층(26)이 제1 유전층(22a)과 제2 유전층(22b) 사이에 위치한다.In addition, the inner surface of the second substrate 4 opposite to the first substrate 2 includes the scan electrode 16 and the sustain electrode 18 along a direction crossing the address electrode 8 (the x-axis direction in the drawing). The display electrodes 20 are formed, and the upper dielectric layer 22 and the MgO passivation layer 24 are disposed on the entire inner surface of the second substrate 4 while covering the display electrodes 20. The upper dielectric layer 22 has a stacked structure of the first dielectric layer 22a and the second dielectric layer 22b, and the dark layer 26 is positioned between the first dielectric layer 22a and the second dielectric layer 22b.

본 실시예에서 주사 전극(16)과 유지 전극(18)은 각 방전셀(6R, 6G, 6B)의 외곽부에 한 쌍이 대응 배치되는 버스 전극(16a, 18a)과, 버스 전극(16a, 18a)으로부터 각 방전셀(6R, 6G, 6B)의 내부를 향해 연장되어 한 쌍이 마주보도록 형성되는 돌출 전극(16b, 18b)으로 이루어진다.In the present embodiment, the scan electrode 16 and the sustain electrode 18 are bus electrodes 16a and 18a in which a pair is disposed at the outer periphery of each discharge cell 6R, 6G and 6B, and the bus electrodes 16a and 18a. ) And protruding electrodes 16b and 18b which extend toward the inside of each discharge cell 6R, 6G and 6B and are formed so as to face each other.

돌출 전극(16b, 18b)은 방전셀(6R, 6G, 6B) 내부에서 플라즈마 방전을 일으키는 역할을 하며, 휘도 확보를 위해 투명한 ITO로 이루어지는 것이 바람직하다. 버스 전극(16a, 18a)은 돌출 전극들(16b, 18b)에 구동 전압을 인가하는 역할을 하 며, 화면의 콘트라스트 확보를 위한 흑색 전극층(28)과, 도전성이 우수한 백색 전극층(30)의 적층 구조로 이루어진다. 상기 백색층(30)은 은(Ag)을 포함하고, 흑색 전극층(28)은 코발트(Co)와 산화 루테늄(Ru₂O₃) 중 적어도 하나를 포함하는 물질로 형성될 수 있다.The protruding electrodes 16b and 18b serve to cause plasma discharge in the discharge cells 6R, 6G, and 6B, and are preferably made of transparent ITO to secure luminance. The bus electrodes 16a and 18a serve to apply driving voltages to the protruding electrodes 16b and 18b. The bus electrodes 16a and 18a stack the black electrode layer 28 to secure the contrast of the screen and the white electrode layer 30 having excellent conductivity. Made of structure. The white layer 30 may include silver (Ag), and the black electrode layer 28 may be formed of a material including at least one of cobalt (Co) and ruthenium oxide (Ru ₂ O ₃ ).

상기한 구성의 표시 전극(20)은 제2 기판(4)의 내면으로부터 돌출 전극(16b, 18b)과 흑색 전극층(28) 및 백색 전극층(30)이 적층되어 이루어지며, 제1 유전층(22a)이 표시 전극들(20)을 덮으면서 제2 기판(4)의 내면 전체에 형성된다. 그리고 암색층(26)이 제1 유전층(22a) 위에서 어드레스 전극(8) 방향을 따라 이웃한 두 방전셀 사이의 비방전 영역에 대응하여 위치한다.The display electrode 20 having the above-described configuration is formed by stacking the protruding electrodes 16b and 18b, the black electrode layer 28, and the white electrode layer 30 from the inner surface of the second substrate 4, and the first dielectric layer 22a. The display substrate 20 is formed on the entire inner surface of the second substrate 4 while covering the display electrodes 20. The dark layer 26 is positioned on the first dielectric layer 22a to correspond to the non-discharge region between two adjacent discharge cells along the address electrode 8 direction.

상기 암색층(26)은 화면의 콘트라스트 향상을 위한 것으로서, 표시 전극(20) 방향을 따라 길게 형성되어 블랙 스트라이프로도 불리우며, 제2 격벽 부재(12b)를 따라 그 상부에 위치한다. 특히 암색층(26)은 이웃한 두 방전셀 사이의 비방전 영역 뿐만 아니라 이 비방전 영역에 인접한 두 방전셀의 흑색 전극층(28)과 중첩되는 부위까지 넓게 형성되어 그 일부가 방전셀(6R, 6G, 6B)의 표시 전극(20), 특히 흑색 전극층(28)에 걸쳐 형성된다. 도 2와 도 3에 암색층(26)의 폭을 W₁으로 표시하였다.The dark layer 26 is used to improve the contrast of the screen, and is formed to be long along the display electrode 20 to be referred to as a black stripe. The dark layer 26 is positioned above the second partition member 12b. In particular, the dark layer 26 is formed not only in the non-discharge region between two adjacent discharge cells, but also in a portion overlapping with the black electrode layer 28 of two discharge cells adjacent to the non-discharge region, and a part of the dark layer 26 is discharge cells 6R, 6G, It is formed over the display electrode 20, especially the black electrode layer 28 of 6B). 2 and 3, the width of the dark layer 26 is indicated by W ₁ .

이 때, 본 실시예의 PDP는 버스 전극(16a, 18a)의 백색 전극층(30)을 암색층(26)보다 방전셀(6R, 6G, 6B) 중심을 향해 돌출 형성하여 암색층(26)보다 방전셀(6R, 6G, 6B) 중심을 향해 돌출된 백색 전극층(30) 부위가 암색층(26)에 의한 휘도 저하를 보상하도록 한다.At this time, the PDP of the present embodiment forms the white electrode layer 30 of the bus electrodes 16a and 18a to protrude toward the center of the discharge cells 6R, 6G and 6B rather than the dark layer 26 to discharge the dark layer 26. The portion of the white electrode layer 30 protruding toward the center of the cells 6R, 6G, and 6B compensates for the decrease in luminance caused by the dark layer 26.

이를 위해 백색 전극층(30)은 흑색 전극층(28)을 덮으면서 흑색 전극층(28)보다 큰 폭을 가지며 형성되고, 방전셀(6R, 6G, 6B)에 걸쳐 형성되는 암색층(26) 부위의 폭(W₂, 도 3 참고)보다 큰 폭(W₃, 도 3 참고)을 가지며 형성된다.To this end, the white electrode layer 30 is formed to cover the black electrode layer 28 and has a width larger than that of the black electrode layer 28, and the width of the dark layer 26 formed over the discharge cells 6R, 6G, and 6B. It is formed with a width (W ₃ , FIG. 3) greater than (W ₂ , FIG. 3).

상기한 구성의 제1 기판(2)과 제2 기판(4)은 프릿과 같은 밀봉재(도시하지 않음)에 의해 가장자리가 접합되며, 내부 공간이 배기된 후 방전 가스(주로 Ne-Xe 혼합 가스)가 채워진 상태로 밀봉되어 PDP를 구성한다.The first substrate 2 and the second substrate 4 having the above-described configuration are edge-bonded by a sealing material (not shown) such as a frit, and after the internal space is exhausted, discharge gas (mainly Ne-Xe mixed gas) Is sealed in a filled state to form a PDP.

전술한 구성에 의해, 일례로 적색 방전셀(6R)의 어드레스 전극(8)과 주사 전극(16) 사이에 어드레스 전압(Va)을 인가하여 어드레스 방전을 일으키고, 이 방전셀의 주사 전극(16)과 유지 전극(18) 사이에 유지 전압(Vs)을 인가하면, 방전셀(6R) 내에 플라즈마 방전, 즉 유지 방전이 일어나고, 유지 방전시 만들어지는 Xe의 여기 원자로부터 진공 자외선이 방출된다. 이 진공 자외선이 방전셀(6R)의 형광체층(14R)을 여기시켜 가시광을 내게 한다.By the above-described configuration, for example, an address voltage Va is applied between the address electrode 8 and the scan electrode 16 of the red discharge cell 6R to generate an address discharge, and the scan electrode 16 of this discharge cell. When the sustain voltage Vs is applied between the sustain electrode and the sustain electrode 18, plasma discharge, that is, sustain discharge occurs in the discharge cell 6R, and vacuum ultraviolet rays are emitted from the excitation atoms of Xe produced during the sustain discharge. This vacuum ultraviolet light excites the phosphor layer 14R of the discharge cell 6R to emit visible light.

이 과정에서 도 4에 도시한 바와 같이 방전셀 내에 생성된 가시광의 일부는 방전셀의 흑색층(28)에 걸쳐 형성된 암색층(26) 부위에 부딪혀 이를 통해 흡수되나(실선 화살표 참고), 암색층(26)보다 방전셀 중심을 향해 돌출 형성된 백색 전극층(30) 부위가 방전셀 내부를 향해 가시광을 반사시키거나 그 경로를 변화시켜 제2 기판(4)을 투과하도록 한다(점선 화살표 참고).In this process, as shown in FIG. 4, part of the visible light generated in the discharge cell is absorbed through the dark layer 26 formed over the black layer 28 of the discharge cell (see the solid arrow). A portion of the white electrode layer 30 protruding toward the center of the discharge cell from 26 may reflect visible light or change its path toward the inside of the discharge cell so as to pass through the second substrate 4 (see the dashed arrows).

상기 백색 전극층(30)에 의해 방전셀 내부를 향해 반사된 가시광은 격벽(도 시하지 않음)에 부딪혀 재반사되면서 제2 기판(4)을 투과한다. 이로써 백색 전극층(30)은 가시광의 투과율을 높이며, 가시광이 흑색 전극층(28)에 도달하지 않도록 이를 차단함으로써 흑색 전극층(28)에 의한 휘도 저하를 방지하는 역할도 한다.The visible light reflected by the white electrode layer 30 toward the inside of the discharge cell is transmitted through the second substrate 4 while being reflected by the barrier (not shown). As a result, the white electrode layer 30 increases the transmittance of visible light and prevents the visible light from reaching the black electrode layer 28 so as to prevent a decrease in luminance by the black electrode layer 28.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to

이와 같이 본 발명의 플라즈마 디스플레이 패널은 전술한 백색 전극층이 암색층에 의한 휘도 저하를 보상함에 따라, 화면의 휘도 저하 없이 화면의 콘트라스트를 우수하게 확보할 수 있어 화면 품질을 높이는데 유리한 효과를 갖는다.As described above, the plasma display panel of the present invention compensates for the lowering of the brightness caused by the dark layer, and thus, the contrast of the screen can be excellently secured without lowering the brightness of the screen, thereby improving the screen quality.

Claims

A first substrate and a second substrate disposed to face each other;

Address electrodes formed on the first substrate;

A partition wall disposed in a space between the first substrate and the second substrate to partition discharge cells;

A phosphor layer formed in each of the discharge cells;

Display electrodes formed on one surface of the second substrate in a direction crossing the address electrode and including a bus electrode in which a black electrode layer and a white electrode layer are stacked;

A dielectric layer formed on the second substrate while covering the display electrodes; And

A dark layer formed in a non-discharge region between the two discharge cells while a part of the display electrodes of two discharge cells adjacent to each other on the dielectric layer are formed;

And a white electrode layer protruding toward the center of the discharge cell from the dark layer.

The method of claim 1,

And at least a portion of the dark layer overlapping the black electrode layer of the two discharge cells adjacent to the non-discharge area, centering on the non-discharge area between two adjacent discharge cells.

The method of claim 2,

And the white electrode layer covering the black electrode layer and having a width greater than that of the black electrode layer toward the center of the discharge cell.

The method of claim 1,

And the dark layer is formed in a stripe pattern along a direction intersecting the address electrode between two adjacent discharge cells in the address electrode direction.

The method of claim 1,

The white electrode layer includes silver (Ag), and the black electrode layer includes at least one of cobalt (Co) and ruthenium oxide (Ru ₂ O ₃ ).