KR100599683B1

KR100599683B1 - Plasma display panel

Info

Publication number: KR100599683B1
Application number: KR1020030076980A
Authority: KR
Inventors: 강태경
Original assignee: 삼성에스디아이 주식회사
Priority date: 2003-10-31
Filing date: 2003-10-31
Publication date: 2006-07-13
Also published as: KR20050041721A

Abstract

본 발명은 화면 휘도를 저하시키지 않으면서 외광 반사 휘도를 줄여 화면의 명실 콘트라스트를 높이는 플라즈마 디스플레이 패널에 관한 것으로서,The present invention relates to a plasma display panel which reduces the external light reflection brightness and increases the clear room contrast of the screen without reducing the screen brightness.

배면 기판 및 전면 기판과; 배면 기판 중 전면 기판과의 대향면 상에 형성되는 어드레스 전극들과; 배면 기판과 전면 기판의 사이 공간에 배치되어 방전 셀들을 구획하는 격벽과; 각각의 방전 셀 내에 위치하는 형광층과; 전면 기판 중 배면 기판과의 대향면 상에 어드레스 전극과 교차하는 방향을 따라 형성되는 유지 전극들과; 전면 기판의 대향면 일부 영역에 위치하는 착색 유전층을 포함하며, 착색 유전층은 방전 셀들 사이의 비방전 영역 혹은 유지 전극 상에서 유지 전극을 덮으면서 위치한다.A back substrate and a front substrate; Address electrodes formed on an opposite surface of the rear substrate to the front substrate; A partition wall disposed in a space between the rear substrate and the front substrate to partition the discharge cells; A fluorescent layer located in each discharge cell; Sustain electrodes formed along a direction crossing the address electrodes on a surface opposite to the rear substrate of the front substrate; And a colored dielectric layer positioned at a portion of the opposite side of the front substrate, wherein the colored dielectric layer is positioned covering the sustain electrode on the non-discharge region or sustain electrode between the discharge cells.

플라즈마, 디스플레이, 어드레스전극, 격벽, 형광층, 유지전극, 투명유전층, 착색유전층, 방전셀Plasma, display, address electrode, partition, fluorescent layer, sustain electrode, transparent dielectric layer, colored dielectric layer, discharge cell

Description

Plasma Display Panel {PLASMA DISPLAY PANEL}

도 1은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 부분 분해 사시도이다.1 is a partially exploded perspective view of a plasma display panel according to a first embodiment of the present invention.

도 2는 도 1의 조립 상태를 나타내는 부분 평면도이다.FIG. 2 is a partial plan view illustrating the assembled state of FIG. 1. FIG.

도 3은 도 1의 조립 상태를 나타내는 부분 단면도이다.3 is a partial cross-sectional view showing the assembled state of FIG.

도 4는 도 1에 도시한 전면 기판의 부분 확대 단면도이다.4 is a partially enlarged cross-sectional view of the front substrate shown in FIG. 1.

도 5는 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널 중 전면 기판의 부분 확대 단면도이다.5 is a partially enlarged cross-sectional view of a front substrate of a plasma display panel according to a second embodiment of the present invention.

도 6은 본 발명의 제3 실시예에 따른 플라즈마 디스플레이 패널 중 전면 기판의 부분 확대 단면도이다.6 is a partially enlarged cross-sectional view of a front substrate of a plasma display panel according to a third exemplary embodiment of the present invention.

도 7은 종래 기술에 의한 3전극 면방전 구조의 교류형 플라즈마 디스플레이 패널을 도시한 부분 분해 사시도이다.7 is a partially exploded perspective view showing an AC plasma display panel having a three-electrode surface discharge structure according to the prior art.

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 충분한 화면 휘도를 확보하면서 명실 콘트라스트를 높이기 위하여 투명 유전층의 구 조를 개선한 플라즈마 디스플레이 패널에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to a plasma display panel in which a structure of a transparent dielectric layer is improved in order to increase a clear room contrast while ensuring sufficient screen brightness.

일반적으로 플라즈마 디스플레이 패널(PDP; plasma display panel, 이하 'PDP'라 한다)은 방전 셀 내에서 일어나는 기체 방전에 의한 진공 자외선으로 형광체를 여기시켜 화상을 구현하는 표시장치로서, 고해상도의 대화면 구성이 가능하여 차세대 박형 표시장치로 각광을 받고 있다.In general, a plasma display panel (PDP) is a display device for realizing an image by exciting phosphors by vacuum ultraviolet rays caused by gas discharge occurring in a discharge cell. It is attracting attention as the next generation thin display device.

도 7은 종래 기술에 의한 3전극 면방전 구조의 교류형 PDP를 도시한 부분 분해 사시도이다.7 is a partially exploded perspective view showing an AC PDP having a three-electrode surface discharge structure according to the prior art.

도면을 참고하면, 후면 기판(1)에는 어드레스 전극(3)과 격벽(5) 및 적색, 녹색 또는 청색의 형광층(7R, 7G, 7B)이 형성되고, 전면 기판(9)에는 스캔 전극(11)과 공통 전극(13)으로 이루어지는 유지 전극(15)이 형성된다. 어드레스 전극(3)과 유지 전극(15)은 각각 제1 유전층(17)과 제2 유전층(19)으로 덮여지며, 제2 유전층(19) 표면에는 MgO 보호막(23)이 위치한다. 그리고 격벽(5)에 의해 구획되는 방전 셀(21R, 21G, 21B) 내부는 방전 가스(주로 Ne-Xe 혼합 가스)로 채워진다.Referring to the drawings, an address electrode 3, a partition 5, and red, green, or blue fluorescent layers 7R, 7G, and 7B are formed on the rear substrate 1, and the scan electrode () is formed on the front substrate 9. The sustain electrode 15 which consists of 11 and the common electrode 13 is formed. The address electrode 3 and the storage electrode 15 are respectively covered with the first dielectric layer 17 and the second dielectric layer 19, and the MgO passivation layer 23 is positioned on the surface of the second dielectric layer 19. The interior of the discharge cells 21R, 21G, 21B partitioned by the partition 5 is filled with discharge gas (mainly Ne-Xe mixed gas).

상기한 구성에 의해, 일례로 적색 방전 셀(21R)의 어드레스 전극(3)과 스캔 전극(11) 사이에 어드레스 전압(Va)을 인가하여 어드레스 방전을 통해 이 방전 셀(21R)을 선택하고, 방전 셀(21R)의 스캔 전극(11)과 공통 전극(13) 사이에 유지 전압(Vs)을 인가하면, 방전 셀(21R) 내에 플라즈마 방전이 일어나면서 진공 자외선이 방출된다. 그리고 진공 자외선이 형광층(7R)을 여기시켜 가시광을 내게 함으로써 소정의 표시가 이루어진다.With the above configuration, for example, the address voltage Va is applied between the address electrode 3 and the scan electrode 11 of the red discharge cell 21R to select this discharge cell 21R through address discharge, When the sustain voltage Vs is applied between the scan electrode 11 and the common electrode 13 of the discharge cell 21R, vacuum ultraviolet rays are emitted while plasma discharge occurs in the discharge cell 21R. Then, the vacuum ultraviolet rays excite the fluorescent layer 7R to emit visible light, thereby making a predetermined display.

이와 같이 동작하는 PDP에 있어서, 화면의 명암비를 나타내는 기준으로 명실 콘트라스트와 암실 콘트라스트가 있다. 명실 콘트라스트는 PDP 외부에 강한 광원이 존재하여 PDP 화면이 외광의 영향을 받을 때의 콘트라스트를 의미하고, 암실 콘트라스트는 PDP가 실질적으로 외광의 영향을 받지 않을 때의 콘트라스트를 의미한다.In the PDP operating as described above, there are bright room contrast and dark room contrast as a reference for representing the contrast ratio of the screen. The clear room contrast refers to the contrast when a strong light source exists outside the PDP and the PDP screen is affected by external light, and the dark room contrast refers to the contrast when the PDP is substantially unaffected by external light.

그런데 시청자는 통상적으로 명실 환경에서 PDP를 시청하는 경우가 많기 때문에, 실질적인 화질 개선을 위해서는 명실 콘트라스트를 높여야 하며, 이를 위해서는 PDP의 외광 반사 휘도를 줄여야 한다.However, since viewers typically watch PDPs in a bright room environment, the viewer needs to increase the bright room contrast for substantial image quality improvement, and to reduce the external light reflection luminance of the PDP.

이와 관련한 선행 기술로 일본 공개특허공보 1996-287834호가 전면 기판 내면에 착색제를 혼합한 중성 회색 필터층을 갖는 PDP를 개시하고 있다. 그러나 이 선행 기술은 중성 회색 필터층이 전면 기판의 내면 전체에 형성되어 있기 때문에, 전면 기판의 가시광 투과율을 낮추어 화면의 휘도가 저하되는 문제가 있다.As a prior art in this regard, Japanese Patent Laid-Open No. 1996-287834 discloses a PDP having a neutral gray filter layer mixed with a colorant on the inner surface of a front substrate. However, this prior art has a problem that since the neutral gray filter layer is formed on the entire inner surface of the front substrate, the visible light transmittance of the front substrate is lowered and the brightness of the screen is lowered.

본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 화면의 휘도를 저하시키지 않으면서 외광 반사 휘도를 줄여 화면의 명실 콘트라스트를 높일 수 있는 플라즈마 디스플레이 패널을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a plasma display panel which can increase the clear contrast of the screen by reducing the external light reflection brightness without reducing the brightness of the screen.

상기의 목적을 달성하기 위하여 본 발명은,In order to achieve the above object, the present invention,

배면 기판 및 전면 기판과, 배면 기판 중 전면 기판과의 대향면 상에 형성되는 어드레스 전극들과, 배면 기판과 전면 기판의 사이 공간에 배치되어 방전 셀들을 구획하는 격벽과, 각각의 방전 셀 내에 위치하는 형광층과, 전면 기판 중 배면 기판과의 대향면 상에 어드레스 전극과 교차하는 방향을 따라 형성되는 유지 전극들과, 전면 기판의 대향면 일부 영역에 위치하는 착색 유전층을 포함하는 플라즈마 디스플레이 패널을 제공한다.A rear substrate and a front substrate, address electrodes formed on an opposite surface of the rear substrate, a partition wall disposed in a space between the rear substrate and the front substrate to partition discharge cells, and located in each discharge cell; A plasma display panel including a fluorescent layer, a sustain electrode formed on a surface of the front substrate opposite to the rear substrate, and a colored dielectric layer positioned on a portion of the front substrate opposite to the address electrode; to provide.

상기 착색 유전층은 방전 셀들 사이의 비방전 영역에 위치할 수 있다. 이 때, 투명 유전층이 유지 전극들을 덮으면서 전면 기판의 대향면 전체에 형성되고, 착색 유전층이 투명 유전층 위에 형성된다. 상기 격벽은 어드레스 전극 방향에 따른 제1 격벽 부재와, 유지 전극 방향에 따른 제2 격벽 부재를 포함하며, 착색 유전층은 제2 격벽 부재에 대응하는 위치에 형성될 수 있다.The colored dielectric layer may be located in a non-discharge region between discharge cells. At this time, a transparent dielectric layer is formed over the entire opposite surface of the front substrate while covering the sustain electrodes, and a colored dielectric layer is formed over the transparent dielectric layer. The barrier rib may include a first barrier member in the address electrode direction and a second barrier member in the sustain electrode direction, and the colored dielectric layer may be formed at a position corresponding to the second barrier member.

상기 유지 전극은 스캔 전극과 공통 전극을 포함하며, 착색 유전층이 스캔 전극과 공통 전극 상에서 이 전극들을 덮으면서 위치할 수 있다. 이 때, 스캔 전극 상의 착색 유전층과 공통 전극 상의 착색 유전층은 서로 분리되어 위치한다.The sustain electrode includes a scan electrode and a common electrode, and a colored dielectric layer may be positioned covering the electrodes on the scan electrode and the common electrode. At this time, the colored dielectric layer on the scan electrode and the colored dielectric layer on the common electrode are separated from each other.

또한, 스캔 전극과 착색 유전층 사이, 그리고 공통 전극과 착색 유전층 사이에 투명 유전층이 위치할 수 있으며, 이 경우에도 스캔 전극 상의 투명 유전층 및 착색 유전층과, 공통 전극 상의 투명 유전층 및 착색 유전층은 서로 분리되어 위치한다.In addition, a transparent dielectric layer may be positioned between the scan electrode and the colored dielectric layer and between the common electrode and the colored dielectric layer, in which case the transparent dielectric layer and the colored dielectric layer on the scan electrode, and the transparent dielectric layer and the colored dielectric layer on the common electrode are separated from each other. Located.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 부분 분해 사시도이고, 도 2와 도 3은 각각 도 1의 조립 상태를 나타내는 부분 평면도 및 부분 단면도이다.1 is a partially exploded perspective view of a plasma display panel according to a first exemplary embodiment of the present invention, and FIGS. 2 and 3 are partial plan views and partial cross-sectional views respectively illustrating an assembled state of FIG. 1.

도면을 참고하면, 본 실시예에 의한 플라즈마 디스플레이 패널(이하 'PDP'라 한다)은 배면 기판(2)과 전면 기판(4)이 임의의 간격을 두고 서로 대향 배치되고, 양 기판의 사이 공간에는 격벽(6)에 의해 구획되는 방전 셀들(8R, 8G, 8B)이 마련된다.Referring to the drawings, the plasma display panel (hereinafter referred to as 'PDP') according to the present embodiment is disposed so that the rear substrate 2 and the front substrate 4 are disposed to face each other at random intervals, Discharge cells 8R, 8G and 8B which are partitioned off by the partition 6 are provided.

상기 구성을 구체적으로 살펴보면, 먼저 배면 기판(2)의 내면에는 일방향(도면의 Y 방향)을 따라 어드레스 전극(10)들이 형성되고, 어드레스 전극(10)들을 덮으면서 배면 기판(2)의 내면 전체에 제1 유전층(12)이 형성된다. 어드레스 전극(10)은 일례로 스트라이프 패턴으로 이루어져 이웃한 어드레스 전극(10)과 소정의 간격을 두고 나란하게 위치한다.In detail, the address electrodes 10 are formed in one direction (Y direction of the drawing) on the inner surface of the rear substrate 2, and the entire inner surface of the rear substrate 2 is covered while covering the address electrodes 10. First dielectric layer 12 is formed. For example, the address electrode 10 is formed in a stripe pattern and is positioned side by side with a neighboring address electrode 10 at a predetermined interval.

제1 유전층(12) 위에는 어드레스 전극(10) 방향에 따른 제1 격벽 부재(6a)와, 제1 격벽 부재(6a)와 교차하는 제2 격벽 부재(6b)로 이루어진 격자형 격벽(6)이 형성되고, 격벽(6)의 네 측면과 제1 유전층(12) 상면에 걸쳐 적색, 녹색 또는 청색의 형광층(14R, 14G, 14B)이 위치한다. 이 때, 격벽(6)의 형상은 격자형에 한정되지 않고, 스트라이프 패턴 또는 격자 이외의 다른 폐쇄형 구조로 이루어질 수 있다.On the first dielectric layer 12, a lattice-shaped partition wall 6 including a first partition member 6a in the direction of the address electrode 10 and a second partition member 6b intersecting the first partition member 6a is formed. And red, green, or blue fluorescent layers 14R, 14G, and 14B are positioned across the four sides of the partition 6 and the top surface of the first dielectric layer 12. At this time, the shape of the partition wall 6 is not limited to a lattice shape, but may be made of a closed pattern other than a stripe pattern or a lattice.

그리고 배면 기판(2)에 대향하는 전면 기판(4)의 내면에는 어드레스 전극(10)과 교차하는 방향(도면의 X 방향)을 따라 스캔 전극(16)과 공통 전극(18)으로 이루어지는 유지 전극(20)이 형성되고, 유지 전극(20)들을 덮으면서 전면 기판(4)의 내면 전체에 투명한 제2 유전층(22)과 MgO 보호막(24)이 위치한다.On the inner surface of the front substrate 4 facing the rear substrate 2, a sustain electrode made up of the scan electrode 16 and the common electrode 18 along a direction crossing the address electrode 10 (the X direction in the drawing). 20 is formed, and the second dielectric layer 22 and the MgO passivation layer 24 are disposed on the entire inner surface of the front substrate 4 while covering the storage electrodes 20.

본 실시예에서 스캔 전극(16)과 공통 전극(18)은 각 방전 셀(8R, 8G, 8B)의 외곽부에서 스트라이프 패턴으로 구비되는 버스 전극(16a, 18a)과, 버스 전극(16a, 18a)으로부터 각 방전 셀(8R, 8G, 8B)의 중심부를 향해 연장되어 한쌍이 마주하도록 형성되는 돌출 전극(16b, 18b)으로 이루어진다. 버스 전극(16a, 18a)으로는 크롬(Cr)과 구리(Cu) 혼합물 또는 은(Ag)이 바람직하고, 돌출 전극(16b, 18b)으로는 인듐 틴 옥사이드(ITO; indium tin oxide)가 바람직하다.In this embodiment, the scan electrode 16 and the common electrode 18 are bus electrodes 16a and 18a which are provided in a stripe pattern at the periphery of each discharge cell 8R, 8G and 8B, and the bus electrodes 16a and 18a. ) Is formed of protruding electrodes 16b and 18b which extend toward the center of each discharge cell 8R, 8G and 8B and are formed so as to face each other. As the bus electrodes 16a and 18a, a mixture of chromium (Cr) and copper (Cu) or silver (Ag) is preferable, and indium tin oxide (ITO) is preferable as the protruding electrodes 16b and 18b. .

또한 전면 기판(4)의 내면에는 외광을 흡수하는 착색 유전층(26)이 형성되는데, 본 실시예에서 착색 유전층(26)은 제2 유전층(22)과 MgO 보호막(24) 사이에 위치하며, 전면 기판(4)의 내면 전체에 형성되지 않고 전면 기판(4)의 일부 영역, 즉 본 실시예에서는 방전 셀들(8R, 8G, 8B) 사이의 비방전 영역에 위치한다. 바람직하게, 착색 유전층(26)은 제2 격벽 부재(6b)와 마주하는 위치에서 제2 격벽 부재(6b)를 따라 스트라이프 패턴으로 형성된다.In addition, a colored dielectric layer 26 absorbing external light is formed on an inner surface of the front substrate 4. In this embodiment, the colored dielectric layer 26 is positioned between the second dielectric layer 22 and the MgO passivation layer 24. It is not formed on the entire inner surface of the substrate 4 but is located in a partial region of the front substrate 4, that is, in the non-discharge region between the discharge cells 8R, 8G, 8B in this embodiment. Preferably, the colored dielectric layer 26 is formed in a stripe pattern along the second partition wall member 6b at a position facing the second partition wall member 6b.

상기 착색 유전층(26)은 흑색 안료와 청색 안료 중 어느 하나 또는 이들의 혼합물을 포함하며, 빛을 흡수하기에 충분한 어두운 색을 띄어 전면 기판(4)을 투과한 외광을 흡수하는 역할을 한다. 흑색 안료에는 RuO₂, FeO, TiO, Ni₂O₃, CrO₂ 등이 바람직하고, 청색 안료에는 Co₂O₃, CoO, Nd₂O₃ 등이 바람직하다.The colored dielectric layer 26 includes any one of black pigment and blue pigment or a mixture thereof, and has a dark color sufficient to absorb light to absorb external light transmitted through the front substrate 4. The black pigment is preferably RuO ₂ , FeO, TiO, Ni ₂ O ₃ , CrO ₂ , and the like, and the blue pigment is preferably Co ₂ O ₃ , CoO, Nd ₂ O _3, or the like.

상기한 배면 기판(2)과 전면 기판(4)은 프릿(frit)과 같은 밀봉재에 의해 가장자리가 일체로 접합되며, 방전 가스(주로 Ne-Xe 혼합 가스)가 채워진 상태로 밀봉되어 PDP를 구성한다.The rear substrate 2 and the front substrate 4 are integrally bonded at edges by a sealing material such as a frit, and sealed with filled discharge gas (mainly Ne-Xe mixed gas) to form a PDP. .

전술한 구성에 의해, 일례로 적색 방전 셀(8R)의 어드레스 전극(10)과 스캔 전극(16) 사이에 어드레스 전압(Va)을 인가하여 어드레스 방전을 통해 방전 셀(8R)을 선택하고, 이 방전 셀(8R)의 스캔 전극(16)과 공통 전극(18) 사이에 유지 전압을 인가하면, 방전 셀(8R) 내에 플라즈마 방전이 일어나면서 진공 자외선이 방출된다. 그리고 진공 자외선이 형광층(14R)을 여기시켜 가시광을 내게 함으로써 소정의 표시가 이루어진다.By the above-described configuration, for example, the address voltage Va is applied between the address electrode 10 and the scan electrode 16 of the red discharge cell 8R to select the discharge cell 8R through the address discharge. When a sustain voltage is applied between the scan electrode 16 and the common electrode 18 of the discharge cell 8R, the plasma ultraviolet rays are emitted in the discharge cell 8R while the vacuum ultraviolet rays are emitted. Then, the vacuum ultraviolet rays excite the fluorescent layer 14R to emit visible light, thereby making a predetermined display.

이와 같은 과정으로 PDP가 동작할 때에, 도 4에 도시한 바와 같이 착색 유전층(26)이 전면 기판(4)을 투과한 외광을 흡수하여 외광 반사 휘도를 낮추며, 그 결과 화면의 명실 콘트라스트를 향상시킨다.When the PDP is operated in this manner, as shown in FIG. 4, the colored dielectric layer 26 absorbs the external light transmitted through the front substrate 4 to lower the external light reflection brightness, thereby improving the clear contrast of the screen. .

한편, 착색 유전층(26)이 방전 셀(8R, 8G, 8B)에서 방출된 가시광을 차단하여 화면 휘도를 저하시킬 수 있으므로, 제2 유전층(22)과 착색 유전층(26)의 두께를 최적화하여 화면 휘도를 높이면서 외광 반사 휘도를 낮추는 노력이 필요하다. 이를 위하여 본 실시예에서는 착색 유전층(26)의 두께 만큼 제2 유전층(22)의 두께를 낮추어 방전 영역에서 가시광 투과율을 높이도록 한다.On the other hand, since the colored dielectric layer 26 may block the visible light emitted from the discharge cells 8R, 8G, and 8B to reduce the screen brightness, the thickness of the second dielectric layer 22 and the colored dielectric layer 26 may be optimized. Efforts are needed to lower the external light reflection luminance while increasing the luminance. To this end, in the present embodiment, the thickness of the second dielectric layer 22 is reduced by the thickness of the colored dielectric layer 26 to increase the visible light transmittance in the discharge region.

본 실시예에서 제2 유전층(22)의 두께는 5∼35㎛이 바람직하고, 착색 유전층(26)의 두께는 5∼25㎛이 바람직하다.In this embodiment, the thickness of the second dielectric layer 22 is preferably 5 to 35 mu m, and the thickness of the colored dielectric layer 26 is preferably 5 to 25 mu m.

다음의 표 1은 착색 유전층이 없는 종래 기술에 의한 PDP(비교예, 도 7 참고)와, 착색 유전층을 갖는 본 실시예에 의한 PDP에서 화면 휘도와 외광 반사 휘도를 나타낸 데이터로서, 실시예에서는 착색 유전층의 두께 변화에 따른 결과를 나타내었다. 이 때, 비교예에서 제2 유전층의 두께는 20㎛이고, 실시예에서 제2 유전층의 두께는 15∼35㎛이다.Table 1 below shows data showing screen luminance and external light reflection luminance in a PDP according to the prior art (comparative example, see FIG. 7) without a colored dielectric layer and a PDP according to the present embodiment having a colored dielectric layer. The results of the thickness change of the dielectric layer are shown. At this time, in the comparative example, the thickness of the second dielectric layer is 20 μm, and in the examples, the thickness of the second dielectric layer is 15 to 35 μm.

비교예Comparative example 실시예 1Example 1 실시예 2Example 2 실시예 3Example 3 실시예 4Example 4 실시예 5Example 5 착색 유전층 두께(㎛)Colored dielectric layer thickness (μm) 00 55 1010 1515 2020 2525 화면 휘도 (cd/m²)Screen brightness (cd / m ² ) 900900 12001200 11501150 11501150 11001100 10001000 외광 반사 휘도 (cd/m²)External light reflection luminance (cd / m ² ) 1818 1616 1414 1414 1010 99

상기 표에 나타난 바와 같이, 본 실시예에 의한 PDP가 비교예의 PDP보다 화면 휘도가 우수해지고, 착색 유전층(26)에 의해 외광 반사 휘도가 감소하였음을 확인할 수 있다. 이 때, 착색 유전층(26)의 두께가 25㎛를 초과하면, 제2 유전층(22)의 두께가 지나치게 감소하여 절연 파괴 현상이 나타날 수 있으므로, 착색 유전층(26)의 두께는 25㎛ 이하가 바람직하다.As shown in the above table, it can be seen that the PDP according to the present embodiment has better screen brightness than the PDP of the comparative example, and the external light reflection luminance is reduced by the colored dielectric layer 26. At this time, when the thickness of the colored dielectric layer 26 exceeds 25 μm, the thickness of the second dielectric layer 22 may be excessively reduced, so that dielectric breakdown may occur. Therefore, the thickness of the colored dielectric layer 26 is preferably 25 μm or less. Do.

도 5는 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널 중 전면 기판의 부분 단면도이다.5 is a partial cross-sectional view of a front substrate of a plasma display panel according to a second embodiment of the present invention.

도면을 참고하면, 본 실시예에서는 전면 기판(4) 내면에 제2 유전층이 구비되지 않고, 착색 유전층(28)이 스캔 전극(16)과 공통 전극(18) 상에서 이 전극들을 덮으면서 형성된다. 그리고 MgO 보호막(30)이 착색 유전층(28)의 표면을 따라 전면 기판(4)의 내면 전체에 형성된다.Referring to the drawings, in this embodiment, the second dielectric layer is not provided on the inner surface of the front substrate 4, and the colored dielectric layer 28 is formed while covering the electrodes on the scan electrode 16 and the common electrode 18. An MgO protective film 30 is formed on the entire inner surface of the front substrate 4 along the surface of the colored dielectric layer 28.

이와 같이 스캔 전극(16) 상의 착색 유전층(28)과 공통 전극(18) 상의 착색 유전층(28)이 서로 분리되어 위치하면, PDP 구동 과정에서 착색 유전층(28)이 캐패시터로 기능할 때에, 두 착색 유전층(28) 사이의 정전 용량이 작아져 보다 낮은 전압으로도 유지 방전을 일으킬 수 있다. 따라서 상기 구조에서는 착색 유전층(28)이 외광을 흡수하여 화면의 반사 휘도를 낮추는 동시에, 저전압 구동을 가능하게 한 다.As such, when the colored dielectric layer 28 on the scan electrode 16 and the colored dielectric layer 28 on the common electrode 18 are separated from each other, when the colored dielectric layer 28 functions as a capacitor during the PDP driving process, the two colored layers The capacitance between the dielectric layers 28 may be small to cause sustain discharge even at a lower voltage. Therefore, in the above structure, the colored dielectric layer 28 absorbs external light, lowers the reflection brightness of the screen, and enables low voltage driving.

한편, 본 실시예에서 착색 유전층(28)이 방전 영역에 위치함에 따라 방전 셀에서 나오는 가시광을 차단하게 되나, 전면 기판(4)에 제2 유전층이 구비되지 않는 관계로 전면 기판(4)의 가시광 투과율이 높아져 화면의 휘도 저하를 보상할 수 있다. 또한 착색 유전층(28)의 두께는 5∼25㎛이 바람직하며, 이 조건을 만족할 때에 최적의 화면 휘도를 유지할 수 있다.On the other hand, in the present exemplary embodiment, the colored dielectric layer 28 blocks the visible light from the discharge cells as the colored dielectric layer 28 is located in the discharge region, but the visible light of the front substrate 4 is not provided because the second dielectric layer is not provided on the front substrate 4. The transmittance is increased to compensate for the decrease in brightness of the screen. In addition, the thickness of the colored dielectric layer 28 is preferably 5 to 25 µm, and the optimum screen brightness can be maintained when this condition is satisfied.

다음의 표 2는 착색 유전층이 없는 종래 기술에 의한 PDP(비교예, 도 7 참고)와, 착색 유전층을 갖는 본 실시예에 의한 PDP에서 화면 휘도와 외광 반사 휘도를 나타낸 데이터로서, 실시예에서는 착색 유전층의 두께 변화에 따른 결과를 나타내었다. 이 때, 비교예에서 제2 유전층의 두께는 20㎛이다.Table 2 below shows data showing screen luminance and external light reflection luminance in a PDP according to the prior art without a colored dielectric layer (Comparative Example, see FIG. 7) and a PDP according to the present embodiment having a colored dielectric layer. The results of the thickness change of the dielectric layer are shown. At this time, in the comparative example, the thickness of the second dielectric layer is 20 μm.

비교예Comparative example 실시예 1Example 1 실시예 2Example 2 실시예 3Example 3 실시예 4Example 4 실시예 5Example 5 착색 유전층 두께(㎛)Colored dielectric layer thickness (μm) 00 55 1010 1515 2020 2525 화면 휘도 (cd/m²)Screen brightness (cd / m ² ) 900900 10001000 950950 900900 850850 700700 외광 반사 휘도 (cd/m²)External light reflection luminance (cd / m ² ) 1818 1212 1010 88 77 55

상기 표에 나타난 바와 같이, 본 실시예에 의한 PDP가 비교예의 PDP와 비교하여 외광 반사 휘도가 효과적으로 감소되었으며, 착색 유전층(28)의 두께가 5∼25㎛ 조건을 만족할 때에 충분한 화면 휘도를 유지함을 확인할 수 있다.As shown in the above table, the PDP according to the present embodiment effectively reduced the external light reflection luminance compared with the PDP of the comparative example, and maintained sufficient screen luminance when the thickness of the colored dielectric layer 28 satisfied the condition of 5 to 25 μm. You can check it.

도 6은 본 발명의 제3 실시예에 따른 플라즈마 디스플레이 패널 중 전면 기판의 부분 단면도이다.6 is a partial cross-sectional view of a front substrate of a plasma display panel according to a third embodiment of the present invention.

도면을 참고하면, 본 실시예에서는 투명한 제2 유전층(32)이 스캔 전극(16)과 공통 전극(18) 상에서 이 전극들을 덮으면서 개별적으로 형성되고, 착색 유전층(34)이 각각의 제2 유전층(32) 위에 소정의 두께로 형성된다. 그리고 MgO 보호막(36)이 제2 유전층(32)과 착색 유전층(34) 표면을 따라 전면 기판(4)의 내면 전체에 형성된다.Referring to the drawings, in this embodiment, a transparent second dielectric layer 32 is formed separately covering the electrodes on the scan electrode 16 and the common electrode 18, and the colored dielectric layer 34 is formed on each second dielectric layer. It is formed on the 32 with a predetermined thickness. An MgO protective film 36 is formed on the entire inner surface of the front substrate 4 along the surfaces of the second dielectric layer 32 and the colored dielectric layer 34.

이와 같이 제2 유전층(32)과 착색 유전층(34)이 스캔 전극(16)과 공통 전극(18) 상에 개별적으로 위치함에 따라, 스캔 전극(16)과 공통 전극(18) 사이의 정전 용량을 낮추어 저전압 구동을 가능하게 하며, 착색 유전층(34)이 전면 기판(4)을 투과한 외광을 흡수하여 외광 반사 휘도를 낮춤으로써 화면의 명실 콘트라스트를 향상시킨다.As such, since the second dielectric layer 32 and the colored dielectric layer 34 are positioned separately on the scan electrode 16 and the common electrode 18, the capacitance between the scan electrode 16 and the common electrode 18 may be reduced. Low voltage driving is possible, and the colored dielectric layer 34 absorbs the external light transmitted through the front substrate 4 to lower the external light reflection brightness, thereby improving the clear contrast of the screen.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to

이와 같이 본 실시예에 따르면, 착색 유전층이 전면 기판을 투과한 외광을 흡수하여 외광 반사 휘도를 낮추고 화면의 명실 콘트라스트를 향상시킨다. 또한 제2 유전층과 착색 유전층의 두께 및 착색 유전층의 형상을 최적화하여 화면 휘도를 높이는 동시에 외광 반사 휘도를 낮출 수 있다.As described above, according to the present embodiment, the colored dielectric layer absorbs the external light transmitted through the front substrate to lower the external light reflection brightness and improve the clear room contrast of the screen. In addition, the thickness of the second dielectric layer and the colored dielectric layer and the shape of the colored dielectric layer may be optimized to increase screen brightness and to reduce external light reflection brightness.

Claims

A rear substrate and a front substrate disposed to face each other at arbitrary intervals;

Address electrodes formed on an opposite surface of the rear substrate to the front substrate;

Barrier ribs disposed in a space between the rear substrate and the front substrate to partition discharge cells;

A fluorescent layer located in each of the discharge cells;

Sustain electrodes formed along a direction crossing the address electrode on an opposite surface of the front substrate to a rear substrate; And

And a colored dielectric layer positioned in a non-discharge region between the discharge cells on an opposite surface of the front substrate.

delete

The method of claim 1,

And the plasma display panel further comprises a transparent dielectric layer formed on the entire opposite surface of the front substrate while covering the sustain electrodes, wherein the colored dielectric layer is formed on the transparent dielectric layer.

The method of claim 1,

And the barrier rib includes a first barrier member in an address electrode direction and a second barrier member in a sustain electrode direction.

The method of claim 4, wherein

And the colored dielectric layer is formed at a position corresponding to the second partition member.

The method of claim 3,

And the transparent dielectric layer has a thickness of 5 to 35 mu m.

The method of claim 3,

And the colored dielectric layer has a thickness of 5 to 25 mu m.

A fluorescent layer located in each of the discharge cells;

Sustain electrodes formed on a surface opposite to the rear substrate of the front substrate along a direction crossing the address electrode;

The sustain electrode includes a scan electrode and a common electrode,

And a colored dielectric layer disposed on the scan electrode and the common electrode while covering the electrodes.

The method of claim 8,

And a colored dielectric layer on the scan electrode and a colored dielectric layer on the common electrode are separated from each other.

The method of claim 8,

And the colored dielectric layer has a thickness of 5 to 25 mu m.

The method of claim 8,

And the plasma display panel further comprises a transparent dielectric layer positioned between the scan electrode and the colored dielectric layer and between the common electrode and the colored dielectric layer.

The method of claim 11,

And a transparent dielectric layer and a colored dielectric layer on the scan electrode, and a transparent dielectric layer and a colored dielectric layer on the common electrode.