KR20060024821A

KR20060024821A - 코드화된 널 패킷-원용 동기화를 위한 방법 및 시스템

Info

Publication number: KR20060024821A
Application number: KR1020057025254A
Authority: KR
Inventors: 동-창 쉬; 맥샘 비. 벨로서코프스키
Original assignee: 톰슨 라이센싱
Priority date: 2003-07-01
Filing date: 2004-06-30
Publication date: 2006-03-17
Also published as: EP1639712A2; WO2005006573A3; MY137941A; US7174494B2; KR101148969B1; JP2007525091A; CN101494514A; MXPA05013955A; WO2005006573A2; JP4721284B2; EP1639712B1; CN1860689A; BRPI0412090A; US20050005205A1

Abstract

개시된 실시예는 송신기를 포함하는 통신 시스템에 대한 것으로서, 이 송신기는 복수의 시간 슬롯으로 분할되는 데이터 신호를 송신시키도록 적응되어 있다. 이 송신기는 통신 데이터를 복수의 시간 슬롯의 서브셋에 삽입하도록 그리고 통신 시스템에 대한 정보를 나타내는 널 데이터를 생성하도록 적응된다. 이 널 데이터는 통신 데이터에 의해 점유되지 않는 복수의 시간 슬롯의 서브셋에 삽입된다. 다른 개시된 실시예는 수신기(40)를 포함하는 통신 시스템에 대한 것으로서, 이 수신기는 복수의 시간 슬롯으로 분할되는 데이터 신호를 수신하도록 적응된다. 이 수신기(40)는 데이터 신호 내의 상관 피크(22, 24)를 식별하도록 적응되는데, 이 피크는 복수의 시간 슬롯의 서브셋에 대응하며, 복수의 시간 슬롯의 서브셋은 통신 시스템에 대한 정보를 나타내는 널 데이터를 포함한다. 이 수신기(40)는 논리값을 상관 피크(22,24)와 연관(56)시킬 수 있으며 통신 시스템에 대한 정보를 획득하도록 논리값을 디코딩(62)할 수 있다.

Description

코드화된 널 패킷-원용 동기화를 위한 방법 및 시스템{METHOD AND SYSTEM FOR CODED NULL PACKET-AIDED SYNCHRONIZATIOIN}

본 발명은 직접 시퀀스 확산 스펙트럼 통신(DSSS) 시스템에서 시분할 다중 접속(TDMA)을 개선시키는 것과 관계 있다.

이 부분은, 아래에서 설명되고/되거나 청구되는 본 발명의 다양한 측면과 관계 있을 수 있는 다양한 기술 측면을 소개하기 위해 의도된다. 본 검토는 본 발명의 다양한 측면에 대한 더 나은 이해를 촉진시키기 위한 배경 정보를 독자에게 제공하는데 유익한 것으로 생각된다. 따라서, 본 기록은 이러한 관점에서 읽혀져야 하며, 종래 기술을 인정하는 것으로서 읽혀져서는 안 된다는 것이 이해되어야 한다.

TDMA 통신 시스템에서, 베이스 유닛은 다른 베이스 유닛과, 핸드셋으로도 언급될 수 있는 다수의 로컬 모바일 단말기(MT) 사이의 통신을 촉진시킨다. 베이스 유닛과 모바일 단말기는 통상, 특정 주파수로 또는 주파수 그룹으로 데이터 신호를 송신하고 수신할 수 있다. 데이터 신호는 시간 슬롯으로 알려진 다수의 더욱 작은 인크리먼트로 분할되는데, 이는 각각의 데이터 신호 싸이클 동안에 되풀이될 수 있다. TDMA를 사용해서, 다수의 데이터 송신 세션이 동시에 일어날 수 있다. 소정의 통신 세션 동안에, 모바일 단말기는 특정 시간 슬롯에 할당될 수 있다. 이 모바일 단말기로부터 나오는 데이터는 통신 세션이 지속되는 동안에 할당된 시간 슬롯에 송신될 수 있다. 소정의 기지국 환경에서, 적어도 일부의 시간 슬롯이 소정의 시간에 사용되지 않는 것이 통상적이다.

TDMA는 DSSS 시스템과 같은 확산 스펙트럼 통신 시스템에서 사용될 수 있다. DSSS 시스템에서, 원래의 데이터 신호는 광대역 확산 코드와 곱해져 확산된다. 확산은 비교적 고 전력 스펙트럼 밀도를 갖는 협대역 신호를 저 전력 스펙트럼 밀도를 갖는 광대역 신호로 변환시킨다. 즉, 신호 에너지는 넓은 주파수 범위에 걸쳐 확산된다. DSSS 신호는 종종 노이즈 플로어(noise floor) 이하이다.

DSSS 수신기는 수신기에서 확산 코드에 대한 상관으로부터 얻는 상관 이득으로 인해 신호를 처리할 수 있다. 저 전력 스펙트럼 밀도로 인해, DSSS 신호는 검출하는 것이 종종 어려우며 그 주파수 대역에 있는 다른 신호와 매우 작은 간섭을 야기한다.

수신되고 있는 TDMA 구조를 동기화시키는 통상적인 방법은 디코딩된 패킷의 TDMA 구조에서 기준점을 결정하기 위해, 다양한 시간 슬롯과 연관된 데이터 패킷에 포함되어 있는 페이로드 데이터를 디코딩하는 것이다. 이러한 방식은 일반적으로 수신 시스템이 우선 패킷 경계를 신뢰성 있게 검출한 이후, 관련 TDMA 정보를 추출하도록 패킷을 복조하고 디코딩하고 이외에 달리 처리할 수 있을 것을 요한다. 이러한 초기 패킷 경계 검출을 수행하는 것은 신호-대-잡음 비(SNR)가 낮은 조건에서 특히 어려울 수 있다.

통상적인 방법의 예는 상관 피크 위치를 결정하기 위해, 수신 데이터 신호를 적당한 의사-코드(PN) 시퀀스와 상관시키는 것이다. 상관 피크 위치가 알려질 때, 패킷 경계는 식별된 패킷 경계와 관련있는 데이터의 위치에 기초해서 디코딩된 페이로드 데이터에 대해 로킹될 수 있다. 이러한 방식에서, 상관 피크의 검출은 페이로드 데이터가 순방향 에러 정정(FEC) 기술을 사용해서 디코딩될 때까지 TDMA 구조에 대한 어떠한 정보도 제공하지 않는다. FEC-인코딩된 페이로드 데이터를 디코딩하지 않고도 상관 도메인 내에 있는 데이터 신호의 TDMA 구조의 신뢰할 만한 결정을 허용하고, 따라서 TDMA 획득을 가속시키고 그 정확도를 개선시키는, 장치 및 방법이 바람직하다.

개시된 실시예는 송신기를 포함하는 통신 시스템에 대한 것으로서, 이 송신기는 복수의 시간 슬롯으로 분할되는 데이터 신호를 송신시키도록 적응되어 있다. 이 송신기는 통신 데이터를 복수의 시간 슬롯의 서브셋에 삽입하도록 그리고 통신 시스템에 대한 정보를 나타내는 널 데이터를 생성하도록 적응된다. 이 널 데이터는 통신 데이터에 의해 점유되지 않는 복수의 시간 슬롯의 서브셋에 삽입된다.

다른 개시된 실시예는 수신기를 포함하는 통신 시스템에 대한 것으로서, 이 수신기는 복수의 시간 슬롯으로 분할되는 데이터 신호를 수신하도록 적응된다. 이 수신기는 데이터 신호 내의 상관 피크를 식별하도록 적응되는데, 이 피크는 복수의 시간 슬롯의 서브셋에 대응하며, 복수의 시간 슬롯의 서브셋은 통신 시스템에 대한 정보를 나타내는 널 데이터를 포함한다. 이 수신기는 논리값을 상관 피크와 연관시킬 수 있으며 통신 시스템의 TDMA 구조에 대한 정보를 획득하도록 논리값을 디코딩할 수 있다.

도 1은 본 발명의 실시예에 따른 예시적인 TDMA 구조를 도시하는 도면.

도 2는 도 1에 도시된 TDMA 구조에 대응하는 상관 도메인 데이터를 도시하는 그래프.

도 3은 본 발명의 실시예에 따른 다른 예시적인 TDMA 데이터 구조를 도시하는 도면.

도 4는 본 발명의 실시예에 따른 널 패킷을 수신하고 해석하기 위한 디바이스를 도시하는 블록도.

본 발명에 대한 하나 이상의 실시예가 아래에서 설명될 것이다. 이들 실시예에 대한 간단한 설명을 제공하기 위한 시도로, 실제 구현예에 대한 모든 특징이 본 명세서에서 설명되지는 않을 것이다. 임의의 이러한 실제 구현예의 개발시에, 임의의 엔지니어링 또는 설계 프로젝트에서와 마찬가지로, 각 구현예마다 달라질 수 있는 시스템-관련 및 비즈니스-관련 제약을 준수하는 것과 같은 개발자의 특정 목표를 달성하기 위해 다양한 구현예-특정 결정이 이루어질 수 있다는 것이 인식되어야 한다. 더욱이, 이러한 개발 시도는 복잡하고 시간이 들 수 있으나, 그럼에도 불구하고 본 개시의 혜택을 입는 당업자에게는 일상적인 설계, 제작, 및 제조 업무일 것이라는 점이 인식되어야 한다.

도 1은 본 발명에 따른 예시적인 TDMA 구조를 도시하는 도면이다. TDMA 기지국측을 도시하는 이 TDMA 구조는 전체적으로 참조 번호(10)로 언급된다. TD1은 명령 데이터 송신 슬롯을 나타낸다. RD1은 명령 데이터 수신 슬롯을 나타낸다. TD1 과 RD1로 시작하는 행은 모두 제1 가로 슬롯을 포함한다. TS1, TS2, TS3 및 TS4 각각은 다양한 홀수 및 짝수 송신 시간 슬롯에 대응한다. RS1, RS2, RS3 및 RS4 각각은 다양한 홀수 및 짝수 수신 시간 슬롯에 대응한다. n개의 가로 슬롯이 두 개의 행에 의해 나타나는데, 이 두 개의 행은 각각, 명령 데이터 송신 슬롯(TDn)과 명령 데이터 수신 슬롯(RDn)으로 시작한다.

임의의 소정의 시간에, 하나 이상의 송신 슬롯(TSn)이 통신 데이터를 송신할목적으로 사용되지 않을 수 있다. 송신 슬롯은 어떠한 모바일 단말기도 통신 데이터를 위한 시간 슬롯을 사용할 것을 요하는 통신 세션에는 관여하지 않기 때문에 사용되지 않을 수 있다. 기지국은 널 데이터 패킷 형식의 고정된 시그니쳐 데이터를 모든 미사용 시간 슬롯에 삽입할 수 있다. 본 명세서에서 사용된 "널 데이터"라는 용어는 미리-정의된 시그니쳐 패킷(signature packet)을 의미하는데, 이 패킷은 이미 점유된 TDMA 슬롯 상에서 송신되는 데이터를 포함하는 정보-포함 페이로드 패킷(information-bearing payload packet)과는 다르다. "널"이라는 표현은 모든-제로 패킷을 의미하도록 의도되지는 않는다.

각각의 시간 슬롯에는 다른 사용되지 않는 시간 슬롯에 임베디드되는 그 자신의 미리 결정된 존재 패턴(identity pattern)이 제공될 수 있다. 데이터는 데이터 패킷 자체가 수신기에 의해 디코딩되기 전에 상관 패킷을 조사함으로써 결정될 수 있다. 기지국과의 초기 동기화를 확립하기를 바라는 모바일 단말기는 수신 신호를 상관시킬 수 있으며 어떠한 종류의 패킷이 수신되고 있는지 즉시 결정할 수 있고/있거나 송신을 위해 어떠한 시간 슬롯이 이용가능한지를 결정할 수 있다.

기지국에 의해 전송된 널 패킷은 상관 도메인 내에 있는 연관 시간 슬롯의 존재를 나타내는 정보를 전달할 수 있다. 이는 상관 빈 패턴(correlation bin pattern) 자체가 기지국에 의해 전송된 정보를 구현할 수 있다는 것을 의미한다. 따라서, 통신 링크를 확립하기를 원하는 모바일 유닛 또는 핸드셋은 프로토콜 층을 통과하지 않고도 그리고 페이로드 데이터를 디코딩하지 않고도 이용가능한 시간 슬롯을 즉시 찾아낼 수 있다. 휴지 모드(sleep mode)로부터 "활성화(wake up)"되는 임의의 핸드셋은 수신 상관 패턴을 일치시킴으로써 그리고 타이밍 및 반송파 오프셋을 그에 맞게 조정함으로써 신속하게 재-동기화시킬 수 있다.

도 2는 도 1에 도시된 TDMA 구조에 대응하는 상관 도메인 데이터를 도시하는 그래프이다. 도 2에 도시된 그래프는 전체적으로 참조 번호(20)로 언급된다. 그래프(10)의 x-축은 상관 빈 인덱스 값의 범위를 나타내며 y-축은 수신 TDMA 신호의 크기를 나타낸다.

복수의 양의 상관 피크(positive correlation peak, 22)는 도 1에 도시된 송신 슬롯(TS)에 송신된 다양한 심벌에 대응한다. 유사하게, 복수의 음의 상관 피크(negative correlation peak)(24) 또한 도 1에 도시된 송신 슬롯(TS)에 송신된 다양한 심벌에 대응한다. 설명 목적상 도 2에서, 세 개의 양의 상관 피크는 특히 참조 번호(22)로 식별되고 세 개의 음의 상관 피크는 참조 번호(24)로 식별된다. 당 업자는 상관 피크(22)와 거의 동일한 양의 크기(positive amplitude) 및 상관 피크(24)와 거의 동일한 음의 크기(negative amplitude)를 갖는 다른 상관 피크가 도 2에 도시되어 있다는 것을 인식할 것이다.

도 2에 도시된 상관 피크의 패턴은 임의의 모바일 유닛 또는 핸드셋 수신기가 TDMA 시스템 파라미터를 결정할 수 있게 하기에 충분한 유용한 정보를 구현할 수 있다. 이러한 정보를 전달하도록 널 데이터로 코드화될 수 있는 데이터의 예는, 패킷이 기지국에 의해 전송되었는지 또는 모바일 유닛에 의해 전송되었는지와 무관하게, (세로 슬롯 수, 가로 슬롯 수 및 슬롯이 홀수인지 또는 짝수인지를 포함해서 )패킷이 수신되는 시간 슬롯의 존재, 송신 전력 레벨, 강한 또는 약한 순방향 에러 정정(FEC) 등을 포함한다. 도 1에 도시된 TDMA 구조에서 그리고 도 2에 도시된 대응 상관 피크 데이터에서, 여덟(8) 개의 오디오와 하나(1)의 명령 데이터 슬롯은 적어도 아홉(9) 개의 상관 피크 패턴을 필요로 한다.

도 2에 도시된 상관 피크에는 "0" 또는 "1"의 논리값과 같은 논리값이 할당될 수 있다. 음의 피크 빈(negative peak bin)은 논리(1)에 매핑될 수 있고 양의 피크 빈(positive peak bin)은 논리(0)에 매핑될 수 있으며, 또는 그와 반대로 매핑될 수 있다. 상관 피크 패턴은 각각의 패턴이 상관 도메인 내에서 다른 것과 최대 거리를 유지하는 방식으로 설계될 수 있다. 예컨대, 데이터 요소가 상이한 위치의 수로서 거리가 정해지는 경우, 상관 피크 데이터( A=(1 0 1 0))와 상관 피크 데이터(B=(0 1 0 0))사이의 거리는 삼(3)이다. 널 패킷 간의 최대 거리는 더욱 양호한 패턴 일치 성능을 야기할 것이다.

51개의 심벌이 각각의 데이터 패킷에 포함되어 있는 경우, 페이로드 데이터로부터 생성되는 상관 빈은 시그니쳐 상관 빈과 동일할 수 있다. 그러나, 가능한 해결책은 시그니쳐 패턴의 리던던시(redundancy)를 사용하는 것일 수 있다. 페이로드 데이터는 통상 랜덤화되며 긴 지속 시간 동안 0 또는 1의 문자열(string)의 반복은 드물다. 시그니쳐 패턴에서, 0 또는 1의 반복은 동일한 페이로드 데이터 생성 패턴과 시그니쳐 패턴을 구비할 가능성을 제거할 목적으로 생성될 수 있다. 명백한 검출을 달성하기 위한 다른 방식은 미리-정해진 수의 패킷에 의해 분리되어 다수(2 이상)의 횟수로 발생하도록 상관 패턴을 발견하는 것일 수 있다. 페이로드 패턴이 지정된 시그니쳐 패턴 중 하나와 반복적으로 일치할 가능성은 무시할 정도로 낮아야 한다.

도 3은 본 발명의 실시예에 따른 다른 예시적인 TDMA 데이터 구조를 도시하는 도면이다. TDMA 기지국 측을 도시하는 TDMA 구조는 전체적으로 참조 번호(30)로 언급된다. 제1 가로 슬롯은 홀수 및 짝수 행을 포함한다. 짝수 행은 명령 데이터 송신 슬롯(BT_D1)과 점유된 데이터 송신 슬롯(BT_A1 및 BT_A4)을 포함한다. 또한 점유된 데이터 수신 슬롯(BR_A1 및 BR_A4)이 짝수 행에 포함된다. 비어 있는 짝수 데이터 수신 슬롯(빗금으로 도시됨)은 BR_S2 및 BR_S3로 식별된다. 마지막으로, 비어있는 짝수 데이터 송신 슬롯(빗금으로 도시됨)은 BT_S2 및 BT_S3로 식별된다. 비어있는 짝수 데이터 송신 슬롯(BT_S2 및 BT_S3)은 도 1 및 도 2를 참조해서 위에서 개시된 TDMA 시그니쳐 데이터로 채워질 수 있다.

제1 가로 슬롯의 홀수 행은 명령 데이터 수신 슬롯(BR_D1) 및 점유된 데이터 송신 슬롯(BT_A1 및 BT_A4)을 포함한다. 또한 홀수 행에는 점유된 데이터 수신 슬롯(BR_A1 및 BR_A4)이 포함된다. 비어있는 짝수 데이터 수신 슬롯(빗금으로 도시됨)은 BR_S2 및 BR_S3로 식별된다. 마지막으로, 비어있는 홀수 데이터 송신 슬롯(빗금으로 도시됨)은 BT_S2 및 BT_S3로 식별된다. 비어있는 홀수 데이터 송신 슬롯(BT_S2 및 BT_S3)은 도 1 및 도 2를 참조해서 위에서 개시된 TDMA 시그니쳐 데이터로 채워질 수 있다.

n개의 가로 슬롯이 또한 도 3에 도시되어 있다. n개의 가로 슬롯의 시간 슬롯은 제1 가로 슬롯 내의 유사-명명 시간 슬롯(like-named time slot)에 대응한다.

도 4는 본 발명의 실시예에 따른 널 패킷을 수신하고 해석하기 위한 디바이스를 도시하는 블록도이다. 블록도는 전체적으로 참조 번호(40)로 언급된다.

안테나(42)는 DSSS 통신 시스템에서 TDMA 기지국과 같은 수신기로부터 데이터를 수신하도록 적응된다. 수신 데이터 신호는 프론트 엔드 처리 블록(44)에 의해 프론트 엔드 처리될 수 있으며 필터 블록(46)에 의해 필터링될 수 있다. 필터링된 데이터 신호는 역-확산기(48)에 의해 역-확산(상관)될 수 있다. 역-확산기(48)의 출력은 상관 피크 빈 검출기(50)에 전달되는데, 이 검출기는 도 1 및 도 2를 참조해서 위에서 설명된 널 패킷을 포함하는 데이터의 임계 레벨을 결정하는 것을 돕도록 임계 입력(52)을 수신할 수 있다.

상관 피크 빈 검출기의 출력은 피크 비트 매퍼(56)에 전달되는데, 이 매퍼는 상관 피크 빈을 논리 0 및 1로 번역한다. 상관 피크 비트의 논리 번역은 데이터 신호를 생성시킨 송신기에 의해 다른 비어있는 시간 슬롯에 구현된 시그니쳐 데이터 에 대응하는 데이터를 초래한다. 상관 피크 빈 검출기(50)의 출력은 FEC 디코딩 등을 위해 종래의 디코더(54)에 선택적으로 전달될 수 있다.

시그니쳐 데이터는 매퍼(56)로부터 배리데이터(validater) 및 디코더(58)에 전달되어, 이 디코더가 널 패킷에 임베디드된 시그니쳐 데이터를 해석한다. 배리데이터 및 디코더(58)는 또한 에러 정정 성능을 포함할 수 있다. 예컨대, 널 패킷에 포함되어 있는 정보는 FEC 블록 코드를 이용해서 인코딩될 수 있다. FEC 블록 코드는 매우 낮은 SNR 환경으로 인한 매핑 에러를 정정하도록 상관-피크-매핑된 0 및 1에 사용될 수 있다. 또한, 패리티 비트 또는 다른 형태의 에러 검사 및 정정법이 매핑된 비트의 무결성을 검사하기 위해 사용될 수 있다.

제어 블록(60)은 배리데이터 및 디코더(58)로부터 시그니쳐 데이터를 수신할 수 있으며, 데이터 패킷에 사용할 동기화 파라미터를 설정하거나 로딩하기 위해 시그니쳐 데이터를 사용할 수 있는데, 이 데이터 패킷은 시그니쳐 데이터 대신에 통신 데이터를 포함한다. 다른 비어있는 시간 슬롯으로 디코딩된 시그니쳐 데이터가 올바르게 해석되지 않는 경우, 페이로드 데이터가 디코더(62)에 의해 실제 데이터를 포함하는 슬롯으로부터 디코딩될 수 있다.

본 발명은 다양한 변형 및 다른 형태가 가능한 한편, 특정 실시예가 도면에 있는 예를 통해 도시되었으며 본 명세서에서 상세히 설명될 것이다. 그러나, 본 발명은 개시된 특정 형태에 제한되지 않는다는 점이 이해되어야 한다. 오히려, 본 발명은 후술하는 첨부된 청구항에 의해 한정되는 바와 같이 본 발명의 사상 및 범주 내에 있는 모든 변형, 등가물 및 대안을 포함한다.

본 발명은 직접 시퀀스 확산 스펙트럼 통신(DSSS) 시스템에서 시분할 다중 접속(TDMA)을 개선시키는 것에 이용 가능하다.

Claims

복수의 시간 슬롯으로 분할되는 데이터 신호를 송신시키도록 적응되어 있는 송신기를 포함하는 통신 시스템으로서,

상기 송신기는,

통신 데이터를 복수의 시간 슬롯의 서브셋에 삽입하고;

통신 시스템에 대한 정보를 나타내는 널 데이터를 생성하며; 그리고

널 데이터를 통신 데이터에 의해 점유되지 않는 복수의 시간 슬롯의 서브셋에 삽입하도록

적응되는, 통신 시스템.
제1 항에 있어서,

통신 시스템은 시분할 다중 접속(TDMA) 통신 시스템인, 복수의 시간 슬롯으로 분할되는 데이터 신호를 송신시키도록 적응되어 있는 송신기를 포함하는 통신 시스템.
제1 항에 있어서,

통신 시스템은 직접 시퀀스 확산 스펙트럼(DSSS) 통신 시스템인, 통신 시스템.
제1 항에 있어서,

통신 데이터는 순방향 에러 정정(FEC) 코드를 사용해서 인코딩되고 널 데이터는 FEC 코드를 사용해서 인코딩되지 않는, 통신 시스템.
제1 항에 있어서,

널 데이터는 순방향 에러 정정(FEC) 코드를 사용해서 인코딩되는, 통신 시스템.
제1 항에 있어서,

통신 데이터에 의해 점유되지 않는 복수의 시간 슬롯의 서브셋은 통신 데이터에 의해 점유되지 않는 모든 시간 슬롯을 포함하는, 통신 시스템.
제1 항에 있어서,

통신 시스템에 대한 정보는 널 데이터가 삽입되는 타임 슬롯과 연관된 식별자를 포함하는, 통신 시스템.
제1 항에 있어서,

통신 시스템에 대한 정보는 송신기가 데이터 신호를 송신하는 전력 레벨을 포함하는, 통신 시스템.
복수의 시간 슬롯으로 분할되는 데이터 신호를 수신하도록 적응되는 수신기(40)를 포함하는 통신 시스템으로서,

수신기는,

통신 시스템에 대한 정보를 나타내는 널 데이터를 포함하는 복수의 시간 슬롯의 서브셋에 대응하는 데이터 신호 내의 상관 피크(22, 24)를 식별하고(50);

논리값을 상관 피크(22, 24)와 연관시키며(56); 그리고

통신 시스템에 대한 정보를 획득하기 위해 논리값을 디코딩하도록(62)

적응되는, 통신 시스템.
제9 항에 있어서,

복수의 시간 슬롯의 서브셋은 통신 데이터를 포함하지 않는, 통신 시스템.
제9 항에 있어서,

수신기는 통신 데이터를 포함하는 패킷을 디코딩하는데 사용하기 위한 동기화 파라미터를 설정(60)하기 위해 통신 시스템에 대한 정보를 사용하도록 적응되는, 통신 시스템.
제9 항에 있어서,

수신기는 통신 시스템에 대한 정보를 사용해서 통신 데이터를 포함하는 패킷을 디코딩하도록 적응되는, 통신 시스템.
제9 항에 있어서,

통신 시스템은 시분할 다중 접속(TDMA) 통신 시스템인, 통신 시스템.
제9 항에 있어서,

통신 시스템은 직접 시퀀스 확산 스펙트럼(DSSS) 통신 시스템인, 통신 시스템.
제9 항에 있어서,

논리값은 순방향 에러 정정(FEC) 코드를 사용하지 않고 디코딩되는, 통신 시스템.
제9 항에 있어서,

논리값은 순방향 에러 정정(FEC) 코드를 사용해서 디코딩되는, 통신 시스템.
제9 항에 있어서,

통신 시스템에 대한 정보는 널 데이터가 삽입되는 시간 슬롯과 연관된 식별자를 포함하는, 통신 시스템.
제9 항에 있어서,

통신 시스템에 대한 정보는 송신기가 데이터 신호를 전송하는 전력 레벨을 포함하는, 통신 시스템.
복수의 시간 슬롯의 서브셋이 통신 시스템에 대한 정보를 나타내는 널 데이터를 포함하는, 복수의 시간 슬롯으로 분할되는 데이터 신호를 해석하는 방법으로서,

복수의 시간 슬롯의 서브셋에 대응하는 데이터 신호 내의 상관 피크를 식별하는 단계(50);

논리값을 상관 피크와 연관시키는 단계(56); 및

통신 시스템에 대한 정보를 획득하기 위해 논리값을 디코딩하는 단계(62)

를 포함하는, 복수의 시간 슬롯으로 분할되는 데이터 신호를 해석하는 방법.
제19 항에 있어서,

통신 시스템에 대한 정보를 사용해서, 통신 데이터를 포함하는 데이터 패킷을 디코딩하는 단계를 포함하는, 복수의 시간 슬롯으로 분할되는 데이터 신호를 해석하는 방법.