KR20060020292A - 전자 방출 패널의 임피던스 해석방법 및 이를 이용한 전자방출 패널 구동방법 - Google Patents

전자 방출 패널의 임피던스 해석방법 및 이를 이용한 전자방출 패널 구동방법 Download PDF

Info

Publication number
KR20060020292A
KR20060020292A KR1020040069103A KR20040069103A KR20060020292A KR 20060020292 A KR20060020292 A KR 20060020292A KR 1020040069103 A KR1020040069103 A KR 1020040069103A KR 20040069103 A KR20040069103 A KR 20040069103A KR 20060020292 A KR20060020292 A KR 20060020292A
Authority
KR
South Korea
Prior art keywords
data
voltage
electron emission
capacitance
electrode line
Prior art date
Application number
KR1020040069103A
Other languages
English (en)
Inventor
노향숙
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040069103A priority Critical patent/KR20060020292A/ko
Publication of KR20060020292A publication Critical patent/KR20060020292A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G01R27/16—Measuring impedance of element or network through which a current is passing from another source, e.g. cable, power line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 전자 방출 패널의 라인 임피던스를 해석하고, 라인 임피던스에 의해 지연되는 인가 전압 파형을 보상할 수 있는 구동방법을 제공한다. 본 발명은 데이터 전압을 전자 방출 패널의 데이터 전극라인들 중 적어도 하나에 인가하는 데이터 전압 인가단계; 상기 데이터 전극라인에서 측정되는, 지연된 데이터 전압이 소정치까지 상승한 시간을 측정하는 상승시간 측정단계; 상기 지연된 데이터 전압이 최고치가 되었을 때, 상기 데이터 전극라인의 총저항을 측정하는 저항측정단계; 상기 상승시간과 상기 총저항으로부터 상기 데이터 전극라인의 커패시턴스를 해석하는 커패시턴스 해석단계; 및 상기 데이터 전극라인의 총저항과 상기 커패시턴스에 따라 상기 전자 방출 패널의 구동전압을 조절하는 단계;를 포함하는 전자 방출 패널의 임피던스 해석방법 및 이를 이용한 전자 방출 패널의 구동방법을 제공한다.

Description

전자 방출 패널의 임피던스 해석방법 및 이를 이용한 전자 방출 패널 구동방법{Method of analyzing impedance of an electron emission display panel and method of driving electron emission display device utilizing thereof}
도 1은 전자 방출 패널의 데이터 전극라인과 주사 전극라인에 인가되는 신호의 파형도이다.
도 2는 전자 방출 패널의 데이터 전극라인과 주사 전극라인에 인가되는 신호의 파형도이다.
도 3a는 전자 방출 디스플레이 패널들의 전극라인들의 임피던스 성분으로 인하여, 인가되는 신호의 펄스 파형이 지연 또는 왜곡되는 현상을 설명하기 위한 파형도이다.
도 3b는 전자 방출 디스플레이 패널들의 전극라인들의 임피던스 성분으로 인하여, 인가되는 신호의 펄스 파형이 지연 또는 왜곡되는 현상을 설명하기 위한 파형도이다.
도 3c는 전자 방출 디스플레이 패널들의 전극라인들의 임피던스 성분으로 인하여, 인가되는 신호의 펄스 파형이 지연 또는 왜곡되는 현상을 설명하기 위한 파형도이다.
도 4는 본 발명의 일 실시예에 의한 전자 방출 장치 중 탑-게이트 형 전자 방출 패널(top-gate type)의 사시도이다.
도 5는 본 발명의 일 실시예에 의한 전자 방출 장치 중 언더-게이트형 전자 방출 패널(under-gate type)의 사시도이다.
도 6은 본 발명의 일 실시예에 따라, 전자 방출 패널에 인가되는 구형파 전압파형과 측정되는 지연된 전압파형을 도시한 파형도이다.
도 7은 본 발명에 따른 전자 방출 장치의 블록도이다.
도 8은 본 발명에 따른 전자 방출 장치의 블록도이다.
도 9는 본 발명의 일 실시예에 따라, 전자 방출 패널의 임피던스 해석방법 및 이를 이용한 전자 방출 패널 구동방법을 나타내는 순서도이다.
<도면의 주요 부분에 대한 부호의 설명>
2:앞쪽 패널 3:뒤쪽 패널
10:전자 방출 디스플레이 패널 15:영상 처리부
16:논리 제어부 17:주사 구동부
18:데이터 구동부 19:전원공급부
21:앞쪽 기판 22:애노드 전극
31:뒤쪽 기판
V1:인가되는 데이터 전압 V2: 측정되는 지연된 데이터 전압
τ:시정수
R1, R2, ..., Rn:라인 저항 C1, C2, ..., Cn:라인 커패시턴스
50:전압측정부 60:저항측정부
FR 11,...,FBnm:형광 셀들 CR 1,...,CBm...캐소드 전극라인들
ER 11,...,EBnm:전자 방출원들 G1,...,Gn:게이트 전극라인들
HR 11,...,HBnm:관통구들 T:대향 전극들
본 발명은 전자 방출 패널의 임피던스 해석방법 및 이를 이용한 전자 방출 패널의 구동방법에 관한 것으로서, 더욱 상세하게는, 전자 방출 패널의 데이터 전극라인에 기생하는 각 화소의 라인 저항과 라인 커패시턴스를 해석하고, 상기 라인 저항과 라인 커패시턴스로 인해 발생하는 구동 전압파형의 지연을 보상하는 전자 방출 패널의 구동방법에 관한 것이다.
통상적인 전자 방출 장치는 크게 전자 방출 패널과 그 구동 장치로 구성되며, 논리제어부와 데이터 구동부 및 어드레스 구동부를 포함하는 구동 장치가 전자 방출 디스플레이 패널의 애노드 전극에 정극성 전압을 인가한 상태에서, 게이트 전극에 상대적 정극성 전압, 캐소드 전극에 상대적 부극성 전압을 인가하면, 게이트 전극과 캐소드 전극간의 전위차에 의하여 캐소드 전극으로부터 전자가 방출되어 애노드 전극을 향해 가속되며, 애노드 전극상에 있는 형광 셀에 충돌하여 빛이 발산된다.
또한, 게이트 전극이 캐소드 전극의 하부에 배치되고, 게이트 전극과 캐소드 전극간에 방출개시전압 이상의 전압차가 발생하였을 때 캐소드 전극으로부터 방출된 전자가 애노드를 향해 가속되는 구조의 전자 방출 패널도 있다.
게이트 전극들이 주사 전극으로 사용되고 캐소드 전극이 데이터 전극으로 사용될 수도 있고, 그 반대로 게이트 전극들이 데이터 전극으로 사용되고 캐소드 전극이 주사 전극으로 사용될 수도 있다.
전자 방출 패널의 게이트 전극과 캐소드 전극은 각각 데이터 전극라인과 주사 전극라인 중의 어느 하나에 전기적으로 연결되어 있다. 주사 전극라인에 주사 신호가 순차적으로 인가되는 과정에서, 데이터 전극라인에 휘도에 비례하는 전압을 가진 펄스폭 또는 펄스크기가 인가되면 주사 전극라인에 연결된 전극(게이트 전극 또는 캐소드 전극)과 데이터 전극라인에 연결된 전극(캐소드 전극 또는 게이트 전극)간의 전위차에 의해 캐소드 전극으로부터 전자가 방출되어 애노드 전극으로 가속된다. 그리고, 전자 방출 패널의 배면패널(하판)에 데이터 전극라인 및 주사 전극라인이 배열되고, 전면패널(상판)에 고전압의 애노드 전극 및 형광 셀이 배열된다.
전자 방출 패널의 데이터 전극라인에는 영상 데이터의 휘도정보에 비례하는 전력이 공급된다. 예를 들어, 영상 데이터가 8비트로 이루어지는 경우에 영상 데이터는 0(10)(0000 0000(2)) ~ 255(10)(1111 1111(2))의 256개의 계조단계를 나타내며, 패널에는 상기 계조단계에 비례하는 전력이 공급되어 각 계조별 휘도의 광이 출력된다.
패널의 출력 휘도를 조절하기 위한 계조 제어 방식에는, 데이터 신호 펄스의 인가 시간을 제어하는 펄스폭 변조(Pulse Width Modulation;PWM) 방식과, 데이터 신호 펄스의 전압 크기를 제어하는 펄스 크기 변조(Pulse Amplitude Modulation;PAM) 방식이 있다. 펄스폭 변조(PWM) 방식에서는, 논리 제어부에서 영상 데이터에 포함된 계조 정보에 따라 계조신호를 발생시키고, 데이터 구동부에서는 입력된 데이터 구동신호(SD)에 포함된 영상 데이터를 계조신호에 따라 펄스폭 변조한 후 패널 전극이 구동될 수 있는 전압으로 승압시킴으로써 표시 데이터 신호를 완성시켜 데이터 전극라인들로 출력한다. 펄스 크기 변조(PAM) 방식에서는, 데이터 구동부(18)에서는 입력된 데이터 구동신호(SD)에 포함된 영상 데이터를 계조신호에 따라 펄스 크기 변조한 후 패널 전극이 구동될 수 있는 전압으로 승압시킴으로써 표시 데이터 신호를 완성시켜 데이터 전극라인들로 출력한다.
한편, 주사 구동부는 스타트 펄스를 입력받으면, 그 때부터 수평동기펄스가 인가될 때마다 1라인씩 시프트되면서 순차적으로 주사 전극라인에 주사신호를 인가한다. 스타트 펄스는 1프레임마다 갱신되며, 수직동기펄스 또는 수직동기펄스를 소정 시간 지연시킨 신호가 사용된다.
도 1과 도 2는 전자 방출 패널의 데이터 전극라인과 주사 전극라인에 인가되는 신호의 파형도로서, 펄스폭 변조방식에 따른 경우를 나타낸다.
도 1과 같이, 주사 전극라인들에 순차적으로 일정한 폭의 정극성 주사 신호가 반복적으로 인가될 때, 하나의 데이터 전극라인에는 휘도에 따라 상이한 펄스폭 (PW)을 가진 표시 데이터 신호들이 인가된다. 표시 데이터 신호는 방출개시전압의 크기보다 큰 제1 데이터 전압(VD1)과 방출개시전압(Vth)의 크기보다 작은 제2 데이터 전압(VD2)으로 이루어지며, 주사 전극라인의 전압(Vscan)과 제1 데이터 전압(VD1 )간의 전압차(Vscan+VD1)를 유지하는 만큼의 펄스폭, 즉 제1 데이터 전압(VD1)의 펄스폭에 따라 출력 휘도가 결정된다. 예를 들어, 첫번째 데이터 신호(Data[n])와 두번째 데이터 신호(Data[n+1])의 계조가 동일할 경우에는 그 출력 펄스폭은 동일하다(PW[n]=PW[n+1]). 그리고, 예를 들어, 세번째 데이터 신호(Data[n+2])의 계조가 낮을 경우에는 그 출력 펄스폭(PW[n+2])은 작고, 네번째 데이터 신호(Data[n+3])의 계조가 높을 경우에는 그 출력 펄스폭(PW[n+3])은 크다.
도 2는 주사 신호와 데이터 신호의 극성이 바뀐 것으로서, 신호 인가에 따른 전자 방출 패널의 동작은 도 1과 동일하다. 도 2와 같이, 주사 전극라인들에 순차적으로 일정한 폭의 부극성 주사 신호가 반복적으로 인가될 때, 하나의 데이터 전극라인에는 휘도에 따라 상이한 펄스폭(PW)을 가진 표시 데이터 신호들이 인가된다. 표시 데이터 신호는 방출개시전압의 크기보다 큰 제1 데이터 전압(VD1)과 방출개시전압(Vth)의 크기보다 작은 제2 데이터 전압(VD2)으로 이루어지며, 주사 전극라인의 전압(Vscan)과 제1 데이터 전압(VD1)간의 전압차(Vscan+VD1)를 유지하는 만큼의 펄스폭, 즉 제1 데이터 전압(VD1)의 펄스폭에 따라 출력 휘도가 결정된다.
도 3a,3b,3c는 전자 방출 디스플레이 패널들의 전극라인들의 임피던스 성분 에 따라 인가되는 신호의 펄스 파형이 지연 또는 왜곡되는 현상을 설명하기 위한 파형도이다. 예를 들어, 데이터 전극라인들에 캐소드 전극들이 연결되고, 주사 전극라인들에 게이트 전극들이 연결되는 경우에서, 캐소드-게이트간의 방출 개시 전압을 Vth로 표시하였다. 도 3a는 데이터 구동부(18)에서 데이터 전극라인들(CR1, ..., CBm)로 인가되는 파형(VCR 1) 중의 하나를 나타낸 것이다. 데이터 인가 시점(t1)에서 데이터 신호가 인가되고, 데이터 종료 시점(t2)에서 데이터 신호가 종료된다.
도 3b는 전극라인들에 인가되는 신호의 펄스 파형이 임피던스 성분에 따라 지연 또는 왜곡된 경우의 전압(VCR 1')의 파형을 나타낸다. 도 3b에서, 데이터 신호가 지연됨으로 인하여, 방출 개시 시점, 즉 방출 개시 전압(Vth)을 초과하는 시점은 t1 에서 t1'로 지연되고, 방출 종료 시점은 t2 에서 t2'로 지연된다. 이 경우, A1으로 표시한 영역만큼의 에너지가 패널에서 출력되지 못하는 문제점이 발생하고, A2로 표시한 영역만큼의 에너지가 패널에서 비의도적으로 출력된다. 출력되지 못하는 에너지(A1)가 비의도적으로 출력되는 에너지(A2)보다도 크므로, 패널에서 방출되는 광의 휘도가 저하된다.
도 3c는 데이터 전극라인에 인가되는 데이터 신호가 캐소드 전극에서 음의 전압(-VCR1')으로 인가되고, 주사 전극라인에 인가되는 주사 신호가 게이트 전극에서 양의 전압(VG)으로 인가된 경우의 파형을 나타낸 것이다. 이 경우에, A1으로 표 시한 영역만큼의 에너지가 패널에서 출력되지 못하므로, 패널에서 방출되는 광의 휘도가 저하된다. 도 3c의 파형도에서는, 게이트 전압(VG)이 t2에서 하강하므로, A2의 에너지가 방출되지 않는다.
그런데, 전자 방출 패널들은 제조 공정상의 환경적 요인 또는 재료에 따라, 전극라인들의 저항 및 커패시턴스 등의 임피던스 성분이 서로 상이하며, 그에 따라 인가되는 데이터 신호 또는 주사 신호의 펄스 파형이 지연되거나 왜곡이 발생할 가능성이 있다. 따라서, 상이한 임피던스 성분을 가진 전자 방출 패널들에 대하여 동일한 구동 펄스를 인가할 경우, 패널들은 임피던스 성분에 따라 서로 상이한 휘도를 가지게 되며, 펄스 지연이 심한 패널에서는 휘도 저하가 심하게 발생하게 된다.
한편, 대한민국 특허공개공보 제2003-42541호에는 데이터 전압이 강하되는 점을 보상하기 위하여 데이터 신호의 크기를 시간에 따라 증가시키는 구동방법을 제안하였다. 그러나, 데이터 신호의 크기는 이미 계조에 따라 규정되어 있는 것이므로, 데이터 신호의 크기를 시간에 따라 비례적으로 증가시키는 것은 개발자가 의도와 달리 데이터 신호의 계조표시를 불규칙하게 만들 우려가 있다.
더욱이, 전자 방출 패널들은 제조 공정상의 환경적 요인 또는 재료에 따라, 전극라인들의 저항 및 커패시턴스 등의 임피던스 성분이 서로 상이하므로 일률적인 보상이 부적절하다.
따라서, 서로 상이한 임피던스를 가진 전자 방출 패널들에 있어서, 각각의 임피던스를 개별적으로 측정 및 해석하여 구동전압의 보상 및 휘도 보상이 개별적으로 이루어져야 할 필요가 있다.
따라서, 본 발명은 종래 기술의 문제점 및 기타의 문제점을 해결하기 위하여 창안된 것으로서, 본 발명의 목적은 서로 상이한 개발환경에 의해 제조된 각각의 전자 방출 패널의 임피던스를 개별적으로 해석하는 방법을 제공하는데 있다.
본 발명의 다른 목적은, 전자 방출 패널의 임피던스를 해석하고, 임피던스에 따라 예측되는 지연치를 보상할 수 있는 전자 방출 패널 구동방법을 제공하는데 있다.
상기 목적을 이루기 위해 창안된 본 발명은,
데이터 전압을 전자 방출 패널의 데이터 전극라인들 중 적어도 하나에 인가하는 데이터 전압 인가단계;
상기 데이터 전극라인에서 측정되는, 지연된 데이터 전압이 소정치까지 상승한 시간을 측정하는 상승시간 측정단계;
상기 지연된 데이터 전압이 최고치가 되었을 때, 상기 데이터 전극라인의 총저항을 측정하는 저항측정단계; 및
상기 상승시간과 상기 총저항으로부터 상기 데이터 전극라인의 커패시턴스를 해석하는 커패시턴스 해석단계;
를 포함하는 전자 방출 패널의 임피던스 해석방법을 제공한다.
본 발명에 따른 전자 방출 패널의 임피던스 해석방법에서, 상기 지연된 데이터 전압의 상승시간 측정단계는, 전압계를 통하여 파악되는 상기 지연된 데이터 전압이 최고 데이터 전압에 대해 대략 63.2% 까지 상승한 시간을 측정하는 단계를 포함할 수 있다.
본 발명에 따른 전자 방출 패널의 임피던스 해석방법에서,상기 데이터 전극라인의 총저항은, 전압계를 통하여 파악되는 상기 지연된 데이터 전압이 최고치가 되었을 때, 상기 데이터 전극라인에 흐르는 방출전류를 측정함으로써 연산될 수 있으며, 또한, 상기 데이터 전극라인의 각 화소의 각각의 커패시턴스는 균등하고, 상기 각각의 커패시턴스의 결합에 의해 라인 커패시턴스가 형성된 것으로 해석될 수 있다.
한편, 본 발명은 전자 방출 패널의 주사 전극라인들에 순차적으로 주사 신호들이 인가되고 상기 주사 전극라인들에 교차하는 데이터 전극라인들에 영상 데이터의 계조에 따라 표시 데이터 신호들이 인가되는 전자 방출 장치의 구동방법에 있어서,
구형파의 데이터 전압을 전자 방출 패널의 데이터 전극라인들 중 적어도 하나에 인가하는 데이터 전압 인가단계;
상기 데이터 전극라인에서 측정되는, 지연된 데이터 전압이 소정치까지 상승한 시간을 측정하는 상승시간 측정단계;
상기 지연된 데이터 전압이 최고치가 되었을 때, 상기 데이터 전극라인의 총저항을 측정하는 저항측정단계;
상기 상승시간과 상기 총저항으로부터 상기 데이터 전극라인의 커패시턴스를 해석하는 커패시턴스 해석단계; 및
상기 데이터 전극라인의 총저항과 상기 커패시턴스에 따라 상기 전자 방출 패널의 구동전압을 조절하는 단계;
를 포함하는 것을 특징으로 하는 전자 방출 패널의 구동방법을 제공한다.
본 발명에 따른 전자 방출 패널의 구동방법에서, 상기 구동전압 조절단계는, 상기 데이터 전극라인에 인가되는 표시 데이터 신호의 펄스폭을, 상기 데이터 전극라인의 총저항과 상기 커패시턴스에 의해 파악되는 파형 지연에 비례하여 증가시키는 단계를 포함할 수 있다.
본 발명에 따른 전자 방출 패널의 구동방법에서, 상기 구동전압 조절단계는, 상기 데이터 전극라인에 인가되는 표시 데이터 신호의 펄스크기를, 상기 데이터 전극라인의 총저항과 상기 커패시턴스에 의해 파악되는 파형 지연에 비례하여 증가시키는 단계를 포함할 수 있다.
본 발명에 따른 전자 방출 패널의 구동방법에서, 상기 구동전압 조절단계는, 영상 데이터의 계조를, 상기 데이터 전극라인의 총저항과 상기 커패시턴스에 의해 파악되는 파형 지연에 비례하여 증가시키는 단계를 포함할 수 있다.
본 발명에 따른 전자 방출 패널의 구동방법에서, 상기 구동전압 조절단계는, 주사펄스의 전압크기를, 상기 데이터 전극라인의 총저항과 상기 커패시턴스에 의해 파악되는 파형 지연에 비례하여 증가시키는 단계를 포함할 수 있다.
본 발명에 따른 전자 방출 패널의 구동방법에서, 상기 구동전압 조절단계는, 애노드 전극에 인가되는 전압의 크기를, 상기 데이터 전극라인의 총저항과 상기 커패시턴스에 의해 파악되는 파형 지연에 비례하여 증가시키는 단계를 포함할 수 있다.
이하, 첨부된 도면을 참조하여, 본 발명에 따른 전자 방출 장치에 대해 바람직한 실시예를 설명한다.
도 4는 본 발명의 일 실시예에 의한 전자 방출 장치 중 탑-게이트 형 전자 방출 패널(top-gate type)의 사시도이다.
도 4를 참조하면, 본 발명의 일 실시예에 있어서, 전자 방출 디스플레이 패널(10)은 앞쪽 패널(2)과 뒤쪽 패널(3)이 스페이스 바아(space bar)들(41,...,43)에 의하여 지지된다.
뒤쪽 패널(3)은 뒤쪽 기판(31), 캐소드 전극라인들(CR1,...,CBm), 전자 방출원들(ER11,...,EBnm), 절연층(33), 게이트 전극라인들(G1,...,Gn )을 포함한다.
데이터 신호들이 인가되는 캐소드 전극라인들(CR1,...,CBm)은 전자 방출원들(ER11,...,EBnm)과 전기적으로 연결된다. 제1 절연층(33), 게이트 전극라인들(G1,...,Gn)에는 전자 방출원들(ER11,...,EBnm)에 대응하는 관통구들(HR11,...,HBnm)이 형성된다. 따라서, 주사 신호들이 인가되는 게이트 전극라인들(G1,...,Gn)에서, 캐소드 전극라인들(CR1,...,CBm)과 교차되는 영역에 관통구들(HR11,...,H Bnm)이 형성된다.
앞쪽 패널(2)은 앞쪽 투명 기판(21), 애노드 전극(22), 및 형광 셀들(FR11,...,FBnm)을 포함한다. 에노드 전극(22)에는 전자 방출원들(ER11 ,...,EBnm)로부터의 전자들이 형광 셀들로 이동하도록 1 내지 4 킬로볼트(KV)의 높은 정극성 전위가 인가된다.
예를 들어, 전자 방출 디스플레이 패널(10)의 캐소드 전극들에 데이터 전극라인들(CR1, ..., CBm)이 접속되어 있고, 게이트 전극들에 주사 전극라인들(G 1, ..., Gn)이 접속되어 있는 경우, 애노드 전극에 정극성 전압을 인가한 상태에서, 주사 전극라인들(G1, ..., Gn)을 통해 게이트 전극들에 정극성 전압을 인가하고, 데이터 전극라인들(CR1, ..., CBm)을 통해 캐소드 전극들에 부극성 전압을 인가하면, 캐소드 전극들로부터 전자가 방출되어 게이트 전극들을 향해 가속되고 애노드 전극들을 향해 수렴하며, 애노드 전극들 앞에 있는 형광 셀에 충돌하여 빛을 발산한다.
데이터 전극라인들(CR1, ..., CBm)에는 기생 저항과 기생 커패시턴스가 내재되어 있으며, 이러한 라인 임피던스로 인하여 인가되는 전압이 도 3b와 같이 지연되는 현상이 발생한다.
도 5은 본 발명의 일 실시예에 의한 전자 방출 장치 중 언더-게이트형 전자 방출 패널(under-gate type)의 사시도이다.
도 5에 도시된 전자 방출 패널은 게이트 전극라인들(G)이 캐소드 전극라인들(C)보다 아래측에 위치하고 있다는 점이 도 4의 패널과 상이하다. 도 5의 패널에 서 뒤쪽 패널(3)은 뒤쪽 기판(31), 캐소드 전극라인들(C), 전자 방출원들(E), 절연층(33), 게이트 전극라인들(G)을 포함한다.
주사 신호들이 인가되는 캐소드 전극라인들(C)은 전자 방출원들(E)과 전기적으로 연결된다. 게이트 전극라인들(G) 상에는 절연층(33)을 뚫고 전자 방출원들(E)의 측면까지 연장되는 대향전극들(T)이 형성된다.
도 5과 같이 게이트 전극라인들(G)이 캐소드 전극라인들(C)보다 아래측에 위치하는 구조를 가진 전자 방출 패널에서는, 게이트 전극에 연결된 대향전극(T)과 캐소드 전극(C)간의 전위차에 의해 캐소드 전극에서 방출된 전자가 대향전극(T) 전극을 향해 약간 끌린 후 앞쪽 패널(2)의 애노드 전극(22)을 향하여 가속된다.
앞쪽 패널(2)은 앞쪽 투명 기판(21), 애노드 전극(22), 및 형광 셀들(FR11,...,FBnm)을 포함한다. 에노드 전극(22)에는 전자 방출원들(ER11 ,...,EBnm)로부터의 전자들이 형광 셀들로 이동하도록 1 내지 4 킬로볼트(KV)의 높은 정극성 전위가 인가된다.
데이터 전극라인으로 사용되는 게이트 전극라인들(G) 또는 캐소드 전극라인들(C)에는 기생 저항과 기생 커패시턴스가 내재되어 있으며, 이러한 라인 임피던스로 인하여 인가되는 전압이 도 3b와 같이 지연되는 현상이 발생한다.
도 6은 본 발명의 일 실시예에 따라, 전자 방출 패널에 인가되는 구형파 전압파형과 측정되는 지연된 전압파형을 도시한 파형도이다.
도 6을 참조하면, 점선으로 표시된 구형파 전압(V1)이 데이터 전극라인들에 인가될 때, 인가되는 구형파 전압의 펄스 파형이 임피던스 성분에 따라 지연 또는 왜곡된 경우의 전압(V2)의 파형이 실선으로 표시되어 있다.
도 6에서, 데이터 신호가 지연됨으로 인하여, t1에서 구형파 전압(V1)이 인가되면 측정되는 지연된 전압(V2)은 t2에서 정상상태에 도달한다. 측정되는 지연된 전압(V2)이 0V에서 정상상태 전압의 63.2%에 도달할 때까지 소요되는 시간을 시정수(τ)라 한다. 시정수(τ)는 패널의 라인의 임피던스에 따라 달라지는 고유값이므로 패널에 따라 상이하다. 다만, 단일의 패널은 동일한 개발환경에서 제조되므로, 단일의 패널내의 라인들은 거의 동일한 시정수(τ)를 가진다.
본 발명에서는 전자 방출 패널의 라인의 시정수(τ)와 라인 저항(R) 및 라인 커패시턴스(C)를 해석하고, 그에 따른 전압파형 지연치 및 에너지 보상을 고려하여 전자 방출 패널의 구동의 신뢰성을 향상시킨다.
도 7은 본 발명에 따른 전자 방출 장치의 개략적인 블록도이다.
전자 방출 장치는 전자 방출 패널(10) 및 그 구동 장치(15-50)를 포함한다. 전자 방출 디스플레이 패널(10)의 구동 장치는 영상 처리부(15), 논리 제어부(16), 주사 구동부(17), 데이터 구동부(18), 전원 공급부(19), 전압측정부(50) 및 저항측정부(60)를 포함한다.
영상 처리부(15)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호, 예를 들어 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 발생시킨다.
논리 제어부(16)는 영상 처리부(15)로부터의 내부 영상 신호에 따라 데이터 구동신호(SD) 및 주사 구동신호(SS)로 이루어지는 구동 신호들(SD, S S)을 발생시킨다. 데이터 구동부(18)는, 논리 제어부(16)로부터의 구동 신호들(SD, SS) 중에서 데이터 구동신호(SD)를 처리하여 표시 데이터 신호를 발생시키고, 발생된 표시 데이터 신호를 전자 방출 디스플레이 패널(10)의 데이터 전극라인들(CR 1, ..., C Bm)에 인가한다. 데이터 구동신호(SD)에는 R,G,B 영상 데이터가 포함된다. 주사 구동부(17)는 논리 제어부(16)로부터의 구동 신호들(SD, SS) 중에서 주사 구동신호(S S)를 처리하여 주사 전극라인들(G1, ..., Gn)에 인가한다. 주사 구동부(17)는 스타트 펄스를 입력받으면, 그 때부터 수평동기펄스가 인가될 때마다 1라인씩 시프트되면서 순차적으로 주사 전극라인에 주사신호를 인가한다.
한편, 전원 공급부(19)는 영상 처리부(15), 논리 제어부(16), 주사 구동부(17), 데이터 구동부(18), 및 전자 방출 디스플레이 패널(10)의 애노드 전극에, 소요되는 전원을 인가한다. 전원 공급부(19)는 애노드 전극에 서서히 증가하는 애노드 전압을 공급하기 위한 애노드 전압 공급부를 포함한다.
전압측정부(50)는 데이터 전극라인들 중의 적어도 하나에 병렬연결되어, 데이터 전극라인에 인가되는 펄스의 파형을 제1 제어신호(f1(t))로서 논리제어부(16)에 전달한다. 또한, 저항측정부(60)는 데이터 전극라인들 중의 적어도 하나의 저항을 측정하여 제2 제어신호(f2(t))로서 논리제어부(16)에 전달한다. 저항측정부(60)는 데이터 전극라인들 중의 적어도 하나에 직렬연결된 전류계를 포함할 수 있 으며, 그 측정된 전류값을 제2 제어신호(f2(t))로서 논리제어부(16)에 전달할 수도 있다.
예를 들어, 논리제어부(16)는 데이터 구동부(18)를 통해 구형파 펄스(V1)를 인가하고, 전압측정부(50)로부터의 제1 제어신호(f1(t))로 파악되는 지연된 전압(V2)으로부터 패널 전극라인의 시정수(τ)를 파악할 수 있다. 그리고, 저항측정부(60)로부터의 제2 제어신호(f1(t))로 파악되는 라인 저항(R) 및, 상기 시정수(τ)로부터, 라인의 기생 커패시턴스(CTOTAL)를 알 수 있다.
이와 같은 방법을 통하여, 논리제어부(16)는 패널 전극라인의 시정수(τ), 라인 저항(R) 및, 라인의 기생 커패시턴스(CTOTAL)를 해석할 수 있고, 해석된 임피던스 성분으로부터 전압파형이 지연되는 양을 예측할 수 있다. 이로써, 논리제어부(16)는 인가 전압파형이 지연 또는 왜곡되는 예측 정도에 따라, 미리 이를 감안한 보상 전압파형을 인가함으로써 출력 휘도가 보상되고, 화질 열화를 방지하는 것이 가능하다.
이하에서는, 본 발명의 일 실시예에 따른 전자 방출 패널의 임피던스 해석방법을 도 8의 블록도 및 도 9의 순서도를 참조하여 설명한다.
도 8은 본 발명의 일 실시예에 따라 전자 방출 패널의 임피던스 해석방법이 구현될 수 있는 전자 방출 장치의 대략적인 블록도이다. 도면에 도시된 바와 같이, 전자 방출 장치는 논리 제어부(16), 주사 구동부(17), 데이터 구동부(18), 전원 공급부(19), 전압측정부(50) 및 저항측정부(60)를 포함한다.
데이터 구동부(18)로부터 m개의 데이터 전극라인들(D1, D2, ... , Dm)이 전자 방출 패널(10)로 인출되고, 주사 구동부(17)로부터 n개의 주사 전극라인들(S1, S2, ... , Sn)이 전자 방출 패널(10)로 인출된다. 주사 전극라인들(S1, S2, ... , Sn)과 데이터 전극라인들(D1, D2, ... , Dm)은 전자 방출 패널(10) 내에서 서로 교차한다.
본 발명에 따른 전자 방출 장치는, 전자 방출 패널의 주사 전극라인들에 순차적으로 주사 신호들이 인가되고 상기 주사 전극라인들에 교차하는 데이터 전극라인들에 영상 데이터의 계조에 따라 표시 데이터 신호들이 인가됨으로써 구동된다.
도 9는 본 발명의 일 실시예에 따른 전자 방출 패널의 임피던스 해석방법 및 이를 이용한 전자 방출 패널 구동방법을 나타내는 순서도이다.
먼저, 본 발명의 전자 방출 패널의 임피던스 해석방법을 설명한다.
전자 방출 패널(10)의 데이터 전극라인들(D1, D2, ... , Dm)의 임피던스 및 이로 인한 인가 전압 파형의 지연량을 파악하기 위하여, 데이터 전압(V1)을 전자 방출 패널의 데이터 전극라인들(D1, D2, ... , Dm) 중 적어도 하나에 인가한다(S10). 데이터 전압(V1)은 데이터 전극라인을 통하여 캐소드 전극들 또는 게이트 전극들에 인가되며, 캐소드 전극들과 게이트 전극들로 인하여 형성되는 기생 저항 및 기생 커패시턴스에 의해 데이터 전압(V1)의 파형은 지연 또는 왜곡되게 된다.
상기 데이터 전압 인가단계(S10)에서, 전압 파형의 지연 정도를 명확히 파악하기 위하여, 데이터 전극라인에 인가되는 상기 데이터 전압(V1)은 구형파의 파형을 가지는 것이 바람직하다. 다만, 본 발명에서 인가되는 데이터 전압(V1)이 반드 시 구형파에 한정되는 것은 아니며, 전압 파형의 지연 정도를 파악할 수 있는 한도에서는, 데이터 전압(V1)이 반드시 구형파의 파형을 가질 필요는 없다.
이어서, 상기 데이터 전압(V1)이 인가된 데이터 전극라인에서, 상기 데이터 전압(V1)이 지연되는 정도를 측정한다. 즉, 상기 데이터 전압(V1)이 인가된 데이터 전극라인에서, 지연된 데이터 전압(V2)이 소정치까지 상승한 시간을 측정한다(S20). 일 실시예에 있어서, 상기 지연된 데이터 전압(V2)이 최고 데이터 전압(Vdata)에 대해 대략 63.2% 까지 상승한 시간(τ)을 측정함으로써, 인가되는 데이터 전압(V1)이 지연된 정도를 파악할 수 있다. 지연 구형파 전압(V2)이 소정치까지 상승한 시간을 측정하는 것은, 예를 들어, 도 8에서 데이터 전극라인(Dm)에 연결된 전압측정부(50)에서 측정되는 전압이 인가 전압(V1)의 소정 비율(예컨대, 63.2%)까지 상승한 시간을 측정함으로써 파악될 수 있다.
그리고, 상기 지연된 데이터 전압(V2)이 최고치(Vdata)가 되었을 때, 상기 데이터 전극라인의 총저항을 측정한다(S30). 총저항이 측정되는 데이터 전극라인은 구형파 데이터 전압(V1)이 인가된 데이터 전극라인(즉, 도 8의 Dm)이다. 상기 데이터 전극라인(Dm)의 총저항은, 예를 들어, 상기 지연된 데이터 전압(V2)이 최고치(Vdata)가 되었을 때, 상기 데이터 전극라인(Dm)에 흐르는 방출전류(Ie)를 측정함으로써 연산될 수 있다. 지연된 데이터 전압(V2)이 최고치(Vdata)에 도달한 것은 전압측정부(50)를 통해 파악할 수 있고, 데이터 전극라인(Dm)의 총저항(RTOTAL)은 흐르는 방출전류(Ie)를 측정하여, RTOTAL = Vdata/Ie 의 식을 통해 연산될 수 있다. 단일의 전자 방출 패널내의 전극라인들은 동일한 개발환경 및 외부 조건에서 제조되었으므로, 상기 데이터 전극라인(Dm)의 각 화소의 각각의 저항들(R1, R2, R3, ... , Rn)은 동일한 저항값을 가지는 것으로 해석된다.
그리고 나서, 상기 상승시간(τ)과 상기 총저항(R)으로부터 상기 데이터 전극라인(Dm)의 커패시턴스를 해석하는 커패시턴스 해석단계가 수행된다(S40). 커패시턴스 해석단계에서, 상기 데이터 전극라인(Dm)의 각 화소의 각각의 커패시턴스(C1, C2, C3, ... , Cn)는 균등하고, 상기 각각의 커패시턴스(C1, C2, C3, ... , Cn)의 결합에 의해 라인 커패시턴스(CTOTAL)가 형성된 것으로 해석될 수 있다.
일 실시예에 있어서, 라인 커패시턴스(CTOTAL)는 직렬 결합된 각 화소 커패시턴스들(C1, C2, C3, ... , Cn)의 결합이라고 해석되므로, 1/(CTOTAL) = 1/(C1+C2+C3+ ... +Cn)으로 볼 수 있다. 단일의 전자 방출 패널내의 전극라인들은 동일한 개발환경 및 외부 조건에서 제조되었으므로, 각 화소의 각각의 커패시턴스들(C1, C2, C3, ... , Cn)은 동일한 커패시턴스값(C)을 가지는 것으로 해석된다. 그러므로, 1/(CTOTAL) = 1/nC 의 식이 성립한다.
따라서, 예를 들어, 상기 각 화소의 각각의 커패시턴스(C1, C2, C3, ... , Cn)는 상기 라인 커패시턴스(CTOTAL)와 상기 화소들의 개수(n)를 곱한 값을 가지는 것으로 해석될 수 있다.
도 8에서, 전압측정부(50)는 데이터 전극라인들(D1, D2, ... , Dm) 중의 적 어도 하나에 병렬 연결된다. 도 8과 같이 전압측정부(50)가 연결된 데이터 전극라인(Dm)에는 구형파를 가진 시험용 전압 펄스(V1)가 인가되며, 전압측정부(50)는 인가되는 전압 펄스의 파형이 지연된 모습(V2)을 측정하여 제1 제어신호(f1(t))로서 논리제어부(16)에 전달한다. 또한, 저항측정부(60)는 데이터 전극라인들 중의 적어도 하나의 저항을 측정하여 제2 제어신호(f2(t))로서 논리제어부(16)에 전달한다. 상기한 바와 같이, 저항측정부(60)는 데이터 전극라인들 중의 적어도 하나에 직렬연결된 전류계를 포함할 수 있으며, 그 측정된 전류값(Ie)을 제2 제어신호(f2(t))로서 논리제어부(16)에 전달할 수도 있다.
예를 들어, 논리제어부(16)는 상기 절차(S10, S20, S30, S40)를 통해, 데이터 구동부(18)를 통해 구형파 펄스(V1)를 인가하고, 전압측정부(50)로부터의 제1 제어신호(f1(t))로 파악되는 지연된 전압(V2)으로부터 패널 전극라인의 시정수(τ)를 파악할 수 있다. 그리고, 저항측정부(60)로부터의 제2 제어신호(f1(t))로 파악되는 라인 저항(R) 및, 상기 시정수(τ)로부터, 라인의 기생 커패시턴스(CTOTAL)를 알 수 있다.
한편, 본 발명의 다른 일측면에 따르면, 전자 방출 패널의 임피던스를 해석하고, 상기 해석된 임피던스로부터 파형의 지연 또는 왜곡 정도를 예측하여 보정하는 전자 방출 패널 구동방법이 제시된다.
즉, 도 9의 순서도에 개시된 바와 같이, 커패시턴스 해석단계(S40)의 후에는, 해석된 파형 지연을 이용하여 인가할 전압 파형을 보정하기 위한 조절단계 (S50)가 추가됨으로써, 패널 임피던스 해석이 전자 방출 패널 구동방법에 포함될 수 있다.
먼저, 전자 방출 패널(10)의 데이터 전극라인들(D1, D2, ... , Dm)의 임피던스 및 이로 인한 인가 전압 파형의 지연량을 파악하기 위하여, 데이터 전압(V1)을 전자 방출 패널의 데이터 전극라인들(D1, D2, ... , Dm) 중 적어도 하나에 인가한다(S10). 데이터 전압(V1)은 데이터 전극라인을 통하여 캐소드 전극들 또는 게이트 전극들에 인가되며, 캐소드 전극들과 게이트 전극들로 인하여 형성되는 기생 저항 및 기생 커패시턴스에 의해 데이터 전압(V1)의 파형은 지연 또는 왜곡되게 된다.
상기 데이터 전압 인가단계(S10)에서, 전압 파형의 지연 정도를 명확히 파악하기 위하여, 데이터 전극라인에 인가되는 상기 데이터 전압(V1)은 구형파의 파형을 가지는 것이 바람직하다. 다만, 본 발명에서 인가되는 데이터 전압(V1)이 반드시 구형파에 한정되는 것은 아니며, 전압 파형의 지연 정도를 파악할 수 있는 한도에서는, 데이터 전압(V1)이 반드시 구형파의 파형을 가질 필요는 없다.
이어서, 상기 데이터 전압(V1)이 인가된 데이터 전극라인에서, 상기 데이터 전압(V1)이 지연되는 정도를 측정한다. 즉, 상기 데이터 전압(V1)이 인가된 데이터 전극라인에서, 지연된 데이터 전압(V2)이 소정치까지 상승한 시간을 측정한다(S20). 일 실시예에 있어서, 상기 지연된 데이터 전압(V2)이 최고 데이터 전압(Vdata)에 대해 대략 63.2% 까지 상승한 시간(τ)을 측정함으로써, 인가되는 데이터 전압(V1)이 지연된 정도를 파악할 수 있다. 지연 구형파 전압(V2)이 소정치까 지 상승한 시간을 측정하는 것은, 예를 들어, 도 8에서 데이터 전극라인(Dm)에 연결된 전압측정부(50)에서 측정되는 전압이 인가 전압(V1)의 소정 비율(예컨대, 63.2%)까지 상승한 시간을 측정함으로써 파악될 수 있다.
그리고, 상기 지연된 데이터 전압(V2)이 최고치(Vdata)가 되었을 때, 상기 데이터 전극라인의 총저항을 측정한다(S30). 총저항이 측정되는 데이터 전극라인은 구형파 데이터 전압(V1)이 인가된 데이터 전극라인(즉, 도 8의 Dm)이다. 상기 데이터 전극라인(Dm)의 총저항은, 예를 들어, 상기 지연된 데이터 전압(V2)이 최고치(Vdata)가 되었을 때, 상기 데이터 전극라인(Dm)에 흐르는 방출전류(Ie)를 측정함으로써 연산될 수 있다. 지연된 데이터 전압(V2)이 최고치(Vdata)에 도달한 것은 전압측정부(50)를 통해 파악할 수 있고, 데이터 전극라인(Dm)의 총저항(RTOTAL)은 흐르는 방출전류(Ie)를 측정하여, RTOTAL = Vdata/Ie 의 식을 통해 연산될 수 있다. 단일의 전자 방출 패널내의 전극라인들은 동일한 개발환경 및 외부 조건에서 제조되었으므로, 상기 데이터 전극라인(Dm)의 각 화소의 각각의 저항들(R1, R2, R3, ... , Rn)은 동일한 저항값을 가지는 것으로 해석된다.
그리고 나서, 상기 상승시간(τ)과 상기 총저항(R)으로부터 상기 데이터 전극라인(Dm)의 커패시턴스를 해석하는 커패시턴스 해석단계가 수행된다(S40). 커패시턴스 해석단계에서, 상기 데이터 전극라인(Dm)의 각 화소의 각각의 커패시턴스(C1, C2, C3, ... , Cn)는 균등하고, 상기 각각의 커패시턴스(C1, C2, C3, ... , Cn)의 결합에 의해 라인 커패시턴스(CTOTAL)가 형성된 것으로 해석될 수 있다.
일 실시예에 있어서, 라인 커패시턴스(CTOTAL)는 직렬 결합된 각 화소 커패시턴스들(C1, C2, C3, ... , Cn)의 결합이라고 해석되므로, 1/(CTOTAL) = 1/(C1+C2+C3+ ... +Cn)으로 볼 수 있다. 단일의 전자 방출 패널내의 전극라인들은 동일한 개발환경 및 외부 조건에서 제조되었으므로, 각 화소의 각각의 커패시턴스들(C1, C2, C3, ... , Cn)은 동일한 커패시턴스값(C)을 가지는 것으로 해석된다. 그러므로, 1/(CTOTAL) = 1/nC 의 식이 성립한다.
따라서, 예를 들어, 상기 각 화소의 각각의 커패시턴스(C1, C2, C3, ... , Cn)는 상기 라인 커패시턴스(CTOTAL)와 상기 화소들의 개수(n)를 곱한 값을 가지는 것으로 해석될 수 있다.
도 8에서, 전압측정부(50)는 데이터 전극라인들(D1, D2, ... , Dm) 중의 적어도 하나에 병렬 연결된다. 도 8과 같이 전압측정부(50)가 연결된 데이터 전극라인(Dm)에는 구형파를 가진 시험용 전압 펄스(V1)가 인가되며, 전압측정부(50)는 인가되는 전압 펄스의 파형이 지연된 모습(V2)을 측정하여 제1 제어신호(f1(t))로서 논리제어부(16)에 전달한다. 또한, 저항측정부(60)는 데이터 전극라인들 중의 적어도 하나의 저항을 측정하여 제2 제어신호(f2(t))로서 논리제어부(16)에 전달한다. 상기한 바와 같이, 저항측정부(60)는 데이터 전극라인들 중의 적어도 하나에 직렬연결된 전류계를 포함할 수 있으며, 그 측정된 전류값(Ie)을 제2 제어신호(f2(t))로서 논리제어부(16)에 전달할 수도 있다.
예를 들어, 논리제어부(16)는 상기 절차(S10, S20, S30, S40)를 통해, 데이 터 구동부(18)를 통해 구형파 펄스(V1)를 인가하고, 전압측정부(50)로부터의 제1 제어신호(f1(t))로 파악되는 지연된 전압(V2)으로부터 패널 전극라인의 시정수(τ)를 파악할 수 있다. 그리고, 저항측정부(60)로부터의 제2 제어신호(f1(t))로 파악되는 라인 저항(R) 및, 상기 시정수(τ)로부터, 라인의 기생 커패시턴스(CTOTAL)를 알 수 있다.
마지막으로, 상기 데이터 전극라인(Dm)의 총저항과 상기 커패시턴스에 따라 상기 전자 방출 패널의 구동전압을 조절하는 단계(S50)가 수행된다.
상기 구동전압 조절단계는, 상기 데이터 전극라인에 인가되는 표시 데이터 신호(V1)의 펄스폭을, 상기 데이터 전극라인의 총저항(RTOTAL)과 상기 커패시턴스(CTOTAL)에 의해 파악되는 파형 지연에 비례하여 증가시키는 단계를 포함할 수 있다. 즉, 본 발명에 따른 패널 임피던스 해석방법에 의해 파악되는 패널 임피던스에 따라 예측되는 파형 지연에 비례하여, 인가되는 표시 데이터 신호의 펄스폭(Pulse Width)을 증가시킴으로써, 구동 에너지를 보상할 수 있다.
또한, 상기 구동전압 조절단계는, 상기 데이터 전극라인에 인가되는 표시 데이터 신호(V1)의 펄스크기를, 상기 데이터 전극라인의 총저항(RTOTAL)과 상기 커패시턴스(CTOTAL)에 의해 파악되는 파형 지연에 비례하여 증가시키는 단계를 포함할 수 있다. 즉, 본 발명에 따른 패널 임피던스 해석방법에 의해 파악되는 패널 임피던스에 따라 예측되는 파형 지연에 비례하여, 인가되는 표시 데이터 신호의 펄스크기 (Pulse Amplitude)를 증가시킴으로써, 구동 에너지를 보상할 수 있다.
또한, 상기 구동전압 조절단계는, 영상 데이터의 계조를, 상기 데이터 전극라인의 총저항(RTOTAL)과 상기 커패시턴스(CTOTAL)에 의해 파악되는 파형 지연에 비례하여 증가시키는 단계를 포함할 수 있다. 즉, 본 발명에 따른 패널 임피던스 해석방법에 의해 파악되는 패널 임피던스에 따라 예측되는 파형 지연에 비례하여, 영상 데이터의 계조(Gray Scale)를 증가시킴으로써, 구동 에너지를 보상할 수 있다.
또한, 상기 구동전압 조절단계는, 주사펄스의 전압크기를, 상기 데이터 전극라인의 총저항(RTOTAL)과 상기 커패시턴스(CTOTAL)에 의해 파악되는 파형 지연에 비례하여 증가시키는 단계를 포함할 수 있다. 즉, 본 발명에 따른 패널 임피던스 해석방법에 의해 파악되는 패널 임피던스에 따라 예측되는 파형 지연에 비례하여, 주사펄스의 전압크기(도 8의 Vsc)를 증가시킴으로써, 구동 에너지를 보상할 수 있다.
또한, 상기 구동전압 조절단계는, 애노드 전극에 인가되는 전압(Va)의 크기를, 상기 데이터 전극라인의 총저항(RTOTAL)과 상기 커패시턴스(CTOTAL)에 의해 파악되는 파형 지연에 비례하여 증가시키는 단계를 포함할 수 있다. 즉, 본 발명에 따른 패널 임피던스 해석방법에 의해 파악되는 패널 임피던스에 따라, 예측되는 파형 지연에 비례하여, 애노드 전극에 인가되는 전압(도 8의 Va)의 크기를 증가시킴으로써, 구동 에너지를 보상할 수 있다.
이와 같은 여러가지 방법을 통하여, 논리제어부(16)는 패널 전극라인의 시정수(τ), 라인 저항(R) 및, 라인의 기생 커패시턴스(CTOTAL)를 해석할 수 있고, 해석 된 임피던스 성분으로부터 전압파형이 지연되는 양을 예측하고, 인가 전압파형이 지연 또는 왜곡되는 예측 정도에 따라, 미리 이를 감안한 보상 전압파형을 인가함으로써 출력 휘도가 보상되고, 화질 열화를 방지하는 것이 가능하다.
한편, 전술한 본 발명에 의한 전자 방출 패널의 임피던스 해석방법 및 전자 방출 패널 구동방법은 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 프로그램이나 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 하드디스크, 플로피디스크, 플래쉬 메모리, 광데이터 저장장치 등이 있다. 여기서, 기록매체에 저장되는 프로그램이라 함은 특정한 결과를 얻기 위하여 컴퓨터 등의 정보처리능력을 갖는 장치 내에서 직접 또는 간접적으로 사용되는 일련의 지시 명령으로 표현된 것을 말한다. 따라서, 컴퓨터라는 용어도 실제 사용되는 명칭의 여하에 불구하고 메모리, 입출력장치, 연산장치를 구비하여 프로그램에 의하여 특정의 기능을 수행하기 위한 정보처리능력을 가진 모든 장치를 총괄하는 의미로 사용된다. 패널을 구동하는 장치의 경우에도 그 용도가 패널구동이라는 특정된 분야에 한정된 것일 뿐 그 실체에 있어서는 일종의 컴퓨터라고 할 수 있는 것이다.
특히, 본 발명에 의한 전자 방출 패널 구동방법은, 컴퓨터상에서 스키매틱(schematic) 또는 초고속 집적회로 하드웨어 기술언어(VHDL) 등에 의해 작성되고, 컴퓨터에 연결되어 프로그램 가능한 집적회로 예컨대 FPGA(Field Programmable Gate Array)에 의해 구현될 수 있다. 상기 기록매체는, 이러한 프로그램 가능한 집적회로를 포함한다.
이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
이상 설명한 본 발명에 따른 전자 방출 장치 구동방법에 의하면 다음과 같은 효과가 있다.
첫째, 본 발명에 따른 전자 방출 패널의 임피던스 해석방법에 따르면, 서로 상이한 개발환경에 의해 제조된 각각의 전자 방출 패널의 임피던스를 개별적으로 전자 방출 패널의 라인 임피던스를 측정, 해석할 수 있다.
둘째, 본 발명에 따른 전자 방출 패널의 임피던스 해석방법에 따르면, 전자 방출 패널의 라인 저항 및 라인 커패시턴스 등의 임피던스를 해석하고, 해석된 임피던스에 따라 예측되는 지연치를 정확히 보상할 수 있는 기초가 될 수 있다.
셋째, 본 발명에 따른 전자 방출 패널의 구동방법에 따르면, 서로 상이한 개발환경 및 외부조건에서 제조된 전자 방출 패널의 개별적인 임피던스를 간편하게 해석하고, 그에 따라 예측되는 인가 구동파형의 지연치를 보상할 수 있도록 구동함으로써 출력 휘도가 정확하고 간편하게 보상될 수 있다.
한편, 본 발명을 가장 바람직한 실시예를 기준으로 설명하였으나, 상기 실시예는 본 발명의 이해를 돕기 위한 것일 뿐이며, 본 발명의 내용이 그에 한정되는 것이 아니다. 본 발명의 구성에 대한 일부 구성요소의 부가,삭감,변경,수정 등이 있더라도 첨부된 특허청구범위에 의하여 정의되는 본 발명의 기술적 사상에 속하는 한, 본 발명의 범위에 해당된다.

Claims (17)

  1. 데이터 전압을 전자 방출 패널의 데이터 전극라인들 중 적어도 하나에 인가하는 데이터 전압 인가단계;
    상기 데이터 전극라인에서 측정되는, 지연된 데이터 전압이 소정치까지 상승한 시간을 측정하는 상승시간 측정단계;
    상기 지연된 데이터 전압이 최고치가 되었을 때, 상기 데이터 전극라인의 총저항을 측정하는 저항측정단계; 및
    상기 상승시간과 상기 총저항으로부터 상기 데이터 전극라인의 커패시턴스를 해석하는 커패시턴스 해석단계;
    를 포함하는 전자 방출 패널의 임피던스 해석방법.
  2. 제1항에 있어서,
    상기 데이터 전압 인가단계에서, 상기 데이터 전극라인에 인가되는 상기 데이터 전압은 구형파의 파형을 가지는 것을 특징으로 하는 전자 방출 패널의 임피던스 해석방법.
  3. 제1항에 있어서,
    상기 지연된 데이터 전압의 상승시간 측정단계는, 전압계를 통하여 파악되는 상기 지연된 데이터 전압이 최고 데이터 전압에 대해 대략 63.2% 까지 상승한 시간을 측정하는 단계를 포함하는 것을 특징으로 하는 전자 방출 패널의 임피던스 해석방법.
  4. 제3항에 있어서,
    상기 저항측정단계에서, 상기 데이터 전극라인의 총저항은, 전압계를 통하여 파악되는 상기 지연된 데이터 전압이 최고치가 되었을 때, 상기 데이터 전극라인에 흐르는 방출전류를 측정함으로써 연산되는 것을 특징으로 하는 전자 방출 패널의 임피던스 해석방법.
  5. 제4항에 있어서,
    커패시턴스 해석단계에서, 상기 데이터 전극라인의 각 화소의 각각의 커패시턴스는 균등하고, 상기 각각의 커패시턴스의 결합에 의해 라인 커패시턴스가 형성된 것으로 해석되는 것을 특징으로 하는 전자 방출 패널의 임피던스 해석방법.
  6. 제5항에 있어서,
    상기 각 화소의 각각의 커패시턴스는 상기 라인 커패시턴스와 상기 화소들의 개수를 곱한 값을 가지는 것으로 해석되는 것을 특징으로 하는 전자 방출 패널의 임피던스 해석방법.
  7. 전자 방출 패널의 주사 전극라인들에 순차적으로 주사 신호들이 인가되고 상기 주사 전극라인들에 교차하는 데이터 전극라인들에 영상 데이터의 계조에 따라 표시 데이터 신호들이 인가되는 전자 방출 장치의 구동방법에 있어서,
    구형파의 데이터 전압을 전자 방출 패널의 데이터 전극라인들 중 적어도 하나에 인가하는 데이터 전압 인가단계;
    상기 데이터 전극라인에서 측정되는, 지연된 데이터 전압이 소정치까지 상승한 시간을 측정하는 상승시간 측정단계;
    상기 지연된 데이터 전압이 최고치가 되었을 때, 상기 데이터 전극라인의 총저항을 측정하는 저항측정단계;
    상기 상승시간과 상기 총저항으로부터 상기 데이터 전극라인의 커패시턴스를 해석하는 커패시턴스 해석단계; 및
    상기 데이터 전극라인의 총저항과 상기 커패시턴스에 따라 상기 전자 방출 패널의 구동전압을 조절하는 단계;
    를 포함하는 전자 방출 패널의 구동방법.
  8. 제7항에 있어서,
    상기 지연된 데이터 전압의 상승시간 측정단계는, 전압계를 통하여 파악되는 상기 지연된 데이터 전압이 최고 데이터 전압에 대해 대략 63.2% 까지 상승한 시간을 측정하는 단계를 포함하는 것을 특징으로 하는 전자 방출 패널의 구동방법.
  9. 제8항에 있어서,
    상기 저항측정단계에서, 상기 데이터 전극라인의 총저항은, 전압계를 통하여 파악되는 상기 지연된 데이터 전압이 최고치가 되었을 때, 상기 데이터 전극라인에 흐르는 방출전류를 측정함으로써 연산되는 것을 특징으로 하는 전자 방출 패널의 구동방법.
  10. 제9항에 있어서,
    커패시턴스 해석단계에서, 상기 데이터 전극라인의 각 화소의 각각의 커패시턴스는 균등하고, 상기 각각의 커패시턴스의 결합에 의해 라인 커패시턴스가 형성된 것으로 해석되는 것을 특징으로 하는 전자 방출 패널의 구동방법.
  11. 제10항에 있어서,
    상기 각 화소의 각각의 커패시턴스는 상기 라인 커패시턴스와 상기 화소들의 개수를 곱한 값을 가지는 것으로 해석되는 것을 특징으로 하는 전자 방출 패널의 구동방법.
  12. 제7항에 있어서,
    상기 구동전압 조절단계는, 상기 데이터 전극라인에 인가되는 표시 데이터 신호의 펄스폭을, 상기 데이터 전극라인의 총저항과 상기 커패시턴스에 의해 파악되는 파형 지연에 비례하여 증가시키는 단계를 포함하는 것을 특징으로 하는 전자 방출 패널의 구동방법.
  13. 제7항에 있어서,
    상기 구동전압 조절단계는, 상기 데이터 전극라인에 인가되는 표시 데이터 신호의 펄스크기를, 상기 데이터 전극라인의 총저항과 상기 커패시턴스에 의해 파악되는 파형 지연에 비례하여 증가시키는 단계를 포함하는 것을 특징으로 하는 전자 방출 패널의 구동방법.
  14. 제7항에 있어서,
    상기 구동전압 조절단계는, 영상 데이터의 계조를, 상기 데이터 전극라인의 총저항과 상기 커패시턴스에 의해 파악되는 파형 지연에 비례하여 증가시키는 단계를 포함하는 것을 특징으로 하는 전자 방출 패널의 구동방법.
  15. 제7항에 있어서,
    상기 구동전압 조절단계는, 주사펄스의 전압크기를, 상기 데이터 전극라인의 총저항과 상기 커패시턴스에 의해 파악되는 파형 지연에 비례하여 증가시키는 단계를 포함하는 것을 특징으로 하는 전자 방출 패널의 구동방법.
  16. 제7항에 있어서,
    상기 구동전압 조절단계는, 애노드 전극에 인가되는 전압의 크기를, 상기 데이터 전극라인의 총저항과 상기 커패시턴스에 의해 파악되는 파형 지연에 비례하여 증가시키는 단계를 포함하는 것을 특징으로 하는 전자 방출 패널의 구동방법.
  17. 제1항 내지 제16항 중 어느 한 항의 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 기록매체.
KR1020040069103A 2004-08-31 2004-08-31 전자 방출 패널의 임피던스 해석방법 및 이를 이용한 전자방출 패널 구동방법 KR20060020292A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040069103A KR20060020292A (ko) 2004-08-31 2004-08-31 전자 방출 패널의 임피던스 해석방법 및 이를 이용한 전자방출 패널 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040069103A KR20060020292A (ko) 2004-08-31 2004-08-31 전자 방출 패널의 임피던스 해석방법 및 이를 이용한 전자방출 패널 구동방법

Publications (1)

Publication Number Publication Date
KR20060020292A true KR20060020292A (ko) 2006-03-06

Family

ID=37127461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040069103A KR20060020292A (ko) 2004-08-31 2004-08-31 전자 방출 패널의 임피던스 해석방법 및 이를 이용한 전자방출 패널 구동방법

Country Status (1)

Country Link
KR (1) KR20060020292A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130107607A (ko) * 2012-03-22 2013-10-02 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 화소 전류 측정라인의 정전용량 측정 방법
KR20130107909A (ko) * 2012-03-23 2013-10-02 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 화소 전류 측정 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130107607A (ko) * 2012-03-22 2013-10-02 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 화소 전류 측정라인의 정전용량 측정 방법
KR20130107909A (ko) * 2012-03-23 2013-10-02 엘지디스플레이 주식회사 유기발광 다이오드 표시장치 및 그 화소 전류 측정 방법

Similar Documents

Publication Publication Date Title
US10325554B2 (en) OLED luminance degradation compensation
JP5792156B2 (ja) アクティブマトリクス型表示装置およびアクティブマトリクス型表示装置の駆動方法
US8537081B2 (en) Display apparatus and display control method
JP5347033B2 (ja) Ｅｌサブピクセルにおけるｅｌエミッターの特徴の変動を補償する方法
CN102203846B (zh) 具有初始非均匀性补偿的电致发光显示器
US8643574B2 (en) Imaging device
US8508563B2 (en) Image display apparatus and control method thereof
US20230419880A1 (en) Driver chip, display panel, and driving method thereof
EP2531994B1 (en) Display device
KR100774370B1 (ko) 디스플레이 장치
KR20070052294A (ko) 액티브 매트릭스 어레이 디바이스와 그러한 디바이스를구동하는 방법
JP4741265B2 (ja) 信号遅延低減型電子放出装置の駆動方法
JP2001195026A (ja) マトリクス型表示装置
KR20060020292A (ko) 전자 방출 패널의 임피던스 해석방법 및 이를 이용한 전자방출 패널 구동방법
WO2019056448A1 (zh) 改善显示面板显示效果的方法和显示面板
KR20060106123A (ko) 전자방출패널의 화소간 균일도 보상방법 및 그 장치
JP2006258921A (ja) 表示装置
JP2004347760A (ja) 電界放出ディスプレイパネル用駆動装置及び電界放出ディスプレイ装置
JP3343016B2 (ja) プラズマ・ディスプレイ・パネルの駆動装置
CN110570814B (zh) Pmoled显示屏的视效补偿方法、装置及存储介质
KR20060020290A (ko) 전자 방출 장치 구동방법
KR20060020288A (ko) 전자 방출 패널 에이징 방법
KR20060104114A (ko) 전자방출패널의 화소간 균일도 보상방법 및 그 장치
Smith Total matrix addressing
KR100583086B1 (ko) 플라즈마 표시 패널의 구동장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination