KR20060019813A - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
KR20060019813A
KR20060019813A KR1020040068476A KR20040068476A KR20060019813A KR 20060019813 A KR20060019813 A KR 20060019813A KR 1020040068476 A KR1020040068476 A KR 1020040068476A KR 20040068476 A KR20040068476 A KR 20040068476A KR 20060019813 A KR20060019813 A KR 20060019813A
Authority
KR
South Korea
Prior art keywords
discharge
display panel
plasma display
upper substrate
substrate
Prior art date
Application number
KR1020040068476A
Other languages
Korean (ko)
Inventor
김기동
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040068476A priority Critical patent/KR20060019813A/en
Publication of KR20060019813A publication Critical patent/KR20060019813A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20Constructional details
    • H01J11/34Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40Layers for protecting or enhancing the electron emission, e.g. MgO layers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/081Oxides of aluminium, magnesium or beryllium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3205Alkaline earth oxides or oxide forming salts thereof, e.g. beryllium oxide
    • C04B2235/3206Magnesium oxides or oxide-forming salts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명에 따른 플라즈마 디스플레이 패널은, 상측 기판과; 상측 기판과 대향되도록 배치된 하측 기판과; 상측 기판과 하측 기판 사이에 형성되어 방전이 실행되는 방전셀들과; 방전셀들에 대응되게 배치되며, 표면조도가 300㎚ ∼ 800㎚ 인 보호막;을 구비함으로써, 장수명화와 표시 품질의 안정화를 도모할 수 있다. A plasma display panel according to the present invention comprises: an upper substrate; A lower substrate disposed to face the upper substrate; Discharge cells formed between the upper substrate and the lower substrate to perform discharge; By providing a protective film disposed corresponding to the discharge cells and having a surface roughness of 300 nm to 800 nm, long life and display quality can be stabilized.

Description

플라즈마 디스플레이 패널{Plasma display panel}Plasma display panel {Plasma display panel}

도 1은 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널에 대한 분리 사시도. 1 is an exploded perspective view of a plasma display panel according to an embodiment of the present invention.

도 2는 도 1의 Ⅱ-Ⅱ선을 따라 절취한 단면도. FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1. FIG.

도 3은 MgO 막의 표면조도에 따른 굴절률 및 어드레스 지연시간을 나타낸 그래프. 3 is a graph showing the refractive index and the address delay time according to the surface roughness of the MgO film.

〈도면의 주요 부호에 대한 간단한 설명〉 <Brief description of the major symbols in the drawings>

111..상측 기판 112..상측 유전체층111.Top substrate 112.Top dielectric layer

113..MgO 막 121..유지 전극쌍113..MgO membrane 121..holding electrode pair

122..공통 전극 125..스캔 전극122. Common electrode 125. Scanned electrode

131..하측 기판 132..어드레스 전극131 Lower substrate 132. Address electrode

133..하측 유전체층 134..격벽133. Lower dielectric layer 134 Bulkhead

135..방전셀 136..형광체층135. Discharge cell 136. Phosphor layer

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 장 수명화와 표시 품질의 안정화를 도모할 수 있도록 구조가 개선된 플라즈마 디스플레이 패널에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, to a plasma display panel having an improved structure to achieve long life and stable display quality.

최근에 들어 음극선관을 대체하는 것으로 주목받고 있는 플라즈마 디스플레이 패널은, 복수의 전극들이 형성된 두 기판들 사이에 방전 가스가 봉입된 후 방전 전압이 가해지고, 이로 인하여 발생되는 자외선에 의해 소정의 패턴으로 형성된 형광체층이 여기되어 화상이 표시되는 장치이다. Recently, the plasma display panel, which is attracting attention as a substitute for the cathode ray tube, is discharged after a discharge gas is filled between two substrates on which a plurality of electrodes are formed, and a discharge voltage is applied in a predetermined pattern by ultraviolet rays generated thereby. The formed phosphor layer is excited to display an image.

이러한 플라즈마 디스플레이 패널은 구동방법에 따라 직류형과 교류형 등으로 분류되어진다. 직류형 플라즈마 디스플레이 패널에서는 전극들이 방전 공간에 노출되어 상호 대응하는 전극들 사이에서 전하의 이동이 직접적으로 이루어지고, 교류형 플라즈마 디스플레이 패널에서는 적어도 일측의 전극이 유전체층으로 덮여져서 유전체층에 쌓인 벽전하(Wall Charge)의 이동에 의해 방전이 이루어진다. Such plasma display panels are classified into DC type and AC type according to the driving method. In a DC plasma display panel, the electrodes are exposed to a discharge space to directly transfer charges between corresponding electrodes. In an AC plasma display panel, at least one electrode is covered with a dielectric layer and wall charges accumulated in the dielectric layer Discharge is caused by the movement of the wall charge.

상기 직류형 플라즈마 디스플레이 패널에서는 대응하는 전극들 사이에 전하의 이동이 직접적으로 이루어지므로, 전극들의 손상이 심하게 되는 문제점이 있었기 때문에, 최근에는 3전극 면방전형 구조를 갖는 교류형 플라즈마 디스플레이 패널이 채용되고 있는 추세이다. In the DC plasma display panel, since the charge is directly transferred between the corresponding electrodes, there is a problem that the electrodes are severely damaged. In recent years, an AC plasma display panel having a three-electrode surface discharge structure has been adopted. There is a trend.

통상적인 교류형 플라즈마 디스플레이 패널에는 화상이 표시되는 상측 기판과, 상기 상측 기판과 평행하게 대향되도록 배치된 하측 기판이 구비되어 있다. 상기 상측 기판의 하면에는 공통 전극과 스캔 전극으로 이루어진 유지 전극쌍들이 형성되어 있으며, 상기 유지 전극쌍들은 상측 유전체층에 의해 매립되어 있다. 그리고, 상기 하측 기판의 상면에는 유지 전극쌍들과 교차하도록 어드레스 전극들이 형 성되어 있으며, 상기 어드레스 전극들은 하측 유전체층에 의해 매립되어 있다. 상기 하측 유전체층의 상면에는 격벽이 형성되어 방전셀들을 한정하고 있다. 상기 방전셀들에는 방전 가스가 채워져 있으며, 칼라 구현을 위해 적,녹,청색 형광체층이 선택적으로 형성되어 있다. A typical AC plasma display panel includes an upper substrate on which an image is displayed and a lower substrate disposed so as to face in parallel with the upper substrate. On the lower surface of the upper substrate, sustain electrode pairs including a common electrode and a scan electrode are formed, and the sustain electrode pairs are embedded by an upper dielectric layer. In addition, address electrodes are formed on the upper surface of the lower substrate so as to intersect with the sustain electrode pairs, and the address electrodes are filled by the lower dielectric layer. A partition wall is formed on an upper surface of the lower dielectric layer to define discharge cells. The discharge cells are filled with a discharge gas, and the red, green, and blue phosphor layers are selectively formed to implement a color.

상기와 같이 구성된 플라즈마 디스플레이 패널에 있어서, 상측 유전체층은 MgO 막에 의해 덮여질 수 있는데, 상기 MgO 막은 방전이 될 때 이온 스퍼터링에 의해 상측 유전체층이 손상되는 것을 보호하고, 2차전자를 방출하는 역할을 한다. 상기 MgO 막으로부터 2차전자가 다량으로 방출되어지면 방전이 용이해질 수 있어, 공통 전극과 스캔 전극 사이에 인가되는 유지전압이 낮아질 수 있으며, 이에 따른 소비전력이 저감될 수 있다. In the plasma display panel configured as described above, the upper dielectric layer may be covered by the MgO film, which protects the upper dielectric layer from being damaged by ion sputtering and discharges secondary electrons when discharged. do. When a large amount of secondary electrons are emitted from the MgO film, discharge may be facilitated, and thus a sustain voltage applied between the common electrode and the scan electrode may be lowered, and thus power consumption may be reduced.

이러한 MgO 막은 증착에 의해 상측 유전체층에 형성될 수 있는데, 증착된 MgO 막의 밀도가 높아지게 되면 장수명화를 지향할 수 있게 되나, MgO 막의 밀도가 과다하게 높아지게 되면 MgO 막의 활성화(activation)를 위한 에이징(aging)에 많은 시간이 소요되며, 종래와 같은 공법에 의해서는 충분한 활성화를 유도하기 어려워지므로, 표시 품질의 저하가 초래되는 문제점이 있다. The MgO film may be formed on the upper dielectric layer by vapor deposition. When the density of the deposited MgO film is increased, the longevity of the MgO film may be directed. In this case, it takes a lot of time, and it is difficult to induce sufficient activation by the conventional method, which causes a problem of deterioration of display quality.

본 발명은 상기의 문제점을 해결하기 위한 것으로서, 보호막의 표면조도를 적절한 범위로 설정함으로써, 장수명화와 표시 품질의 안정화가 도모될 수 있는 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object thereof is to provide a plasma display panel which can achieve long life and stabilization of display quality by setting the surface roughness of the protective film in an appropriate range.

상기의 목적을 달성하기 위한 본 발명에 따른 플라즈마 디스플레이 패널은, Plasma display panel according to the present invention for achieving the above object,

상측 기판과;An upper substrate;

상기 상측 기판과 대향되도록 배치된 하측 기판과;A lower substrate disposed to face the upper substrate;

상기 상측 기판과 하측 기판 사이에 형성되어 방전이 실행되는 방전셀들과;Discharge cells formed between the upper substrate and the lower substrate to perform discharge;

상기 방전셀들에 대응되게 배치되며, 표면조도가 300㎚ ∼ 800㎚ 인 보호막;을 구비하여 된 것을 특징으로 한다. And a protective film disposed corresponding to the discharge cells and having a surface roughness of 300 nm to 800 nm.

여기서, 상기 보호막의 표면조도는 400㎚ ∼ 550㎚ 인 것이 바람직하다. Here, it is preferable that the surface roughness of the said protective film is 400 nm-550 nm.

여기서, 상기 보호막은 MgO 로 형성된 것이 바람직하다. Here, the protective film is preferably formed of MgO.

그리고, 본 발명에 따른 플라즈마 디스플레이 패널은, And, the plasma display panel according to the present invention,

상측 기판과; An upper substrate;

상기 상측 기판의 하측에 형성된 복수의 유지 전극쌍들과; A plurality of sustain electrode pairs formed under the upper substrate;

상기 유지 전극쌍들을 매립하는 상측 유전체층과;An upper dielectric layer filling the sustain electrode pairs;

상기 상측 기판과 대향되게 배치되는 하측 기판과;A lower substrate disposed to face the upper substrate;

상기 하측 기판의 상측에 상기 유지 전극쌍들과 교차하도록 형성된 어드레스 전극들과;Address electrodes formed on the lower substrate so as to cross the sustain electrode pairs;

상기 어드레스 전극들을 매립하는 하측 유전체층과; A lower dielectric layer filling the address electrodes;

상기 상측 기판과 하측 기판 사이에 형성되며, 상기 유지 전극쌍들과 어드레스 전극들이 공히 대응되게 배치되는 방전셀들로 한정하는 격벽과;Barrier ribs formed between the upper substrate and the lower substrate and defined by discharge cells in which the sustain electrode pairs and the address electrodes are disposed to correspond to each other;

상기 방전셀들에 배치된 형광체층과;A phosphor layer disposed on the discharge cells;

상기 방전셀들 내에 채워진 방전 가스와;Discharge gas filled in the discharge cells;

상기 상측 유전체층의 하면에 형성되며, 표면조도가 300㎚ ∼ 800㎚ 인 보호막;을 구비하여 된 것을 특징으로 한다. And a protective film formed on a lower surface of the upper dielectric layer and having a surface roughness of 300 nm to 800 nm.

이하 첨부된 도면을 참조하여, 바람직한 실시예에 따른 본 발명을 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 1에는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널에 대한 분리 사시도가 도시되어 있으며, 도 2에는 도 1의 Ⅱ-Ⅱ선을 따라 절취한 단면도가 도시되어 있다. 1 is an exploded perspective view of a plasma display panel according to an exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along the line II-II of FIG. 1.

도 1 및 도 2를 참조하면, 플라즈마 디스플레이 패널(100)에는, 상측 기판(111)과 상기 상측 기판(111)에 대향되어 배치되는 하측 기판(131)이 마련되어 있다. 상기 상측 기판(111)에 있어 하측 기판(131)을 향한 면에는 복수의 유지 전극쌍(121)들이 배열되어 있으며, 상기 유지 전극쌍(121)들은 상측 유전체층(112)에 의해 덮여져 있다. 상기 상측 유전체층(112)의 하면에는 본 발명의 일 특징에 따른 보호막으로서 MgO 막(113)이 형성되어 있는데, 이에 대한 상세한 설명은 후술하기로 한다. 1 and 2, the plasma display panel 100 is provided with an upper substrate 111 and a lower substrate 131 disposed to face the upper substrate 111. A plurality of storage electrode pairs 121 are arranged on a surface of the upper substrate 111 facing the lower substrate 131, and the storage electrode pairs 121 are covered by the upper dielectric layer 112. An MgO film 113 is formed on the bottom surface of the upper dielectric layer 112 as a protective film according to an aspect of the present invention, which will be described later.

상기 유지 전극쌍(121)들은 상호간에 방전 갭(G)을 이루는 공통 전극(122)과 스캔 전극(125)을 한 조로 하여 각각 이루어져 있다. 상기 공통 전극(122)은 도시된 바와 같이, 공통 투명전극(123)과 이와 접속되는 공통 버스전극(124)을 구비하며, 상기 스캔 전극(125)은 스캔 투명전극(126)과 이와 접속되는 스캔 버스전극(127)을 구비할 수 있다. The storage electrode pairs 121 are formed by using a pair of the common electrode 122 and the scan electrode 125 that form a discharge gap G therebetween. As illustrated, the common electrode 122 includes a common transparent electrode 123 and a common bus electrode 124 connected thereto, and the scan electrode 125 is connected to the scan transparent electrode 126 and a scan connected thereto. The bus electrode 127 may be provided.

상기 공통 및 스캔 투명전극(123)(126)은 형광체층(136)에서 발산된 가시광을 투과시키기 위해 투명한 재질인 ITO(Indium Tin Oxide)로 형성되어진다. 상기 공통 및 스캔 투명전극(123)(126)과 각각 접속된 공통 및 스캔 버스전극(124)(127)은 공통 및 스캔 투명전극(123)(126)에 전압을 각각 인가하는 역할을 하게 되는데, 전기 전도도가 상대적으로 낮은 ITO로 형성된 공통 및 스캔 투명전극(123)(126)의 전기 저항을 개선하기 위하여 도전성이 우수한 금속으로 형성되는 것이 바람직하다. The common and scan transparent electrodes 123 and 126 are made of indium tin oxide (ITO), which is a transparent material in order to transmit visible light emitted from the phosphor layer 136. The common and scan bus electrodes 124 and 127 connected to the common and scan transparent electrodes 123 and 126, respectively, serve to apply voltages to the common and scan transparent electrodes 123 and 126, respectively. In order to improve the electrical resistance of the common and scan transparent electrodes 123 and 126 formed of ITO having relatively low electrical conductivity, it is preferably formed of a metal having excellent conductivity.

상기 공통 및 스캔 버스전극(124)(127)은 공통 및 스캔 투명전극(123)(126)의 폭보다 작은 폭을 가지고 가로격벽(134b)들이 형성된 방향과 평행한 방향으로 연장되게 형성되어 있다. 그리고, 상기 공통 투명전극(123)은 복수개로 분할된 공통 돌출전극(123a)들로 이루어져 있으며 상기 공통 돌출전극(123a)들이 세로격벽(134a)을 사이에 두고 이격된 상태로 공통 버스전극(124)에 접속되어 있으며, 이와 마찬가지로 상기 스캔 투명전극(126)도 복수개로 분할된 스캔 돌출전극(126a)들로 이루어져 있으며 상기 스캔 돌출전극(126a)들이 세로격벽(134a)을 사이에 두고 이격된 상태로 스캔 버스전극(127)에 접속되어 있다. 상기 공통 돌출전극(123a)과 스캔 돌출전극(126a)은 방전셀(135)마다 상호간에 방전 갭(G)을 이루도록 공히 배치되어 있다. 상기와 같이 공통 및 스캔 투명전극(123)(126)이 세로격벽(134a)들에 대응되는 부분들이 각각 삭제된 구조로 이루어짐에 따라, 공통 및 스캔 투명전극(123)(126)의 방전 면적이 줄어들 수 있으며, 전류가 제한되어 소비 전력이 절감될 수 있다. 한편, 유지 전극쌍의 구조는 전술한 바에 한정되지 않고 여러 형상으로 이루어질 수 있다. The common and scan bus electrodes 124 and 127 have a width smaller than that of the common and scan transparent electrodes 123 and 126 and extend in a direction parallel to the direction in which the horizontal partition walls 134b are formed. The common transparent electrode 123 is formed of a plurality of divided common protrusion electrodes 123a, and the common bus electrodes 124 are spaced apart from each other with the vertical protrusions 134a interposed therebetween. And the scan transparent electrode 126 is composed of a plurality of scan protrusion electrodes 126a, and the scan protrusion electrodes 126a are spaced apart from each other with the vertical partition wall 134a interposed therebetween. It is connected to the low scan bus electrode 127. The common protrusion electrode 123a and the scan protrusion electrode 126a are disposed to form a discharge gap G between the discharge cells 135. As the common and scan transparent electrodes 123 and 126 have a structure in which portions corresponding to the vertical partitions 134a are deleted, the discharge areas of the common and scan transparent electrodes 123 and 126 are reduced. It can be reduced, and current can be limited to reduce power consumption. On the other hand, the structure of the storage electrode pair is not limited to the above-mentioned, and may be formed in various shapes.

상기 상측 기판(111)과 대향되는 하측 기판(131)에 있어, 상기 상측 기판(111)을 향한 면에는 어드레스 전극(132)들이 유지 전극쌍(121)들에 교차하도록 배열되어 있다. 상기 어드레스 전극(132)들은 하측 유전체층(133)에 의해 덮여 있으며, 상기 하측 유전체층(133)의 상면에는 격벽(134)이 형성되어 있다. In the lower substrate 131 facing the upper substrate 111, address electrodes 132 are arranged to intersect the storage electrode pairs 121 on a surface facing the upper substrate 111. The address electrodes 132 are covered by a lower dielectric layer 133, and a partition 134 is formed on an upper surface of the lower dielectric layer 133.

상기 격벽(134)은 복수개의 방전셀(135)들로 한정하며, 인접한 방전셀(135)들과의 크로스 토크(cross talk)를 방지한다. 상기 격벽(134)은 소정 간격으로 이격되어 형성된 세로격벽(134a)들과, 상기 세로격벽(134a)들의 각 측면으로부터 상기 세로격벽(134a)들과 교차하는 방향으로 연장 형성된 가로격벽(134b)들을 포함하여 구성될 수 있다. 여기서, 상기 세로격벽(134a)들은 하나의 어드레스 전극(132)을 사이에 두고 이와 평행하게 배치되어진다. 상기와 같이 세로격벽(134a)들 및 가로격벽(134b)들이 형성됨에 따라, 매트릭스 형태로 4면으로 폐쇄된 방전셀(135)들로 한정될 수 있다. 한편, 상기 격벽은 전술한 바에 한정되지 않고, 방전셀들을 화소의 배열 패턴으로 한정할 수 있는 구조이면 어느 것이나 가능하다. The partition wall 134 is limited to the plurality of discharge cells 135 and prevents cross talk with adjacent discharge cells 135. The barrier ribs 134 may include vertical barrier ribs 134a formed to be spaced apart at predetermined intervals, and horizontal barrier ribs 134b extending from the side surfaces of the vertical barrier ribs 134a in a direction crossing the vertical barrier ribs 134a. It can be configured to include. Here, the vertical partitions 134a are disposed in parallel with one address electrode 132 interposed therebetween. As the vertical bulkheads 134a and the horizontal bulkheads 134b are formed as described above, they may be limited to the discharge cells 135 closed in four surfaces in a matrix form. On the other hand, the partition wall is not limited to the above, any structure can be used as long as it can limit the discharge cells to the pixel array pattern.

상기 격벽(134)의 내측면과 상기 격벽(134)으로 둘러싸인 하측 유전체층(133)의 상면에는 형광체가 도포되어 형광체층(136)이 형성되어 있다. 상기 형광체의 색상은 칼라 화면을 구현하기 위하여 적색, 녹색, 청색으로 구성되며, 상기 형광체의 색상에 따라 적,녹,청색의 형광체층을 이루게 된다. Phosphor is coated on the inner surface of the partition 134 and the upper surface of the lower dielectric layer 133 surrounded by the partition 134 to form the phosphor layer 136. The color of the phosphor is composed of red, green, and blue to implement a color screen, and forms a phosphor layer of red, green, and blue according to the color of the phosphor.

그리고, 상기 형광체층(136)의 색상에 따라, 방전셀(135)은 적,녹,청색의 방전셀들로 대별되며, 3개의 인접한 적,녹,청색의 방전셀들은 단위 픽셀(pixel)을 구 성하게 된다. 상기 방전셀(135)들에는 방전 가스가 채워지게 되며, 이와 같이 방전 가스가 채워진 상태에서, 상측 기판(111)과 하측 기판(131)의 가장자리에 형성된 밀봉 부재(미도시)에 의해 상측 기판(111)과 하측 기판(131)이 서로 봉합되어진다. According to the color of the phosphor layer 136, the discharge cells 135 are roughly divided into red, green, and blue discharge cells, and three adjacent red, green, and blue discharge cells are formed in unit pixels. Will be configured. The discharge cells 135 are filled with a discharge gas, and in the state where the discharge gas is filled, the upper substrate (not shown) is formed by a sealing member (not shown) formed at the edge of the upper substrate 111 and the lower substrate 131. 111 and the lower substrate 131 are sealed to each other.

상기와 같이 구성된 플라즈마 디스플레이 패널(100)의 작동을 개략적으로 설명하면 다음과 같다. 먼저, 스캔 전극(125)과 어드레스 전극(132) 사이에 어드레스 전압이 인가되면 어드레스 방전이 일어나고, 상기 어드레스 방전의 결과로 유지 방전이 일어날 방전셀(135)이 선택되어진다. 어드레스 방전이 실행된 이후에, 선택된 방전셀(135)에 배치된 공통 전극(122)과 스캔 전극(125) 사이에 교번하여 유지 전압이 인가되면, 공통 전극(122)과 스캔 전극(125) 사이에 유지 방전이 일어나게 된다. 이러한 유지 방전에 의하여 여기된 방전 가스로의 에너지 준위가 낮아지면서 자외선이 방출된다. 이러한 자외선은 방전셀(135) 내에 형성된 형광체층(136)을 여기시키게 되며, 여기된 형광체층(136)으로부터 가시광선이 발산됨으로써 화상이 구현되어진다. Referring to the operation of the plasma display panel 100 configured as described above is as follows. First, when an address voltage is applied between the scan electrode 125 and the address electrode 132, an address discharge occurs, and as a result of the address discharge, a discharge cell 135 in which sustain discharge occurs is selected. After the address discharge is executed, if a sustain voltage is alternately applied between the common electrode 122 and the scan electrode 125 disposed in the selected discharge cell 135, the common electrode 122 and the scan electrode 125 are applied. Sustain discharge occurs. Ultraviolet rays are emitted while the energy level to the discharge gas excited by such sustain discharge is lowered. Such ultraviolet rays excite the phosphor layer 136 formed in the discharge cell 135, and the visible light is emitted from the excited phosphor layer 136 to realize an image.

한편, 상기 상측 유전체층(112)의 하면을 덮도록 형성된 본 발명의 일 특징에 따른 보호막은, 이온 스퍼터링에 의해 상측 유전체층(112)의 손상을 방지하고 2차전자를 방출시킬 수 있는 예컨대, MgO 막(113)으로 형성될 수 있다. 상기와 같이 MgO 막(113)으로부터 2차전자가 다량으로 방출되어지면 방전이 용이해지므로, 공통 전극(122)과 스캔 전극(125) 사이에 인가되는 유지 전압이 낮아질 수 있으며, 이에 따른 소비전력이 저감될 수 있다. On the other hand, the protective film according to an aspect of the present invention formed to cover the lower surface of the upper dielectric layer 112, for example, MgO film that can prevent the damage to the upper dielectric layer 112 and emit secondary electrons by ion sputtering It may be formed of (113). As described above, when a large amount of secondary electrons are emitted from the MgO film 113, the discharge becomes easy, and thus a sustain voltage applied between the common electrode 122 and the scan electrode 125 may be lowered. This can be reduced.

상기 MgO 막(113)은 상측 유전체층(112)의 하면에 다양한 방법으로 형성될 수 있는데, 일 예로서 물리기상 증착법(Physical Vapor Deposition method)이 있다. 상기한 물리기상 증착법에 의하면, 고열에 의하여 승화되고 비산된 MgO 입자들이 상측 유전체층(112)의 하면에서 냉각되어 결정화되고, 이와 같이 결정화된 MgO 결정들이 성장함에 따라 MgO 막(113)이 형성되어진다. The MgO film 113 may be formed on the bottom surface of the upper dielectric layer 112 by various methods. For example, a physical vapor deposition method may be used. According to the above physical vapor deposition method, the MgO particles sublimed and scattered by high heat are cooled and crystallized on the lower surface of the upper dielectric layer 112, and the MgO film 113 is formed as the crystallized MgO crystals grow. .

이와 같이 물리기상 증착법에 의해 상측 유전체층(112)의 하면에 증착된 MgO 막(113)은 소정의 밀도를 갖게 되는데, 상기 MgO 막(113)의 밀도가 높아지게 되면 장수명화를 도모할 수 있게 되나, 너무 과다하게 높아지게 되면 MgO 막(113)의 활성화를 위한 에이징에 많은 시간이 소요되며, 활성화가 충분히 유도되기 어렵게 될 수 있다. 이에 따라, 표시 품질의 저하가 초래되므로, 상기 MgO 막(113)의 밀도가 소정의 범위로 설정될 필요가 있다. As described above, the MgO film 113 deposited on the lower surface of the upper dielectric layer 112 by the physical vapor deposition method has a predetermined density. However, when the density of the MgO film 113 is increased, it is possible to achieve long life. When too high, it takes a long time for the aging for the activation of the MgO film 113, the activation may be difficult to be sufficiently induced. As a result, deterioration of display quality is caused, so that the density of the MgO film 113 needs to be set within a predetermined range.

이러한 MgO 막(113)의 밀도는 MgO 막(113)의 표면조도(surface roughness)와 밀접한 상관 관계를 갖는 것으로 알려져 있는데, 상기 MgO 막(113)의 표면조도의 값을 적절한 범위로 설정하게 되면 장수명화와 표시 품질의 안정화를 확보할 수 있을 정도의 밀도를 갖는 MgO 막(113)을 얻을 수 있을 것이다. 이러한 MgO 막(113)의 표면조도의 최적 범위는 도 3에 도시된 그래프의 실험 데이터에 의해 설정될 수 있다. The density of the MgO film 113 is known to have a close correlation with the surface roughness of the MgO film 113. When the value of the surface roughness of the MgO film 113 is set in an appropriate range, the longevity is long. It will be possible to obtain an MgO film 113 having a density sufficient to stabilize the brightening and display quality. The optimum range of the surface roughness of the MgO film 113 may be set by the experimental data of the graph shown in FIG. 3.

도 3은 MgO 막의 표면조도에 따른 굴절률과 어드레스 지연시간을 나타낸 그래프이다. 여기서, 굴절률은 MgO 막의 밀도를 나타내는 지수이며, 어드레스 지연시간은 방전 안정성, 즉 표시 품질을 나타내는 지수이다. 그리고, 상기 굴절률의 측정값은 가시광의 전체 파장영역에 걸쳐 측정된 값 중에서 가시광의 650nm 파장에서 측정된 값이다. 3 is a graph showing the refractive index and the address delay time according to the surface roughness of the MgO film. Here, the refractive index is an index indicating the density of the MgO film, and the address delay time is an index indicating discharge stability, that is, display quality. In addition, the measured value of the refractive index is a value measured at 650 nm wavelength of visible light among the values measured over the entire wavelength region of visible light.

도시된 그래프에 따르면, MgO 막(113)의 표면조도가 커질수록 굴절률은 감소하는 경향을 보이며, 어드레스 지연시간은 대체로 짧아지는 경향을 보이고 있다. 상기 굴절률이 감소하는 것은 MgO 막(113)의 밀도가 낮아지는 것을 의미하게 되므로 MgO 막(113)의 표면조도가 높아질수록 MgO 막(113)의 밀도가 낮아지는 것을 알 수 있으며, 상기 어드레스 지연시간이 짧아질수록 방전 안정성이 높아지는 것을 의미하게 되므로 MgO 막(113)의 표면조도가 높아질수록 방전 안정성이 높아지는 것을 알 수 있다. 이와 반대로, MgO 막(113)의 표면조도가 작아질수록 MgO 막(113)의 밀도는 높아지나, 방전 안정성은 낮아지는 것을 알 수 있다. According to the graph, as the surface roughness of the MgO film 113 increases, the refractive index tends to decrease, and the address delay time tends to be short. The decrease in the refractive index means that the density of the MgO film 113 is lowered. Therefore, as the surface roughness of the MgO film 113 increases, the density of the MgO film 113 decreases. The shorter this means that the higher the discharge stability, the higher the surface roughness of the MgO film 113, the higher the discharge stability. On the contrary, as the surface roughness of the MgO film 113 decreases, the density of the MgO film 113 increases, but the discharge stability decreases.

상기와 같은 경향을 갖는 데이터를 토대로 할 때, MgO 막(113)의 밀도와 방전 안정성 모두를 어느 수준 이상으로 충족시킬 수 있는 MgO 막(113)의 표면조도는 대략 300㎚ ∼ 800㎚ 으로 설정될 수 있을 것이며, 보다 바람직하게는 400㎚ ∼ 550㎚ 으로 설정될 수 있을 것이다. Based on the data having such a tendency, the surface roughness of the MgO film 113 which can satisfy both the density and the discharge stability of the MgO film 113 to a certain level or more can be set to approximately 300 nm to 800 nm. It may be, and more preferably may be set to 400nm to 550nm.

상술한 같이 본 발명에 따르면, 보호막의 표면조도를 적절한 범위로 설정함에 따라, 장수명화가 지향될 수 있다. 그리고, 활성화가 충분히 유도되며 방전 안정성이 확보될 수 있어 표시 품질이 안정될 수 있는 효과를 얻을 수 있다. According to the present invention as described above, by setting the surface roughness of the protective film to an appropriate range, long life can be directed. In addition, activation is sufficiently induced, and the discharge stability can be secured, so that the display quality can be stabilized.

본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라 서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다. Although the present invention has been described with reference to one embodiment shown in the accompanying drawings, this is merely exemplary, and it will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. Could be. Accordingly, the true scope of protection of the invention should be defined only by the appended claims.

Claims (6)

상측 기판과;An upper substrate; 상기 상측 기판과 대향되도록 배치된 하측 기판과;A lower substrate disposed to face the upper substrate; 상기 상측 기판과 하측 기판 사이에 형성되어 방전이 실행되는 방전셀들과;Discharge cells formed between the upper substrate and the lower substrate to perform discharge; 상기 방전셀들에 대응되게 배치되며, 표면조도가 300㎚ ∼ 800㎚ 인 보호막;을 구비하여 된 것을 특징으로 하는 플라즈마 디스플레이 패널. And a protective film disposed corresponding to the discharge cells and having a surface roughness of 300 nm to 800 nm. 제 1항에 있어서, The method of claim 1, 상기 보호막의 표면조도는 400㎚ ∼ 550㎚ 인 것을 특징으로 하는 플라즈마 디스플레이 패널. The surface roughness of the protective film is a plasma display panel, characterized in that 400nm to 550nm. 제 1항 또는 제 2항에 있어서, The method according to claim 1 or 2, 상기 보호막은 MgO 로 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널. The protective film is plasma display panel, characterized in that formed of MgO. 제 3항에 있어서, The method of claim 3, wherein 상기 보호막은 물리기상 증착법에 의해 형성된 것을 특징으로 하는 플라즈마 디스플레이 패널. The protective film is plasma display panel, characterized in that formed by physical vapor deposition. 상측 기판과; An upper substrate; 상기 상측 기판의 하측에 형성된 복수의 유지 전극쌍들과; A plurality of sustain electrode pairs formed under the upper substrate; 상기 유지 전극쌍들을 매립하는 상측 유전체층과;An upper dielectric layer filling the sustain electrode pairs; 상기 상측 기판과 대향되게 배치되는 하측 기판과;A lower substrate disposed to face the upper substrate; 상기 하측 기판의 상측에 상기 유지 전극쌍들과 교차하도록 형성된 어드레스 전극들과;Address electrodes formed on the lower substrate so as to cross the sustain electrode pairs; 상기 어드레스 전극들을 매립하는 하측 유전체층과; A lower dielectric layer filling the address electrodes; 상기 상측 기판과 하측 기판 사이에 형성되며, 상기 유지 전극쌍들과 어드레스 전극들이 공히 대응되게 배치되는 방전셀들로 한정하는 격벽과;Barrier ribs formed between the upper substrate and the lower substrate and defined by discharge cells in which the sustain electrode pairs and the address electrodes are disposed to correspond to each other; 상기 방전셀들에 배치된 형광체층과;A phosphor layer disposed on the discharge cells; 상기 방전셀들 내에 채워진 방전 가스와;Discharge gas filled in the discharge cells; 상기 상측 유전체층의 하면에 형성되며, 표면조도가 300㎚ ∼ 800㎚ 인 보호막;을 구비하여 된 것을 특징으로 하는 플라즈마 디스플레이 패널. And a protective film formed on a lower surface of the upper dielectric layer and having a surface roughness of 300 nm to 800 nm. 제 5항에 있어서, The method of claim 5, 상기 보호막의 표면조도는 400㎚ ∼ 550㎚ 인 것을 특징으로 하는 플라즈마 디스플레이 패널. The surface roughness of the protective film is a plasma display panel, characterized in that 400nm to 550nm.
KR1020040068476A 2004-08-30 2004-08-30 Plasma display panel KR20060019813A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040068476A KR20060019813A (en) 2004-08-30 2004-08-30 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040068476A KR20060019813A (en) 2004-08-30 2004-08-30 Plasma display panel

Publications (1)

Publication Number Publication Date
KR20060019813A true KR20060019813A (en) 2006-03-06

Family

ID=37127048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040068476A KR20060019813A (en) 2004-08-30 2004-08-30 Plasma display panel

Country Status (1)

Country Link
KR (1) KR20060019813A (en)

Similar Documents

Publication Publication Date Title
KR100515843B1 (en) Plasma display panel
KR100637168B1 (en) Plasma display panel
KR100719535B1 (en) Plasma display panel
KR20060019813A (en) Plasma display panel
KR100626014B1 (en) Plasma display panel
KR20020056443A (en) Plasma display panel
KR100755309B1 (en) Plasma display panel
KR100325852B1 (en) Plasma display panel
KR100696481B1 (en) Plasma display panel
KR100603300B1 (en) Plasma display panel
KR100674832B1 (en) Plasma Display Panel
JP2006253133A (en) Plasma display panel
KR100550210B1 (en) Plasma Display Panel
KR100517965B1 (en) Plasma display panel
KR100730203B1 (en) Plasma display panel
KR100527425B1 (en) Plasma display panel
KR100366089B1 (en) Plasma display panel for saving a ineffective power
KR100708726B1 (en) Plasma display panel
KR100755134B1 (en) Plasma Display Panel
KR100599686B1 (en) Plasma display panel
KR20040102419A (en) Plasma display panel
KR100692058B1 (en) Plasma Display Panel
KR100515839B1 (en) Plasma display panel
KR100592283B1 (en) Plasma display panel
KR100581957B1 (en) Plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application