KR20060018582A - High voltage detecting circuit and high voltage pumping device by that - Google Patents
High voltage detecting circuit and high voltage pumping device by that Download PDFInfo
- Publication number
- KR20060018582A KR20060018582A KR1020040067036A KR20040067036A KR20060018582A KR 20060018582 A KR20060018582 A KR 20060018582A KR 1020040067036 A KR1020040067036 A KR 1020040067036A KR 20040067036 A KR20040067036 A KR 20040067036A KR 20060018582 A KR20060018582 A KR 20060018582A
- Authority
- KR
- South Korea
- Prior art keywords
- high voltage
- signal
- node
- resistor
- pull
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2227—Standby or low power modes
Abstract
본 발명은 고전압신호를 다수의 저항소자에 의하여 분압하여 고전압 분배신호를 출력하되, 액티브모드에서는 고전압 인가단과 접지단 간에 상기 다수의 저항소자 중 일부만 선택되어 전류경로를 형성하도록 구성된 고전압 분배부와; 상기 고전압 분배신호를 입력받아 소정 기준전압과 비교 증폭하여 고전압 인에이블 신호를 발생시키는 비교부를 포함하여 구성되는 고전압 감지회로 및 이를 이용한 고전압 펌핑장치에 관한 것이다.The present invention provides a high voltage distribution unit configured to divide a high voltage signal by a plurality of resistance elements and output a high voltage distribution signal, but in the active mode, only a portion of the plurality of resistance elements are selected between the high voltage applying terminal and the ground terminal to form a current path; A high voltage sensing circuit and a high voltage pumping apparatus using the same include a comparator configured to receive the high voltage distribution signal and perform comparison amplification with a predetermined reference voltage to generate a high voltage enable signal.
고전압 감지회로, 고전압 펌핑장치 High voltage sensing circuit, high voltage pumping device
Description
도 1은 일반적인 고전압 펌핑장치를 도시한 블록도이다.1 is a block diagram showing a general high voltage pumping apparatus.
도 2는 종래 기술에 의한 고전압 감지회로의 구성을 도시한 것이다.2 illustrates a configuration of a high voltage sensing circuit according to the prior art.
도 3a는 도 2의 종래 고전압 감지회로에서 Rup와 Rdn의 값이 클 때 고전압(Vpp)의 변화에 따른 고전압 분배신호(pmpactv)의 변화를 도시한 것이다.FIG. 3A illustrates a change of the high voltage distribution signal pmpactv according to the change of the high voltage Vpp when the values of Rup and Rdn are large in the conventional high voltage sensing circuit of FIG. 2.
도 3b는 도 2의 종래 고전압 감지회로에서 Rup와 Rdn의 값이 작을 때 고전압(Vpp)의 변화에 따른 고전압 분배신호(pmpactv)의 변화를 도시한 것이다.3B illustrates a change of the high voltage distribution signal pmpactv according to the change of the high voltage Vpp when the values of Rup and Rdn are small in the conventional high voltage sensing circuit of FIG. 2.
도 3c는 도 2의 종래 고전압 감지회로에서 Rup와 Rdn의 값이 클 때 시간에 따른 고전압 펌핑 정도를 도시한 것이다.3c illustrates the degree of high voltage pumping with time when the values of Rup and Rdn in the conventional high voltage sensing circuit of FIG. 2 are large.
도 3d는 도 2의 종래 고전압 감지회로에서 Rup와 Rdn의 값이 작을 때 시간에 따른 고전압 펌핑 정도를 도시한 것이다.FIG. 3d illustrates the degree of high voltage pumping with time when the values of Rup and Rdn are small in the conventional high voltage sensing circuit of FIG. 2.
도 4는 본 발명에 의한 제 1 실시예에 따른 고전압 감지회로의 구성을 도시한 것이다.4 illustrates a configuration of a high voltage sensing circuit according to the first embodiment of the present invention.
도 5는 본 발명에 의한 제 2 실시예에 따른 고전압 감지회로의 구성을 도시한 것이다.5 shows a configuration of a high voltage sensing circuit according to a second embodiment of the present invention.
도 6은 본 발명에 의한 일 실시예에 따른 고전압 펌핑장치의 구성을 도시한 것이다.Figure 6 shows the configuration of a high voltage pumping apparatus according to an embodiment of the present invention.
도 7은 본 발명에 의한 일 실시예에 따른 고전압 감지회로에서 액티브 모드일 때와 비액티브 모드일 때 고전압 분배신호(pmpactv)와 고전압 인에이블 신호(vpp_en)의 변화 추이를 도시한 것이다.FIG. 7 illustrates a change in the high voltage distribution signal pmpactv and the high voltage enable signal vpp_en in the active mode and the inactive mode in the high voltage sensing circuit according to an embodiment of the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
100 : 고전압 감지회로부100: high voltage detection circuit
200 : 오실레이터 300 : 펌프 제어부200: oscillator 300: pump control unit
400 : 고전압 펌프부400: high voltage pump
본 발명은 고전압 감지회로 및 이를 이용한 고전압 펌핑장치에 관한 것으로, 더욱 구체적으로는 액티브 모드일 때에는 빠른 고전압 펌핑동작을 할 수 있도록 하고, 비액티브 모드일 때에는 고전압 인가단과 접지단 간 전류소모를 줄일 수 있도록 하는 고전압 감지회로 및 이를 이용한 고전압 펌핑장치에 관한 것이다. The present invention relates to a high voltage sensing circuit and a high voltage pumping device using the same. More particularly, the present invention relates to a fast high voltage pumping operation in an active mode, and to reduce current consumption between a high voltage applying terminal and a ground terminal in an inactive mode. It relates to a high voltage sensing circuit and a high voltage pumping device using the same.
일반적으로, 디램(DRAM)은 하나의 트랜지스터와 하나의 커패시터로 구성된 메모리 셀에 데이터를 라이트 또는 리드할 수 있는 랜덤 엑세스 메모리이다. 그런 데, 디램은 메모리 셀을 구성하는 트랜지스터로 NMOS를 사용하므로, 문턱전압(Vt)에 의한 전압 손실을 고려하여 외부전원 전압(Vdd)+문턱전압(Vt)+△V의 전위를 발생하는 워드라인 구동용 전압 펌핑장치를 포함하고 있다.Generally, a DRAM is a random access memory that can write or read data to a memory cell composed of one transistor and one capacitor. However, since the DRAM uses NMOS as a transistor constituting the memory cell, the word which generates the potential of the external power supply voltage Vdd + threshold voltage Vt + V in consideration of the voltage loss caused by the threshold voltage Vt. It includes a line driving voltage pumping device.
즉, 디램 메모리 셀에 주로 사용되는 NMOS를 온시키기 위해서는 소스전압보다 문턱전압(Vt) 이상으로 더 높은 전압을 게이트로 인가하여야 하는데, 일반적으로 디램에 인가되는 최대전압은 Vdd 레벨이기 때문에, 완전한 Vdd레벨의 전압을 셀 또는 비트라인으로부터 리드하거나 셀 또는 비트라인에 라이트하기 위해서는 상기 NMOS의 게이트에 Vdd + Vt 이상의 승압 전압을 인가하여야만 한다. 따라서, 디램소자의 워드라인을 구동하기 위해서는 상기 승압전압인 고전압(Vpp)을 발생시키는 전압 펌핑장치가 필요하게 되는 것이다.In other words, in order to turn on the NMOS, which is mainly used for DRAM memory cells, a voltage higher than the threshold voltage (Vt) than the source voltage should be applied to the gate. Generally, since the maximum voltage applied to the DRAM is at the Vdd level, a complete Vdd is required. In order to read the voltage of the level from the cell or the bit line or to write to the cell or the bit line, a boost voltage of Vdd + Vt or more must be applied to the gate of the NMOS. Therefore, in order to drive the word line of the DRAM device, a voltage pumping device for generating the high voltage Vpp, which is the boosted voltage, is required.
도 1은 일반적인 고전압 펌핑장치를 도시한 블록도이다.1 is a block diagram showing a general high voltage pumping apparatus.
고전압 펌핑장치는 고전압 펌프부(400)로부터 피드백되는 고전압(Vpp) 레벨을 감지하여 고전압 인에이블 신호(vpp_en)를 발생시키는 고전압 감지회로부(100)와, 상기 고전압 인에이블 신호(vpp_en)에 응답하여 소정의 펄스신호(osc1)를 발생시키는 오실레이터(200)와, 상기 오실레이터(200)로부터 인가되는 펄스 신호(osc1)에 따라 펌프 구동 제어신호를 출력하는 펌프 제어부(300)와, 상기 펌프 구동 제어신호에 따라 소정 레벨의 고전압(Vpp)을 펌핑하는 고전압 펌프부(400)를 포함하여 구성된다. The high voltage pumping device detects the high voltage (Vpp) level fed back from the high
이러한 구성으로 이루어진 고전압 펌핑장치는 고전압(Vpp)을 발생시킨다. 즉, 먼저, 고전압 감지 회로부(100)가 고전압 펌프부(400)로부터 피드백 되는 고전 압(Vpp) 레벨을 감지하여 고전압 인에이블 신호(vpp_en)를 발생시키면, 오실레이터(200)는 상기 고전압 인에이블 신호(vpp_en)에 응답하여 소정의 펄스신호(osc1)를 발생시킨다. 그리고, 펌프 제어부(300)는 상기 오실레이터(200)로부터 인가되는 펄스 신호(osc1)에 따라 펌프 구동 제어신호(g1, g2)를 출력한다. 이어서, 고전압 펌프부(400)는 상기 펌프 구동 제어 신호(g1, g2)에 따라 펌핑 동작을 수행하여 고전압(Vpp)을 출력한다.The high voltage pumping device having such a configuration generates a high voltage (Vpp). That is, first, when the high voltage
여기서, 도 2를 참조하여 종래 고전압 감지 회로부의 구성 및 그 동작을 살펴 보면 다음과 같다. 도시된 바와 같이, 종래 고전압 감지회로부는 고전압신호(Vpp)를 분배하여 노드(X)로 고전압 분배신호(pmpactv)를 출력하는 고전압 분배부(110)와; 상기 고전압 분배신호(pmpactv)를 입력받아 소정 기준전압(Vrefc)과 비교 증폭하여 고전압 인에이블 신호(vpp-en)를 발생시키는 비교부(120)를 포함하여 구성된다. 상기 고전압 분배부(110)는 고전압 신호(Vpp)를 분배하는 저항(Rup) 및 저항(Rdn)을 포함한다.Here, the configuration and operation of the conventional high voltage sensing circuit unit will be described with reference to FIG. 2. As shown in the drawing, the conventional high voltage sensing circuit unit includes a high
그 동작을 살펴 보면, 고전압 분배부(110)는 고전압 신호(Vpp)를 저항(Rup)와 저항(Rdn)에 의하여 전압분배하여 고전압 분배신호(pmpactv)로서 출력한다. 따라서, 만약 저항(Rup)와 저항(Rdn)의 저항치가 같다면, 노드(X)로는 1/2Vpp에 해당하는 고전압 분배신호(pmpactv)가 출력된다. Referring to the operation, the
이어서, 비교부(120)는 NMOS(N1)의 게이트로 인가된 고전압 분배신호(pmpactv)를 NMOS(N2)의 게이트로 인가되는 기준전압(Vrefc)와 비교 증폭하여 하이 또는 로우 레벨의 고전압 인에이블 신호(vpp-en)를 발생시킨다. Subsequently, the
이를 구체적으로 살펴 보면, 고전압 분배신호(pmpactv)와 기준전압(Vrefc)의 비교 결과, 만약 고전압 분배신호(pmpactv)가 기준전압(Vrefc)보다 낮으면 NMOS(N2)가 턴-온되어 노드(Z)는 로우레벨이 된다. 그러면, PMOS(P1)는 노드(Z)로부터 로우레벨의 신호를 게이트로 인가받아 턴-온 되며, 노드(Y)는 하이레벨로 풀-업 구동된다. 따라서, 고전압 분배신호(pmpactv)가 기준전압(Vrefc)보다 낮으면 고전압 인에이블 신호(vpp_en)는 하이레벨로 출력되어 고전압 펌핑동작이 수행되도록 한다. Specifically, as a result of comparing the high voltage distribution signal pmpactv and the reference voltage Vrefc, if the high voltage distribution signal pmpactv is lower than the reference voltage Vrefc, the NMOS N2 is turned on and the node Z is turned on. ) Becomes the low level. Then, the PMOS P1 is turned on by receiving a low level signal from the node Z as a gate, and the node Y is pulled up to a high level. Therefore, when the high voltage distribution signal pmpactv is lower than the reference voltage Vrefc, the high voltage enable signal vpp_en is output at a high level to perform a high voltage pumping operation.
반면, 비교 결과, 만약 고전압 분배신호(pmpactv)가 기준전압(Vrefc)보다 높으면 NMOS(N1)가 턴-온되어 노드(Y)는 로우레벨로 풀-다운 구동된다. 따라서, 고전압 분배신호(pmpactv)가 기준전압(Vrefc)보다 낮으면 고전압 인에이블 신호(vpp_en)는 로우레벨로 출력되어 고전압 펌핑동작이 수행되지 않도록 한다.On the other hand, as a result of comparison, if the high voltage distribution signal pmpactv is higher than the reference voltage Vrefc, the NMOS N1 is turned on and the node Y is pulled down to the low level. Therefore, when the high voltage distribution signal pmpactv is lower than the reference voltage Vrefc, the high voltage enable signal vpp_en is output at a low level so that the high voltage pumping operation is not performed.
그런데, 종래 고전압 감지회로는 고전압 분해 저항인 Rup와 Rdn의 크기에 따라 고전압 펌핑 동작이 지연되거나, 아니면 비액티브 모드에서 스탠바이 전류나 셀프 리프레쉬 전류 등이 증가하여 전류 소모가 증가하는 문제점이 있었다.However, the conventional high voltage sensing circuit has a problem in that the high voltage pumping operation is delayed or the standby current or the self refresh current is increased in the inactive mode according to the size of the high voltage decomposition resistors Rup and Rdn, thereby increasing the current consumption.
즉, 상기 저항(Rup, Rdn)이 큰 경우에는 저항에 존재하는 기생 커패시터의 영향이 크게 작용하여 고전압 분배신호(pmpactv)는 고전압(Vpp)의 변동을 제때 따라가지 못하고 동작 지연된다. 이로 인해 고전압 인에이블 신호(vpp_en)도 원치않는 시간동안 인에이블되거나 디스에이블(disable)되어 고전압 펌핑동작이 신속 정확하게 수행되지 못하게 된다. 결국, 고전압 펌프부(400)에서 펌핑되는 고전압(Vpp)은 목표로 하는 레벨을 일정하게 유지하지 못하고 큰 폭으로 변동하게 된다.That is, when the resistors Rup and Rdn are large, the influence of the parasitic capacitors present in the resistors greatly affects the high voltage distribution signal pmpactv and delays the operation of the high voltage distribution Vpp. As a result, the high voltage enable signal vpp_en is also enabled or disabled for an undesired time, preventing the high voltage pumping operation from being performed quickly and accurately. As a result, the high voltage Vpp pumped by the high
반면, 상기 저항(Rup, Rdn)이 작은 경우에는, 기생 커패시터의 영향은 줄어들므로 상기에서와 같이 고전압(Vpp)이 크게 변동되는 현상은 방지할 수 있다. 그러나, 이 경우에는 고전압단(Vpp)과 접지단(Vss) 간의 저항값 감소에 따라 전류(Idiv)가 증가함으로써, 비액티브 모드 시 스탠바이 전류나 셀프 리프레쉬 전류 등의 값이 증가하여 관련 사양(Spec.)에서 규정하고 있는 규정값과의 여유(margin)가 감소하게 되는 문제점이 있었다. On the other hand, when the resistances Rup and Rdn are small, the influence of the parasitic capacitor is reduced, so that the phenomenon in which the high voltage Vpp is greatly changed as described above can be prevented. However, in this case, the current (Idiv) increases as the resistance value between the high voltage terminal (Vpp) and the ground terminal (Vss) decreases, so that values such as standby current or self refresh current in the inactive mode increase. There was a problem that the margin with the prescribed value specified in.) Is reduced.
도 3a와 도 3b를 참조하면, 종래 고전압 감지회로에서 Rup와 Rdn의 값이 클 때에는 고전압(Vpp)이 변화함에 따라 고전압 분배신호(pmpactv)가 둔감하게 변동되며, Rup와 Rdn의 값이 작을 때에는 고전압 분배신호(pmpactv)가 고전압(Vpp)의 변화에 따라 민감하게 변동하는 것을 알 수 있다.Referring to FIGS. 3A and 3B, when the values of Rup and Rdn are large in the conventional high voltage detection circuit, the high voltage distribution signal pmpactv fluctuates as the high voltage Vpp changes, and when the values of Rup and Rdn are small. It can be seen that the high voltage distribution signal pmpactv is sensitively changed according to the change of the high voltage Vpp.
그리고, 도 3c와 도 3d를 참조하면, Rup와 Rdn의 값이 클 때에는 고전압 분배신호(pmpactv)가 둔감하게 변동하여 고전압 펌핑시간이 과도하게 되며, Rup와 Rdn의 값이 작을 때에는 고전압 분배신호(pmpactv)가 민감하게 반응하여 고전압 펌핑시간이 적게 드는 것을 알 수 있다.3C and 3D, when the values of Rup and Rdn are large, the high voltage distribution signal pmpactv fluctuates indefinitely, and the high voltage pumping time is excessive. When the values of Rup and Rdn are small, the high voltage distribution signal ( pmpactv) reacts sensitively and shows high voltage pumping time.
따라서, 본 발명이 이루고자 하는 기술적 과제는 액티브 모드일 때에는 빠른 고전압 펌핑동작을 할 수 있도록 하고 비액티브 모드일 때에는 고전압 인가단과 접지단 간 전류소모를 줄임으로써 고전압 펌핑에 따른 불필요한 전류 소모를 감소시 킬 수 있도록 하는 고전압 감지회로 및 이를 이용한 고전압 펌핑장치를 제공하는 데 있다.
Therefore, the technical problem to be achieved in the present invention is to enable fast high voltage pumping operation in the active mode and to reduce unnecessary current consumption due to high voltage pumping by reducing the current consumption between the high voltage applying terminal and the ground terminal in the inactive mode. The present invention provides a high voltage sensing circuit and a high voltage pumping device using the same.
상기 기술적 과제를 달성하기 위하여, 본 발명은 고전압신호를 다수의 저항소자에 의하여 분압하여 고전압 분배신호를 출력하되, 액티브모드에서는 고전압 인가단과 접지단 간에 상기 다수의 저항소자 중 일부만 선택되어 전류경로를 형성하도록 구성된 고전압 분배부와; 상기 고전압 분배신호를 입력받아 소정 기준전압과 비교 증폭하여 고전압 인에이블 신호를 발생시키는 비교부를 포함하여 구성되는 고전압 감지회로를 제공한다. In order to achieve the above technical problem, the present invention divides a high voltage signal by a plurality of resistance elements and outputs a high voltage distribution signal. However, in the active mode, only a part of the plurality of resistance elements are selected between the high voltage applying terminal and the ground terminal to generate a current path. A high voltage distribution section configured to form; The present invention provides a high voltage sensing circuit including a comparator configured to receive the high voltage distribution signal and perform comparative amplification with a predetermined reference voltage to generate a high voltage enable signal.
그리고, 본 발명은 피드백되는 고전압 신호를 감지하여 고전압 인에이블 신호를 발생시키는 고전압 감지회로부와; 상기 고전압 인에이블 신호에 응답하여 소정의 펄스신호를 발생시키는 오실레이터와; 상기 오실레이터로부터 인가되는 펄스 신호에 따라 펌프 구동 제어신호를 출력하는 펌프 제어부와; 상기 펌프 구동 제어신호에 따라 상기 고전압 신호를 펌핑하는 고전압 펌프부를 포함하여 구성되되,In addition, the present invention includes a high voltage detection circuit for detecting a high voltage signal to be fed back to generate a high voltage enable signal; An oscillator for generating a predetermined pulse signal in response to the high voltage enable signal; A pump controller which outputs a pump driving control signal according to the pulse signal applied from the oscillator; It comprises a high voltage pump unit for pumping the high voltage signal in accordance with the pump drive control signal,
상기 고전압 감지회로부는 상기 고전압신호를 다수의 저항소자에 의하여 분압하여 고전압 분배신호를 출력하되, 액티브모드에서는 고전압 인가단과 접지단 간에 상기 다수의 저항소자 중 일부만 선택되어 전류경로를 형성하도록 구성된 고전압 분배부와; 상기 고전압 분배신호를 입력받아 소정 기준전압과 비교 증폭하여 상기 고전압 인에이블 신호를 출력하는 비교부를 포함하는 고전압 펌핑장치를 제공한 다.The high voltage detection circuit unit divides the high voltage signal by a plurality of resistor elements and outputs a high voltage distribution signal. In the active mode, only a part of the plurality of resistors is selected between the high voltage applying terminal and the ground terminal to form a current path. Allocation; A high voltage pumping device including a comparator configured to receive the high voltage distribution signal and compare and amplify a predetermined reference voltage to output the high voltage enable signal.
본 발명에서, 상기 고전압 분배부는 상기 고전압 인가단과 접지단 간에 직렬로 연결된 제 1 내지 제 4 저항을 포함하는 상기 다수의 저항소자를 포함하는 것을 특징으로 한다.In the present invention, the high voltage distribution unit may include the plurality of resistance elements including first to fourth resistors connected in series between the high voltage applying terminal and the ground terminal.
본 발명에서, 상기 고전압 분배부는 상기 제 1 저항과 제 2 저항 간의 제 1 노드와 상기 고전압 인가단 간에 설치되어 액티브 모드시 턴-온되는 제 1 스위치소자와, 상기 제 3 저항과 제 4 저항 간의 제 2 노드와 접지단 간에 설치되어 액티브 모드시 턴-온되는 제 2 스위치소자를 포함하는 것이 바람직하다.In an embodiment of the present invention, the high voltage divider may include a first switch device installed between a first node between the first resistor and a second resistor and the high voltage applying terminal and turned on in an active mode, and between the third resistor and the fourth resistor. It is preferable to include a second switch device installed between the second node and the ground terminal is turned on in the active mode.
본 발명에서, 상기 제 1 스위치 소자는 PMOS 소자이고, 상기 제 2 스위치 소자는 NMOS 소자인 것이 바람직하다.In the present invention, it is preferable that the first switch element is a PMOS element, and the second switch element is an NMOS element.
본 발명에서, 상기 비교부는 전원전압 인가단과 제 3 노드 사이에 접속된 제 1 풀-업 소자와; 상기 전원전압 인가단과 제 4 노드 사이에 접속된 제 2 풀-업 소자와; 상기 제 3 노드와 접지단 간에 접속되며 게이트로 상기 고전압 분배신호를 인가받는 제 1 풀-다운 소자와; 상기 제 4 노드와 접지단 간에 접속되며 게이트로 상기 기준전압을 인가받는 제 2 풀-다운 소자를 포함하여 구성되는 것이 바람직하다.In the present invention, the comparing unit comprises: a first pull-up element connected between the power supply voltage applying stage and the third node; A second pull-up element connected between the power supply voltage applying stage and a fourth node; A first pull-down device connected between the third node and a ground terminal and receiving the high voltage distribution signal through a gate; And a second pull-down device connected between the fourth node and the ground terminal and receiving the reference voltage through a gate.
또한, 본 발명은 고전압신호를 제 1 저항소자군에 의해 분압하여 출력하는 제 1 분배부와, 고전압신호를 제 2 저항소자군에 의해 분압하여 출력하는 제 2 분배부와, 액티브 모드에서는 상기 제 1 분배부를 인에이블시키고 비액티브 모드에서 는 상기 제 2 분배부를 인에이블시켜 고전압 분배신호를 출력하는 선택부를 포함하는 고전압 분배부와; 상기 고전압 분배신호를 입력받아 소정 기준전압과 비교 증폭하여 고전압 인에이블 신호를 발생시키는 비교부를 포함하여 구성되는 고전압 감지회로를 제공한다.The present invention also provides a first divider for dividing a high voltage signal by a first resistor element group and outputting the same; a second divider for dividing and output a high voltage signal by a second resistor element group; A high voltage divider including a selector to enable a first divider and to enable a second divider to output a high voltage divider signal in an inactive mode; The present invention provides a high voltage sensing circuit including a comparator configured to receive the high voltage distribution signal and perform comparative amplification with a predetermined reference voltage to generate a high voltage enable signal.
더 나아가, 본 발명은 피드백되는 고전압 신호를 감지하여 고전압 인에이블 신호를 발생시키는 고전압 감지회로부와; 상기 고전압 인에이블 신호에 응답하여 소정의 펄스신호를 발생시키는 오실레이터와; 상기 오실레이터로부터 인가되는 펄스 신호에 따라 펌프 구동 제어신호를 출력하는 펌프 제어부와; 상기 펌프 구동 제어신호에 따라 상기 고전압 신호를 펌핑하는 고전압 펌프부를 포함하여 구성되되,Furthermore, the present invention includes a high voltage sensing circuit unit for detecting a high voltage signal fed back to generate a high voltage enable signal; An oscillator for generating a predetermined pulse signal in response to the high voltage enable signal; A pump controller which outputs a pump driving control signal according to the pulse signal applied from the oscillator; It comprises a high voltage pump unit for pumping the high voltage signal in accordance with the pump drive control signal,
상기 고전압 감지회로부는 상기 고전압신호를 제 1 저항소자군에 의해 분압하여 출력하는 제 1 분배부와, 상기 고전압신호를 제 2 저항소자군에 의해 분압하여 출력하는 제 2 분배부와, 액티브 모드에서는 상기 제 1 분배부를 인에이블시키고 비액티브 모드에서는 상기 제 2 분배부를 인에이블시켜 고전압 분배신호를 출력하는 선택부를 포함하는 고전압 분배부와; 상기 고전압 분배신호를 입력받아 소정 기준전압과 비교 증폭하여 상기 고전압 인에이블 신호를 출력하는 비교부를 포함하는 고전압 펌핑장치를 제공한다. The high voltage sensing circuit unit divides the high voltage signal by a first resistor element group and outputs the first divider, and a second divider which divides and outputs the high voltage signal by a second resistor element group. A high voltage divider including a selector which enables the first divider and enables the second divider to output a high voltage divider signal in an inactive mode; A high voltage pumping device including a comparator configured to receive the high voltage distribution signal and compare and amplify a predetermined reference voltage to output the high voltage enable signal.
본 발명에서, 상기 제 1 저항 소자군의 합성저항치는 상기 제 2 저항소자군의 합성저항치보다 더 작은 것이 바람직하다.In the present invention, it is preferable that the synthetic resistance value of the first resistance element group is smaller than the synthetic resistance value of the second resistance element group.
본 발명에서, 상기 제 1 저항 소자군과 제 2 저항 소자군은 직렬로 연결된 다수 개의 저항을 포함하는 것이 바람직하다.In the present invention, it is preferable that the first resistor element group and the second resistor element group include a plurality of resistors connected in series.
본 발명에서, 상기 선택부는 액티브 모드에서 턴-온되어 상기 제 1 분배부를 인에이블시키는 제 1 게이트와, 비액티브 모드에서 턴-온되어 상기 제 2 분배부를 인에이블시키는 제 2 게이트를 포함하는 것이 바람직하다.In an embodiment, the selector may include a first gate turned on in an active mode to enable the first distribution part and a second gate turned on in an inactive mode to enable the second distribution part. desirable.
본 발명에서, 상기 비교부는 전원전압 인가단과 제 1 노드 사이에 접속된 제 1 풀-업 소자와; 상기 전원전압 인가단과 제 2 노드 사이에 접속된 제 2 풀-업 소자와; 상기 제 1 노드와 접지단 간에 접속되며 게이트로 상기 고전압 분배신호를 인가받는 제 1 풀-다운 소자와; 상기 제 2 노드와 접지단 간에 접속되며 게이트로 상기 기준전압을 인가받는 제 2 풀-다운 소자를 포함하여 구성되는 것이 바람직하다.In the present invention, the comparing unit comprises: a first pull-up element connected between the power supply voltage applying stage and the first node; A second pull-up element connected between the power supply voltage applying stage and a second node; A first pull-down device connected between the first node and a ground terminal and receiving the high voltage distribution signal through a gate; And a second pull-down device connected between the second node and the ground terminal and receiving the reference voltage through a gate.
이하, 실시예를 통하여 본 발명을 더욱 상세히 설명하기로 한다. 이들 실시예는 단지 본 발명을 예시하기 위한 것이며, 본 발명의 권리 보호 범위가 이들 실시예에 의해 제한되는 것은 아니다. 아래의 실시예에서 표기된 소자들 중 상기 종래기술의 예에서와 동일한 것은 동일한 기호를 사용한다.Hereinafter, the present invention will be described in more detail with reference to Examples. These examples are only for illustrating the present invention, and the scope of protection of the present invention is not limited by these examples. The same elements as those of the prior art examples among the elements shown in the following embodiments use the same symbols.
도 4는 본 발명에 의한 제 1 실시예에 따른 고전압 감지회로의 구성을 도시한 것이다.4 illustrates a configuration of a high voltage sensing circuit according to the first embodiment of the present invention.
도 4에 도시된 바와 같이, 제 1 실시예에 따른 고전압 감지회로는 고전압(Vpp) 신호를 다수의 저항소자(R1, Rup, Rdn, R2)에 의하여 분압하여 고전압 분배신호(pmpactv)를 출력하되, 액티브모드에서는 고전압 인가단(Vpp)과 접지단(Vss) 간에 상기 다수의 저항소자(R1, Rup, Rdn, R2) 중 일부만 선택되어 전류경로를 형성하도록 구성된 고전압 분배부(410)와; 상기 고전압 분배신호(pmpactv)를 입력받아 소정 기준전압(Vrefc)과 비교 증폭하여 고전압 인에이블 신호(vpp_en)를 발생시키는 비교부(420)를 포함하여 구성된다. As shown in FIG. 4, the high voltage sensing circuit according to the first embodiment divides a high voltage Vpp signal by a plurality of resistors R1, Rup, Rdn, and R2 to output a high voltage distribution signal pmpactv. A high
상기 고전압 분배부(410)는 제 1 저항(R1)과 제 2 저항(Rup) 간의 제 1 노드(A)와 상기 고전압 인가단(Vpp) 간에 설치되어 액티브 모드시 턴-온되는 PMOS(P3)와, 제 3 저항(Rdn)과 제 4 저항(R2) 간의 제 2 노드(B)와 접지단(Vss) 간에 설치되어 액티브 모드시 턴-온되는 NMOS(N4)를 포함한다.The
상기 비교부(420)는 전원전압 인가단(Vdd)과 제 3 노드(C) 사이에 접속된 PMOS(P1)와; 상기 전원전압 인가단(Vdd)과 제 4 노드(D) 사이에 접속된 PMOS(P2)와; 제 3 노드(C)와 접지단(Vss) 간에 접속되며 게이트로 상기 고전압 분배신호(pmpactv)를 인가받는 NMOS(N1)와; 제 4 노드(D)와 접지단(Vss) 간에 접속되며 게이트로 상기 기준전압(Vrefc)을 인가받는 NMOS(N2)를 포함하여 구성된다.The
이와 같이 구성된 제 1 실시예에 따른 고전압 감지회로의 동작을 구체적으로 설명하면 다음과 같다.The operation of the high voltage sensing circuit according to the first embodiment configured as described above will be described in detail as follows.
고전압 분배부(410)는 신호(rasidle)의 입력에 따라 액티브 모드와 비액티브 모드에서 고전압 분배신호(pmpactv)를 출력한다. 여기서, 신호(rasidle)는 액티브 모드일 때 로우레벨로 있다가 비액티브 모드로 진행됨에 따라 하이레벨로 천이되는 신호이다.The
우선, 반도체 장치가 액티브 모드일 때에는, 신호(rasidle)는 로우 레벨로 PMOS(P3)와 인버터(INV1)에 입력된다. 이에 따라, PMOS(P3)와 NMOS(N4)는 턴-온되므로, 고전압 인가단(Vpp)에서 접지단(Vss)으로 흐르는 전류(Idiv)는 PMOS(P3), 저항(Rup), 저항(Rdn) 및 NMOS(N4)를 통하여 흐르게 된다. 따라서, 고전압 분배부(410)는 저항(Rup)과 저항(Rdn)에 의해 전압 분배된 신호를 고전압 분배신호(pmpactv)로서 출력한다. 상기에서, 만약 저항(Rup)과 저항(Rdn)의 저항치가 같다면, 노드(X)로는 1/2Vpp에 해당하는 고전압 분배신호(pmpactv)가 출력된다.First, when the semiconductor device is in the active mode, a signal is input to the PMOS P3 and the inverter INV1 at a low level. Accordingly, since the PMOS P3 and the NMOS N4 are turned on, the current Idiv flowing from the high voltage applying terminal Vpp to the ground terminal Vss is PMOS P3, resistor Rup, and resistor Rdn. ) And NMOS (N4). Accordingly, the
이어서, 비교부(420)는 NMOS(N1)의 게이트로 인가된 고전압 분배신호(pmpactv)를 NMOS(N2)의 게이트로 인가되는 기준전압(Vrefc)과 비교 증폭하여 하이 또는 로우 레벨의 고전압 인에이블 신호(vpp-en)를 발생시킨다. Next, the
이를 구체적으로 살펴 보면, 고전압 분배신호(pmpactv)와 기준전압(Vrefc)의 비교 결과, 만약 고전압 분배신호(pmpactv)가 기준전압(Vrefc)보다 낮으면 NMOS(N2)가 턴-온되어 노드(D)는 로우레벨이 된다. 그러면, PMOS(P1)는 노드(D)로부터 로우레벨의 신호를 게이트로 인가받아 턴-온 되며, 노드(C)는 하이레벨로 풀-업 구동된다. 따라서, 고전압 분배신호(pmpactv)가 기준전압(Vrefc)보다 낮으면 고전압 인에이블 신호(vpp_en)는 하이레벨로 출력되어 고전압 펌핑동작이 수행되도록 한다. In detail, as a result of comparing the high voltage distribution signal pmpactv and the reference voltage Vrefc, if the high voltage distribution signal pmpactv is lower than the reference voltage Vrefc, the NMOS N2 is turned on and the node D is turned on. ) Becomes the low level. Then, the PMOS P1 is turned on by receiving a low level signal from the node D as a gate, and the node C is pulled up to a high level. Therefore, when the high voltage distribution signal pmpactv is lower than the reference voltage Vrefc, the high voltage enable signal vpp_en is output at a high level to perform a high voltage pumping operation.
반면, 비교 결과, 만약 고전압 분배신호(pmpactv)가 기준전압(Vrefc)보다 높으면 NMOS(N1)가 턴-온되어 노드(C)는 로우레벨로 풀-다운 구동된다. 따라서, 고전압 분배신호(pmpactv)가 기준전압(Vrefc)보다 높으면 고전압 인에이블 신호(vpp_en)는 로우레벨로 출력되어 고전압 펌핑동작이 수행되지 않도록 한다.On the other hand, as a result of comparison, if the high voltage distribution signal pmpactv is higher than the reference voltage Vrefc, the NMOS N1 is turned on and the node C is pulled down to the low level. Therefore, when the high voltage distribution signal pmpactv is higher than the reference voltage Vrefc, the high voltage enable signal vpp_en is output at a low level so that the high voltage pumping operation is not performed.
한편, 반도체 장치가 액티브 모드에서 비액티브 모드로 천이하게 되면, 신호(rasidle)는 하이 레벨로 천이되어 PMOS(P3)와 인버터(INV1)에 입력된다. 이에 따라, PMOS(P3)와 NMOS(N4)는 턴-오프되므로, 고전압 인가단(Vpp)에서 접지단(Vss)으로 흐르는 전류(Idiv)는 저항(R1), 저항(Rup), 저항(Rdn) 및 저항(R2)를 통하여 흐르게 된다. 따라서, 고전압 분배부(410)는 저항(R1)+저항(Rup) 및 저항(Rdn)+저항(R2)에 의해 전압 분배된 신호를 고전압 분배신호(pmpactv)로서 출력한다. 이어서, 비교부(420)는 상기 고전압 분배신호(pmpactv)를 인가받아 상기 액티브 모드에서와 동일한 동작에 의하여 고전압 인에이블 신호(vpp-en)를 출력한다.On the other hand, when the semiconductor device transitions from the active mode to the inactive mode, the signal transitions to a high level and is input to the PMOS P3 and the inverter INV1. Accordingly, since the PMOS P3 and the NMOS N4 are turned off, the current Idiv flowing from the high voltage applying terminal Vpp to the ground terminal Vss is divided into a resistor R1, a resistor Rup, and a resistor Rdn. ) And through the resistor R2. Therefore, the
이와 같이, 제 1 실시예에 따른 고전압 분배부(410)는 액티브 모드이냐, 비액티브 모드이냐에 따라 분압작용에 관여하는 저항의 개수를 조절함으로써, 액티브 모드일 때에는 신속, 정확한 고전압 펌핑동작이 가능하도록 하고, 비액티브 모드일 때에는 스탠바이 전류나 셀프 리프레쉬 전류를 줄여 전류 소모를 감소시킨다. As described above, the high
즉, 액티브 모드일 때에는 저항(Rup)과 저항(Rdn)만이 고전압 분압 동작에 관여하므로, 기생 커패시터의 영향은 줄어 들고 고전압 분배신호(pmpactv) 및 고전압 인에이블 신호(vpp_en)는 신속하게 고전압(Vpp)의 변동을 따라 갈 수 있다. 이에 따라 고전압 펌핑장치는 일정하고 안정된 고전압(Vpp)을 펌핑할 수 있다. That is, in the active mode, only the resistor Rup and the resistor Rdn are involved in the high voltage voltage dividing operation. Thus, the influence of the parasitic capacitor is reduced and the high voltage distribution signal (pmpactv) and the high voltage enable signal (vpp_en) are rapidly changed to the high voltage (Vpp). ) Can be followed. Accordingly, the high voltage pumping device may pump a constant and stable high voltage Vpp.
반면, 비액티브 모드일 때에는 저항(R1), 저항(Rup), 저항(Rdn) 및 저항(R2)이 고전압 분압 동작에 관여한다. 따라서, 고전압 인가단(Vpp)에서 접지단(Vss)으로 흐르는 전류(Idiv)는 저항값 증가로 인해 감소하게 되므로, 스탠바이 전류나 셀 프 리프레쉬 전류는 감소하여 불필요한 전류 소모를 줄일 수 있게 되며, 관련 사양(Spec.)에서 규정하고 있는 전류에 대한 규정값과의 여유(margin)도 증가시킬 수 있게 된다. On the other hand, in the inactive mode, the resistor R1, the resistor Rup, the resistor Rdn, and the resistor R2 participate in the high voltage voltage dividing operation. Therefore, since the current Idiv flowing from the high voltage applying terminal Vpp to the ground terminal Vss decreases due to the increase in the resistance value, the standby current or the cell refresh current decreases, thereby reducing unnecessary current consumption. The margin from the specified value for the current specified in the specification can also be increased.
물론, 상기에서 액티브 동작 중일 때에는 전류(Idiv)의 값이 증가하기는 하나, 그 증가하는 양은 수십 [㎂]에 불과하여 수십[mA] 이상에 이르는 전체 액티브 전류에 비하면 극히 적은 양에 해당하므로 상기 전류 증가량은 충분히 무시할 수 있다. 또한, 비액티브 모드일 때에는 고전압(Vpp)의 소모가 거의 없기 때문에, 큰 저항을 사용함에 따라 기생 커패시터의 영향이 증가한다 하더라도 충분히 고전압(Vpp) 변동에 신속하게 대처할 수 있어 목표로 하는 고전압(Vpp) 레벨을 안정되게 유지할 수 있다.Of course, the value of the current (Idiv) is increased during the active operation, but the amount of increase is only a few tens [m], which is extremely small compared to the total active current of several tens [mA] or more The amount of current increase can be sufficiently ignored. In addition, in the inactive mode, there is almost no consumption of the high voltage (Vpp), and even if the parasitic capacitor increases with the use of a large resistor, it is possible to quickly cope with the fluctuation of the high voltage (Vpp) sufficiently, and thus the target high voltage (Vpp). ) Can keep the level stable.
상기에서, 고전압 분배부(410)에 포함된 저항소자의 개수는 본 발명의 사상을 벗어나지 않는 범위 내에서 시스템 조건에 따라 임의적으로 추가 내지 변경될 수 있다.In the above, the number of resistance elements included in the high
도 5는 본 발명에 의한 제 2 실시예에 따른 고전압 감지회로를 도시한 것으로서, 이를 참조하여 제 2 실시예에 따른 고전압 감지회로의 구성과 동작을 살펴 본다.5 illustrates a high voltage sensing circuit according to a second embodiment of the present invention, and looks at the configuration and operation of the high voltage sensing circuit according to the second embodiment with reference to this.
도 5에 도시된 바와 같이, 제 2 실시예에 따른 고전압 감지회로는 고전압신호(Vpp)를 제 1 저항소자군(R3, R4)에 의해 분압하여 출력하는 제 1 분배부(511)와, 고전압신호(Vpp)를 제 2 저항소자군(R5, R6, R7, R8)에 의해 분압하여 출력하 는 제 2 분배부(512)와, 액티브 모드에서는 상기 제 1 분배부(511)를 인에이블시키고 비액티브 모드에서는 상기 제 2 분배부(512)를 인에이블시켜 고전압 분배신호(pmpactv)를 출력하는 선택부(513)를 포함하는 고전압 분배부(510)와; 상기 고전압 분배신호(pmpactv)를 입력받아 소정 기준전압(Vrefc)과 비교 증폭하여 고전압 인에이블 신호(vpp_en)를 발생시키는 비교부(520)를 포함하여 구성된다.As shown in FIG. 5, the high voltage sensing circuit according to the second embodiment includes a
제 1 저항 소자군(R3, R4)의 합성저항치는 제 2 저항소자군(R5, R6, R7, R8)의 합성저항치보다 더 작은 것을 특징으로 하며, 제 1 저항 소자군(R3, R4)과 제 2 저항 소자군(R5, R6, R7, R8)은 직렬로 연결된 다수 개의 저항을 포함한다.The synthetic resistance value of the first resistance element groups R3 and R4 is smaller than the synthetic resistance value of the second resistance element groups R5, R6, R7 and R8. The second resistor element group R5, R6, R7, and R8 includes a plurality of resistors connected in series.
상기 선택부(513)는 액티브 모드에서 턴-온되어 상기 제 1 분배부(511)를 인에이블시키는 제 1 게이트(G1)와, 비액티브 모드에서 턴-온되어 상기 제 2 분배부(512)를 인에이블시키는 제 2 게이트(G2)를 포함한다.The
상기 비교부(520)는 전원전압 인가단(Vdd)과 제 1 노드(I) 사이에 접속된 PMOS(P1)와; 상기 전원전압 인가단(Vdd)과 제 2 노드(J) 사이에 접속된 PMOS(P2)와; 제 1 노드(I)와 접지단(Vss) 간에 접속되며 게이트로 상기 고전압 분배신호(pmpactv)를 인가받는 NMOS(N1)와; 제 2 노드(J)와 접지단(Vss) 간에 접속되며 게이트로 상기 기준전압(Vrefc)을 인가받는 NMOS(N2)를 포함하여 구성된다.The
이와 같이 구성된 제 2 실시예에 따른 고전압 감지회로의 동작을 구체적으로 설명하면 다음과 같다.The operation of the high voltage sensing circuit according to the second embodiment configured as described above will be described in detail below.
고전압 분배부(510)는 신호(rasidle)의 입력에 따라 액티브 모드와 비액티브 모드에서 고전압 분배신호(pmpactv)를 출력한다. 여기서, 신호(rasidle)는 액티브 모드일 때 로우레벨로 있다가 비액티브 모드로 진행됨에 따라 하이레벨로 천이되는 신호이다.The high
우선, 반도체 장치가 액티브 모드일 때에는, 신호(rasidle)는 로우 레벨로 입력된다. 이에 따라, 게이트(G1)는 턴-온되고 게이트(G2)는 턴-오프되므로, 제 1 분배부(511)의 저항(R3)과 저항(R4)에 의하여 전압 분배된 노드(F)의 신호가 고전압 분배신호(pmpactv)로서 출력된다. 상기에서, 만약 저항(R3)과 저항(R4)의 저항치가 같다면, 노드(H)로는 1/2Vpp에 해당하는 고전압 분배신호(pmpactv)가 출력되며, 고전압인가단(Vpp)와 접지단(Vss) 간에는 저항(R3)과 저항(R4)에 의한 전류(Idiv1)가 흐른다.First, when the semiconductor device is in an active mode, a signal is input at a low level. Accordingly, since the gate G1 is turned on and the gate G2 is turned off, the signal of the node F voltage-divided by the resistor R3 and the resistor R4 of the
이어서, 비교부(520)는 NMOS(N1)의 게이트로 인가된 고전압 분배신호(pmpactv)를 NMOS(N2)의 게이트로 인가되는 기준전압(Vrefc)과 비교 증폭하여 하이 또는 로우 레벨의 고전압 인에이블 신호(vpp-en)를 발생시킨다. 여기서, 비교부(520)의 구체적인 동작은 상기 제 1 실시예의 비교부(420)의 동작과 동일하다. 따라서, 고전압 분배신호(pmpactv)와 기준전압(Vrefc)의 비교 결과, 만약 고전압 분배신호(pmpactv)가 기준전압(Vrefc)보다 낮으면 고전압 인에이블 신호(vpp_en)는 하이레벨로 출력되어 고전압 펌핑동작이 수행되도록 하고, 반면 만약 고전압 분배신호(pmpactv)가 기준전압(Vrefc)보다 높으면 고전압 인에이블 신호(vpp_en)는 로우레벨로 출력되어 고전압 펌핑동작이 수행되지 않도록 한다.Subsequently, the
한편, 반도체 장치가 액티브 모드에서 비액티브 모드로 천이하게 되면, 신호(rasidle)는 하이 레벨로 천이되어 입력된다. 이에 따라, 게이트(G1)는 턴-오프되고 게이트(G2)는 턴-온되므로, 제 2 분배부(512)의 저항(R5)+저항(R6) 및 저항(R7)+저항(R8)에 의하여 전압 분배된 노드(G)의 신호가 고전압 분배신호(pmpactv)로서 출력된다. 상기에서, 만약 저항(R5)+저항(R6)의 합성저항치와 저항(R7)+저항(R8)의 합성저항치가 같다면, 노드(H)로는 1/2Vpp에 해당하는 고전압 분배신호(pmpactv)가 출력되며, 고전압인가단(Vpp)와 접지단(Vss) 간에는 저항(R5), 저항(R6), 저항(R7) 및 저항(R4)에 의한 전류(Idiv2)가 흐른다. 이어서, 비교부(520)는 상기 고전압 분배신호(pmpactv)를 인가받아 상기 액티브 모드에서와 동일한 동작에 의하여 고전압 인에이블 신호(vpp-en)를 출력한다.On the other hand, when the semiconductor device transitions from the active mode to the inactive mode, the signal is input to the high level transition. Accordingly, the gate G1 is turned off and the gate G2 is turned on, so that the resistor R5 + resistor R6 and resistor R7 + resistor R8 of the
이와 같이, 제 2 실시예에 따른 고전압 분배부(510)는 액티브 모드이냐, 비액티브 모드이냐에 따라 다수의 분배부(511, 512) 중 어느 하나를 선택함으로써, 액티브 모드일 때에는 신속, 정확한 고전압 펌핑동작이 가능하도록 하고, 비액티브 모드일 때에는 스탠바이 전류나 셀프 리프레쉬 전류를 줄여 전류 소모를 감소시킨다. As described above, the high
즉, 제 1 저항 소자군(R3, R4)의 합성저항치는 제 2 저항소자군(R5, R6, R7, R8)의 합성저항치보다 더 작은 바, 액티브 모드일 때에는 저항(R3)과 저항(R4)만이 고전압 분압 동작에 관여하므로, 기생 커패시터의 영향은 줄어 들고 고전압 분배신호(pmpactv) 및 고전압 인에이블 신호(vpp_en)는 신속하게 고전압(Vpp)의 변동을 따라 갈 수 있다. 이에 따라 고전압 펌핑장치는 일정하고 안정된 고전압(Vpp)을 펌핑할 수 있다. That is, the combined resistance of the first group of resistors R3 and R4 is smaller than that of the second groups of resistors R5, R6, R7, and R8. In the active mode, the resistors R3 and R4 are used. Since only the) is involved in the high voltage voltage dividing operation, the influence of the parasitic capacitor is reduced and the high voltage distribution signal (pmpactv) and the high voltage enable signal (vpp_en) can quickly follow the change in the high voltage (Vpp). Accordingly, the high voltage pumping device may pump a constant and stable high voltage Vpp.
반면, 비액티브 모드일 때에는 저항(R5), 저항(R6), 저항(R7) 및 저항(R8)이 고전압 분압 동작에 관여한다. 따라서, 고전압 인가단(Vpp)에서 접지단(Vss)으로 흐르는 전류(Idiv2)는 큰 저항값에 따라 감소하게 되므로, 스탠바이 전류나 셀프 리프레쉬 전류는 감소하여 불필요한 전류 소모를 줄일 수 있게 되며, 관련 사양(Spec.)에서 규정하고 있는 전류에 대한 규정값과의 여유(margin)도 증가하게 된다. On the other hand, in the inactive mode, the resistors R5, R6, R7, and R8 participate in the high voltage voltage dividing operation. Therefore, since the current Idiv2 flowing from the high voltage applying terminal Vpp to the ground terminal Vss decreases according to a large resistance value, the standby current or the self refresh current can be reduced to reduce unnecessary current consumption. The margin from the specified value for the current specified in (Spec.) Also increases.
물론, 상기에서 액티브 동작 중일 때에는 전류(Idiv1)의 값이 전류(Idiv2)보다 크기는 하나, 그 증가된 양은 수십 [㎂]에 불과하여 수십[mA] 이상에 이르는 전체 액티브 전류에 비하면 극히 적은 양에 해당하므로 상기 전류 증가량은 충분히 무시할 수 있다. 또한, 비액티브 모드일 때에는 고전압(Vpp)의 소모가 거의 없기 때문에, 큰 저항을 사용함에 따라 기생 커패시터의 영향이 증가한다 하더라도 충분히 고전압(Vpp) 변동에 신속하게 대처할 수 있어 목표로 하는 고전압(Vpp) 레벨을 안정되게 유지할 수 있다.Of course, in the above active operation, the value of the current Idiv1 is larger than the current Idiv2, but the increased amount is only a few tens of microwatts, which is extremely small compared to the total active current of several tens of mA or more. Since the current increase amount can be sufficiently ignored. In addition, in the inactive mode, there is almost no consumption of the high voltage (Vpp), and even if the parasitic capacitor increases with the use of a large resistor, it is possible to quickly cope with the fluctuation of the high voltage (Vpp) sufficiently, and thus the target high voltage (Vpp). ) Can keep the level stable.
상기에서, 고전압 분배부(510)에 포함된 저항소자의 개수는 본 발명의 사상을 벗어나지 않는 범위 내에서 시스템 조건에 따라 임의적으로 추가 내지 변경될 수 있다.In the above, the number of resistance elements included in the high
도 7은 상기 제 1 및 제 2 실시예에 따른 고전압 감지회로에서 액티브 모드일 때와 비액티브 모드일 때 고전압 분배신호(pmpactv)와 고전압 인에이블 신호(vpp_en)의 변화 추이를 도시한 것이다. 도시된 바와 같이, 임의의 Vpp 변동에 따라 액티브 모드에서는 고전압 인에이블 신호(vpp_en)가 빠르게 반응하고, 비액티 브 모드에서는 느리게 반응하는 것을 알 수 있다.FIG. 7 illustrates changes of the high voltage distribution signal pmpactv and the high voltage enable signal vpp_en in the active mode and the inactive mode in the high voltage sensing circuits according to the first and second embodiments. As shown, it can be seen that the high voltage enable signal vpp_en reacts quickly in the active mode and slow in the non-active mode according to any Vpp variation.
도 6은 본 발명에 의한 일 실시예에 따른 고전압 펌핑장치의 구성을 도시한 것으로서, 이를 참조하여 본 실시예에 따른 고전압 펌핑장치의 구성과 동작을 살펴 본다. 6 illustrates a configuration of a high voltage pumping apparatus according to an exemplary embodiment of the present invention, and looks at the configuration and operation of the high voltage pumping apparatus according to the present exemplary embodiment.
도 6에 도시된 바와 같이, 본 실시예의 고전압 펌핑장치는 피드백되는 고전압 신호(Vpp)를 감지하여 고전압 인에이블 신호(vpp_en)를 발생시키는 고전압 감지회로부(100)와; 상기 고전압 인에이블 신호(vpp_en)에 응답하여 소정의 펄스신호(osc1)를 발생시키는 오실레이터(200)와; 상기 오실레이터(200)로부터 인가되는 펄스 신호(osc1)에 따라 펌프 구동 제어신호(g1, g2)를 출력하는 펌프 제어부(300)와; 상기 펌프 구동 제어신호(g1, g2)에 따라 상기 고전압 신호(Vpp)를 펌핑하는 고전압 펌프부(400)를 포함하여 구성된다. 상기에서, 고전압 감지회로부(100)로는 상기 제 1 실시예의 고전압 감지회로 또는 제 2 실시예의 고전압 감지회로를 사용한다.As shown in FIG. 6, the high voltage pumping device of the present embodiment includes a high voltage
이와 같이 구성된 본 실시예에 따른 고전압 펌핑장치의 동작을 구체적으로 설명하면 다음과 같다.The operation of the high voltage pumping apparatus according to the present embodiment configured as described above will be described in detail as follows.
고전압 감지회로부(100)는 고전압(Vpp) 신호를 감지하여 상기 제 1 실시예 또는 제 2 실시예의 고전압 감지회로와 동일한 동작에 의하여 고전압 인에이블신호(vpp_en)를 생성한다. 그리고, 상기 고전압 감지회로부(100)에서 생성 된 고전압 인에이블신호(vpp_en)는 오실레이터(200)에 인가된다. 고전압 인에이블 신호(vpp_en)가 하이레벨로 천이되면 고전압 펌프부(400)는 펌핑동작을 수행하게 되는데 그 구체적인 동작을 설명하면 다음과 같다.The high voltage
오실레이터(200)는 상기 고전압 인에이블 신호(vpp_en)에 응답하여 소정 주기의 펄스 신호(osc1)를 발생시킨다. 이어서, 펌프 제어부(300)는 상기 오실레이터(200)로부터 인가되는 펄스 신호(osc1)에 따라 펌프 구동 제어신호(g1, g2)를 출력하며, 펌프 구동 제어신호 g1은 커패시터 C1 및 C4의 입력단에 입력되고, 펌프 구동 제어신호 g2는 커패시터 C2 및 C3의 입력단에 각각 입력된다. The
고전압 펌프부(400)는 상기 펌프 구동 제어 신호(g1, g2)에 응답하여 소정 레벨의 고전압(Vpp)을 펌핑하는 동작을 수행한다. 즉, 커패시터(C3)의 입력단이 펌프 구동 제어신호 g2에 의해 하이레벨로 되면, NMOS(N100)가 턴-온되어 노드(K)는 외부 전원 전위(Vdd)로 구동되고, 그 후 커패시터(C1)의 입력노드가 펌프 구동 제어신호 g1에 의해 하이레벨로 되면 커패시터 C1에 의하여 노드(K)의 전위는 목적하는 고전압 레벨로 상승한다. 곧이어, 펌프 구동 제어신호 g2는 로우 레벨이 된다. 이 때, NMOS(N200)는 펌프 구동제어신호 g1이 하이레벨이므로 턴-온된 상태이므로 노드(L)는 외부 전원 전위(Vdd)로 구동된다. 이에 따라, PMOS(P100)가 턴-온되어 상기 노드(K)의 전위는 노드(M)로 전달되게 된다.The high
다음으로, 펌프 구동 제어신호 g1이 로우 레벨로 되고, 펌프 구동제어신호 g2가 Vdd레벨로 되면, 노드(L)에 상기와 같은 동작이 일어나게 되어 고전압이 노드(L)로부터 노드(M)로 전달되게 된다. 결국, 상기 고전압 펌핑장치는 상기와 같 은 동작을 반복하여 고전압(Vpp) 레벨이 목표 레벨에 도달하여 유지될 수 있도록 펌핑 동작을 계속하게 된다.Next, when the pump drive control signal g1 becomes low level and the pump drive control signal g2 becomes Vdd level, the above operation occurs in the node L and the high voltage is transmitted from the node L to the node M. FIG. Will be. As a result, the high voltage pumping apparatus repeats the above operation to continue the pumping operation so that the high voltage (Vpp) level reaches and maintains the target level.
여기서, 본 발명에 따른 고전압 펌핑장치는 상기 제 1 실시예 또는 제 2 실시예의 고전압 감지회로를 사용함으로써, 액티브 모드일 때에는 신속, 정확한 고전압 펌핑동작을 할 수 있고, 비액티브 모드일 때에는 스탠바이 전류나 셀프 리프레쉬 전류를 줄여 전류 소모를 감소시킬 수 있다. Here, the high voltage pumping apparatus according to the present invention uses the high voltage sensing circuit of the first or second embodiment to perform a quick and accurate high voltage pumping operation in the active mode, and a standby current in the inactive mode. Current consumption can be reduced by reducing the self refresh current.
상기 실시예에서는 주로 Vpp전원을 발생시키는 고전압펌핑 장치에 관하여 설명하였으나, 상기의 원리는 Vbb 전원을 펌핑하는데 있어서도 유용하게 활용될 수 있다. In the above embodiment, the high voltage pumping device that mainly generates the Vpp power source has been described. However, the above principle may be usefully used to pump the Vbb power source.
이상 설명한 바와 같이, 본 발명에 따른 고전압 감지회로 및 이를 이용한 고전압 펌핑장치는 액티브 모드일 때에는 빠른 고전압 펌핑동작을 할 수 있도록 하고 비액티브 모드일 때에는 고전압 인가단과 접지단 간 전류소모를 줄임으로써 고전압 펌핑에 따른 불필요한 전류 소모를 감소시키는 효과를 가진다.
As described above, the high voltage sensing circuit and the high voltage pumping device using the same enable high voltage pumping operation in the active mode and reduce the current consumption between the high voltage applying terminal and the ground terminal in the inactive mode to reduce the high voltage pumping. This has the effect of reducing unnecessary current consumption.
Claims (19)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040067036A KR100613445B1 (en) | 2004-08-25 | 2004-08-25 | High Voltage Detecting Circuit and High Voltage Pumping Device by that |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040067036A KR100613445B1 (en) | 2004-08-25 | 2004-08-25 | High Voltage Detecting Circuit and High Voltage Pumping Device by that |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060018582A true KR20060018582A (en) | 2006-03-02 |
KR100613445B1 KR100613445B1 (en) | 2006-08-21 |
Family
ID=37126188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040067036A KR100613445B1 (en) | 2004-08-25 | 2004-08-25 | High Voltage Detecting Circuit and High Voltage Pumping Device by that |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100613445B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100764740B1 (en) * | 2006-05-16 | 2007-10-08 | 삼성전자주식회사 | Flash memory device and high voltage generator for the same |
KR100915825B1 (en) * | 2008-02-13 | 2009-09-07 | 주식회사 하이닉스반도체 | Circuit for Detecting Pumping Voltage of Semiconductor Memory Apparatus |
-
2004
- 2004-08-25 KR KR1020040067036A patent/KR100613445B1/en not_active IP Right Cessation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100764740B1 (en) * | 2006-05-16 | 2007-10-08 | 삼성전자주식회사 | Flash memory device and high voltage generator for the same |
US7697342B2 (en) | 2006-05-16 | 2010-04-13 | Samsung Electronics Co., Ltd. | Flash memory device and related high voltage generating circuit |
KR100915825B1 (en) * | 2008-02-13 | 2009-09-07 | 주식회사 하이닉스반도체 | Circuit for Detecting Pumping Voltage of Semiconductor Memory Apparatus |
US7825718B2 (en) * | 2008-02-13 | 2010-11-02 | Hynix Semiconductor Inc. | Pumping voltage detector |
Also Published As
Publication number | Publication date |
---|---|
KR100613445B1 (en) | 2006-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6922098B2 (en) | Internal voltage generating circuit | |
US7251170B2 (en) | Peripheral voltage generator | |
JP4824500B2 (en) | Semiconductor memory device | |
KR20100080901A (en) | An apparatus and a method of producing a boosted voltage using a plurality of charge pump circuits | |
KR20060127317A (en) | Vpp voltage generator for generating stable vpp voltage | |
KR100956776B1 (en) | Device Generating Negative Voltage | |
US7778100B2 (en) | Internal voltage generation circuit of semiconductor memory device | |
US8194476B2 (en) | Semiconductor memory device and method for operating the same | |
KR100586545B1 (en) | Power Supply Circuit for Oscilator of Semi-conductor Memory Device and Voltage Pumping Device by that | |
US6495994B1 (en) | Regulator circuit for independent adjustment of pumps in multiple modes of operation | |
JP2007073143A (en) | Semiconductor memory apparatus | |
KR20120098169A (en) | Internal voltage generator of semiconductor device | |
KR100613445B1 (en) | High Voltage Detecting Circuit and High Voltage Pumping Device by that | |
US20080304335A1 (en) | Semiconductor memory device including apparatus for detecting threshold voltage | |
US7764112B2 (en) | Internal voltage discharge circuit and its control method | |
KR20070079111A (en) | Circuit for generating reference voltage in semiconductor memory apparatus | |
US8629697B2 (en) | Semiconductor integrated circuit and method of operating the same | |
KR100825021B1 (en) | Inner-voltage generator | |
KR101143396B1 (en) | Internal Voltage Generator of Semiconductor Memory Device | |
KR100922885B1 (en) | Internal voltage generation circuit | |
US9135961B2 (en) | Semiconductor memory apparatus, and reference voltage control circuit and internal voltage generation circuit therefor | |
KR100719147B1 (en) | Internal voltage supplying device | |
KR100706834B1 (en) | Circuit for controlling substrate bias voltage in semiconductor memory apparatus | |
KR100780635B1 (en) | Semiconductor memory device and method for generating core voltage generator | |
KR100845799B1 (en) | Voltage generating circuit and semiconductor memory apparatus using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |