KR20060016779A - 다차원 기록 시스템을 위한 순회 스트라이프 방식 트렐리스기반 심볼 검출 방법 및 장치 - Google Patents

다차원 기록 시스템을 위한 순회 스트라이프 방식 트렐리스기반 심볼 검출 방법 및 장치 Download PDF

Info

Publication number
KR20060016779A
KR20060016779A KR1020057021469A KR20057021469A KR20060016779A KR 20060016779 A KR20060016779 A KR 20060016779A KR 1020057021469 A KR1020057021469 A KR 1020057021469A KR 20057021469 A KR20057021469 A KR 20057021469A KR 20060016779 A KR20060016779 A KR 20060016779A
Authority
KR
South Korea
Prior art keywords
bit
stripe
detector
row
symbol
Prior art date
Application number
KR1020057021469A
Other languages
English (en)
Inventor
빌렘 엠. 제이. 엠. 코에네
앤드리스 피. 헤크스트라
알베르트 에이치. 제이. 임민크
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR20060016779A publication Critical patent/KR20060016779A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3905—Maximum a posteriori probability [MAP] decoding or approximations thereof based on trellis or lattice decoding, e.g. forward-backward algorithm, log-MAP decoding, max-log-MAP decoding
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10268—Improvement or modification of read or write signals bit detection or demodulation methods
    • G11B20/10287—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors
    • G11B20/10296—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors using the Viterbi algorithm
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B20/1217—Formatting, e.g. arrangement of data block or words on the record carriers on discs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3961—Arrangements of methods for branch or transition metric calculation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4138—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions
    • H03M13/4146—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions soft-output Viterbi decoding according to Battail and Hagenauer in which the soft-output is determined using path metric differences along the maximum-likelihood path, i.e. "SOVA" decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/6343—Error control coding in combination with techniques for partial response channels, e.g. recording
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H03M13/6505—Memory efficient implementations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B20/1217—Formatting, e.g. arrangement of data block or words on the record carriers on discs
    • G11B2020/1249—Formatting, e.g. arrangement of data block or words on the record carriers on discs wherein the bits are arranged on a two-dimensional hexagonal lattice
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B2020/1264—Formatting, e.g. arrangement of data block or words on the record carriers wherein the formatting concerns a specific kind of data
    • G11B2020/1288—Formatting by padding empty spaces with dummy data, e.g. writing zeroes or random data when de-icing optical discs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537—Optical discs
    • G11B2220/2541—Blu-ray discs; Blue laser DVR discs

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)

Abstract

2차원 데이터 영역을 처리하는 경우에, 2차원 데이터 영역을 스트라이프로 분할하고 스트라이프 방식 검출기를 이용하여 각 스트라이프를 처리하는 것이 유리하다는 것이 개시되어 있다. 수 회의 순회를 이용하는 경우에, 초기 순회 시에는 복잡성이 낮은 검출기를 이용하고 나중의 순회 시에는 복잡성이 높은 검출기를 이용하는 것이 유리하다.
순회, 트렐리스, 스트라이프 방식 검출기, 복잡성, 신뢰성

Description

다차원 기록 시스템을 위한 순회 스트라이프 방식 트렐리스 기반 심볼 검출 방법 및 장치{ITERATIVE STRIPWISE TRELLIS-BASED SYMBOL DETECTION METHOD AND DEVICE FOR MULTI-DIMENSIONAL RECORDING SYSTEMS}
본 발명은 기록 매체(record carrier)에 기록된 채널 데이터 스트림의 심볼을 검출하는 트렐리스(trellis) 기반 심볼 검출 방법에 관한 것이다. 본 발명은 자기 기록 시스템과 광 기록 시스템과 같은 디지털 기록 시스템에 적용된다. 본 발명은 유망한 차세대 광 기록 기술 중 하나인 2차원 광 기록에 특히 이점이 있다.
현재 기술 수준의 광 디스크 시스템은 1차원(1D) 광 기록에 기초하고 있다. 단일 레이저 빔이 광 디스크 상에서 연속의 나선을 형성하여 광 디스크의 외측 단부를 향해 나선형으로 연장하는 단일 정보 트랙을 조사하고 있다. 단일 나선은 비트들을 기록하는 단일 트랙[또는 1차원(1D)]을 포함하고 있다. 단일 트랙은 매우 작은 피트 마크 또는 피트와 이들 피트 마크(또는 피트) 사이에 존재하는 공간(이 공간을 랜드 마크 또는 랜드라고 부른다)의 시퀀스로 구성되어 있다. 레이저 광은 트랙에 존재하는 피트 구조체에서 회절된다. 이 반사된 광은 광검출기용 집적 회로 (IC)에서 검출되어 단일 고주파 신호가 생성된다. 이 단일 고주파 신호는 비트 판정을 도출하는 파형으로서 이용된다. 이미 성공한 DVD(디지털 비디오 디스크) 기술인 "블루 레이 디스크(Blue Ray Disc, 청색 광 디스크)"("DVR"이라고도 부른다)의 뒤를 이을 새로운 4세대 광 기록 기술의 방향은 2차원(2D) 바이너리 광 기록 기법에 기초를 두고 있다. 2D 기록이란 트랙과 트랙 사이에 보호 공간을 두지 않고 디스크 상에, 예컨대 10개의 트랙을 병렬로 기록하는 것을 의미한다. 따라서, 10개의 트랙이 모여서 1개의 큰 나선을 형성하는 것이다. 2D 광 기록용 디스크(줄여서 "2D" 디스크라고 부른다)의 포맷은 정보를 2D 구조의 형태로 기록하는 이 광폭 나선에 기초를 두고 있다. 정보는 벌집 형태의 구조로서 기록되고 2D 채널 코드화되므로, 비트 검출이 용이하다. 디스크는, 적시에 샘플링되는 예컨대 10개(또는 그 이상)의 광 스폿의 어레이로 판독되어, 플레이어에서 2차원의 샘플 어레이를 얻게 된다. 병렬 판독은 격자를 통과하여 레이저 스폿을 생성하는 단일 레이저 빔을 이용하여 수행된다. 스폿 어레이는 광폭 나선의 폭 전체를 스캔한다. 각 레이저 스폿으로부터의 광은 디스크 상의 2D 패턴에 의해서 반사되어 광검출기용 ID에서 검출되고, 다수의 고주파 신호 파형을 생성한다. 신호 파형의 세트는 2D 신호 처리의 입력으로서 이용된다. 2D 기록 방식을 추진하는 데 자극을 주는 매력은 보호 공간으로서 소비되는 디스크 공간이 매우 적기 때문에 디스크 기록 용량이 늘어날 수 있다는 것에 있다. 2D 기록 방식은 처음에는 광 기록용으로 연구되었지만, 자기 기록 방식도 2차원으로 구현될 수 있다. 이러한 기록 기술의 새로운 양상 중 하나는 2차원 신호 처리를 요구하는 것에 있다. 구체적으로, 1개의 광 스폿은 입력으로서 "피트/랜드"(또는 "마크가 있는 부분"과 "마크가 없는 부분")의 영역을 대응 출력을 생성한다. 광 스폿 전달 펑션(function)은 2D용 저역 통과 필터의 특성을 구비하고, 그 형상은 원뿔 형에 근사될 수 있다. 그의 선형 전달 특성과는 별도로, 2D 광 채널은 비선형적인 원인도 구비하고 있다. 원뿔 형상의 반경은 렌즈의 수치 개구에 의해서 결정되는 컷오프 주파수와, 광 파장에 상응한다. 이 필터링 특성은 플레이어에서 2D 심볼 간 간섭(ISI: Inter Symbol Interference)을 일으킨다. 비트 검출기가 하는 일은 이 ISI(의 대부분)를 제거하는 것이다(ISI는 선형과 비선형 모두일 수 있다). 비트 검출기를 구성하는 최적의 방법은 비터비 알고리즘(Viterbi algorithm)을 이용하는 것이다. 비터비 비트 검출기는 노이즈를 증폭하지 않는다. 연성 판정(soft decision) 출력, 즉 비트에 관한 신뢰성 정보가 요구되는 경우에는 듀얼 비터비, 즉 (Max-)(Log-)MAP, 또는 SOVA(Soft Output Viterbi) 알고리즘이 이용될 수 있다. 2D용 비트 검출기 설계의 어려움 중 하나는 직접형(straightforward) 비터비 비트 검출기가 ISI의 메모리 때문에 "과거(old)" 트랙 비트의 하나 또는 그 이상의 칼럼을 그의 "스테이트(state)"로서 필요로 한다는 것이다. 만일 2D 광폭 나선에, 예컨대 10개의 트랙이 병렬로 기록되어 있고, 2D 임펄스 응답의 (트랙을 따라가는) 수직 범위 때문에 스테이트를 적절히 표현하기 위해서, 예컨대 트랙당 2개의 과거 비트가 필요하다면, 2×10=20 비트의 스테이트가 생기게 된다. 따라서, 비터비[또는 MAP, (Max-)(Log-)MAP, MAP, SOVA 등] 알고리즘에서의 스테이트 수는 220이 되며, 이것은 전혀 실시 불가능하다. 그러므로, 약간 차선책일 수 있지만 복잡성을 매우 감소시키는 다른 방법이 요구된다.
EP 02 292937.6은 광폭 나선을, 각각 로우 서브세트를 포함하는 몇 개의 스트라이프로 분할함으로써 각 검출기가 광폭 나선의 로우 서브세트를 커버하기만 하면 되게 하여 검출기의 복잡성을 감소시켜, 실질적으로 검출기들의 복잡성을 감소시키는 해법을 제공하고 있다.
광폭 나선의 모든 로우를 가로지르는 검출을 수행하기 위해서, 검출기는 스트라이프를 처리하고, 출력 심볼과 함께 인접 스트라이프 처리 시에 그 검출기가 이용할 사이드 정보(side information)를 제공함으로써, 검출 결과들을 결합하여 단일 검출기로 광폭 나선 전체를 커버하게 된다.
이러한 구성은 원하는 낮은 에러 플루어(error floor)를 달성하기 위해서 매우 복잡한 심볼 검출기를 필요로 하는 단점이 있다.
본 발명의 목적은 원하는 낮은 에러 플루어를 달성하면서도 복잡성을 줄인 심볼 검출기를 이용한 검출 방법을 제공함으로써 상기한 단점을 극복하는 것이다.
이 목적을 달성하기 위해서 본 발명은, N차원 채널 튜브의 범위를 정하고 높은 신뢰성으로 검색될 수 있는 데이터를 포함하는 보호 대역에서 시작하는 제1 심볼 검출기 서브세트와, N차원 채널 튜브의 범위를 정하고 높은 신뢰성으로 검색될 수 있는 추가 데이터를 포함하는 추가 보호 대역에서 시작하는 제2 심볼 검출기 서브세트를 이용한 순회 알고리즘이 적용되는 것을 특징으로 한다.
스트라이프 방식 비트 검출기의 1회 순회는 광폭 나선의 상부에 있는 보호 대역에서 시작하여 광폭 나선의 하부에 있는 보호 대역을 향해서 스트라이프를 연속 처리하는 것으로 이루어질 수 있다. 그 대신에, 양쪽 보호 대역에서부터 스트라 이프의 처리를 시작하여, 양쪽에서부터 출발하여 광폭 나선의 중간 부분을 향해 다수의 스트라이프를 연속 처리할 수 있다. 그 결과는 연속 스트라이프에 대해서 수행하는 검출기들이 V자형으로 배치되게 된다. 제1 비터비 검출기 서브세트는 개개의 검출기의 백트랙킹을 가능하게 할 정도의 상호 간 지연이 있는 상태로 하나 다음에 하나가 이어지는 방식으로 열을 지어 있으며, 이 비터비 검출기 열은 상부 보호 대역에서 시작하여 광폭 나선의 중앙을 향해 진행한다. 이들 비터비 검출기의 각각의 출력은 상부 비트 로우에 대한 비트 판정 값이다. 또한, 이들 비터비 검출기의 각각은 스트라이프 위에 있는 비트 로우의 신호 파형 샘플을 분기 메트릭에의 추가 여분 로우로서 이용한다. 유사하게, 제2 비터비 검출기 서브세트는 하나 다음에 하나가 이어지는 방식으로 열을 지어 있어, 하부 보호 대역에서 시작하여 광폭 나선의 중앙을 향해 진행한다. 이들 비터비 검출기의 각각의 출력은 하부 비트 로우에 대한 비트 판정 값이다. 또한, 이들 비터비 검출기의 각각은 스트라이프 아래에 있는 비트 로우의 신호 파형 샘플을 분기 메트릭에의 추가 여분 로우로서 이용한다. 열을 지어 있는 이들 2개의 비터비 검출기 서브세트는 상호 간에 거울과 같은 관계를 갖는다. 마지막으로, 스트라이프에 대한 2개 열의 검출기는 최후 스트라이프를 수행하는 최후 검출기에 의해서 광폭 나선의 중간 부분에서 종료된다. 이 검출기는 스트라이프에 대하여 출력으로서 자신의 2개의 비트 로우를 갖는 유일한 검출기이고, 스트라이프의 양쪽에, 신호 파형이 그 스트라이프의 분기 메트릭 연산 시에 포함되는 여분의 외부 비트 로우를 갖는다.
V자형 스트라이프 방식 비트 검출기를 이용하여, "비트 신뢰성"의 전파 방향 은 보호 대역의 알려진 비트에서부터 광폭 나선의 중간 부분에 있는 비트 로우를 향하여 진행한다. 따라서, 이 비트 로우는 보호 대역으로부터 최장거리이다. 이 "알려진" 정보는 양쪽 사이드에서부터 중간 부분을 향해 전파된다.
본 발명의 일 실시예는, 높은 신뢰성으로 검색될 수 있는 데이터는 미리 정해진 데이터인 것을 특징으로 한다.
보호 대역은 미리 정해진 데이터를 포함할 수 있다. 이 미리 정해진 데이터는 선험적으로 검출기에 알려지기 때문에, 이 데이터의 검출 시에 에러가 발생하지 않고, 따라서 이 데이터는 신뢰성 있게 검색되어 검출기에서 검출기로 전파되는 사이드 정보의 신뢰성이 향상될 수 있다.
본 발명의 일 실시예는, 높은 신뢰성으로 검색될 수 있는 데이터는 중복 코딩을 이용하여 보호되는 것을 특징으로 한다.
보호 대역은 보호 대역의 외부에 있는 데이터보다 에러에 대한 보호를 더한층 강화하는 중복 코딩을 이용하여 보호되는 데이터를 포함할 수 있다. 이 데이터는 높은 신뢰성으로 검색될 수 있기 때문에, 이 데이터의 검출 시에 에러가 작게 발생하여 데이터가 신뢰성 있게 검색될 수 있어, 되어 검출기에서 검출기로 전파되는, 보호 대역에 있는 데이터의 검출로부터 유도되는 사이드 정보의 신뢰성이 향상될 수 있다.
이 개념은 다음의 방법으로 일반화될 수 있다. 즉, 스트라이프는 2D 영역에서 상당히 높은 비트 신뢰성을 갖는 임의의 쌍의 2개의 비트 로우 사이에 V자형 구조를 형성하는 2개의 세트로서 열을 지어 이루어질 수 있고, 이에 따라 이 2개의 비트 로우는 연속된 스트라이프가 높은 비트 신뢰성의 상기 2개의 비트 로우 사이의 중간 영역을 서로를 향해서 2개의 사이드에서 접근하는 방식으로 전파할 수 있도록 고정점으로서의 역할을 할 수 있다. 광폭 나선이 검출기에 알려진 비트를 갖는 2개의 보호 대역을 구비하는 (앞에서 다룬) 특정 사례에 있어서, 2개의 고정 비트 로우의 비트 신뢰성은 100%이다. 다른 예로는 2D 포맷을 광폭 나선의 중간 부분에 여분 비트 로우를 구비하도록 구성하고, 이 여분 비트 로우의 비트 신뢰성이 다른 로우보다 높도록 코드화된 경우가 있다. 이 경우에는, 스트라이프를 처리하는 검출기들이 2개의 V자형으로 전개되도록 구성될 수 있는데, 제1의 V자형 전개 검출기는 중앙 비트 로우와 위쪽 보호 대역 사이에서 동작하고, 제2의 V자형 전개 검출기는 중앙 비트 로우와 아래쪽 보호 대역 사이에서 동작한다(도 11 참조). 예컨대, 중앙 비트 로우는 1D 런렝쓰 제한(RLL) 채널 코드화되어 견고한 전송을 가능하게 하는 채널일 수 있다. 예컨대, d=1 RLL 채널 코드는 신호 패턴의 겹치는 영역에서 클러스터 중 일부(즉 중앙 비트가 "1"이고 이웃 비트 6개가 모두 "0"인 부분과 중앙 비트가 "0"이고 이웃 비트 6개가 모두 "1"인 부분)를 제거하고, 이것에 의해서, 한편으로는 비트 검출의 견고성이 향상되지만, 다른 한편으로는 채널 코딩의 제약 때문에 그 로우에 대한 저장 용량이 감소한다.
본 발명의 일 실시예는, 제1 스트라이프는 미리 정해진 데이터를 포함하는 로우를 포함하는 것을 특징으로 한다.
이 실시예에 있어서, 사이드 정보는 바로 옆에 있는 인접 스트라이프로부터 유도된다. 그 이유는 미리 정해진 데이터를 포함하는 바로 옆의 인접 스트라이프로 부터 유도된 사이드 정보는 현재 스트라이프의 바트 검출에 대하여 가장 적절한 사이드 정보이기 때문이다. 이것은 미리 정해진 데이터의 신뢰성으로부터 유도된 사이드 정보의 높아진 신뢰성을 제1 비트 검출에 도입시키는 개시 단계이며, 제1 비트 검출은 이 도입 후에 나머지 스트라이프에 대하여 전파된다.
본 발명의 일 실시예는, 제1 스트라이프는 중복 코딩(redundant coding)을 이용하여 고도로 보호되는 데이터를 포함하는 것을 특징으로 한다.
미리 정해진 데이터, 즉 처리되기 이전에(before hand to be present) 알고 있는 데이터를 이용하는 대신에, 사이드 정보는 중복 코드에 의해서 고도로 보호되는 데이터로부터 유도될 수 있으므로, 대부분의 에러 또는 모든 에러는 사이드 정보가 그 데이터로부터 유도되기 전에 정정될 수 있다. 그 결과, 사이드 정보의 신뢰성은 더욱 높아지기 때문에, 현재 스트라이프의 비트 검출 신뢰성이 더욱 높아진다.
고유의 다른 장점은 중복 코딩을 이용하여 고도로 보호되는 데이터로부터 유도된 사이드 정보의 신뢰성이 후속 비트 검출기들을 통해서 전달된다는 것이다. 고도로 보호된 데이터로부터 유도된 사이드 정보는 현재 스트라이프의 비트 검출 정확도를 향상시키기 때문에, 현재 스트라이프로부터 유도되어 다음 인접 스트라이프에 제공되는 사이드 정보의 신뢰성도 높아져, 상기 다음 스트라이프의 비트 검출 정확도 및 신뢰성이 높아지고, 그에 따라 상기 다음 스트라이프의 다음 스트라이프에 대한 사이드 정보의 신뢰성도 높아지는 방식으로 계속 진행된다. 각 비트 검출의 결과는 고도로 보호되지 않은 데이터를 이용하는 상황에 비해서 출력 심볼의 정 확도가 높아지므로, 목표 비트 에러율을 얻는데 필요한 각 스트라이프에 대한 순회 수는 적어진다. 그 결과, 전체적으로 광폭 나선에 대해서 원하는 비트 에러율을 얻는데 필요한 시간이 단축되고, 따라서 전체 처리 시간이 단축된다.
본 발명의 일 실시예는 미리 정해진 데이터가 보호 대역 데이터인 것을 특징으로 한다.
광폭 나선의 범위를 정하는 보호 대역은 보호 대역으로서의 자신의 기능에 있어서 비트 검출에 관련 없는 다른 사유로 인해 이미 예정된 데이터를 포함하고 있기 때문에 시작점으로서 매우 적합하다. 이 예정 데이터는 본 발명에서 보호 대역의 상기 예정 데이터의 다른 용도 외에, 광폭 나선의 스트라이프 방식 비트 검출의 신뢰성을 향상시키고 광폭 나선의 비트 검출 수행에 필요한 시간의 축소를 효과적으로 얻는데 이용된다.
본 발명의 일 실시예는, N차원 채널 튜브는 다중 보호 대역에 의해서 범위가 정해지는 것을 특징으로 한다.
다중 보호 대역을 이용함으로써, 전술한 실시예들에서 개요를 설명한 방법은 다수의 비트 검출기를 동시에 기동시키는데 이용될 수 있다. 각 보호 대역 근처에서 비트 검출기는 그 보호 대역으로부터 유도된 사이드 정보를 이용하여, 비트 검출기 열의 각 비트 검출기가 상기 비트 검출기 열의 이전 비트 검출기를 조밀하게 붙어갈 수 있도록 상기 비트 검출기 열을 기동시킨다. 2차원 광폭 나선을 일례로서 이용하는 경우, 예컨대 2개의 보호 대역이 있을 수 있다. 이중 제1 보호 대역은 광폭 나선의 범위를 위쪽에서 한정하고, 제2 보호 대역을 광폭의 범위를 아래 쪽에서 한정한다. 제1 비트 검출기 열은 제1 보호 대역에서 시작하여 제2 보호 대역을 향해 상기 비트 검출기 열의 아래 방향으로 높아진 신뢰성을 전달한다. 제2 비트 검출기 열은 제2 보호 대역에서 시작하여 제1 보호 대역을 향해 상기 비트 검출기 열의 위 방향으로 높아진 신뢰성을 전달한다.
2개의 비트 검출기 열은 광폭 나선 상의 어느 지점, 예컨대 광폭 나선의 중간에서 만날 수 있는데, 2개의 비트 검출기 열 각각은 광폭 나선의 상측 스트라이프 부분과 광폭 나선의 하측 스트라이프 부분을 처리한다.
외관상으로, 비트 검출기 열은 V자형의 비트 검출기 배치를 형성하고, 이 V자형 배치 중 개방된 쪽이 광폭 나선의 처리 방향을 나타낸다.
2개의 비트 검출기 열이 만나는 경우, 하나의 비트 검출기 열은 하측 스트라이프 부분을 처리한 비트 검출기 열로부터의 사이드 정보와 상측 스트라이프 부분을 처리한 비트 검출기 열로부터의 사이드 정보 중 어느 하나의 사이드 정보, 또는 양쪽 모두의 사이드 정보를 이용하여 최종 스트라이프를 처리하도록 선택할 수 있다.
또한, 양쪽 모두의 비트 검출기 열 중에서 하나의 비트 검출기가 최종 스트라이프를 처리하게 하는 것도 가능하다.
광폭 나선의 상측 부분과 하측 부분 모두를 동시에 진행시킴으로써 처리 시간이 상당히 단축된다.
이제, 도면에 기초하여 본 발명을 설명한다.
도 1은 광폭 나선을 포함하는 기록 매체(record carrier)를 나타내는 도면이다.
도 2는 누설된 신호 에너지의 분포를 나타내는 도면이다.
도 3은 3 로우 스트라이프(3개의 로우를 갖는 스트라이프)에서 비터비 검출기의 스테이트 및 분기(branch)를 보여주는 도면이다.
도 4는 다중 검출기가 광폭 나선을 처리하는 것을 보여주는 도면이다.
도 5는 스트라이프 방식 비트 검출기의 가중치 감소를 보여주는 도면이다.
도 6은 스트라이프 위의 비트 로우에 있는 비트의 신호 파형 샘플과 분기 메트릭과의 연산 확장을 보여주는 도면이다.
도 7은 스트라이프 방식 비트 검출기가 스트라이프가 상이한 방향으로 배열되도록 광폭 나선을 따라 수행되는 것을 보여주는 도면이다.
도 8은 제1 순회를 수행하는 검출기보다 복잡성이 높은 검출기를 이용하여 제2 순회를 수행한 결과를 보여주는 도면이다.
도 1은 광폭 나선을 포함하는 기록 매체를 보여주는 도면이다.
본 발명은 (ⅰ) 상기 스트라이프의 외부에 있는, 즉 해당 스트라이프에 대한 비터비 프로세서의 스테이트에 속하지 않는 비트의 신호 파형 샘플, (ⅱ) 상기 스트라이프 내의 상이한 비트 로우에 관련된, 분기 메트릭의 별도의 로우들에 대하여 최대 가중치(1로 설정)보다 작은 감소된 가중치의 도입, 및 (ⅲ) 신호 의존 노이즈 특성으로 인한 클러스터 주도형 가중치(cluster-driven weight)의 도입을 포함하 는, 스트라이프의 비터비 트렐리스를 따라서 처리하는데 이용되는 분기 메트릭 개념의 확장에 관한 것이다.
본 발명의 배경은 디스크(1) 또는 카드에 정보를 2D 방식으로 기록하는 비트 검출 알고리즘을 설계하는 것이다. 예컨대, 디스크(1)의 경우, 광폭 나선(2)은 다수의 비트 로우(3)로 구성되어 있고, 이 다수의 비트 로우(3)는 서로에 대해서 반경 방향, 즉 광폭 나선(2) 진행 방향의 수직 방향으로 완벽하게 정렬되어 있다. 비트들(4)은 규칙적인 준(準) 밀집형 2차원 격자에 스택되어 있다. 2D 격자의 가능한 후보는 육각형 격자, 사각형 격자, 이등변 사각형(staggered rectangular) 격자 등 있다. 본 명세서의 상세한 설명에서는 육각형 격자가 최고 기록 밀도를 가능하게 하기 때문에 육각형 격자를 기초로 하여 설명한다.
애매한 기록 밀도에 대해서 종래의 "눈"은 닫혀 있었다. 이러한 상황에서, 직접적인 임계치 검출을 적용하면 ECC 복호 이전에 비트 에러율은 수용할 수 없을 정도로 높아진다(기록 밀도에 따라서 10-2~10-1). 통상, 바이트형 ECC[블루 레이 디스크(BD) 포맷에 이용되는 피켓 ECC 등]의 경우의 랜덤 에러에 대한 심볼 또는 바이트 에러율(BER: Byte Error Rate)은 통상 2×10-3보다 크지 않아야 한다. 즉, 코드화되지 않은 채널 비트 스트림의 경우, 이것은 2.5×10-4의 허용가능한 채널 비트 에러율(bER)에 대한 상한에 상당한다.
한편, 자격을 제대로 갖춘 PRML 타입의 비트 검출기는 광폭 나선(2)의 전체 폭에 대해서 설계되는 트렐리스를 필요로 하는데, 이렇게 하면 스테이트 복잡성이 매우 큰 단점이 있다. 예컨대, 광폭 나선(2)의 진행 방향을 따르는 수직 임펄스 응답의 수평 방향 전개를 M으로 표시하고 광폭 나선이 Nrow개의 비트 로우로 구성되어 있는 경우, 자격을 제대로 갖춘 "모든 로우" 비터비 비트 검출기에 대한 스테이트의 수는 2^(M-1)Nrow개가 된다(단, ^는 지수를 나타낸다). 또한, 이들 스테이트의 각각은 2^(Nrow)개의 선행 스테이트를 갖는다. 즉, 총합하면, 스테이트들 간의 분기 또는 전이(트랜지션)의 수는 2^(MNrow)개가 된다. 후자의 수치(비터비 트렐리스의 분기 수)는 2D 비트 검출기의 하드웨어 복잡성을 나타내는 좋은 수단이다.
이 지수함수적으로 증가하는 스테이트 복잡성을 상당히 피해가는 방법은 광폭 나선(2)을 다수의 스트라이프로 분할하는 것이다. 스테이트 복잡성은 스트라이프 기반의 PRML 검출기와, 하나의 스트라이프에서부터 다음 스트라이프로의 순회에 의해서 줄일 수 있다. 스트라이프는 광폭 나선에서 중단없는 "수평 방향" 비트 로우의 세트로서 정의된다. 이러한 비트 검출기를 줄여서 스트라이프 방식 검출기라고 부른다. 겹치는 스트라이프에서의 반복, 많은 수의 스테이트(즉, 로우가 2개인 스트라이프의 경우에는 스테이트 수가 16개이고 로우가 3개인 스트라이프의 경우에는 스테이트 수가 32개), 상당한 수의 분기(즉, 로우가 2개인 스트라이프의 경우에는 분기 수가 4개이고 로우가 3개인 스트라이프의 경우에는 분기 수가 8개), 각각의 개별 PRML 검출기의 반복적 특성은 이러한 검출기의 하드웨어 복잡성이 여전히 매우 상당히 클 수 있게 한다.
본 발명의 목적은 스트라이프 방식 비트 검출기의 성능을 희생하지 않으면서 스트라이프 방식 비트 검출기의 복잡성을 더욱 줄이는 것이다.
도 2는 누설된 신호 에너지의 분포를 나타내는 도면이다.
육각형 격자에 2D 기록을 실행하는 경우의 신호 레벨은 가능한 모든 육각형 클러스터의 완전 세트에 대한 크기 값의 계획에 의해서 식별된다. 육각형 클러스터(20)는 중앙 격자 위치에 있는 중앙 비트(21)와, 이웃 격자 위치에 있는 6개의 최근거리 이웃 비트(22a, 22b, 22c, 22d, 22e, 22f)로 구성되어 있다. 채널 임펄스 응답은 등방성인 것으로 가정한다. 즉, 채널 임펄스 응답은 원 형상으로 대칭인 것으로 가정한다. 이것은, 7 비트 육각형 클러스터(20)를 특징짓기 위해서, 문제가 되는 것은 최근거리 이웃 비트(22a, 22b, 22c, 22d, 22e, 22f) 중의 "1" 비트(또는 "0" 비트)의 수를 식별하는 것뿐이다(이웃하는 6개 중에서 0, 1, ..., 6이 "1" 비트가 될 수 있다). 여기의 설명에서 "0" 비트는 랜드 비트이다.
등방성이라고 하는 가정은 순수하게 설명의 간결화를 위한 것이라는 점을 주목한다. 디스크가 기울어진 실제의 드라이브에 있어서, 2D 임펄스 응답은 비대칭성일 수 있다. 후자의 경우에는 2가지 해법, 즉 (ⅰ) 회전식의 대칭적 임펄스 응답을 복원하는 2D 등화 필터를 적용하는 방법, 및 (ⅱ) 분기 메트릭 연산 시에 이용하는 큰 세트의 기준 레벨을 적용하는 방법이 있다. 이 경우, 주어진 클러스터의 각 회전 변형은 자신의 고유한 기준 레벨을 가지며, 이 일반적인 예에 대해서, 중앙 비트(21)와 6개의 이웃 비트(22a, 22b, 22c, 22d, 22e, 22f)로 구성된 7 비트 클러스터의 경우에는 전술한 등방성 가정의 경우의 14개 기준 레벨 대신에 2^7=128 기준 레벨을 갖는다.
디스크에 기록된 채널 비트는 랜드 타입(비트 "0")과 피트 타입(비트 "1")으로 이루어져 있다. 각 비트에는 2D 육각형 격자 상에 있는 그 비트의 격자 위치를 중심으로 하여 물리적인 육각형 비트 셀(21, 22a, 22b, 22c, 22d, 22e, 22f)이 관련되어 있다. 랜드 비트의 비트 셀은 랜드 레벨의 균일한 평판 영역이고, 비트 비트는 그 육각형 비트 셀에 중심을 둔 (원형의) 피트 홀을 마스터링 함으로써 실현된다. 피트 홀의 크기는 비트 셀 크기의 반에 필적하거나 그보다 작다. 이 요건에 의해서, 육각형 비트 셀(21, 22a, 22b, 22c, 22d, 22e, 22f)의 영역 전체를 커버하는 피트 홀에 대해서 생기는 "신호 중복(signal folding)" 문제가 제거된다. 이러한 경우, 소정의 클러스터가 모두 제로(모두 랜드)인 경우와 소정의 클러스터가 모두 1(모두 피트)인 경우 모두에 대해서, 동일한 신호 레벨을 갖는 완벽한 미러(mirror)가 발생하게 된다. 신호 레벨에 있어서의 이러한 모호함은 비트 검출의 신뢰성을 저해하기 때문에 반드시 예방되어야 한다.
고밀도 2D 광학 스토리지의 경우, 선형화된 채널의 임펄스 응답은 탭 값 c0가 2인 중앙 탭과 탭 값 c1이 1인 6개의 최근거리 이웃 탭에 의해서 합리적인 정밀도 레벨에 근사할 수 있다. 이 7 탭 응답의 총 에너지는 10이다. 이때, 수직 방향(중앙 탭과 2개의 이웃 탭)을 따르는 에너지는 6이고, 각 이웃 비트 로우(각각 2개의 이웃 탭을 가짐)를 따르는 에너지는 2이다.
이 에너지 관점에서 보면, 2D 변조 시의 주요 장점 중 하나는 각 단일 비트에 관련된 모든 에너지가 비트 검출에 이용되는 "연합 2D 비트 검출"의 양상이 되 는 것으로 논의될 수 있다. 이것은 "트랙을 따르는" 에너지만을 이용함으로써 비트당 에너지 손실이 40%에 이르는, 표준 크로스토크 제거법을 이용하는 1D 검출법과는 대조적이다.
2D 스트라이프의 (상부 비트 로우를 출력하고자 하는) 엣지에서의 비트 검출을 고려하는 경우에도 유사한 논쟁이 남는다. 상부 로우에 있는 비트들의 신호 에너지의 약 20%는 스트라이프 바로 위의 비트 로우에 있는 2개의 샘플의 신호 파형의 샘플에서 누설된다. 이 2개의 샘플은 현재 스트라이프의 상부 로우에 있는 비트의 최근거리 이웃 사이트에 위치하고 있는 것이다. 이 에너지는 (적어도 2개의 비트 로우 폭을 갖는) 스트라이프가 그 스트라이프의 상부 비트 로우 아래에 있는 비트 로우도 구비하고 있기 때문에 이용된다. 그 결과, (상부 비트 로우가 해당 스트라이프의 출력인 경우) "위쪽" 방향에서 누설된 누설 정보를 이용하지 않게 되면, 그 스트라이프의 상부 로우에서의 비트 검출 성능에 손실이 생기게 된다.
전술한 단점에 대한 해법은 성능 지수(figure-of-merit) 연산 시에 스트라이프 위에 있는 비트 로우의 HF 샘플을 포함하는 것이다. 여기서는 그 로우의 신호 파형의 샘플만이 문제가 된다는 것과, 그 로우에 있는 비트는 해당 스트라이프에 대한 비터비 검출기의 트렐리스 및 스테이트를 따라서 변화하지 않는 비트 세트에 속하지 않기 때문에 변화하지 않는다는 점을 주목한다. 스트라이프 위에 있는 비트 로우의 로우 인덱스를 l-1로 표시하면, 분기 메트릭은 다음과 같이 표시된다(이때, 현행 인덱스 j는 "-1"부터 시작한다).
Figure 112005064932250-PCT00001
스트라이프 위의 비트 로우에 신호 샘플의 로우를 포함한 이 분기 메트릭 연산 확장은 도 6에 개략적으로 나타나 있다. 기준 레벨의 연산 시에, 스트라이프 내부의 필요한 모든 비트는 주어진 분기를 구성하는 2개의 스테이트에 의해서 설정되고, 스트라이프 외부의 필요한 모든 비트는 스트라이프 방식 비트 검출기의 현재 순회의 이전 스트라이프에 의해서 또는 스트라이프 방식 비트 검출기의 이전 순회에 의해서 판정된다.
완전을 기하기 위해서, 전술한 설명은 각 스트라이프의 출력이 상부 비트 로우이고 분기 메트릭에 고려해 넣는 여분 비트 로우가 그 스트라이프 바로 위에 있는 로우(인덱스 j=-1을 갖는 것)인 것인 톱다운 스트라이프 처리 방식이 적용되는 것에 주목한다. 그러나, 처리가 역순인 경우, 즉 다운톱 방식인 경우에는, 각 스트라이프의 출력은 자신의 하부 비트 로우이고, 분기 메트릭에 고려해 넣는 여분 비트 로우는 그 스트라이프 바로 아래에 있는 로우(인덱스 j=3인 것)(2 로우 스트라이프의 경우)이다.
도 3은 3 로우 스트라이프에서 비터비 검출기에 대한 스테이트 및 분기를 보여주고 있다.
우선, 도 3에 나타낸, 3 로우 스트라이프(30) 실시 사례에 관한 트렐리스의 기본 구조에 대해서 설명한다. 2D 임펄스 응답의 수직 전개는 3 비트 폭인 것으로 가정한다. 이것은 육각형 그리드에 고밀도 기록을 수행하는 실시 조건에 부합하는 사례이다. 스테이트(31a, 31b)는 3 로우 스트라이프(30)를 구성하는 3개의 로우(33a, 33b, 33c)의 반경 방향 폭 전체에 걸쳐서 뻗어 있는 2개의 칼럼으로 규정된다. 따라서, 이 예에서는 스테이트의 수가 정확히 2^6=64개 존재한다. 비터비 비트 검출기의 페이스는 3 비트 칼럼(34)의 방출 빈도로 진행한다. 3 비트 칼럼(34)의 방출은 소위 출발 스테이트 Σm(31a)에서부터 소위 도달 스테이트 Σn(31b)로의 스테이트 전이와 대응한다. 각 도달 스테이트(31b)에 대해서, 정확히 8개의 가능한 출발 스테이트(31a)와 그에 따라 8개의 가능한 전이가 존재한다. 두 스테이트(31a, 31b) 사이의 전이를 표준 비터비/PRML 용어로 분기(branch)라고 부른다. 따라서, 각 전이에 대해서, 2개의 스테이트가 존재하고, 그에 따라 이 2개의 스테이트로 완전히 규정되는 총 9개의 비트가 존재한다. 각 분기에 대해서, 신호 파형의 이상 값(idea value)을 분기 비트로 생성하는 기준 값 세트가 존재한다. 이 이상 값은 3 로우 스트라이프(30)를 따르는 실제 2D 비트 스트림이 노이즈 없는 경우의 해당 전이에 이르게 되는 경우에 적용된다. 각 전이가 있을 때, HF로 표시하는 관찰 "노이즈 있는" 신호 파형 샘플과, RL로 표시하는 대응 기준 레벨 간에 발생하는 차에 기초하여 해당 분기 또는 전이에 대한 일종의 "적합도(goodness-of-fit)" 또는 "성능 지수"를 제공하는 분기 메트릭이 관련되어 있다. 관찰 신호 파형 샘플 상의 노이즈는 전자적 노이즈, 레이저 노이즈, 미디어 노이즈, 숏 노이즈(shot noise), 2D 임펄스 응답의 해당 전개를 벗어난 잔류 ISI 등 때문에 생길 수 있다는 점을 주목하여야 한다. 분기를 구성하는 양쪽 스테이트(31a, 31b)에 공통인 비트를 성능 지수를 위한 차를 측정할 분기 비트로서 고려하여야 하는 것은 통상적인 실시이다. 즉, 도 3에서, 이것은 2개의 스테이트(31a, 31b)의 교점에서 3 비트 칼럼이다. 따라서, k가 교점 칼럼 위치에서 수직 인덱스를 표시하고 l이 3 로우 스트라이프(30)의 상부 비트 로우(33a)를 표시하는 경우, 출발 스테이트 Σm(31a)과 도달 스테이트 Σn(31b) 간의 분기 메트릭 βmn은 다음과 같이 주어진다.
Figure 112005064932250-PCT00002
상기 식은 추가적인 화이트 가우시안 노이즈(AWGN)를 가정한 경우에 최적한, 성능 지수에 대한 2차 에러 측정값(L2-norm)의 가정에 기초한 것이다. 또한, (L1-norm으로 알려진) 차의 절대값과 같은 에러 측정값을 이용하는 것도 가능하다. 2D 격자 상의 주어진 위치 k, l+j에 있는 비트의 기준 레벨을 판정하는 경우에는 중앙 비트(21)의 값과 함께, 위치 k, l+j를 중심으로 한 6개의 주변 비트(22a, 22b, 22c, 22d, 22e, 22f)의 값이 필요하다. 이들 7개의 비트(21, 22a, 22b, 22c, 22d, 22e, 22f)는 해당 비트 위치(21)에서 해당 스테이트 또는 분기에 이용될 기준 레벨을 고유하게 규정한다.
도 4는 다중 검출기가 광폭 나선을 처리하는 것을 보여주는 도면이다.
이제, 스트라이프 방식 비트 검출기의 표준 동작 방법에 대해서 설명한다. 스트라이프(43, 45)는 한정된 수의 비트 로우(44a, 44b, 44c)로 구성되어 있다. 도 4의 경우, 하나의 스트라이프가 2개의 비트 로우를 포함하는 실시 사례를 보여주고 있다. 도 4에서, 비트 로우는 엣지에 2개의 수평선에 의해서 경계가 지어져 있다. 스트라이프의 수는 스트라이프당 비트 로우의 수가 2개인 경우에는 비트 로우의 수와 같다. 각 스트라이프마다 1개의 비터비 비트 검출기를 구성한 비터비 비트 검출기 세트(V00, V01, V02, V03, V04, V05, V06, V07, V08, V09, V10)가 구성되어 있다. 비터비 비트 검출기는 독립된 검출기로서 도시되어 있지만, 단일의 검출기를 이용하여 비터비 비트 검출기 세트(V00, V01, V02, V03, V04, V05, V06, V07, V08, V09, V10)의 작업을 수행하는 것도 가능하다. 주어진 스트라이프의 외부에 있으면서 분기 메트릭의 연산에 필요한 비트는 이웃 스트라이프의 출력으로부터 얻고, 또는 알고 있지 않은[미지(未知)인] 것으로 가정한다. 제1 순회에 있어서, 미지 비트는 제로로 설정될 수 있다. 보호 대역(46)에 가장 가까운 비트 로우(44a)를 상부 로우로서 포함하고 있는 제1 상부 스트라이프(43)는 입력에서 지연 없이 비트 검출기(V00)에 의해서 처리된다. 즉, 비트 검출기(V00)는 보호 대역(46)의 비트를 미지 비트로서 이용한다. 제1 스트라이프를 처리하는 비트 검출기(V00)의 출력은 제1 비트 로우(44a)에 대한 비트 판정 값이다. 제2 스트라이프(45)는 제2 비트 로우(44b) 및 제3 비트 로우(44c)를 포함하고 있고, 제1 스트라이프(43)의 비터비 검출기의 백트랙킹 깊이에 맞는 지연으로 제2 비트 검출기(V01)에 의해서 처리되어, 제1 스트라이프(43)를 처리하는 비트 검출기(V00)의 출력으로부터 검출된 비트는 제2 스트라이프(45)의 분기 메트릭에 대해서 이용될 수 있다. 전술한 바와 같이, 제2 비트 검출기(V01)의 기능은 제1 스트라이프(43)의 검출을 수행한 동일 검출기(V00)에 의해서 수행될 수도 있다. 그 결과, 제1 스트라이프(43)의 일부를 끝낸 후에만 제1 검출기가 제2 스트라이프(45)의 처리를 시작할 수 있기 때문에 검출 시의 지연 시 간이 길어진다. 이 절차는 광폭 나선(2)에 있는 모든 스트라이프에 대해서 계속 진행된다. 광폭 나선(2)의 상부에서 하부까지를 처리하는 전체 절차는 스트라이프 방식 검출기의 1회 순회인 것으로 간주한다. 그 후, 이 절차는 상부에 있는 보호 대역(46)에서부터 다시 반복될 수 있다. 주어진 스트라이프의 하부 바로 아래에 있는 비트 로우의 비트에 대해서, 이전 순회로부터의 비트 판정 값이 이용될 수 있다. 이것은 도 4에서 제1 검출기 세트(V00, V01, V02, V03, V04, V05, V06, V07, V08, V09, V10)에 후속하는 제2 검출기 세트(V10, V11, V12, V13, V14, V15, V16, V17, V18, V19, V20)로 개략적으로 나타나 있다. 제2 세트에 있는 검출기의 복잡성은 동일 스트라이프를 처리하는 제1 세트에 있는 검출기의 복잡성보다 높다. 제1 순회에서는 비교적 낮은 신뢰성 데이터에 관해서 검출이 수행되기 때문에, 이 검출의 결과, 데이터의 신뢰성이 향상된다. 복잡성이 높은 검출기를 이용한다면, 복잡성이 낮은 검출기를 이용하는 경우에 비해 실질적으로 향상되지 않을 것이다. 제2 순회에서는 검출 대상 데이터는 제1 순회의 결과로서 이미 개선되어 있기 때문에, 더욱 높은 복잡성의 검출기는 더욱 양호한 검출 결과를 발생시킬 것이다. 신뢰성이 높은 사이드 정보가 보호 대역(46)으로부터 유도될 수 있는 경우에, 예컨대 제1 스트라이프(43)에 대하여 높은 복잡성의 검출기를 이용함으로써 1회 순회 범위 내의 검출기 복잡성은 변화할 수 있기 때문에, 순회와 순회 사이의 검출기의 복잡성 증가는 동일 스트라이프를 처리하는 검출기들 사이에 취해진다.
또한, 도 4로부터, 사이드 정보의 신뢰성이 높아질수록 검출기는 보호 대역으로부터 멀어지는 것이 명확하다. 보호 대역(46)에 가장 가까운 제1 검출기(V00) 는 신뢰성이 높은 사이드 정보를 얻는다. 그 이유는, 이 사이드 정보는 원하는 검출 결과가 알려져 있기 때문에 검출 에러가 만들어지지 않는 소정 정보와 에러 정정 코딩으로 인한 높은 신뢰성으로 검색될 수 있는 에러 배제 정보 중 어느 하나이기 때문이다. 제2 검출기(V01)는 제1 검출기(V00)로부터 신뢰성이 낮은 사이드 정보를 수신한다. 따라서, 제2 검출기(V10)의 복잡성은 제1 검출기(V00)의 복잡성보다 낮아질 수 있다. 각 검출기는 다음 검출기, 즉 동일 순회에서의 인접 검출기 또는 다음 순회에서의 검출기에 제공하는 사이드 정보 내의 에러를 도출해내기 때문에, 후속 검출기의 복잡성은 감소할 수 있다. 각 순회에서의 모든 검출기가 동일 복잡성을 갖는 것으로 선택하는 경우, 검출기들의 복잡성은 순회 시마다 변화한다.
연속하는 스트라이프를 톱다운 방식으로 처리함에 있어서, 최후 스트라이프 프로세서(V10)는 자신의 상부 비트 로우를 출력하는 것으로 가정한다. 여기에서, 하부 스트라이프 비트 검출기(V10)가 생략될 수 있는 다른 구현례도 가능하며, 이 구현례는 2 로우 스트라이프 프로세서(V09)를 변경하여 3개의 하부 비트 로우(44i, 44j, 44k)를 처리함으로써, 광폭 나선(2)의 2개의 하부 로우(44j, 44k)를 처리하여 양쪽 로우를 동시에 출력한다.
도 5는 스트라이프 방식 비트 검출기의 가중치 감소를 보여주는 도면이다.
도 4에서는 스트라이프가 광폭 나선의 상부에서부터 아래 방향으로 광폭 나선의 하부를 향해 이동되는 것을 나타내었다. 로우 단위의 스트라이프 이동은 아래 방향으로 진행한다. 각 스트라이프의 출력은 신뢰성이 최상인 상부 비트 로우의 비트 판정 값이다. 이 출력 비트 로우는 비트 로우가 1개 아래 방향으로 이동한 스트 라이프인 다음 스트라이프의 비트 검출 시에 사이드 정보로서도 이용된다. 현재의 순회에서 다른 편에 있는 스트라이프 하부를 바로 다음의 비트 로우가 판정될 필요가 있고, 따라서 스트라이프 방식 비트 검출기의 제1 순회에서 또는 후속 순회에서는 초기 비트 값만이 이용될 수 있다. 그 비트 로우에 대해서는 스트라이프 방식 비트 검출기의 이전 순회로부터 얻은 비트 판정 값이 이용될 수 있다. 따라서, 도 5에서, 위쪽 비트 로우(51)에서의 3 로우 스트라이프 방식 비트 검출기(V02)의 비트 판정은 아래 쪽 비트 로우(53)에서의 비트 판정보다 신뢰성이 높다. 그 이유는 1개의 스트라이프의 출력은 자신의 상부 비트 로우의 출력이기 때문이다. 또한, 하부 비트 로우에서 필요한 기준 레벨을 연산하는 경우, 도 2에서 설명한 바와 같이, 하부 비트 로우에 있는 분기 비트(54)의 6개의 최근거리 이웃 비트가 필요하다. 이들 6개의 최근거리 이웃 비트 중 2개의 이웃 비트(55a, 55b)는 해당 스트라이프의 바로 아래에 있는 비트 로우(56)에 위치하고 있고, 이 2개의 이웃 비트(55a, 55b)에 대해서는, 예컨대 이전 순회로부터 얻은 예비 비트 판정 값만이 이용 가능하다. 그 결과, 현재 스트라이프(50)의 아래에 있는 비트 로우(56)의 이 2개의 이웃 비트(55a, 55b)에 비트 에러가 있는 경우, 이 에러는 비터비 트렐리스를 따라서 생존하는 경로에서 선택된 분기에 영향을 미친다. 실제로, 이 2개의 이웃 비트(55a, 55b)의 비트 에러는 스트라이프를 따르는 스테이트에서 불량 비트를 선택함으로써 보상될 수 있으므로, 하부 분기 비트에서의 에러 측정값은 충분히 낮게 유지될 수 있다. 불행하게도, 이러한 밸런싱은 스트라이프(50)의 상부 비트 로우(51)를 향해서 에러를 전파시키는데, 이것은 제거되어야 한다.
스트라이프(50)의 상부 비트 로우(51)를 향한 에러 전파를 방지하기 위해서, 성능 지수에 있어서 하부 분기 비트에 대한 상대적 가중치는 최대 100%, 즉 가중치 1로부터 그보다 낮은 몇 분의 일로 감소한다. wi가 스트라이프의 i번째 로우에 있는 분기 비트의 가중치를 나타내는 경우, 분기 메트릭은 다음과 식과 같이 된다.
Figure 112005064932250-PCT00003
스트라이프(50)에 있는 하부 로우(53)의 가중치를 1보다 매우 낮게 선택함으로써, 현재 스트라이프(50)의 바로 아래에 있는 비트 로우(56)의 미지의 또는 예비로서만 알려진 비트(55a, 55b)의 부정적 영향은 상당히 감소한다. 또한, 주변 비트들에서의 비트 판정 값의 신뢰성은 갈수록 커지기 때문에 순회 시마다 변화될 수 있다.
완전을 기하기 위해서, 각 스트라이프의 출력이 자신의 상부 비트 로우이고 하부 비트 로우의 가중치가 감소되는 것인 톱다운 방식의 스트라이프 처리를 전술한 설명에 적용하는 점을 주목한다. 그러나, 처리가 역순인 경우, 즉 하부에서 상부로 처리를 진행하는 경우에는, 각 스트라이프의 출력은 자신의 하부 비트 로우이고, 상부 비트 로우의 가중치는 감소한다.
검출 이론상, 최적의 비터비 검출기에서, 분기 메트릭은 관찰된 채널 출력 값이 주어지면 채널 출력 비트의 [음(-)의] 로그 가능도인 사실은 잘 알려져 있다. 이미 섹션 3.1에서, 노이즈가 추가 노이즈, 가우시안 노이즈 및 화이트 노이즈라는 가정으로부터 아래의 분기 메트릭 방정식으로 자신의 유효성을 유도한다는 점을 논의하였다.
Figure 112005064932250-PCT00004
노이즈 gmn의 가우시안 확률 밀도 함수의 대수로부터 절대값을 합산한 것의 제곱은 아래의 수학식을 포함한다.
Figure 112005064932250-PCT00005
노이즈가 백색이라고 하는 가정은 상이한 노이즈 성분들이 통계적으로 독립되어 있어 이들의 확률 밀도 함수가 곱해질 수 있다는 것을 의미한다. 따라서, 이들의 로그 가능도 함수들이 βmn에서와 같이 더해질 수 있다.
여기에서 고려하고 싶은 문제는, 예컨대 광 기록의 경우, 노이즈 N의 편차는 주어진 채널 출력 HFk ,l+j와 그의 최근거리 이웃 입력 클러스터에 의존할 수 있다는 점이다. 예컨대, 레이저 노이즈가 우세한 경우, 큰 채널 출력 HFk ,l+j는 (일반적으로 "RIN(상대 밀도 노이즈: Relative Intensity Noise)"라고 부르는 더욱 많은 (체배된) 레이저 노이즈를 실어 나른다. 그 결과, βmn에 대한 분기 메트릭 방정식에서 어떤 노이즈 N의 값이 이용될지에 대한 질문에 이르게 된다.
이 문제에 대한 답은 매우 간단하다. 클러스트 의존 노이즈 편차 표에 기초하여, 스테이트 전이(Σm→Σn)와 로우 인덱스 j의 함수인 노이즈 편차 N(Σm→Σn, j)의 표를 만들고, 분기 메트릭 방정식에서 조정된 값 N으로 나눈다.
Figure 112005064932250-PCT00006
노이즈가 주어진 채널 출력의 중앙 입력 비트와 클러스트에 실제로 의존하는 경우, 이것을 상기 분기 메트릭 방정식에서와 같이 고려하면, 분기 메트릭을 이 서브섹션의 서론에서 설명한 바와 같이 로그 가능도 함수에 같을 정도로 더욱 가까워진다. 이것은 일반적으로 비트 검출 출력에서 얻은 비트 에러율이 향상되는 결과가 된다.
도 6은 스트라이프 위에 있는 비트 로우의 비트에서의 신호 파형 샘플을 이용한 분기 메트릭 연산 확장을 보여주는 도면이다.
도 4에서는 스트라이프가 광폭 나선의 상부에서부터 아래 방향으로 광폭 나선의 하부를 향해 이동되는 것을 나타내었다. 로우 단위의 스트라이프 방식 처리 이동은 아래 방향으로 진행한다. 각 스트라이프의 출력은 스트라이프 중에서 신뢰성이 최상인 상부 비트 로우의 비트 판정 값이다. 이전 스트라이프의 이 출력 비트 로우(66)는 비트 로우가 1개 아래 방향으로 이동한 스트라이프인 다음 스트라이프(60)의 비트 검출 시에 사이드 정보로서도 이용된다. 도 6에 나타낸 바와 같이, 스트라이프(60)는 3개의 비트 로우(61, 62, 63)를 포함하고 있다. 도 5에서, 하부 비트 로우(63)의 가중치가 하부 비트 로우(63)와 관련된 높은 불확실성에 의해서 생기는 에러를 윗 방향으로 진행하지 못하도록 감소하는 것에 대해서 설명하였다.
이전 스트라이프의 비트 검출에 의해서 생성된 출력 비트 로우(66)는 신뢰성이 높고, 이 비트 로우(66)의 비트(65a, 65b)는 다음 스트라이프(60)의 처리 시에 사이드 정보로서 이용될 수 있다. 특히, 이전 스트라이프의 비트 검출에 의해서 생 성된 출력 비트 로우(66)가 보호 대역으로부터 유도되는 경우, 이 보호 대역은 매우 잘 부호화된 정보 또는 심지어 미리 정해진 데이터를 구비하여, 다음 스트라이프(60)의 비트 검출에 이용되는 사이드 정보의 신뢰성은 100%가 된다.
도 7은 2회 순회에 관한 것으로서, 검출기를 이용하여 비트 로우의 수가 순회 시마다 상이한 스트라이프를 처리하는 2회 순회 처리를 보여주는 도면이다.
검출기들이 독립적인 경우, 검출기들은 유도된 사이드 정보가 이용가능해지자마자 데이터 블록의 처리를 시작할 수 있다. 제2 검출기(V01)는 제1 검출기(V00)가 처리한 스트라이프(43)에 인접한 스트라이프(45)를 처리하고, 제1 검출기(V00)가 사이드 정보를 제공하자마자 처리를 시작할 수 있다. 그러나, 제2 순회 부분인 제3 검출기(V10)는 제1 검출기(V00)보다 많은 로우(44a, 44b, 44c)를 커버하고, 따라서 자신의 스트라이프(47)에 있는 모든 로우(44a, 44b, 44c)가 이전 순회 기간에 제1 심볼 검출기(V00) 및 제2 심볼 검출기(V01)에 의해서 처리되는 경우에만 자신의 스트라이프(47)의 처리를 시작한다. 제4 심볼 검출기(V11)는 제3 심볼 검출기(V10)가 처리한 스트라이프(47)에 인접한 스트라이프(48)를 처리하고, 그 결과, 제3 심볼 검출기(V10)가 요구되는 사이드 정보를 제공할 때까지 대기하여야 한다. 이와 같이 하여 각 순회 기간마다 심볼 검출기 열이 광폭 나선을 처리한다.
스트라이프 방식 비트 검출기의 순회 횟수를 2회로만 한정하는 경우, 마지막 회의 순회는 비트 에러율(bER)이 가능한 한 최대로 떨어지는 최강의 것이 될 때 비트 에러율(bER)의 관점에서 최상의 성능이 달성된다. 따라서, 이 마지막 회의 순회는 달성할 수 있는 최소 에러 플루어에 대한 것이 되어야 한다. 마지막 회의 순회 를 수행하는 검출기(V10, V11, V12, V13, V14, V15, V16, V17, V18)는 자신의 입력으로서, 충분히 높은 품질일 필요가 있는 이전(제1) 순회를 수행하는 검출기(V00, V01, V02, V03, V04, V05, V06, V07, V08, V09)의 출력을 필요로 한다. 시뮬레이션 시험으로부터, 3 로우 스트라이프가 제2 순회 기간에 이용되는 경우, 제1 순회 기간에 2 로우 스트라이프를 이용하는 것은 만족스럽다는 것이 관찰되었다. 도 7은 2개의 V자형 순회가 연속하는 것을 보여주는 것으로서, 제1 순회는 2 로우 스트라이프를 구비하는 오른쪽 부분에 대해서 수행되고, 제2 순회는 3 로우 스트라이프를 구비하는 왼쪽 부분에 대해서 수행된다. 상이한 비터비 검출기에 대해서는 도 4의 2 로우 스트라이프에서 이미 설명하였다. 3 로우 비터비 검출기(V10, V11, V12, V13)는 광폭 나선의 상부에 있는 보호 대역(46)에서 시작하여 하나 다음에 하나가 이어지는 방식으로 열을 지어 있으며, 이들 검출기는 출력으로서 각 스트라이프의 상부 비트 로우를 갖는다. 하부 로우에 있는 신호 파형 샘플의 분기 메트릭의 가중치는 1 아래로 감소하고, 분기 메트릭은 스트라이프 바로 위에 있는 비트 로우의 신호 파형 샘플을 포함하도록 확장된다. 유사하게, 3 로우 비터비 검출기(V14, V15, V16, V17)는 광폭 나선의 하부에 있는 보호 대역(80)에서 시작하여 하나 다음에 하나가 이어지는 방식으로 열을 지어 있으며, 이들 검출기는 출력으로서 각 스트라이프의 하부 비트 로우를 갖는다. 상부 로우에 있는 신호 파형 샘플의 분기 메트릭의 가중치는 1 아래로 감소하고, 분기 메트릭은 스트라이프 바로 아래에 있는 비트 로우의 신호 파형 샘플을 포함하도록 확장된다. 열을 지어 있는 이들 3개의 비터비 검출기 세트는 상호 간에 거울과 같은 관계를 갖는다. 마지막으로, 2개 열 의 3 로우 스트라이프 검출기(V10, V11, V12, V13, V14, V15, V16, V17)는 최후 스트라이프를 수행하는 검출기(V18)에 의해서 광폭 나선의 중간 부분에서 종료된다. 이 검출기(V18)는 출력으로서 자신의 3개의 비트 로우를 갖는 유일한 검출기이고, 처리될 스트라이프의 양쪽에, 신호 파형이 그 스트라이프의 분기 메트릭 연산 시에 포함되는 여분의 외부 비트 로우를 갖는다. 또한, 이 스트라이프의 양쪽에 있는 비트 로우는 이전의 모든 스트라이프에서 2개 열의 비터비 검출기(V10, V11, V12, V13, V14, V15, V16, V17)의 실행 기간에 판정되었기 때문에, 분기 비트에 있는 모든 신호 파형의 가중치는 1로 설정된다.
하드웨어 복잡성(종래 방식으로 비터비 검출기에서 스테이트 수 곱하기 분기로 측정됨)은 2 스트라이프 비터비보다 3 스트라이프 비터비가 8배 크다는 점을 주목한다. 따라서, 3 스트라이프 비터비의 성능을 너무 많이 희생시키지 않고 3 스트라이프 비터비의 하드웨어 복잡성을 줄일 수 있는 추가 조치를 고안하는 것이 유리하다.
도 8은 보호 대역이 2개인 광폭 나선의 스트라이프 방식 검출을 보여주는 도면이다.
비터비 비트 검출 전에, 비교적 불량한 비트 에러율(bER)의 성능이기는 하지만 몇 개의 예비 비트 판정 값을 갖는 것이 유리하다. 예컨대, 각 스트라이프의 한쪽 사이드에서, 이전 스트라이프로부터 판정된 데이터는 스트라이프가 보호 대역 바로 옆에 위치하고 있는 경우에 제로로 설정되고, 스트라이프의 다른쪽 사이드에서, 비트 판정은 스트라이프 내의 이웃 비트 스트라이프의 비트에 대한 기준 레벨 을 유도할 수 있도록 요구된다. 이들 비트 판정은 스트라이프 방식 비트 검출기의 이전 순회로부터, 또는 스트라이프 방식 비트 검출기의 제1 순회가 실행되고 있는 경우에 예비 비트 판정 값으로부터 유도될 수 있다. 이 예비 비트 판정 값은 그다지 좋은 착상은 아니지만 모든 비트를 제로로 하여 획득될 수 있다.
양호한 접근 방법은 로우가 모두 제로로 되어 있는 보호 대역에 인접하고 있는지의 여부에 의존하는 임계값 레벨, 즉 슬라이서 레벨에 기초한 임계값 검출을 적용하는 것이다. 보호 대역(46, 80)에 이웃하고 있는 비트 로우(44a, 44k)의 경우, 몇 개의 클러스터 레벨은 금지된다. 그 결과, 임계값 레벨은 윗 방향으로 이동한다. 임계값 레벨은 중앙 비트가 0이고 이웃 비트 3개가 1인 경우의 클러스터 레벨과, 중앙 비트가 1이고 이웃 비트 1개가 1인 경우의 클러스터 레벨 사이의 레벨로서 산출된다. 따라서, 이 간단한 임계값 검출의 예상 비트 에러율은 이 경우에 2/32이며, 이것은 약 6%이다. 보호 대역에 이웃하고 있지 않은 비트 로우의 경우, 임계값 레벨은 중앙 비트가 0이고 이웃 비트 4개가 1인 경우의 클러스터 레벨과, 중앙 비트가 1이고 이웃 비트 2개가 1인 경우의 클러스터 레벨 사이의 레벨로서 산출된다. 따라서, 이 간단한 임계값 검출의 예상 비트 에러율은 이 경우에 14/128이며, 이것은 약 11%이다. 이들 비트 에러율(bER)은 매우 높은 편이지만, 코인 토싱(coin tossing)을 통해서 얻은 50%의 bER보다, 특히 보호 대역에 이웃하는 비트 로우에서, 상당히 양호한 것이다. 또한, 스트라이프 방식 비트 검출기의 실행 전에 얻은 이들 예비 비트 판정 값은 디지털 수신기(예컨대, 타이밍 복구용, 이득 및 오프셋 제어용, 적응 등화용 등)의 적응 제어 루프에 대한 입력으로서도 이용될 수 있다. 적절한 슬라이서 레벨의 상기 편차는 "신호 패턴"에서의 신호 레벨이 겹치는 결과와 선택된 실제 2D 기록 밀도에 의존한다는 점을 주목한다.
채널 출력은 반드시 격자 상에서 샘플링되어야 하는 것은 아니며, 채널 출력이 채널 입력의 격자와 유사한 격자(기록된 마크) 상에서 샘플링되어야 하는 것도 아니라는 점을 주목하여야 한다. 예컨대, 채널 출력은 채널 입력의 격자(기록된 마크)에 대해서 이동된 격자에 따라서 샘플링될 수 있다. 예컨대, 육각형 격자의 셀의 엣지 위에서 샘플링이 발생할 수 있다. 또한, (신호) 의존형 오버샘플링에는 임의의 방향에서의 공간 샘플링 밀도가 그 외의 방향에 비해 높도록 적용될 수 있고, 여기서, 이들 방향은 신호 입력의 격자(기록된 마크)에 대해서 정렬되어 있어야 한다.
1~4를 더 주목하여야 한다.
1. 검출된 심볼은 채널 심볼이다.
2. 검출된 심볼은 채널 심볼의 선형 함수이다.
3. 검출된 심볼은 채널 심볼의 선형 함수이고, 이 채널 심볼의 선행 순회로부터의 추정 값이다.
4. 검출된 심볼은 채널 심볼의 선형 함수이고, 채널 심볼의 선형 함수의 선행 순회로부터의 추정 값이다.
보통의 2D 격자, 바람직하게는 육각형 비트 격자 상에 배치된 2D 비트 어레이에서, 스트라이프 방식 비트 검출기에 기초한 비트 검출을 수행하는 비트 검출 방법으로서, 차의 제곱, 차의 절대값 또는 차 세트에 대하여 적용가능한 다른 정규 값의 합을 반영하는 분기 메트릭을 포함하고, 상기 차는 신호 파형의 수신된 또는 관찰된 샘플과, 해당 분기에 대표적인 적정 판정의 무(無)노이즈 기준 레벨 사이에서 산출며, 상기 분기 메트릭은 비터비 처리의 관련 트렐리스를 따라서 가능한 각 스테이트 전이에 대해서 적용되는 것인 비트 검출 방법. 상기 분기 메트릭은 다음의 양상에 대해서 일반화된다.
- 각 스트라이프는 다수의 비트 로우를 동시에 처리하지만 자신의 경계선들 중 하나의 경계선에 있는 비트 로우만을 출력으로서 갖는다. 분기 메트릭 연산은, 출력 비트 로우의 신호 에너지가 누설되어 부분적으로, 스트라이프의 바로 외부에 있으면서 스트라이프의 출력 비트 로우의 사이드에 있는 이웃 외부 비트 로우의 샘플에 편입되기 때문에, 상기 외부 비트 로우에 있는 비트로부터의 신호 파형을 포함하도록 확장된다. 스트라이프를 벗어나고 출력 비트 로우의 사이드에 있는 상기 외부 비트 로우의 비트는 비터비 검출기의 트렐리스에 따라서 변화하지 않지만, 상기 외부 비트 로우가 스트라이프의 이전 위치의 출력 비트 로우인 경우에 스트라이프의 상기 이전 위치로부터 판정된다.
- 분기 메트릭은 개별 항들의 합으로서, 분기 메트릭에 기여하는 것으로 간주되는 각 분기 비트마다 1개의 항이 있으며, 각 항은 상기 스트라이프의 엣지에 대하여 상대적인 상기 분기 메트릭의 위치에 의존하는 로컬 가중치, 예컨대 스트라이프의 한쪽 사이드에 있는 출력 비트 스트림으로부터 멀리 떨어진 분기 비트의 가중치를 가질 수 있고, 이것은 작은 값으로 설정될 수 있다.
- 분기 메트릭의 각 항은 전이 의존 및 클러스터 의존 노이즈 편차에 의해서 가중치 부여될 수 있으며, 상기 가중치 부여는 신호 의존 노이즈의 영향에 대항하는 것이다.
보통의 2D 격자, 바람직하게는 육각형 비트 격자 상에 배치된 2D 비트 어레이에서, 스트라이프 방식 비트 검출기에 기초한 비트 검출을 수행하는 비트 검출 방법으로서, 차의 제곱, 차의 절대값 또는 차 세트에 대하여 적용가능한 다른 정규 값의 합을 반영하는 분기 메트릭을 포함하고, 상기 차는 신호 파형의 수신된 또는 관찰된 샘플과, 해당 분기에 대표적인 적정 판정의 무(無)노이즈 기준 레벨 사이에서 산출하며, 상기 분기 메트릭은 비터비 처리의 관련 트렐리스를 따라서 가능한 각 스테이트 전이에 대해서 적용되는 것인 비트 검출 방법. 상기 분기 메트릭은 다음의 양상에 대해서 일반화된다.
- 각 스트라이프는 다수의 비트 로우를 동시에 처리하지만 자신의 경계선들 중 하나의 경계선에 있는 비트 로우만을 출력으로서 갖는다. 분기 메트릭 연산은, 출력 비트 로우의 신호 에너지가 누설되어 부분적으로, 스트라이프의 바로 외부에 있으면서 스트라이프의 출력 비트 로우의 사이드에 있는 이웃 외부 비트 로우의 샘플에 편입되기 때문에, 상기 외부 비트 로우에 있는 비트로부터의 신호 파형을 포함하도록 확장된다. 스트라이프를 벗어나고 출력 비트 로우의 사이드에 있는 상기 외부 비트 로우의 비트는 비터비 검출기의 트렐리스에 따라서 변화하지 않지만, 상기 외부 비트 로우가 스트라이프의 이전 위치의 출력 비트 로우인 경우에 스트라이프의 상기 이전 위치로부터 판정된다.
- 분기 메트릭은 개별 항들의 합으로서, 분기 메트릭에 기여하는 것으로 간주 되는 각 분기 비트마다 1개의 항이 있으며, 각 항은 상기 스트라이프의 엣지에 대하여 상대적인 상기 분기 메트릭의 위치에 의존하는 로컬 가중치, 예컨대 스트라이프의 한쪽 사이드에 있는 출력 비트 스트림으로부터 멀리 떨어진 분기 비트의 가중치를 가질 수 있고, 이것은 작은 값으로 설정될 수 있다.
- 분기 메트릭의 각 항은 전이 의존 및 클러스터 의존 노이즈 편차에 의해서 가중치 부여될 수 있으며, 상기 가중치 부여는 신호 의존 노이즈의 영향에 대항하는 것이고, 상기 스트라이프 외부에 있는 비트 로우의 분기 메트릭에서의 가중치는 제로로 설정된다.
보통의 2D 격자, 바람직하게는 육각형 비트 격자 상에 배치된 2D 비트 어레이에서, 스트라이프 방식 비트 검출기에 기초한 비트 검출을 수행하는 비트 검출 방법으로서, 차의 제곱, 차의 절대값 또는 차 세트에 대하여 적용가능한 다른 정규 값의 합을 반영하는 분기 메트릭을 포함하고, 상기 차는 신호 파형의 수신된 또는 관찰된 샘플과, 해당 분기에 대표적인 적정 판정의 무(無)노이즈 기준 레벨 사이에서 산출하며, 상기 분기 메트릭은 비터비 처리의 관련 트렐리스를 따라서 가능한 각 스테이트 전이에 대해서 적용되는 것인 비트 검출 방법. 상기 분기 메트릭은 다음의 양상에 대해서 일반화된다.
- 각 스트라이프는 다수의 비트 로우를 동시에 처리하지만 자신의 경계선들 중 하나의 경계선에 있는 비트 로우만을 출력으로서 갖는다. 분기 메트릭 연산은, 출력 비트 로우의 신호 에너지가 누설되어 부분적으로, 스트라이프의 바로 외부에 있으면서 스트라이프의 출력 비트 로우의 사이드에 있는 이웃 외부 비트 로우의 샘플 에 편입되기 때문에, 상기 외부 비트 로우에 있는 비트로부터의 신호 파형을 포함하도록 확장된다. 스트라이프를 벗어나고 출력 비트 로우의 사이드에 있는 상기 외부 비트 로우의 비트는 비터비 검출기의 트렐리스에 따라서 변화하지 않지만, 상기 외부 비트 로우가 스트라이프의 이전 위치의 출력 비트 로우인 경우에 스트라이프의 상기 이전 위치로부터 판정된다.
- 분기 메트릭은 개별 항들의 합으로서, 분기 메트릭에 기여하는 것으로 간주되는 각 분기 비트마다 1개의 항이 있으며, 각 항은 상기 스트라이프의 엣지에 대하여 상대적인 상기 분기 메트릭의 위치에 의존하는 로컬 가중치, 예컨대 스트라이프의 한쪽 사이드에 있는 출력 비트 스트림으로부터 멀리 떨어진 분기 비트의 가중치를 가질 수 있고, 이것은 작은 값으로 설정될 수 있다.
- 분기 메트릭의 각 항은 전이 의존 및 클러스터 의존 노이즈 편차에 의해서 가중치 부여될 수 있으며, 상기 가중치 부여는 신호 의존 노이즈의 영향에 대항하는 것이고, 상기 스트라이프 내부에 있는 모든 비트 로우의 분기 메트릭에서의 가중치들은 서로 같도록 설정된다.
보통의 2D 격자, 바람직하게는 육각형 비트 격자 상에 배치된 2D 비트 어레이에서, 스트라이프 방식 비트 검출기에 기초한 비트 검출을 수행하는 비트 검출 방법으로서, 차의 제곱, 차의 절대값 또는 차 세트에 대하여 적용가능한 다른 정규 값의 합을 반영하는 분기 메트릭을 포함하고, 상기 차는 신호 파형의 수신된 또는 관찰된 샘플과, 해당 분기에 대표적인 적정 판정의 무(無)노이즈 기준 레벨 사이에서 산출하며, 상기 분기 메트릭은 비터비 처리의 관련 트렐리스를 따라서 가능한 각 스테이트 전이에 대해서 적용되는 것인 비트 검출 방법. 상기 분기 메트릭은 다음의 양상에 대해서 일반화된다.
- 각 스트라이프는 다수의 비트 로우를 동시에 처리하지만 자신의 경계선들 중 하나의 경계선에 있는 비트 로우만을 출력으로서 갖는다. 분기 메트릭 연산은, 출력 비트 로우의 신호 에너지가 누설되어 부분적으로, 스트라이프의 바로 외부에 있으면서 스트라이프의 출력 비트 로우의 사이드에 있는 이웃 외부 비트 로우의 샘플에 편입되기 때문에, 상기 외부 비트 로우에 있는 비트로부터의 신호 파형을 포함하도록 확장된다. 스트라이프를 벗어나고 출력 비트 로우의 사이드에 있는 상기 외부 비트 로우의 비트는 비터비 검출기의 트렐리스에 따라서 변화하지 않지만, 상기 외부 비트 로우가 스트라이프의 이전 위치의 출력 비트 로우인 경우에 스트라이프의 상기 이전 위치로부터 판정된다.
- 분기 메트릭은 개별 항들의 합으로서, 분기 메트릭에 기여하는 것으로 간주되는 각 분기 비트마다 1개의 항이 있으며, 각 항은 상기 스트라이프의 엣지에 대하여 상대적인 상기 분기 메트릭의 위치에 의존하는 로컬 가중치, 예컨대 스트라이프의 한쪽 사이드에 있는 출력 비트 스트림으로부터 멀리 떨어진 분기 비트의 가중치를 가질 수 있고, 이것은 작은 값으로 설정될 수 있다.
- 분기 메트릭의 각 항은 전이 의존 및 클러스터 의존 노이즈 편차에 의해서 가중치 부여될 수 있으며, 상기 가중치 부여는 신호 의존 노이즈의 영향에 대항하는 것이고, 가중치들은 순회 의존적이다.
보통의 2D 격자, 바람직하게는 육각형 비트 격자 상에 배치된 2D 비트 어레 이에서, 스트라이프 방식 비트 검출기에 기초한 비트 검출을 수행하는 비트 검출 방법으로서, 스트라이프들은 열을 지어 처리되는 방식, 즉 2D 비트 어레이에서 비트 신뢰성의 확실성이 상당히 높은 비트 로우에서부터 시작하여 비트 신뢰성이 높은 상기 2개의 비트 로우에 의해서 경계가 지어지는 2D 영역의 중앙을 향해 가는 방식으로 연속 처리되는 것인 비트 검출 방법.
보통의 2D 격자, 바람직하게는 육각형 비트 격자 상에 배치된 2D 비트 어레이에서, 스트라이프 방식 비트 검출기에 기초한 비트 검출을 수행하는 비트 검출 방법으로서, 스트라이프들은 열을 지어 처리되는 방식, 즉 2D 비트 어레이에서 비트 신뢰성의 확실성이 상당히 높은 비트 로우에서부터 시작하여 비트 신뢰성이 높은 상기 2개의 비트 로우에 의해서 경계가 지어지는 2D 영역의 중앙을 향해 가는 방식으로 연속 처리되고, 비트 신뢰성이 높은 비트 로우는 비트 검출기에 선험적으로 알려진 비트를 포함하는 광폭 나선의 보호 대역인 것인 비트 검출 방법.
보통의 2D 격자, 바람직하게는 육각형 비트 격자 상에 배치된 2D 비트 어레이에서, 스트라이프 방식 비트 검출기에 기초한 비트 검출을 수행하는 비트 검출 방법으로서, 스트라이프들은 열을 지어 처리되는 방식, 즉 2D 비트 어레이에서 비트 신뢰성의 확실성이 상당히 높은 비트 로우에서부터 시작하여 비트 신뢰성이 높은 상기 2개의 비트 로우에 의해서 경계가 지어지는 2D 영역의 중앙을 향해 가는 방식으로 연속 처리되고, 비트 신뢰성이 높은 비트 로우는 비트 검출기에 선험적으로 알려진 비트를 포함하는 광폭 나선의 보호 대역이며, 보호 대역의 비트들은 모두 동일한 이진 비트 값으로 설정되는 것인 비트 검출 방법.
보통의 2D 격자, 바람직하게는 육각형 비트 격자 상에 배치된 2D 비트 어레이에서, 스트라이프 방식 비트 검출기에 기초한 비트 검출을 수행하는 비트 검출 방법으로서, 스트라이프들은 열을 지어 처리되는 방식, 즉 2D 비트 어레이에서 비트 신뢰성의 확실성이 상당히 높은 비트 로우에서부터 시작하여 비트 신뢰성이 높은 상기 2개의 비트 로우에 의해서 경계가 지어지는 2D 영역의 중앙을 향해 가는 방식으로 연속 처리되고, 비트 신뢰성이 높은 비트 로우들 중 하나의 비트 로우는 양호한 전송 성질을 갖도록 추가로 채널 코드화된, 비트 로우들의 대역 중 일부인 비트 로우인 것인 비트 검출 방법.
보통의 2D 격자, 바람직하게는 육각형 비트 격자 상에 배치된 2D 비트 어레이에서, 스트라이프 방식 비트 검출기에 기초한 비트 검출을 수행하는 비트 검출 방법으로서, 스트라이프들은 열을 지어 처리되는 방식, 즉 2D 비트 어레이에서 비트 신뢰성의 확실성이 상당히 높은 비트 로우에서부터 시작하여 비트 신뢰성이 높은 상기 2개의 비트 로우에 의해서 경계가 지어지는 2D 영역의 중앙을 향해 가는 방식으로 연속 처리되고, 비트 신뢰성이 높은 비트 로우들 중 하나의 비트 로우는 양호한 전송 성질을 갖도록 추가로 채널 코드화된, 비트 로우들의 대역 중 일부인 비트 로우이며, 상기 비트 로우 대역은 정확히 1개의 비트 로우를 포함하는 것인 비트 검출 방법.
보통의 2D 격자, 바람직하게는 육각형 비트 격자 상에 배치된 2D 비트 어레이에서, 스트라이프 방식 비트 검출기에 기초한 비트 검출을 수행하는 비트 검출 방법으로서, 스트라이프들은 열을 지어 처리되는 방식, 즉 2D 비트 어레이에서 비 트 신뢰성의 확실성이 상당히 높은 비트 로우에서부터 시작하여 비트 신뢰성이 높은 상기 2개의 비트 로우에 의해서 경계가 지어지는 2D 영역의 중앙을 향해 가는 방식으로 연속 처리되고, 비트 신뢰성이 높은 비트 로우들 중 하나의 비트 로우는 양호한 전송 성질을 갖도록 추가로 채널 코드화된, 비트 로우들의 대역 중 일부인 비트 로우이며, 상기 비트 로우 대역은 정확히 1개의 비트 로우를 포함하고, 상기 신뢰성이 높은 비트 로우는 런렝쓰 제한 변조 코드로 채널 코드화되는 것인 비트 검출 방법.
보통의 2D 격자, 바람직하게는 육각형 비트 격자 상에 배치된 2D 비트 어레이에서, 스트라이프 방식 비트 검출기에 기초한 비트 검출을 수행하는 비트 검출 방법으로서, 스트라이프들은 열을 지어 처리되는 방식, 즉 2D 비트 어레이에서 비트 신뢰성의 확실성이 상당히 높은 비트 로우에서부터 시작하여 비트 신뢰성이 높은 상기 2개의 비트 로우에 의해서 경계가 지어지는 2D 영역의 중앙을 향해 가는 방식으로 연속 처리되고, 비트 신뢰성이 높은 비트 로우들 중 하나의 비트 로우는 양호한 전송 성질을 갖도록 추가로 채널 코드화된, 비트 로우들의 대역 중 일부인 비트 로우이며, 상기 비트 로우 대역은 정확히 1개의 비트 로우를 포함하고, 상기 신뢰성이 높은 비트 로우는 런렝쓰 제한 변조 코드로 채널 코드화되며, 상기 런렝쓰 제한 변조 코드는 d=1 런렝쓰 한정을 만족시키는 것인 비트 검출 방법.

Claims (7)

  1. N(N은 적어도 2)차원 채널 튜브를 따라서, 제1 방향을 따라 1차원으로 전개하면서 적어도 제2의 N-1개의 다른 방향을 따라 서로 정렬되어 있는 심볼 로우 세트의 기록 매체에 기록된 데이터 블록의 심볼 값을 검출하는 심볼 검출 방법으로서, 상기 제1 방향은 상기 N-1개의 다른 방향과 함께 심볼 위치의 N차원 격자를 구성하고, 상기 심볼 검출 방법은 스트라이프가 적어도 하나의 로우와 하나의 이웃 로우의 서브세트일 때 심볼 검출 단계를 스트라이프 단위로 순회 적용하는 단계를 포함하고, 상기 스트라이프 방식의 순회 심볼 검출은
    - 제1 스트라이프의 심볼 값과, 상기 심볼 값의 추정에 이용되는 현재의 상기 서브세트에 인접한 적어도 하나의 로우로부터 유도된 사이드 정보를 추정하는 단계와,
    - 상기 제1 스트라이프로부터 유도된 사이드 정보를 이용하여 제2 스트라이프를 처리하는 단계를 포함하는 것인 심볼 검출 방법에 있어서,
    N차원 채널 튜브의 범위를 정하면서 높은 신뢰성으로 검색될 수 있는 데이터를 포함하는 보호 대역에서 시작하는 제1 심볼 검출기 서브세트와, N차원 채널 튜브의 범위를 정하면서 높은 신뢰성으로 검색될 수 있는 추가 데이터를 포함하는 추가 보호 대역에서 시작하는 제2 심볼 검출기 서브세트를 이용하는 순회 알고리즘이 적용되는 것을 특징으로 하는 심볼 검출 방법.
  2. 제1항에 있어서,
    높은 신뢰성으로 검색될 수 있는 상기 데이터는 미리 정해진 데이터인 것을 특징으로 하는 심볼 검출 방법.
  3. 제1항에 있어서,
    높은 신뢰성으로 검색될 수 있는 상기 데이터는 중복 코딩을 이용하여 보호되는 것을 특징으로 하는 심볼 검출 방법.
  4. 제1항, 제2항 또는 제3항 중 어느 한 항에 있어서,
    상기 제1 심볼 검출기 서브세트는 상기 제2 심볼 검출기 서브세트와 적어도 부분적으로 동시에 동작하는 것을 특징으로 하는 심볼 검출 방법.
  5. 제1 스트라이프의 심볼 값을 추정하는 추정 수단과, 상기 제1 스트라이프에 인접한 적어도 하나의 사이드 정보로부터 유도된 사이드 정보를 수신하고, 상기 추정 수단에 연결되어, 상기 심볼 값의 추정에 이용하기 위해서 상기 사이드 정보를 상기 추정 수단에 제공하는 수신 수단과, 추가 사이드 정보를 제공하는 출력 수단 을 포함하는 제1 검출기와;
    제2 스트라이프의 심볼 값을 추정하는 추가 추정 수단과, 상기 제1 검출기의 출력으로부터 유도된 사이드 정보를 수신하고, 상기 추가 추정 수단에 연결되어, 상기 제2 스트라이프로부터의 상기 심볼 값의 추정에 이용하기 위해서 상기 사이드 정보를 상기 추가 추정 수단에 제공하는 추가 수신 수단을 포함하는 제1 검출기를 포함하는 심볼 검출기.
  6. 제5항에서 청구한 심볼 검출기를 포함하는 재생 장치.
  7. 제1항 내지 제6항의 방법 중 하나의 방법을 이용하는 컴퓨터 프로그램.
KR1020057021469A 2003-05-12 2004-05-11 다차원 기록 시스템을 위한 순회 스트라이프 방식 트렐리스기반 심볼 검출 방법 및 장치 KR20060016779A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03076441.9 2003-05-12
EP03076441 2003-05-12

Publications (1)

Publication Number Publication Date
KR20060016779A true KR20060016779A (ko) 2006-02-22

Family

ID=33427145

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057021469A KR20060016779A (ko) 2003-05-12 2004-05-11 다차원 기록 시스템을 위한 순회 스트라이프 방식 트렐리스기반 심볼 검출 방법 및 장치

Country Status (6)

Country Link
US (1) US20060227691A1 (ko)
EP (1) EP1625585A2 (ko)
JP (1) JP2006526241A (ko)
KR (1) KR20060016779A (ko)
CN (1) CN1788314A (ko)
WO (1) WO2004100151A2 (ko)

Also Published As

Publication number Publication date
WO2004100151A3 (en) 2005-03-10
JP2006526241A (ja) 2006-11-16
EP1625585A2 (en) 2006-02-15
US20060227691A1 (en) 2006-10-12
WO2004100151A2 (en) 2004-11-18
CN1788314A (zh) 2006-06-14

Similar Documents

Publication Publication Date Title
US7440522B2 (en) Method of evaluating a readout signal, and optical disc apparatus
KR100951629B1 (ko) 데이터 기록 평가 방법 및 광 디스크 기록 재생 장치
EP2249343B1 (en) Adjusting method for recording condition and optical disc device
US7428203B2 (en) Signal evaluation method, information recording/reproducing apparatus, information reproducing apparatus, and information recording medium
JP2007207357A (ja) 光学的情報再生方法及び装置
CN1685416A (zh) 维特比位检测方法和设备
KR20060016780A (ko) 다차원 기록 시스템을 위한 순회 스트라이프 방식 트렐리스기반 심볼 검출 방법 및 장치
JP2007513448A (ja) クロストークキャンセレーションによる２次元チャネルデータストリームに対するシンボル検出装置及び方法
KR20060017782A (ko) 다차원 기록 시스템을 위한 순회 스트라이프 방식 트렐리스기반 심볼 검출 방법 및 장치
KR20060016779A (ko) 다차원 기록 시스템을 위한 순회 스트라이프 방식 트렐리스기반 심볼 검출 방법 및 장치
US9461672B2 (en) Signal quality evaluation apparatus, signal quality evaluation method, and reproducing device
KR20060017783A (ko) 다차원 기록 시스템을 위한 순회 스트라이프 방식 트렐리스기반 심볼 검출
US20060067714A1 (en) Bit detector having partitioned photo detector
JP2006501595A (ja) ビット検出の方法および装置
US20100322052A1 (en) Reproduction signal quality evaluation device and method

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid