JP2006501595A - ビット検出の方法および装置 - Google Patents

ビット検出の方法および装置 Download PDF

Info

Publication number
JP2006501595A
JP2006501595A JP2004541058A JP2004541058A JP2006501595A JP 2006501595 A JP2006501595 A JP 2006501595A JP 2004541058 A JP2004541058 A JP 2004541058A JP 2004541058 A JP2004541058 A JP 2004541058A JP 2006501595 A JP2006501595 A JP 2006501595A
Authority
JP
Japan
Prior art keywords
bit
value
bits
unit
updated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004541058A
Other languages
English (en)
Inventor
ウィレム エム ジェイ エム コーン
アルベルト エイチ ジェイ イミンク
ヨハネス ダブリュ エム ベルグマンズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2006501595A publication Critical patent/JP2006501595A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B20/1217—Formatting, e.g. arrangement of data block or words on the record carriers on discs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H03M5/14—Code representation, e.g. transition, for a given bit cell depending on the information in one or more adjacent bit cells, e.g. delay modulation code, double density code
    • H03M5/145—Conversion to or from block codes or representations thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B20/1217—Formatting, e.g. arrangement of data block or words on the record carriers on discs
    • G11B2020/1249—Formatting, e.g. arrangement of data block or words on the record carriers on discs wherein the bits are arranged on a two-dimensional hexagonal lattice
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B2020/1264—Formatting, e.g. arrangement of data block or words on the record carriers wherein the formatting concerns a specific kind of data
    • G11B2020/1288—Formatting by padding empty spaces with dummy data, e.g. writing zeroes or random data when de-icing optical discs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537—Optical discs
    • G11B2220/2541—Blu-ray discs; Blue laser DVR discs

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Error Detection And Correction (AREA)
  • Optical Recording Or Reproduction (AREA)

Abstract

【課題】 従来のアイパターンの「目」が閉じていても良いような、高い記録密度を提供するビット検出方法を提供すること。
【解決手段】 本発明は、記録担体に格納されているチャネル・データ・ストリームのビットのビット値を検出するビット検出方法であって、チャネル・データ・ストリームが、ビットのN次元格子に属しており、かつ、それぞれが少なくとも1つのビットを有する複数の連続するビット・ユニットを有し、チャネル・データ・ストリームのビット検出が、反復式手順によって実行され、各反復が、ビット・ユニットに基づいて実行され、ビット・ユニットのビットのビット値が、ビット・ユニットのビットの受信されたHF信号値に基づいて反復式手順によって検出される、ビット検出方法、に関する。提案されている方法は、初期化ステップと、更新ステップと、反復ステップとを有し、実施時に高いレベルの並列処理が可能である、反復式であるが再帰的ではない方式においてビットが検出される。提案されているビット検出方法においては、複数のビットから成るビット・ユニットのビットそれぞれの受信HF信号と基準HF信号との差異に基づく評価基準が使用され、基準HF信号は、更新されるビットのビット値と隣接ビットとに依存し、隣接ビットに対しては、以前の反復ステップにおけるビット判定が使用される。従って、特に二次元の光学的ストレージにおける高容量を達成することができ、これによってしきい値検出器のパフォーマンスが相当に向上する。従って、本発明によるビット検出方法は、高いデータ速度を対象とする実施形態にも適用可能である。

Description

本発明は、記録担体に格納されているチャネル・データ・ストリームのビットのビット値を検出するビット検出方法に関する。さらに、本発明は、対応するビット検出器と、ユーザ・データ・ストリームを再現する方法と、再現方法を実施するための対応する再現装置およびコンピュータ・プログラムとに関する。詳細には、本発明は、光ディスクまたはメモリカードなどの記録担体に二次元に書き込まれている情報のビット検出方法に関する。
特許文献１には、少なくとも二次元に符号化される情報のチャネル・ビット位置を表す格子構造に多次元に情報を符号化する、および／または、格子構造から多次元に情報を復号化する、方法およびシステムが開示されている。符号化および／または復号化は、擬似最密格子構造を使用することによって実行される。三次元の符号化および／または復号化の場合には、（擬似）六方最密（hcp）格子構造が使用されることが好ましい。三次元における別の可能性は、（擬似）面心立方（fcc）格子構造を使用することである。二次元の符号化および／または復号化の場合には、擬似六方格子構造が使用されることが好ましい。二次元における別の可能性は、擬似四角格子構造を使用することである。本発明の目的を単純かつ明確に説明する目的で、特に二次元の場合について説明する。三次元以上の場合と一次元の場合については、程度の差はあるが二次元の場合を単純に拡張することによって導くことができる。
光ディスクへの一次元の記録においては、チャネル・データ・ストリームのチャネル・ビットは、螺旋状のトラックに沿って記録され、螺旋は1ビット幅である。二次元の記録の場合には、螺旋の幅は広いが、チャネル・データ・ストリームのチャネル・ビットをやはり螺旋に沿って記録することができ、螺旋は、半径方向に、すなわち螺旋の方向に直交する方向に互いに整列している複数のビット行から成る。
ヨーロッパ特許出願第01203878.2号 ヨーロッパ特許出願第02076665.5号
本発明の目的は、特に、従来のアイパターンの「目」が閉じていてもよいような、高い記録密度を提供するビット検出方法を提供することである。従来のアイパターンにおける「目の高さ」は、ビットの値が「0」である場合とビットの値が「1」である場合の信号レベルの系統的な最小差(systematic minimum difference)に一致する。「開いた目」は、ビット「0」とビット「1」の信号レベルを（平均的に、またはノイズなしで）明確に識別できることを意味し、このような場合、スライサー・レベルが適切に設定されているしきい値検出手順を使用することができる。「閉じた目」の場合は、たとえノイズが存在しない場合でも、ある範囲の信号レベルをビット「0」とビット「1」に明確に割り当てることができない状況に相当する。後者の場合、ビット「0」とビット「1」の信号レベルが重なる信号レベル範囲（消去ゾーン(erasure zone)と称されている）が存在する。
本発明のさらなる目的は、低いビット誤り率、特に、「閉じた目」の場合にECCを用いる復号化の前に簡単なしきい値検出を適用することによって、10-2〜10-1未満のビット誤り率を達成することである。BD（ブルーレイ・ディスク形式、以前はDVRとして知られていた）において使用されているピケットECC(picket-ECC)などのバイトベースのECCの場合におけるランダム誤りのシンボル誤り率またはバイト誤り率（BER）は、2x10-3を超えないことが好ましく、これは、符号化されていないチャネル・ビットストリームの場合、許容されるチャネル・ビット誤り率（BER）の上限2.5x10-4に相当する。
これらの目的は、請求項1に記載されているビット検出方法によって、本発明によって達成され、この方法によると、チャネル・データ・ストリームが、ビットのN次元格子に属しており、かつ、それぞれが少なくとも1つのビットを有する複数の連続するビット・ユニットを有し、前記チャネル・データ・ストリームのビット検出が、反復式手順によって実行され、各反復が、当該ビット・ユニットに基づいて実行され、当該ビット・ユニットの前記ビットのビット値が、当該ビット・ユニットの前記ビットの受信されたHF信号値に基づいて当該反復式手順によって検出され、当該方法が、
− 当該ビットの前記HF信号値に基づいて当該ビット・ユニットの前記ビットの予備的なビット判定を得る初期化ステップと、
− 当該更新されるビット・ユニットの前記ビットのそれぞれの前記ビット値として、当該更新されるビット・ユニットの所定の基準を最良に満たす前記ビット値を探すことによって、当該更新される当該ビット・ユニットの前記ビットの前記ビット値を更新する更新ステップであって、当該基準が、当該更新されるビット・ユニットの1つのビットそれぞれの前記HF信号値と基準HF信号値の差異によって決定され、当該基準HF信号値が、当該更新されるビット・ユニットの当該1つのビットの前記ビット値と、当該1つのビットの隣接ビットの前記ビット値とによって決定される、前記ステップと、
− 所定の条件が満たされるまで当該更新ステップを反復する反復ステップと、
を有する。
これらの目的は、適切な初期化手段と、更新手段と、反復手段とを有する、請求項17に記載されているビット検出器によって、さらに達成される。
本発明は、チャネル・データ・ストリームに、誤り訂正符号を用いて符号化され(error correction code encoded)かつ変調符号を用いて符号化されており(modulation code encoded)、かつ記録担体に格納されているユーザ・データ・ストリーム、を再現する方法であって、前記チャネル・データ・ストリームのビットの前記ビット値を検出する、上述されているビット検出方法と、変調符号を用いて復号化する方法と、誤り訂正符号を用いて復号化する方法とを有する、方法、にさらに関する。さらには、本発明は、請求項21に記載されている再現装置と、請求項22に記載されているコンピュータ・プログラムとにも関する。本発明の好ましい実施例は、従属請求項に定義されている。
本発明は、実施時に高いレベルの並列処理が可能である、反復式であるが再帰的ではない方式においてビット検出方法を実施するという考えに基づいている。基準として、一次元のストレージ・アプリケーションにおいて使用されることのあるPRML型（部分応答最尤）ビット検出器は、一般には再帰式に動作する。従って、本発明の非再帰的なビット検出器の場合、特に二次元の光学的ストレージにおいて高い容量を達成することができ、しきい値検出器のパフォーマンスが相当に向上する。従って、本発明によるビット検出方法は、高いデータ速度を対象とする実施形態にも適用可能である。このビット検出方法は、好ましくは等方性二次元シンボル間干渉（ISI）を考慮することによって接線方向と半径方向の両方におけるジョイント・ビット検出を実行することが好ましい。さらに、誤り訂正符号化も考慮することにより、ストレージ・チャネルの要求される信頼性を達成するために必要とされる、高密度における低レベルのチャネル・ビット誤り率を達成することができる。
本発明によると、少なくとも1つのビットを有するビット・ユニットが形成される。少なくとも1つのビットのビット値は、反復式手順において判定される。最初の初期化ステップにおいて、例えばしきい値検出によって、このビットの予備的なビット判定が得られ、以降の更新ステップにおいて、この予備的なビット判定が更新され、すなわち、この少なくとも1つのビットの検出されたHF信号値と、メモリに保持されている一連の基準HF信号値のうちの1つ以上の基準HF信号値とに基づいて更新される。ビットの二次元格子上における可能なビット構成（ビットの（一般的な）クラスタとして表されている）それぞれに対して、1つの基準HF信号レベルが定義されている。クラスタは、例えば、中央ビットと、複数の隣接ビットとから構成することができる。7ビット・クラスタの場合、中央ビット以外に、6個の最近隣ビットが存在する。
ビット・ユニットの1つのビットそれぞれについて、所定の評価基準を使用して、最も可能性の高いビット値が判定される。この判定は、ビット・ユニット自体のビットのビット値を使用することに加えて、ビット・ユニットの隣接ビットのビット値を使用することによって得られる。このことは有利であり、なぜなら、隣接ビット、または、隣接するビット・ユニットの一部である少なくとも一部の隣接ビットは、前の反復において更新されており、従ってビット・ユニット自体のビットよりも信頼性が高いことと、検出されたHF信号値と合わせてビット・ユニットのビットのビット値をより正確に判定することのできる情報をさらに含むことができるためである。反復は、所定の条件が満たされるまで、例えば、所定の回数の反復が実行されるまで、または、判定されたビット値の精度向上につながるような所定の評価基準の向上が前回の反復時に見られない状況に至るまで、実行される。
しきい値検出を適用することでは、二次元の光学的ストレージを目的とする高容量システムに要求される低いビット誤り率は得られない。本発明のビット検出器は、高容量システムの場合の高い信頼性（低いビット誤り率）を提供し、また、非再帰型の性質という理由から、最大の程度まで処理を並列に実施することができるため、高いデータ速度も達成することができる。
更新ステップにおいてビット値が判定されるビット・ユニットが複数のビットを有する場合には、そのビット・ユニットの可能なビット・パターンすべてを評価する必要がある。これらの可能なビット・パターンのそれぞれについて、ビットのビット値は、その時点で利用可能なビット・パターンに従って設定される。すなわち、更新されるビット・ユニットの1つのビットそれぞれは、自身の隣接ビットを有し、隣接ビットのいくつかは、更新されるビット・ユニットのすべてのビットの隣接ビットとなりうる。さらに、特定のビットの1つ以上の隣接ビットが、同時に更新される同じビット・ユニットの別のビットであることさえありうる。好ましくは、更新されるビット・ユニットの一部ではない隣接ビットのビット値は、反復式手順の以前の更新ステップ、好ましくは前回の更新ステップにおいて判定されており、その一方で、更新されるビット・ユニットの一部である隣接ビットのビット値は、評価対象である更新されるビット・ユニットの現在のビット・パターンに適用される対応するビット値に等しいように設定される。
別の好ましい実施例によると、前記初期化ステップの前記予備的なビット判定は、スライサー・レベルを使用するしきい値検出によって得られる。このしきい値検出は、特定のビットの、検出されたHF信号値に基づく。
この更新ステップにおいて満たされるべき基準として、様々な基準を選択することができる。1つの好ましい実施例では、前記ビット・ユニット内の前記ビットすべての合計によって決定される基準を使用し、当該合計が、前記ビット・ユニットの1つのビットそれぞれの前記HF信号値と基準HF信号値との差の二乗を有する。従って、一般には、可能なビット・ユニットのそれぞれに一回、トータルで2i回の合計（iはビット・ユニット内のビットの数）となる。合計の値が最小となるビット・ユニットが、ビット検出方法の現在の反復の出力として選択される。これに代えて、当該合計は、前記ビット・ユニットの1つのビットそれぞれの前記HF信号値と基準HF信号値との差の絶対値を含む。
一般には、本発明は、チャネル・データ・ストリームのチャネル・ワードがトラック・ベース・システム(track-based system)の無限の範囲の一次元方向に、すなわち光学記録担体の場合には螺旋トラック沿いに展開される多次元符号に適用することができる。これに対して、チャネル・データ・ストリームのチャネル・ワードは、カードベース・システムの場合などのように、複数の方向に展開されることがある。第一の好ましい適用は、ビット位置の三次元格子上にビットが位置している三次元符号化における適用である。しかしながら、本発明は、一元的に展開しているビット・シーケンスを有するチャネル・データ・ストリームに適用されるか、または、第一方向沿いに一次元的に展開しておりかつこの第一方向に直交する第二方向沿いに互いに整列している少なくとも2本のビット行（これら二方向はビット位置の二次元格子を構成している）のチャネル帯状片を有するチャネル・データ・ストリームに適用されることが好ましい。後者の場合の好ましい実施例は、請求項8〜15に定義されている。
上述されているように、ビット・ユニットは、1つ以上のビットを有することができる。単純な場合には、各ビット・ユニットは、ただ1つのビットを有する。その場合、その1つのビットのビット値は、その1つのビットのビット値が0である場合の第一基準HF信号レベルと、その1つのビットのビット値が1である場合の第二基準HF信号レベルとの合計の半分に設定されている適合化されたスライサー・レベルを使用して、しきい値演算によって更新されることが好ましい。この基準HF信号レベルは、隣接ビットのビット値に依存する。この隣接ビットのビット値は、前の反復において判定されている。スライサー・レベルが隣接ビットに依存しない標準的なスライサーを使用するのではなく、隣接ビットからの情報をさらに使用することにより、更新されるビット・ユニットのビットのビット値が0であるか1であるかを高い信頼性で判定することができる。
さらなる好ましい実施例によると、前記チャネル・データ・ストリームの前記ビットは、二次元の六方格子または四角格子に配置されており、各ビット・ユニットは、2つまたは3つのビットを有する。
本発明によるビット検出は、順次式または並列式に実施することができる。順次式実施形態を使用する好ましい実施例は、請求項13と14に定義されている。この場合、しきい値検出とビットの更新は、好ましくは、検出ウィンドウ内のビット列単位で実行され、その一方で、各ビット列の中では、ビット値は、ビット列の最も外側のビットを起点としてビット列の最も内側のビットを終点とする「ジグザグ」シーケンスに従って判定される。この手順は、検出ウィンドウの最後のビット列に達するまで続行され、達した後、検出ウィンドウは、少なくとも2本のビット行を有する螺旋トラック沿いに符号が展開されている方向に移動する。
これに代えて、更新されるビット・ユニットのビットのビット値は、複数のビット列について並列に更新することもできる。このような並列式実施は、達成可能なデータ速度に関して有利である。
好ましい実施例によると、軟判定情報または信頼性情報を、提案されているビット検出器のビット検出器ユニットから取得することができ、この軟判定情報は、以降の反復式復号化手順（例：ターボ復号化またはLDPC（低密度パリティ・チェック）復号化）において使用することができる。
本発明によるビット検出器とその好ましい実施例は、請求項17〜19に定義されている。請求項19の実施例においては、ビット検出器は、次のビット更新を達成するうえでN個のビットクロックタイミング(N bit-clock instants)（クロック1）を必要とし、次のビット更新は、N倍低いクロック（クロック2）において、ビット・ベクトルを格納するための第二配列の以降のレジスタに格納される。
以下では、添付の図面を参照しながら本発明について説明されている。
図1は、データ・ストレージ・システムの一般的な符号化要素と信号処理要素とを示している。入力DIから出力DOまでのユーザ・データのサイクルは、インターリービング10と、誤り訂正符号（ECC）を用いる符号化20および変調符号化30と、信号処理40と、記録媒体へのデータの格納50と、信号の後処理60と、バイナリ検出70と、変調符号の復号化80と、インタリービングされたECCの復号化90とを含むことができる。ECC型符号器20は、様々なノイズ源からの誤りに対する保護を提供する目的で、データに冗長性を加える。次いで、ECCを用いて符号化されたデータが、変調符号器30に渡され、変調符号器30は、データをチャネルに適合化し、すなわち、チャネル誤りによって壊れる可能性が小さく、かつチャネル出力においてより容易に検出される形式にデータを処理する。次いで、処理されたデータが、記録装置（例：空間光変調器）に入力され、記録媒体50に格納される。取得側においては、読み取り装置（例：光検出装置または電荷結合素子（CCD））は、擬似アナログデータ値を返し、このデータ値は、元のデジタル・データに変換する必要がある（バイナリ変調方式の場合にはピクセルあたり1ビット）。このプロセスにおける最初のステップは、等化と称される後処理ステップ60であり、このステップでは、記録プロセスにおいて形成された、依然として疑似アナログ領域における歪みを元に戻すことを試みる。次いで、疑似アナログ値の配列が、ビット検出器70によってバイナリ・デジタル・データの配列に変換される。次いで、デジタル・データの配列が、変調符号化とは逆の操作を実行する変調復号器80に最初に渡され、次いでECC型復号器90に渡される。
上述されている特許文献１には、チャネル・ビットの最近隣クラスタに関して、六方格子上における二次元に制約された符号化が説明されている。この文書では、主として、制約と、チャネルを通じてのよりロバストな伝送という点における制約の利点に焦点を当てて説明されており、そのような二次元符号の実際の構造については説明されていない。実際の構造については、特許文献２（PHNL020368）に記載されており、すなわち、この文書には、そのような二次元符号の実施形態および構造が説明されている。以下では、一例として、特定の二次元六方符号(hexagonal code)について説明されている。しかしながら、留意すべき点として、本発明の全体的な考え方およびすべての方策は、任意の二次元符号、特に、任意の二次元の六方格子符号または四角格子符号に一般的に適用することができる。さらには、本発明の全般的な考え方は、場合によっては等方性の制約下で、符号が一次元に展開することを特徴とする多次元符号に適用することもできる。
上述したように、以下では、二次元六方符号について考察する。二次元六方格子上のビットは、ビット・クラスタによって識別することができる。六方クラスタは、中央の格子位置におけるビットと、それを囲む隣接する格子位置における6個の最近隣ビットとから成る。符号は、一次元方向に沿って展開される。二次元の帯状片は、第一方向に直交する第二方向に互いに積み重なっている複数の一次元の行から成る。帯状片をベースとする二次元符号化の原理は、図2に示されている。帯状片の間には、例えば、一行のガード帯(guard band)を配置することができる。
六方格子に二次元に記録する場合の信号レベルは、可能な六方クラスタすべての完全なセットの振幅値のプロットによって識別される。さらに、等方性の想定が使用され、すなわち、チャネルインパルス応答が環状的に対称的であると想定される。このことは、7ビット・クラスタを特徴付けるためには、中央ビットと、最近隣ビットのうちの「1」ビット（または「0」ビット）の数（6個の近隣ビットのうちの0,1,...,6個が「1」ビットでありうる）とを識別するのみでよいことを暗黙的に意味している。「0」ビットは、本発明の方式においてはランドビットである。一般的な「信号パターン」は、図3に示されている。いま、11行の平行なビット行から成る幅の広い螺旋であって、連続する幅広の螺旋の間に1行の（空の）ビット行のガード帯が存在する螺旋を想定すると、図3の状況は、（例えば（ブルー・レーザー・ダイオードを使用する）ブルーレイ・ディスク（BD）形式において使用されている）従来の一次元の光学的記録と比較して、約1.7倍の密度の増大に相当する。
従来の一次元の光学的記録とまったく同じ密度（現在のBD規格を比較基準とした場合）では、図4の信号パターンが得られる。図4の信号波形は、中央開口（CA）回折限界検出(diffraction-limited detection)を記述する完全双一次スカラー回折モデル(fully bi-linear scalar diffraction model)によって生成されたものである。検出面における物理的な検出における係数二乗演算(modulus-squaring operation)に起因するビット間の非線形干渉を表す双一次項に起因して、二次元変調には、信号フォールディング(signal folding)という特徴的な問題があり、すなわち、大きなランド領域の信号と大きなピット領域の信号とがほぼ類似しており、これによってビット検出が極めて不確実になる。従って、信号フォールディングを回避する目的で、ROM書き込みチャネル用に適合化された書き込み方式として、ピット・ビットにおいて、ビット領域の約50 %を占める好ましくは円形の小さなピットホールが書き込みチャネルを介して実現する方式が提案されている。BDの読み取りチャネル（λ = 405 nm、NA = 0.85）を想定すると、六方格子の格子パラメータは、195.2 nmになる（ピット・ビットの場合にピットホールの半径b = 60 nm）。図4における信号波形は、等化されていない（生波形）。この状況は、BDシステムの場合と同じユーザ容量(user capacity)に相当する。
ビット検出器の分析を単純にする目的で、チャネルは、7ビットインパルス応答と、c0によって表される中央のタップ(tap)と、c1によって表される最近隣タップ（クラスタ内の6個の最近隣ビットの係数はすべて同じ）とを有する完全に線形のチャネルによって近似されることがしばしばある。この単純化されたモデルの図式的な信号パターンと、「正確な」スカラー回折モデルの図式的な信号パターンとが、図5に示されている。これは、（一次元のBDと比較して）正味の係数が約1.7である密度増大率の場合に適用される。図5には、二次元変調と、BD（一次元）のそれぞれの場合の、ユーザビットのサイズが示されている。係数11/12は、（空の一行の）ガード帯が存在することに起因する。
図5の状況は、単純化かつ抽象化されたチャネルモデルにおけるc0 = 3c1に相当する。留意すべき点として、中央ビットが「0」ビットであるクラスタの4つの下位信号レベルは、中央ビットが「1」ビットであるクラスタの4つの上位信号レベルと重なる。信号レベルのこの重なりは、このような高いストレージ密度における二次元光学的ストレージの場合の「閉じた目」の基本的な問題である。
図6には、一次元のBDと比較して密度増大率の正味係数がほぼ1.4倍である場合の、二次元変調の信号パターンが示されている。この状況は、単純化されたチャネルモデルにおけるc0 = 4c1に相当する。
留意すべき点として、図6の場合、中央ビットが「0」ビットであるクラスタの3つの下位信号レベルは、中央ビットが「1」ビットであるクラスタの3つの上位信号レベルと重なる。これは、同様に「閉じた目」の基本的な問題である。しかしながら、この場合には、この状況は4つのレベルが重なる図5の場合よりも明らかに程度は小さい。
図3には、HF信号のすべての信号レベルに適用される一般的なしきい値レベルが描かれており、このしきい値レベルでは、しきい値検出のビット誤り率が最適なものとなる。しかしながら、明らかに、中央ビットが「0」ビットであるクラスタのうち下部の2つのクラスタの信号レベルと、中央ビットが「1」ビットであるクラスタのうち上部の2つのクラスタの信号レベルは、しきい値レベルの間違った側にあり、すなわち、これらの場合、明らかに、しきい値検出では（中央の）ビットが誤って検出される。図3に描かれているように、これらのクラスタはいわゆる誤りゾーン（または消去ゾーン）の一部である。これらのクラスタが出現する確率は（誤検出の確率はほぼ100 %とする）、(1+6)/64となり、これは約11 %であり、約1.1×10-1のBERにつながる。明らかに、このBERは高すぎる。
最初に、2つのみの信号レベルの重なりが誤りゾーンに含まれている状況について説明する。この状況は、図7に図式的に示されている。誤りゾーン内の信号値を持つビットは、不確定として指定しておくことができ、このようなビットは、同じタイプの隣接ビットを最大で1つ持つ。この状況（同じタイプの隣接ビットが1つ）が当てはまる場合、同じタイプの最近隣ビットを少なくとも2つ持つ再近隣ビットが、依然として少なくとも3つは存在する。この場合、これらの3つのビットについては、信号値は誤りゾーンの外側であり、かつ、いずれも誤りゾーンの同じ側であり、従って、これらの3つの隣接ビットは、（誤りゾーンの外側であるため）高い信頼性で検出できる。
言い換えれば、ビットの信号レベルが誤りゾーン内であるためには、ビットは、信号レベルが誤りゾーンの外側でありかつ同じ側である隣接ビットを少なくとも3つ持たなくてはならない。従って、信号振幅が誤りゾーン内であるクラスタについては、最近隣ビットのビット値を判定することで中央ビットのビット値を設定すれば十分である。この場合の段階的な手順は次のとおりである。
− 最初に、すべてのビットにおいて、（単一のスライサー・レベルによる）しきい値検出がHF信号に適用される。
− 次いで、信号レベルが誤りゾーン内であるビットすべてが不確定ビットとして識別され、これらのビットのビット値はまだ判定されない。
− 不確定ビットのそれぞれについて、その最近隣ビットのビット判定がチェックされる。理想的な場合には、信号レベルが誤りゾーンの外側でありかつしきい値レベルの同じ側である最近隣ビットが少なくとも3つ存在している必要があり、すなわち、これらの最近隣ビットは、同じでなければならない。誤りが含まれる状況においては、これらの最近隣ビットの1つ以上も誤りゾーン内である。そのような場合には、信頼できる最近隣ビットのみをチェックする必要がある。
− 不確定な（中央）ビットのビット値が、その信頼できる最近隣ビットのビット値の反対の値に設定される。
誤りゾーンに3つの重なりレベルが含まれる場合には、明らかに、誤りゾーンには、ビットが同じタイプの最近隣ビットを2つ持つクラスタも含まれる。従って、誤りゾーン内のビットの隣接ビットすべても誤りゾーン内である状況が存在し、そのような場合には、7ビットのクラスタ内に信頼できるビットがまったく存在せず、すべての場合に上記の手順を適用することはできない。
上記の議論から、最近隣ビットにおいてビット判定を考慮することは、ビット判定の信頼性を向上させる目的で極めて恩恵がある。これは、ジョイント・ビット検出手法(joint bit detection approach)である。本発明の反復ビット検出器においては、この基本原理が使用される。
最初に、7ビット・クラスタ内の1つのビット（実際には六方クラスタの中央ビット）を検出することを目的とするビット検出器について説明する。この検出器は、HD-1によって表されている。図8は、この検出器の基本的な原理を図解している。ビットは、連続的な反復の中で更新され、最初の反復では、2レベルが重なる場合の上記の単純な手順のステップ1に記載されているように、単一スライサー・レベルによって得られるしきい値判定が使用される。
図9は、六方クラスタ内のビットの構成を示している。中央ビットが、求めるビットである。その隣接ビット（黄色で示されている）は、前の反復において検出されており、この情報が、中央ビットを検出する目的で使用される。これは、図10に示されている。前の反復において、検出対象の中央ビットの6個の最近隣ビットにおいて2個の「1」ビットが得られたと想定する。これらの検出済み最近隣ビットが与えられたとき、中央ビットの実際のビット判定を目的として、検出されたHF信号の振幅（図10においてはxによって表されている）を比較する必要のある基準レベルは、2つのみである。これらの2つの基準レベルは、中央ビットが「0」ビットか「1」ビットかに応じてT0およびT1によって表されている。従って、中央ビットの実際のビット判定は、中間のレベル(T0+ T1)/2をしきい値とするしきい値検出を適用することによって実現する。
検出器HD-1は、連続するビットのセットのすべての可能なビット・パターン候補の最尤推定を実行することのみによって、（ビット・ユニットとして定義されている）複数の連続ビットが一度に検出される検出器に一般化することができる。本発明においては、連続ビットのセットとは、幅の広い螺旋内の連続する二次元領域を埋めるビットのセットを意味する。図11には、HD-1、HD-2、およびHD-3によって表されている検出器の場合の、連続ビットのそれぞれの領域が示されている。これらの検出器は、それぞれ、検出されるビット・ユニットとして、1つのビット、または（例えば横に整列している）2個一組のビット、または3個一組のビット（またはn=3ビットのコア）を使用する。
図11には、記載されている3つの検出器（HD-1、HD-2、およびHD-3）の場合の、周囲のビット（ビット値は前の反復で検出されている）とコア・ビット（現在の反復で検出されるビット）の様々な構成が示されている。コアまたはビット・ユニット内のビットの数は、それぞれ、1、2、3となり、周囲ビットの構成におけるビットの数は、6、8、9になる。
明らかに、nビットのビット・ユニットへのさらなる一般化も容易に行うことができる（HD-nビット検出器がもたらされる）。
以下では、ビット・ユニットまたはコアが3個一組のビットから成るHD-3ビット検出器について詳しく考察する。従って、このビット・ユニットの場合、23=8通りの可能な設定または可能なビット・パターンが存在する。ビット・ユニットの最良の設定の評価は、所定の基準が最小値となる設定を探すことによって達成することができる。1つの可能な基準は、3項（ビット・ユニットの3つのビットの各ビットごとに1項）の合計であり、各項は、検出された（または受信された）HF信号と、7ビット六方クラスタに対応する基準HF信号の間の差の二乗であり、7ビット六方クラスタは、周囲のビット（図11には「構成」として表されている）と、ビット・ユニット内のビット（図11には「コア」として表されている）とによって構成されている。
図12には、3つの別個の六方クラスタを識別するための分解操作が図式的に示されている。ビット・ユニットまたはコア内のビットは、{x0,x1,x2}によって表されている。コア・ビットのそれぞれに対して、{cl0,cl1,cl2}によって表されている対応する六方クラスタが考慮されている。この場合、上記に提示されている基準は、
となり、この式において、HFiは、ビット・ユニットのi番目のビット（すなわちxi）の信号波形を表し、RL(cli)は、タイプcliの7ビット六方クラスタの基準振幅レベルを表す。従って、考慮されるビット・ユニットのとりうる設定またはパターンのそれぞれに対して一回、トータルで8回の合計（それぞれ3項から成る）を実行する必要がある。（3つのコア・ビットの）ビット・ユニットのビット設定またはビット・パターンのうち、合計の値が最小となるビット設定またはビット・パターンが、ビット検出器の現在の反復の結果として選択される。
一般には、可能なビット検出器に対して様々な実施形態が存在し、例えば並列実施または順次実施などである。最初に、順次実施について考察する。
図13aは、「スライディング・ウィンドウ(sliding window)」の順次実施形態を示しており、HD-1ビット検出器の場合のこの実施形態について、以下にさらに詳しく説明する。特に、スライディング・ウィンドウの連続する2つの段階が示されている。右側のジグザグ・パターンは、最も新しいパターンであり、そのビット値は、しきい値検出器などの単純な予備的ビット検出器から導かれる。左側のジグザグ・パターンは、最も古いパターンであり、そのビット判定は、HD-1ビット検出器の6回の連続する反復がすでに行われている。このビット判定は、最も信頼できるものである。
概念的には、媒体（ディスク）上の情報の並列読み出しに使用されるスポットの配列が、ウィンドウ内の一番右のジグザグ・パターンを走査している。
スライディング・ウィンドウは、幅広の螺旋の全幅にわたるn+1個のジグザグ状ビット配列から成る幅広螺旋の一部から成る。ビットは、図13bに示されているビット内の数字によって示されている順序で、連続的に更新される。更新手順は、螺旋の境界から開始され、境界位置ではビット判定の信頼性が高く、なぜなら、2つの連続する幅広螺旋の間のガード帯の隣接ランドビットが既知（「0」ビット）であるためである。ビットが更新されると、更新された値は、そのビットが、更新される次のビットのうちの1つのビットの隣接ビットのセットの一部であるときに使用される。しかしながら、独立して処理することができるのは、各ジグザグ内のビット1−2−3−4とビット5−6−7のみであり、次のジグザグは、現在のジグザグにおけるビット検出の結果に再び依存する。従って、ビット検出器は、再帰型となる。
最初のジグザグ・パターンにおいて、検出器は、しきい値検出（反復j=0）から開始する。二番目のジグザグにおいては、検出器は、反復j=1を実行し、このとき、その右側の隣接するジグザグにおいてj=0からのビット判定を使用し、その左側の隣接するジグザグにおいてj=2からのビット判定を使用する。この手順は、スライディング・ウィンドウ内の最後のジグザグに達するまで続行される。
スライディング・ウィンドウ内ですべてのビットが更新されると、ウィンドウは、螺旋の方向に沿って、1つのジグザグ・ビット配列の距離だけ移動し、このことは、図13a,13bの下段に示されている。スライディング・ウィンドウのこの新しい位置に対して、手順が再び繰り返される。
図14は、HD-1ビット検出器の3回（しきい値検出が最初の反復としてカウントされる場合は4回であり、しきい値検出を初期化ステップとみなすこともでき、単に名称の問題である）の反復が行われる検出器の信号処理ハードウェアを示している。
すべてのビット行の入力HF信号は、元の螺旋内の各行に対して1つの（ビット同期）HFサンプルを有するHFベクトルによって表されている。これらは、光検出器ICによって生成されたアナログ信号をA／D変換した結果である。HFベクトルは、以降の三段階に対して遅れる。
図の下段は、ビット・ベクトル単位での反復を表している（ビット・ベクトルは元の螺旋の各行ごとに1ビットを有する）。複数のHD-1検出器ユニット（その数は元の螺旋内の行の数に等しい）が、HD-1アルゴリズムに従ってビット値の更新値を計算する。最後に更新されたビット・ベクトルは、一段階だけ余分にメモリに保持され、なぜなら、スライディング・ウィンドウの縁部において実行された「前の」段階のいくつかにおいて隣接ビットとしてビット値が必要であるためである。
図15には、HD-1ビット検出器ユニットの基本構造が示されている。六方格子の6個の最近隣ビットと、更新される必要のあるビットのHFサンプルとが、検出器ユニット6に入力される。
更新されたビット値が、出力される（図15には「HD-1検出ビット」として表されている）。
対応する「HFしきい値メモリ」から取得されるしきい値レベルは、隣接ビットによって決定される。HF信号は、この特定のしきい値レベルを基準に分割され、出力は、更新されたビット、すなわち「HD-1検出ビット」である。
しきい値レベルは、中央の0ビットとそれを囲む6個の最近隣ビットとから成る7ビット六方クラスタの第一基準レベルの信号レベルと、中央の1ビットとそれを囲む6個の最近隣ビットとから成る7ビット六方クラスタの第二基準レベルの信号レベルとの平均として得られる。
図16は、（図面を単純にする目的で）2つのみのHD-1ビット検出器ユニットの接続を示している。
第一の場合においては、更新されるビットは、図16においてジグザグの左側を向いている端部に位置しており、HD-1ユニットは、同じビット・ベクトルからの2個の隣接ビット（更新されるビットの上側ビットと下側ビット）と、左側のビット・ベクトルからの3個の隣接ビットと、右側のビット・ベクトルの1個の隣接ビットとを受け取る。HD-1ユニットは、対応するHFベクトル（図面の上側半分）からのHF信号、すなわち、更新される必要のあるビットと同じ位置におけるHFサンプルをさらに受け取る。HD-1ユニットの出力は、更新されるビットの位置における、更新されるビット配列のビット値、すなわち、右側のビットのビット値で使用され、このことは、出力ビットは、次のクロック・サイクルにおけるベクトルの示された位置に属することを意味する。この場合、2つの連続するベクトルの間でのすべてのHD-1検出器の並列動作は、1クロック・サイクル内で処理されるものと想定されている。すべてのHD-1ユニットは、1つのビット・ベクトルと次のビット・ベクトルとの間で互いに独立して並列に動作する。
二番目の場合として、更新されるビットが、図16において右側を向いているジグザグの端に位置している場合、HD-1ユニットは、左側のビット・ベクトルからの1つのみの隣接ビットと、右側のビット・ベクトルからの3つの隣接ビットとを受け取る。残りの手順は、上述されている場合と同じである。
図17には、HD-1ビット検出器の場合と同じ構造を持つHD-2ビット検出器（単純な実施形態）が示されている。この図は、HD-2ビット検出器のすべての動作を1クロック・サイクル内で実行できるという想定下でのみ当てはまる。
HD-2ビット検出器ユニットが2クロック・サイクル以上を必要とする場合（これはしばしば起こり、なぜならビット・ユニットの「最良の」ビット対の候補を見つけるための演算は相対的に複雑であるためである）には、並列ハードウェア実施形態を対象とする必要がある。
図18は、（図面を単純にする目的で）1つのみのHD-2ビット検出器ユニットの接続を示している。
第一の場合においては、HD-2ユニットは、同じビット・ベクトルからの2つの隣接ビット（更新される2ビット型ビット・ユニットの上側ビットと下側ビット）と、左側のビット・ベクトルからの3つの隣接ビットと、右側のビット・ベクトルの3つの隣接ビットとを受け取る。HD-2ユニットは、対応するHFベクトル（図面の上側半分）からのHF信号、すなわち、更新される必要のあるビット・ユニットの2つのビットと同じ位置におけるHFサンプルをさらに受け取る。HD-2ユニットの出力は、更新される2つのビットの位置における、（右側の）更新されるビットの配列のビット値で使用される。すべてのHD-2ユニットは、（1つのビット・ベクトルと次のビット・ベクトルの間で）互いに独立して並列に動作する。
図19には、HD-2ビット検出器の並列実施形態が示されており、この場合、HD-2ビット検出器には3クロック・サイクルが必要であると想定されている。
左側において、バッファ（シフトレジスタによって実施されている）には、連続する3クロック・サイクル（1つのHD-2ビット検出器ブロックを実行するのに必要なクロック・サイクル数と同じ）が格納されている。このバッファは、3クロック・サイクルごとに空にされ、3つのHFベクトルのそれぞれが、3つの処理分岐の1つに送られる。各処理分岐において、（HFベクトル配列全体を一度に処理するため）複数のHD-2ビット検出器ユニットがカスケード接続されている（HFベクトル配列単位での複数の連続的な反復として見える）。
HD-2ブロックのそれぞれは、隣接するHFベクトル配列のビット配列と、更新されるビットの必要なHFサンプル（図面を単純にするため示されていない）とを、入力として受け取る。HD-2ブロックのそれぞれの出力は、更新されたビット配列である。
留意すべき点として、隣接するHFベクトル配列は、上部から下部まで常に蛇行している。HD-2ブロックのビット配列入力それぞれが、1つの分岐から別の分岐に交差することがあるのは、このためである。
さらに、留意すべき点として、第一分岐内のブロックに必要な該当する隣接配列が、その分岐の前の更新においてではなく第三分岐から取得され、大きな矢印が右から左へ上を指している。
図20には、ビットb0およびb1を持つHD-2ビット・ユニットが示されている。この図には、8個の隣接ビットが×印によって示されている。
図21には、HD-2ビット検出器の処理部において使用される基準レベルが示されている。ビットb0の場合の基準レベルは、最初の添字に下線が引かれていることによって表されており、ビットb1の場合の基準レベルは、二番目の添字に最初の添字に下線が引かれていることによって表されている。
留意すべき点として、b0の周りの六方ビット・クラスタの6個の隣接ビットは、（前の反復において）すでに検出されている5個の隣接ビットと、HD-2ビット検出器の2ビット型ビット・ユニットの他方のビット（ビットb1）とによって判定される。同様の議論は、b1の周りの六方ビット・クラスタの場合にも当てはまる。
図22には、HD-2ビット検出器ブロックの基本構造が示されている。六方格子上の8個の最近隣ビットと、更新される必要のあるビット・ユニットの2つのビットのHFサンプルとが入力される。更新された2つのビット値、すなわちHD-2検出ビットが出力される（図22には「HD-2検出ビット」として表されている）。
（1つの中央ビットと6個の隣接ビットとを有する）六方クラスタそれぞれに対して、メモリ（「HF基準レベルメモリ」）から基準信号レベルが利用可能である。メモリから取得される基準レベルは、ビット・ユニットの2つのビットと、2ビット型ビット・ユニットの8個の隣接ビットのうちの5個とによって決定される。
ビット・ユニットの2つのビットの四通りの可能な二ビット構成のそれぞれについて、ビット・ユニットの2つのビットの各ビットの受信されたHF信号が、対応する基準レベルから減じられ、これらの信号差それぞれの絶対値（この例では絶対値であるが、代わりに二乗値を使用する二次ノルムなど任意の別の「ノルム」でもよい）が互いに加算される。HD-2ビット検出器からの結果としてのビットは、この4つのパラメータ（または可能な2ビット型ビット・ユニットそれぞれに1つの、選択基準のサンプル）のセットが最小値になるビットである。これは、図22において、「最小引数」という簡単な表記によって表されており、これは、基準が最小である引数（ビットb0およびb1）である。
並列実施における反復式ビット検出器のパフォーマンスが評価された。それぞれ、図6のc0 = 4c1という条件と、図5におけるc0 = 3c1という条件において、7タップの環状的に対称的なインパルス応答を持つ単純化された（線形）チャネルが想定された。ビット検出器を評価する目的で、チャネルの外乱として加法的白色ガウス雑音（AWGN）が想定された。
図23は、c0 = 4c1における、BDの約1.4倍の密度の場合の結果を示しており、図24は、c0 = 3c1における、BDの約1.7倍の密度の場合の結果を示している。しきい値検出器（TD）と、硬判定ビット検出器（HD-1、HD-2、HD-3）以外に、単一ビット誤りの場合の整合フィルタ・バウンド（MFB）の結果と、軟判定ビット検出器の結果が含まれている。留意すべき点として、c0 = 3c1における図24の構成の場合、単一ビット誤りはもはや主たる誤りパターンではなく、このことは、（単一ビット誤りに対して計算された）MFBとそれ以外の検出器との間の相対的に広い隙間によって説明される。ここで、二重ビット誤りに対して計算されたMFBと比較することは有効であろう。二重ビット誤りの構成においては、二重ビット誤りは主たる誤りであり、六方ビット・パターンの軸のうちの1つ（対称性等価による）に沿う「+-」誤りパターンから成る。
BDの約1.4倍の密度の場合、図23から、しきい値検出器（TD）からHD-1、HD-2、HD-3へとBERが連続的に向上することを観察することができる。HD-3は、HD-1およびHD-2よりも著しく良好であり、HD-1およびHD-2では、信号パターンの信号レベルにおける重なり量に起因する、パフォーマンスの明確な限界が明らかである。HD-3は、最適なビット・パターンを探すうえでの自由度が大きく、このことは、明らかに良好なパフォーマンスにつながる。軟判定ビット検出器は、10-4のBERにおいてさらに4 dB良好である。
BDの約1.7倍の密度の場合では、図24から、しきい値検出（TD）からHD-1、HD-2、HD-3への同様の相対的な向上を観察することができるが、この場合、HD-3ビット検出器についても、パフォーマンスの明らかな限界が存在し、2×10-3のBERに達することができるにすぎない。このため、この容量においては、硬検出ビット検出器は、満足のいくパフォーマンスが得られないものと考えられる。これに対して、軟判定ビット検出器（図23,24には「SD-1」によって表されている）では、ずっと良好なパフォーマンスが得られる。
上記の説明においては、各ビットが6個の最近隣ビットを有する二次元六方変調の場合の反復式硬判定ビット検出器が考案されている。この検出器は、各ビットが4個の最近隣ビットを有する二次元四角格子変調の場合にも等しく良好に適用することができる。さらに、本発明は、7ビットから成る六方クラスタに基づく基準レベルの場合について説明されているが、二次元のビット格子上の最近隣ビットの外側の隣接ビットも考慮することにより、より大きなサイズのクラスタに基づいて基準レベルが決まる状況にも本発明を拡張できることが、当業者には明らかであろう。さらには、この原理は、光学的ストレージの一次元変調にも適用することができる。その場合、最近隣ビットのクラスタは、チャネルの一次元インパルス応答の程度によって決定される長さを持つ一次元のビット構成に置き換えられる。
さらには、最後の反復が完了した後、HD-nビット検出器は、軟判定出力を生成することができ、この出力は、LDPC検出器（またはターボ復号器）のさらなる段において使用することができる。最近隣ビットの構成が各ビット判定において一定であるため、2つのクラスタ基準レベルT0およびT1（それぞれ、中央ビットが「0」または「1」である基準レベル）を使用して、目的のビットの測定HF信号から軟判定情報を計算することができる。この場合、軟判定情報は、ビットの値が「1」である確率であり、2つの基準レベルに基づいてS曲線などのフェルミ・ディラックから取得することができる。
符号化システムの一般的な配置のブロック図を示している。 帯状片ベースの二次元符号化方式を示している線図である。 六方格子上の二次元符号の図式的な信号パターンを示している。 第一密度の場合の生のスカラー回折信号パターンを示している。 第二密度の場合の生のスカラー回折信号パターンを示している。 第三密度の場合の生のスカラー回折信号パターンを示している。 誤りゾーンに2レベルが重なっている図式的な信号パターンを示している。 反復式硬判定ビット検出器の線図を示している。 単一ビット反復式硬判定ビット検出に使用される六方ビット・クラスタを示している。 最近隣ビットに依存するしきい値検出を図解している。 1つ、2つ、または3つの中央ビットを有する様々なビット・ユニットを示している。 3つのビットを有するビット・ユニットの場合の、3つの六方クラスタを図解している。 スライディング検出ウィンドウの順次式実施を図解している。 各ビット・ユニットが1つのビットを有する場合におけるビット検出器のブロック図を示している。 図14に示されているビット検出器の単一ビット検出器ユニットを図解している。 図14に示されているビット検出器を使用するビット検出を図解している。 各ビット・ユニットが2つのビットを有する場合におけるビット検出器を示している。 図17に示されているビット検出器を使用するビット検出を図解している。 図17に示されているビット検出器を使用する並列式実施を図解している。 2つのビットを有するビット・ユニットを示している。 図17に示されているビット検出器において使用されるHF基準信号レベルを示している。 図17に示されているビット検出器の単一ビット検出ユニットを示している。 一般的な密度の場合のSNRの関数としてのビット誤り率を示している。 第二の密度の場合のSNRの関数としてのビット誤り率を示している。
符号の説明
10 インターリービング
20 ECC型符号器
30 変調符号器
40 信号処理
50 記録媒体
60 後処理ステップ
70 ビット検出器
80 変調復号器
90 ECC型復号器

Claims (22)

  1. 記録担体に格納されているチャネル・データ・ストリームのビットのビット値を検出するビット検出方法であって、前記チャネル・データ・ストリームが、ビットのN次元格子に属しており、かつ、それぞれが少なくとも1つのビットを有する複数の連続するビット・ユニットを有し、前記チャネル・データ・ストリームのビット検出が、反復式手順によって実行され、各反復が、当該ビット・ユニットに基づいて実行され、当該ビット・ユニットの前記ビットのビット値が、当該ビット・ユニットの前記ビットの受信されたHF信号値に基づいて当該反復式手順によって検出され、
    当該方法が、
    − 当該ビットの前記HF信号値に基づいて当該ビット・ユニットの前記ビットの予備的なビット判定を得る初期化ステップと、
    − 当該更新されるビット・ユニットの前記ビットのそれぞれの前記ビット値として、当該更新されるビット・ユニットの所定の基準を最良に満たす前記ビット値を探すことによって、当該更新される当該ビット・ユニットの前記ビットの前記ビット値を更新する更新ステップであって、当該基準が、当該更新されるビット・ユニットの1つのビットそれぞれの前記HF信号値と基準HF信号値の差異によって決定され、当該基準HF信号値が、当該更新されるビット・ユニットの当該1つのビットの前記ビット値と、当該1つのビットの隣接ビットの前記ビット値とによって判定される、前記ステップと、
    − 所定の条件が満たされるまで当該更新ステップを反復する反復ステップと、
    を有する、ビット検出方法。
  2. 当該更新されるビット・ユニットの一部ではない当該隣接ビットの前記ビット値が、前記反復式手順の以前の更新ステップ、好ましくは前回の更新ステップにおいて判定されており、かつ、当該更新されるビット・ユニットの一部である前記隣接ビットのビット値が、当該更新されるビット・ユニットに対して設定できる可能なビット・パターンのそれぞれの対応するビット値に等しいように設定される、請求項1に記載の方法。
  3. 当該初期化ステップの当該予備的なビット判定が、スライサー・レベルを使用するしきい値検出によって得られる、請求項1に記載の方法。
  4. ビット・ユニットによって満たされるべき当該所定の基準が、当該ビット・ユニットの前記ビットすべての合計によって決定され、当該合計が、当該ビット・ユニットの1つのビットそれぞれの前記HF信号値と基準HF信号値との差の二乗を有する、請求項1に記載の方法。
  5. ビット・ユニットによって満たされるべき当該所定の基準が、当該ビット・ユニットの前記ビットすべての合計によって決定され、当該合計が、当該ビット・ユニットの1つのビットそれぞれの前記HF信号値と基準HF信号値との差の絶対値を有する、請求項1に記載の方法。
  6. 当該チャネル・データ・ストリームが、一次元に展開されるビット・シーケンスを有する、請求項1に記載の方法。
  7. Nが3であってビット格子が三次元である、請求項1に記載の方法。
  8. Nが2であり、かつ、当該チャネル・データ・ストリームが、第一方向沿いに一次元的に展開しておりかつ第二方向沿いに互いに整列している少なくとも2本のビット行のチャネル帯状片を有し、当該2つの方向が、ビット位置の二次元格子を構成している、請求項1に記載の方法。
  9. 当該ビット・ユニットが、1つのビットを有し、かつ、当該基準HF信号値が、当該1つのビットとその隣接ビットとによって決定され、当該隣接ビットが、前記反復式手順の以前の更新ステップにおいて判定される、請求項6または8に記載の方法。
  10. 当該ビット・ユニットの前記1つのビットの前記ビット値が、当該1つのビットがビット値0を有する場合の第一基準HF信号と、当該1つのビットがビット値1を有する場合の第二基準HF信号との合計の半分に設定されるスライサー・レベルを使用するしきい値検出によって更新される、請求項9に記載の方法。
  11. 当該チャネル・データ・ストリームの前記ビットが、二次元の六方格子または四角格子に配置されている、請求項8に記載の方法。
  12. 当該ビット・ユニットが、2つまたは3つのビットを有し、かつ、当該2つまたは3つのビットのそれぞれの当該基準HF信号値が、当該2つまたは3つのビットとそれぞれの隣接ビットとによって判定される、請求項8に記載の方法。
  13. 当該チャネル帯状片が、少なくとも3本のビット行を有し、かつ、当該初期化ステップにおいて、当該ビット・ユニットの前記ビットの当該予備的なビット判定が、しきい値検出によって得られ、当該しきい値検出が、各ビット行の少なくとも1つのビットを有しかつ当該第二方向に整列しているビット列において所定の順序において実行され、当該ビット列の最も外側のビットが、最初にしきい値検出が行われ、当該ビット列のそれ以外のビットが、その後にしきい値検出が行われる、請求項8に記載の方法。
  14. 前記反復の当該更新ステップにおいて、当該更新されるビット・ユニットの前記ビットの前記ビット値が、検出ウィンドウを定義している複数のビット列についてビット列単位で以降に更新され、各ビット列の前記ビットの前記ビット値が、当該初期化ステップにおいてしきい値検出が行われたときと同じ順序で更新される、請求項13に記載の方法。
  15. 前記反復の当該更新ステップにおいて、当該更新されるビット・ユニットの前記ビットの前記ビット値が、複数のビット列について並列に更新される、請求項13に記載の方法。
  16. 前記反復式手順における任意の可能なステップにおいて、前記ビット判定に加えて、前記判定されるビットに対して信頼性情報または軟判定情報が生成され、当該信頼性情報または軟判定情報が、ビットがバイナリ値「0」または「1」を持つ確率を決定する、請求項1に記載の方法。
  17. 記録担体に格納されているチャネル・データ・ストリームのビットのビット値を検出するビット検出器であって、前記チャネル・データ・ストリームが、ビットのN次元格子に属しており、かつ、それぞれが少なくとも1つのビットを有する複数の連続するビット・ユニットを有し、前記チャネル・データ・ストリームのビット検出が、反復式手順によって実行され、各反復が、当該ビット・ユニットに基づいて実行され、当該ビット・ユニットの前記ビットのビット値が、当該ビット・ユニットの前記ビットの受信されたHF信号値に基づいて当該反復式手順によって検出され、当該ビット検出器が、
    − 当該ビットの前記HF信号値に基づいて当該ビット・ユニットの前記ビットの予備的なビット判定を得る初期化手段と、
    − 当該更新ビット・ユニットの前記ビットのそれぞれの前記ビット値として、当該更新ビット・ユニットの所定の基準を最良に満たす前記ビット値を探すことによって、当該更新当該ビット・ユニットの前記ビットの前記ビット値を更新する更新手段であって、当該基準が、当該更新ビット・ユニットの1つのビットそれぞれの前記HF信号値と基準HF信号値の差異によって決定され、当該基準HF信号値が、当該更新ビット・ユニットの当該1つのビットの前記ビット値と、当該1つのビットの隣接ビットの前記ビット値とによって判定される、前記更新手段と、
    − 所定の条件が満たされるまで当該ビット値の当該更新を反復する反復手段と、
    を有する、ビット検出器。
  18. − 異なるビット行のビットのHF信号値を有する以降のHFベクトルを格納するためのレジスタの第一配列と、
    − 異なるビット行のビットのビット値を有するビット・ベクトルを格納するためのレジスタの第二配列であって、前記ビット検出器ユニットが、当該第二配列の2つの以降のレジスタの間に配置されており、前記ビット・ベクトルの配列から得られた前記隣接ビットと、前記HFベクトルの配列から得られた適切なHF信号値とを入力として受信し、更新されたビット値を出力し、かつ、前記更新されたビット値が、当該第二配列の以降のレジスタに格納される、前記レジスタの第二の配列と、
    をさらに有する、請求項17に記載のビット検出器。
  19. 当該レジスタの第一配列が、前記ビットクロックの各瞬間において前記HFベクトルをレジスタに格納し、かつ、M番目のクロックごとにこれらを当該第二配列のレジスタのセットにさらに転送するように適合化されている、請求項18に記載のビット検出器。
  20. チャネル・データ・ストリームに、誤り訂正符号を用いて符号化されかつ変調符号を用いて符号化されており、かつ記録担体に格納されているユーザ・データ・ストリーム、を再現する方法であって、当該チャネル・データ・ストリームのビットのビット値を検出するための請求項1に記載のビット検出方法と、変調符号を用いて復号化する方法と、誤り訂正符号を用いて復号化する方法と、を有する再現方法。
  21. チャネル・データ・ストリームに、誤り訂正符号を用いて符号化されかつ変調符号を用いて符号化されており、かつ記録担体に格納されているユーザ・データ・ストリーム、を再現する再現装置であって、当該チャネル・データ・ストリームのビットのビット値を検出するための請求項17に記載のビット検出器と、変調符号を用いる復号器と、誤り訂正符号を用いる復号器と、を有する再現装置。
  22. プログラムコード手段を有するコンピュータ・プログラムであって、当該コンピュータ・プログラムがコンピュータ上で実行されたときに、当該コンピュータが当該プログラムコード手段によって請求項1〜20に記載の方法のステップを実行する、コンピュータ・プログラム。
JP2004541058A 2002-10-02 2003-09-17 ビット検出の方法および装置 Withdrawn JP2006501595A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP02079097 2002-10-02
PCT/IB2003/004148 WO2004032334A1 (en) 2002-10-02 2003-09-17 Bit detection method and device

Publications (1)

Publication Number Publication Date
JP2006501595A true JP2006501595A (ja) 2006-01-12

Family

ID=32050049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004541058A Withdrawn JP2006501595A (ja) 2002-10-02 2003-09-17 ビット検出の方法および装置

Country Status (8)

Country Link
US (1) US20060002688A1 (ja)
EP (1) EP1559197A1 (ja)
JP (1) JP2006501595A (ja)
KR (1) KR20050072428A (ja)
CN (1) CN1689235A (ja)
AU (1) AU2003263473A1 (ja)
TW (1) TW200423038A (ja)
WO (1) WO2004032334A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080285414A1 (en) * 2003-12-02 2008-11-20 Koninklijke Philips Electronics N.V. 2D Storage with Guard Band Storing Non-Content Information
US20080239898A1 (en) * 2004-04-29 2008-10-02 Koninklijke Philips Electronics, N.V. Calibration of Relative Laser Intensities in an Optical Storage System
US7586998B1 (en) * 2004-11-01 2009-09-08 Synopsys, Inc. Method and apparatus for receiver pulse response determination
EP1987518A1 (en) * 2006-02-14 2008-11-05 Koninklijke Philips Electronics N.V. Bit detection for optical disc reading
US8897352B2 (en) * 2012-12-20 2014-11-25 Nvidia Corporation Multipass approach for performing channel equalization training

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1046235A1 (en) * 1998-09-18 2000-10-25 Koninklijke Philips Electronics N.V. Partial response maximum likelihood (prml) bit detection apparatus
US7111225B2 (en) * 2002-09-26 2006-09-19 Koninklijke Philips Electronics N. V. Viterbi bit detection method and device

Also Published As

Publication number Publication date
AU2003263473A1 (en) 2004-04-23
KR20050072428A (ko) 2005-07-11
CN1689235A (zh) 2005-10-26
WO2004032334A1 (en) 2004-04-15
TW200423038A (en) 2004-11-01
EP1559197A1 (en) 2005-08-03
US20060002688A1 (en) 2006-01-05

Similar Documents

Publication Publication Date Title
JP2006500714A (ja) ビタビビット検出方法および装置
JP2006501595A (ja) ビット検出の方法および装置
JP2007513448A (ja) クロストークキャンセレーションによる２次元チャネルデータストリームに対するシンボル検出装置及び方法
US20090219793A1 (en) Method of setting write strategy parameters, and recording and reproducing apparatus for performing the method
US20070033508A1 (en) Interative stripewise trellis-based symbol detection method and device for multi-dimensional recording systems
US20060067714A1 (en) Bit detector having partitioned photo detector
US6104765A (en) Asymmetric channel data detection compensation
US20070008855A1 (en) Iterative stripewise trellis-based symbol detection method and device for multi-dimensional recording systems
US20050238122A1 (en) Data detector system
US20060227690A1 (en) Interative stripewise trellis-based symbol detection for multi-dimensional recording systems
US20060227691A1 (en) Iterative stripwise trellis-based symbol detection method and device for multi-dimensional recording systems
Tosi et al. Multitrack digital data storage: A reduced complexity architecture
Moinian et al. Sequence detection based on a variable state trellis for multidimensional ISI channels
JP2003520383A (ja) アナログ信号を二進出力信号に変換する方法
TW200416712A (en) Iterative stripewise trellis-based symbol detection method and device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060915

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060915

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070807